JP2000183075A

JP2000183075A - バイポーラトランジスタ

Info

Publication number: JP2000183075A
Application number: JP10356385A
Authority: JP
Inventors: Yosuke Miyoshi; 陽介三好
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-12-15
Filing date: 1998-12-15
Publication date: 2000-06-30
Anticipated expiration: 2018-12-15
Also published as: JP3303815B2

Abstract

(57)【要約】【課題】ガードリングを備えたバイポーラトランジス
タの特性を向上させる。【解決手段】ベース電極１１０に連続してＭＩＳ電極
（制御電極）１１２を備え、絶縁保護膜１０９を介して
このＭＩＳ電極１１２がガードリング１０８上に配置さ
れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ガードリングを
用いたバイポーラトランジスタに関する。

【０００２】

【従来の技術】従来、メサ型の化合物半導体バイポーラ
トランジスタでは、エミッタメサの周囲に露出した外部
ベース領域の表面において、エミッタからベースに注入
された電子がベース電極方向に拡散し、正孔と再結合し
て表面再結合電流となっている。この表面再結合電流
は、デバイス動作時には余分なベースリーク電流となる
ため、電流利得の減少を引き起こす。このような外部ベ
ース表面での再結合電流を抑制する手段として、ガード
リング構造が広く採用されている。

【０００３】そのガードリング構造を用いた化合物半導
体バイポーラトランジスタについて、図８を用いて説明
する。このメサ型のバイポーラトランジスタは、まず、
半絶縁性ＧａＡｓからなる基板８０１上に、ｎ形のＧａ
Ａｓからなるサブコレクタ層８０２，ｎ形のＧａＡｓか
らなるコレクタ層８０３，ｐ形のＧａＡｓからなるベー
ス層８０４，ｎ形のＡｌＧａＡｓからなるエミッタ層８
０５が順次積層された構成となっている。また、エミッ
タ層８０５は、その上部に形成されたｎ形のＧａＡｓか
らなるエミッタコンタクト層８０６を介し、エミッタ電
極８０７が接続されている。そして、ベース層８０４上
において、エミッタ層８０５周囲を囲うようにガードリ
ング８０８が形成されている。

【０００４】また、エミッタコンタクト層８０６，エミ
ッタ層８０５の側面や、ガードリング８０８およびその
周囲のベース層８０４表面、そして、ベース層８０４，
コレクタ層８０３側面やサブコレクタ層の８０２の露出
している表面を覆うように、酸化シリコンからなる絶縁
保護膜８０９が形成されている。また、その絶縁保護膜
８０９に形成されたコンタクトホールを介して、ベース
層８０４にベース電極８１０が接続され、また、サブコ
レクタ層８０２にコレクタ電極８１１が接続されてい
る。ここで、エミッタ層８０５とエミッタコンタクト層
８０６からなるエミッタメサ周囲の外部ベース表面に、
エミッタ層８０５の一部を残すことでガードリング８１
０が形成されている。

【０００５】このように、薄層のガードリング８０８
が、エミッタメサ周囲のベース層８０４（外部ベース）
表面のパシベーション膜として機能し、その表面におけ
る再結合を抑制している。ガードリング８０８の表面
（絶縁保護膜８０９との界面）には、通常の化合物半導
体表面と同様に表面準位が多数存在し、これによりフェ
ルミ準位がピニングされ表面空乏層が広がっている。こ
の表面空乏層の厚さはドーピング濃度に依存し、エミッ
タ層８０５に用いているｎ型ＡｌＧａＡｓではドーピン
グ濃度は３×１０¹⁸ｃｍ^-3程度が一般的であるため、厚
さが５０〜１００ｎｍと薄いガードリング８０８はすべ
て空乏化している。

【０００６】

【発明が解決しようとする課題】しかし技術では次のよ
うな問題点があった。第１の問題点は、ガードリング８
０８と絶縁保護膜８０９の界面を伝導する正孔電流がベ
ースリーク電流となり、電流利得の低下を引き起こすこ
とである。ガードリング８０８を設けることにより、表
面再結合が抑制されて電流利得は向上するが、その効果
は限定的なものにとどまる。これは、ｎ型半導体と絶縁
保護膜の界面でフェルミ準位のピニングに伴い、伝導
帯、価電子帯のポテンシャルが中性領域よりも高くな
り、正孔に対してポテンシャルの窪み（ノッチ）が形成
され、一種の正孔チャネルとして作用し、正孔電流が流
れることによるものである。

【０００７】第２の問題点は、上記のリーク電流に起因
して素子特性が劣化することである。ガードリング／絶
縁保護膜界面を伝導する正孔電流は、ベース層８０４表
面からエミッタメサに向かって流れ、エミッタメサ側面
でエミッタ層の多数キャリアである電子と再結合して終
端する。このときの再結合は通電開始時には直接再結合
が支配的であるが、再結合に伴い放出されるエネルギー
によりエミッタメサ側面部に欠陥が発生し、再結合中心
として働くようになる。このため再結合電流と欠陥が互
いに正帰還の関係を持ちながら増殖することとなり、結
果として通電に伴い電流利得や雑音特性の劣化を引き起
こすことになる。

【０００８】この発明は、以上のような問題点を解消す
るためになされたものであり、ガードリングを備えたバ
イポーラトランジスタの特性を向上させることを目的と
する。

【０００９】

【課題を解決するための手段】この発明のバイポーラト
ランジスタは、基板上に形成されたコレクタ層と、この
コレクタ層上に形成されたベース層と、このベース層上
の一部に形成されたエミッタ層と、このエミッタ層周囲
のベース層上にエミッタ層に接続して形成されたエミッ
タ層と同一材料からなるガードリングと、ガードリング
上に絶縁膜を介して配置されて所定の電位が印加される
制御電極とを備えるようにした。このように構成したの
で、バイポーラトランジスタの動作時に制御電極に電位
を印加すると、ガードリング表面の電位分布が変調され
てベース層中の正孔がエミッタ層方向に流れにくくな
る。

【００１０】また、制御電極は、ベース層上に形成され
たベース電極に接続されて同電位とされているようにし
た。例えば、ベース電極と制御電極とが連続して形成さ
れているようにした。このように構成すれば、バイポー
ラトランジスタを動作させると、制御電極にベース電位
が印加されることになる。また、制御電極は、コレクタ
層に接続して形成されたコレクタ電極に接続されて同電
位とされているようにした。このように構成すれば、バ
イポーラトランジスタを動作させると、制御電極にコレ
クタ電位が印加されることになる。制御電極に所望の電
位を印加する電源部を新たに備えるようにした。このよ
うに構成すれば、ベース電位やコレクタ電位とは個別に
制御電極に任意の電位が印加できる。

【００１１】

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。実施の形態１はじめに、この発明の第１の実施の形態について説明す
る。図１を用いて説明すると、半絶縁性のＧａＡｓから
なる基板１０１上にｎ⁺ ＧａＡｓからなるサブコレクタ
層１０２が形成され、この上の所定の領域にｐ⁺ ＧａＡ
ｓからなるベース層１０４が形成されている。また、ベ
ース層１０４上の所定領域に、ｎＡｌＧａＡｓからなる
エミッタ層１０５が形成されている。また、エミッタ層
１０５上には、ｎ⁺ＧａＡｓからなるエミッタコンタク
ト層１０６が形成され、エミッタ層１０５とともにエミ
ッタメサを構成している。また、そのエミッタコンタク
ト層１０６上にエミッタ電極１０７が形成されている。

【００１２】そして、そのエミッタメサの周囲のベース
層１０４（外部ベース領域）上に、エミッタ層１０５の
一部を薄層化して残すことで厚さ５０ｎｍ程度のガード
リング１０８が形成されている。そして、このガードリ
ング１０８により外部ベース領域での再結合を抑制する
ようにしている。また、エミッタメサの側面や、ガード
リング１０８およびその周囲のベース層１０４表面、そ
して、ベース層１０４，コレクタ層１０３側面やサブコ
レクタ層１０２の露出している表面を覆うように、酸化
シリコンからなる絶縁保護膜１０９が形成されている。
この絶縁保護膜１０９は、膜厚１００〜２００ｎｍ程度
に形成されている。

【００１３】また、その絶縁保護膜１０９に形成された
コンタクトホールを介して、ベース層１０４にベース電
極１１０が接続され、また、サブコレクタ層１０２にコ
レクタ電極１１１が接続されている。そして、この実施
の形態１では、ベース電極１１０が絶縁保護膜１０９上
でガードリング１０８領域にまで延在して形成されてい
るようにした。すなわち、ベース電極１１０に連続して
ＭＩＳ電極（制御電極）１１２を備え、絶縁保護膜１０
９を介してこのＭＩＳ電極１１２がガードリング１０８
上に配置されているようにした。

【００１４】次に、そのバイポーラトランジスタの製造
方法に関して説明する。まず、図２（ａ）に示すよう
に、半絶縁性ＧａＡｓからなる基板１０１上にｎ⁺ Ｇａ
Ａｓからなるサブコレクタ層１０２、ｎ^- ＧａＡｓから
なるコレクタ層１０３、ｐ⁺ ＧａＡｓからなるベース層
１０４、ｎＡｌＧａＡｓからなる半導体層１０５、ｎ⁺
ＧａＡｓからなるエミッタコンタクト層１０６を、分子
線エピタキシー（ＭＢＥ）法などにより順次積層する。
また、加えて、それらの上に、例えばスパッタ法でＴ
ｉ，Ｐｔ，Ａｕを順次堆積する。そして、その上に、公
知のフォトリソグラフィ技術により所定のレジストパタ
ンを形成し、これをマスクとしてイオンミリング法によ
り不要な部分のＴｉ，Ｐｔ，Ａｕを除去してエミッタ電
極１０７を形成する。

【００１５】その後、レジストパタンを除去した後、エ
ミッタ電極１０７をマスクとしてエミッタコンタクト層
１０６、さらに半導体層１０５の一部を反応性イオンビ
ームエッチング（ＲＩＢＥ）法により選択的にエッチン
グし、エミッタ層１０５ａからなるエミッタメサを形成
する。このとき、エミッタメサの周囲にも半導体層１０
５が膜厚５０〜１００ｎｍ程度残るようにする。この加
工は、予め求めておいたエッチングレートをもとに、エ
ッチング処理時間によりエッチング量を制御することで
行う。

【００１６】次に、フォトレジスト等をマスクとしたエ
ッチングにより残っている半導体層１０５を加工し、図
２（ｂ）に示すように、ガードリング１０８を形成す
る。その後、公知のフォトリソグラフィ技術およびエッ
チング技術によりベース層１０４およびコレクタ層１０
３を加工し、図３（ｃ）に示すように、それらを覆うよ
うに酸化シリコンからなる絶縁保護膜１０９を形成す
る。この絶縁保護膜１０９の形成は、化学的気相成長法
で酸化シリコンを膜厚１００〜２００μｍ程度堆積成膜
することで行えばよい。

【００１７】その後、図３（ｄ）に示すように、フォト
レジスト等によりガードリング１０８周囲のベース層１
０４上に所定の開口部１１０ａのあるレジストパタン２
０１を形成する。そして、このレジストパタン２０１を
マスクとして絶縁保護膜１０９を部分的にエッチング
し、ベース層１０４表面を露出させる。この絶縁保護膜
１０９のエッチングには、バッファードふっ酸や希ふっ
酸が通常用いられるが、ＣＦ₄ ガスなどを用いた反応性
イオンエッチング（ＲＩＥ）法を用いてもよい。

【００１８】次に、レジストパタン２０１を除去した
後、今度は、図３（ｅ）に示すように、エミッタ層１０
５ａ周囲に所定の開口部２０２ａを備えたレジストパタ
ン２０２を形成する。そして、レジストパタン２０２上
より、ＡｕＧｅおよびＮｉを順次蒸着して金属層１１２
ａを形成する。この後、レジストパタン２０２を剥離除
去（リフトオフ）することで、レジストパタン２０２上
の金属層１１２ａを除去する。この結果、図１に示すよ
うに、ＭＩＳ電極１１２を備えた構造が形成できる。そ
の後、コレクタ電極１１１を形成し、各電極への給電用
の配線を形成すればよい。

【００１９】以上示したように、この実施の形態１で
は、ガードリング上に絶縁層を介してベース層に接続し
たＭＩＳ電極を備えるようにしたので、まず、第１に、
ガードリング・保護膜界面を伝導するベース・エミッタ
間リーク電流を低減できるようになる。この結果、この
実施の形態１のバイポーラトランジスタによれば、従来
のバイポーラトランジスタと比べて電流利得が向上し、
またリーク電流による雑音が低減された良好な雑音特性
を得ることができる。その理由は、ベース電極の延在し
て形成された部分がガードリング上をＭＩＳ電極として
覆っているために、ベース電極近傍において、バイアス
電圧印加時のガードリング表面の電位分布が変調され、
ベース層中の正孔がエミッタ方向に流れにくくなるため
である。

【００２０】これらのことを、図４（ａ）のポテンシャ
ル分布を用いて説明する。図４（ａ）において、Ａ−
Ａ’−Ｂは、図４（ｂ）に示すガードリング１０８上
の、エミッタ層１０５ａ側端部から側面下端部までのポ
テンシャル分布を示している。また、図４（ａ）におい
て、実線がこの実施の形態１におけるバイポーラと端ジ
ス他の場合を示し、点線が従来のバイポーラトランジス
タの場合を示している。

【００２１】図４（ａ）に示すように、Ａ−Ａ’−Ｂ方
向のポテンシャル分布は、ベース層に１０４と同電位の
ＭＩＳ電極１１２を備えることにより、ベース側で急峻
な変化を示す。これは、ベース・エミッタ間に印加され
たバイアス電圧が、ガードリング１０８上に配置された
ＭＩＳ電極１１２からの電界により遮蔽されたためであ
る。正孔にとっては、従来のベース・エミッタ間バイア
ス電圧によって低くなるポテンシャル障壁が、この実施
の形態１のバイポーラトランジスタにおいてはポテンシ
ャル分布の変調により高いままとなる。このため、ベー
ス層表面にて正孔がエミッタ方向に受ける電界が緩和さ
れ、正孔電流が減少される。

【００２２】また、第２の効果は、素子寿命が向上する
ことである。ベースからエミッタに向かって流れるリー
ク電流は正孔電流であり、これがエミッタメサ側面にて
終端するときエミッタ層中の電子と再結合し、そのとき
放出されるエネルギーが素子劣化の原因となっている。
しかし、この実施の形態１のバイポーラトランジスタで
は、このリーク電流が低減されるため、従来のバイポー
ラトランジスタと比べて素子寿命が向上する。

【００２３】実施の形態２次に、この発明の第２の実施の形態について説明する。
図５を用いて説明すると、半絶縁性のＧａＡｓからなる
基板５０１上にｎ⁺ ＧａＡｓからなるサブコレクタ層５
０２が形成され、この上の所定の領域にｐ⁺ ＧａＡｓか
らなるベース層５０４が形成されている。また、ベース
層５０４上の所定領域に、ｎＡｌＧａＡｓからなるエミ
ッタ層５０５が形成されている。また、エミッタ層５０
５上には、ｎ⁺ＧａＡｓからなるエミッタコンタクト層
５０６が形成され、エミッタ層５０５とともにエミッタ
メサを構成している。また、そのエミッタコンタクト層
５０６上にエミッタ電極５０７が形成されている。

【００２４】そして、そのエミッタメサの周囲のベース
層５０４（外部ベース領域）上に、エミッタ層５０５の
一部を薄層化して残すことで厚さ５０ｎｍ程度のガード
リング５０８が形成されている。そして、このガードリ
ング５０８により外部ベース領域での再結合を抑制する
ようにしている。また、エミッタメサの側面や、ガード
リング５０８およびその周囲のベース層５０４表面、そ
して、ベース層５０４，コレクタ層５０３側面やサブコ
レクタ層５０２の露出している表面を覆うように、酸化
シリコンからなる絶縁保護膜５０９が形成されている。
この絶縁保護膜５０９は、膜厚１００〜２００ｎｍ程度
に形成されている。

【００２５】また、その絶縁保護膜５０９に形成された
コンタクトホールを介して、ベース層５０４にベース電
極５１０が接続され、また、サブコレクタ層５０２にコ
レクタ電極５１１が接続されている。以上のことは、前
述した実施の形態１と同様であり、その製造方法に関し
ても、実施の形態１に示した方法とほぼ同様である。そ
して、この実施の形態２では、コレクタ電極５１１と同
電位とされたＭＩＳ電極５１２を、ガードリング５０８
上部の絶縁保護膜５０９上に配置した。このＭＩＳ電極
５１２の形成は、絶縁膜５０９の形成後でもよく、ま
た、ベース電極５１０の形成後でもよい。

【００２６】通常、バイポーラトランジスタの動作時に
は、ベース・エミッタ間にはエミッタ・ベース接合のオ
ン電圧程度（例えば１．４Ｖ）を印加し、ベース・コレ
クタ間にはそれより大きなバイアス電圧（例えば３．０
Ｖ）を印加する。したがって、この実施の形態２のバイ
ポーラトランジスタでは、前述した実施の形態１の場合
に比較してＭＩＳ電極に印加される正電圧が大きくな
る。ここで、ガードリング上のエミッタ層側端部から側
面下端部までのポテンシャル分布をみると、図６に示す
ように、素子動作時にベース層表面の正孔が受ける電界
がより緩和される。従って、この実施の形態２のバイポ
ーラトランジスタによれば、実施の形態１の場合より
も、よりベース・エミッタ間リーク電流を低減でき、電
流利得や雑音特性、素子寿命がさらに向上するという新
たな効果を有する。

【００２７】実施の形態３次に、この発明の第２の実施の形態について説明する。
図７を用いて説明すると、半絶縁性のＧａＡｓからなる
基板７０１上にｎ⁺ ＧａＡｓからなるサブコレクタ層７
０２が形成され、この上の所定の領域にｐ⁺ ＧａＡｓか
らなるベース層７０４が形成されている。また、ベース
層７０４上の所定領域に、ｎＡｌＧａＡｓからなるエミ
ッタ層７０５が形成されている。また、エミッタ層７０
５上には、ｎ⁺ＧａＡｓからなるエミッタコンタクト層
７０６が形成され、エミッタ層７０５とともにエミッタ
メサを構成している。また、そのエミッタコンタクト層
７０６上にエミッタ電極７０７が形成されている。

【００２８】そして、そのエミッタメサの周囲のベース
層７０４（外部ベース領域）上に、エミッタ層７０５の
一部を薄層化して残すことで厚さ５０ｎｍ程度のガード
リング７０８が形成されている。そして、このガードリ
ング７０８により外部ベース領域での再結合を抑制する
ようにしている。また、エミッタメサの側面や、ガード
リング７０８およびその周囲のベース層７０４表面、そ
して、ベース層７０４，コレクタ層７０３側面やサブコ
レクタ層７０２の露出している表面を覆うように、酸化
シリコンからなる絶縁保護膜７０９が形成されている。
この絶縁保護膜７０９は、膜厚１００〜２００ｎｍ程度
に形成されている。

【００２９】また、その絶縁保護膜７０９に形成された
コンタクトホールを介して、ベース層７０４にベース電
極７１０が接続され、また、サブコレクタ層７０２にコ
レクタ電極７１１が接続されている。以上のことは、前
述した実施の形態１と同様であり、その製造方法に関し
ても、実施の形態１に示した方法とほぼ同様である。ま
た、この実施の形態３でも、外部電源７０１に接続され
たＭＩＳ電極７１２を、ガードリング７０８上部の絶縁
保護膜７０９上に配置した。そして、この実施の形態３
では、このＭＩＳ電極７１２に接続する外部電源７２０
を新たに備え、ＭＩＳ電極７１２に所望の電圧を印加で
きるようにした。なお、このＭＩＳ電極７１２の形成
は、絶縁膜７０９の形成後でもよく、また、ベース電極
７１０の形成後でもよい。

【００３０】このバイポーラトランジスタでは、絶縁保
護膜７０９は化合物半導体上に形成されていることにな
るが、通常、化合物半導体と絶縁材料からなる膜との界
面には多数の界面準位が存在する。このため、ＭＩＳ電
極に多少の電圧を印加しても半導体の表面電位はほとん
ど変化しない。このため、前述した実施の形態２におい
ても、ガードリングの表面電位分布の緩和効果は限定的
であった。これに対し、この実施の形態３では、ＭＩＳ
電極に外部電源から電圧を印加できるようにしたため、
前述した実施の形態１，２の場合よりも、ベース・エミ
ッタ間リーク電流をより効果的に低減でき、電流利得や
雑音特性、素子寿命がさらに向上するという新たな効果
を有する。

【００３１】なお、上記実施の形態１〜３では、エミッ
タ層にｎ型ＡｌＧａＡｓを、ベース、コレクタ層にそれ
ぞれｐ型、ｎ型のＧａＡｓを用いたＡｌＧａＡｓ／Ｇａ
Ａｓ系ＮＰＮ型ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）の場合を例として示すが、各層の伝導型を反転さ
せたＰＮＰ型、またエミッタ層にＩｎＧａＰを用いたＩ
ｎＧａＰ／ＧａＡｓ系やＩｎＡｌＧａＡｓを用いたＩｎ
ＡｌＧａＡｓ／ＧａＡｓ系、さらに基板にＩｎＰを用い
たＩｎＰ系ＨＢＴ、ベース層など各層に組成傾斜を施し
た場合でも適用可能で、同様の効果が得られる。

【００３２】

【発明の効果】以上説明したように、この発明では、基
板上に形成されたコレクタ層と、このコレクタ層上に形
成されたベース層と、このベース層上の一部に形成され
たエミッタ層と、このエミッタ層周囲のベース層上にエ
ミッタ層に接続して形成されたエミッタ層と同一材料か
らなるガードリングと、ガードリング上に絶縁膜を介し
て配置されて所定の電位が印加される制御電極とを備え
るようにした。このように構成したので、バイポーラト
ランジスタの動作時に制御電極に電位を印加すると、ガ
ードリング表面の電位分布が変調されてベース層中の正
孔がエミッタ層方向に流れにくくなる。

【００３３】この結果、まず、第１に、ガードリング・
保護膜界面を伝導するベース・エミッタ間リーク電流を
低減できるようになる。この結果、この発明によれば、
従来のバイポーラトランジスタと比べて電流利得が向上
し、またリーク電流による雑音が低減された良好な雑音
特性を得ることができる。また、第２に、リーク電流が
低減されるので、正孔の発生も抑制され、素子劣化の原
因となる正孔の電子との再結合により放出されるエネル
ギーが低減するので、従来のバイポーラトランジスタと
比べて素子寿命が向上する。したがって、この発明によ
れば、ガードリングを備えたバイポーラトランジスタの
特性を、向上させることができるという優れた効果を備
えている。

【００３４】また、制御電極は、ベース層上に形成され
たベース電極に接続されて同電位とされているようにし
た。例えば、ベース電極と制御電極とが連続して形成さ
れているようにした。このように構成すれば、バイポー
ラトランジスタを動作させると、制御電極にベース電位
が印加されることになるので、簡単な構成とすることが
できる。また、制御電極は、コレクタ層に接続して形成
されたコレクタ電極に接続されて同電位とされているよ
うにした。このように構成すれば、バイポーラトランジ
スタを動作させると、制御電極にコレクタ電位が印加さ
れることになるので、リーク電流低減効果をより高める
ことができる。制御電極に所望の電位を印加する電源部
を新たに備えるようにした。このように構成すれば、ベ
ース電位やコレクタ電位とは個別に制御電極に任意の電
位が印加でき、リーク電流低減効果をより高めることが
できる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態におけるバイポ
ーラトランジスタの構成を示す概略的な断面図である。

【図２】図１のバイポーラトランジスタの製造方法を
説明するための説明図である。

【図３】図２に続く、図１のバイポーラトランジスタ
の製造方法を説明するための説明図である。

【図４】バイポーラトランジスタのガードリング部分
のポテンシャル分布を説明する説明図である。

【図５】この発明の第２の実施の形態におけるバイポ
ーラトランジスタの構成を示す概略的な断面図である。

【図６】実施の形態２におけるバイポーラトランジス
タのガードリング部分のポテンシャル分布を説明する説
明図である。

【図７】この発明の第３の実施の形態におけるバイポ
ーラトランジスタの構成を示す概略的な断面図である。

【図８】従来よりあるバイポーラトランジスタの構成
を示す概略的な断面図である。

【符号の説明】

１０１…基板、１０２…サブコレクタ層、１０３…コレ
クタ層、１０４…ベース層、１０５…エミッタ層、１０
６…エミッタコンタクト層、１０７…エミッタ電極、１
０８…ガードリング、１０９…絶縁保護膜、１１０…ベ
ース電極、１１１…コレクタ電極、１１２…ＭＩＳ電極
（制御電極）。

Claims

【特許請求の範囲】

【請求項１】基板上に形成されたコレクタ層と、このコレクタ層上に形成されたベース層と、このベース層上の一部に形成されたエミッタ層と、このエミッタ層周囲の前記ベース層上に前記エミッタ層
に接続して形成された前記エミッタ層と同一材料からな
るガードリングと、前記ガードリング上に絶縁膜を介して配置されて所定の
電位が印加される制御電極とを備えたことを特徴とするバイポーラトランジスタ。
【請求項２】請求項１記載のバイポーラトランジスタ
において、前記制御電極は、前記ベース層上に形成されたベース電
極に接続されて同電位とされていることを特徴とするバ
イポーラトランジスタ。
【請求項３】請求項２記載のバイポーラトランジスタ
において、前記ベース電極と前記制御電極とが連続して形成されて
いることを特徴とするバイポーラトランジスタ。
【請求項４】請求項１記載のバイポーラトランジスタ
において、前記制御電極は、前記コレクタ層に接続して形成された
コレクタ電極に接続されて同電位とされていることを特
徴とするバイポーラトランジスタ。
【請求項５】請求項１記載のバイポーラトランジスタ
において、前記制御電極に所望の電位を印加する電源部を新たに備
えたことを特徴とするバイポーラトランジスタ。