JP3321229B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3321229B2 JP3321229B2 JP06799393A JP6799393A JP3321229B2 JP 3321229 B2 JP3321229 B2 JP 3321229B2 JP 06799393 A JP06799393 A JP 06799393A JP 6799393 A JP6799393 A JP 6799393A JP 3321229 B2 JP3321229 B2 JP 3321229B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
にその電極の改良に関する。
にその電極の改良に関する。
【０００２】
【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、１チップ上に集積化して形成
した大規模集積回路（ＬＳＩ）が多用されている。この
ため、機器全体の性能は、ＬＳＩ単体の性能と大きく結
び付いている。
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、１チップ上に集積化して形成
した大規模集積回路（ＬＳＩ）が多用されている。この
ため、機器全体の性能は、ＬＳＩ単体の性能と大きく結
び付いている。
【０００３】ＬＳＩ単体の性能向上は、素子単体の高性
能化、例えば、バイポーラトランジスタの場合には電流
利得やカットオフ周波数，最大発振周波数などの改善に
よって実現できる。このような改善は具体的にはヘテロ
接合バイポーラトランジスタ（ＨＢＴ）の出現によって
なされている。
能化、例えば、バイポーラトランジスタの場合には電流
利得やカットオフ周波数，最大発振周波数などの改善に
よって実現できる。このような改善は具体的にはヘテロ
接合バイポーラトランジスタ（ＨＢＴ）の出現によって
なされている。
【０００４】これはＨＢＴのエミッタ・ベース接合がヘ
テロ接合で形成されているので、ベースからエミッタへ
の少数キャリアの注入がなく、エミッタ注入効率を高く
保ちつつベースの不純物濃度を高めることができるから
である。バイポーラトランジスタの動作速度の指標とし
ては、カットオフ周波数ｆt ，最大発振周波数ｆmax が
あり、それぞれ、次式で示される。 ｆt ＝１／（２πτEC） ｆmax ＝ｆt ／（８πＲB Ｃc ） 上式において、 τEC＝τE ＋τB ＋τX ＋τC τE ；エミッタ空乏層充電時間 τB ；ベース走行時間 τX ；コレクタ空乏層充電時間 τC ；コレクタ充電時間 ＲB ；ベース抵抗 Ｃc ；コレクタ抵抗 である。
テロ接合で形成されているので、ベースからエミッタへ
の少数キャリアの注入がなく、エミッタ注入効率を高く
保ちつつベースの不純物濃度を高めることができるから
である。バイポーラトランジスタの動作速度の指標とし
ては、カットオフ周波数ｆt ，最大発振周波数ｆmax が
あり、それぞれ、次式で示される。 ｆt ＝１／（２πτEC） ｆmax ＝ｆt ／（８πＲB Ｃc ） 上式において、 τEC＝τE ＋τB ＋τX ＋τC τE ；エミッタ空乏層充電時間 τB ；ベース走行時間 τX ；コレクタ空乏層充電時間 τC ；コレクタ充電時間 ＲB ；ベース抵抗 Ｃc ；コレクタ抵抗 である。
【０００５】上式から最大発振周波数ｆmax を高くする
には、カットオフ周波数ｆt を上げ、ベース抵抗ＲB お
よびコレクタ抵抗Ｃc を下げれば良いことが分かる。
には、カットオフ周波数ｆt を上げ、ベース抵抗ＲB お
よびコレクタ抵抗Ｃc を下げれば良いことが分かる。
【０００６】カットオフ周波数ｆt を高くするには、素
子内のキャリアの走行時間を短縮すれば良い。そこで考
えられるのがベース走行時間τB の短縮である。ベース
走行時間τB を小さくするには、ベース幅を短くすれば
良いように思われるが、ベース幅を１／２に短くしても
シート抵抗が２倍に増加するので、最大発振周波数ｆ
max を向上させるには同時にベースのシート抵抗の低減
化も行なわなければならない。
子内のキャリアの走行時間を短縮すれば良い。そこで考
えられるのがベース走行時間τB の短縮である。ベース
走行時間τB を小さくするには、ベース幅を短くすれば
良いように思われるが、ベース幅を１／２に短くしても
シート抵抗が２倍に増加するので、最大発振周波数ｆ
max を向上させるには同時にベースのシート抵抗の低減
化も行なわなければならない。
【０００７】シート抵抗の低減化のためには、ベースの
不純物濃度を高くすれば良い。現在の分子線エピタキシ
ー技術によれば、ＧａＡｓに対するｐ型不純物濃度はＢ
ｅの場合で５×１０19ｃｍ-3、また、Ｃの場合で１×１
０20ｃｍ-3と非常に高濃度のドーピングが可能となって
いる。
不純物濃度を高くすれば良い。現在の分子線エピタキシ
ー技術によれば、ＧａＡｓに対するｐ型不純物濃度はＢ
ｅの場合で５×１０19ｃｍ-3、また、Ｃの場合で１×１
０20ｃｍ-3と非常に高濃度のドーピングが可能となって
いる。
【０００８】このようにベースが高濃度にドーピングさ
れれば、シート抵抗の増加を招かずにベース幅を短くで
きる。しかし、厚さ５０ｎｍ以下の薄いベースをエッチ
ングにより露出するのは非常に難しいという問題があ
る。
れれば、シート抵抗の増加を招かずにベース幅を短くで
きる。しかし、厚さ５０ｎｍ以下の薄いベースをエッチ
ングにより露出するのは非常に難しいという問題があ
る。
【０００９】すなわち、ベースにベース電極を設けるに
は、一般には、ベース上のエミッタをエッチングしてベ
ースの表面を露出させる必要があるが、ベースが薄いと
オーバーエッチングによって、ベース電極とコンタクト
との良好なコンタクトが困難になるという問題がある。
は、一般には、ベース上のエミッタをエッチングしてベ
ースの表面を露出させる必要があるが、ベースが薄いと
オーバーエッチングによって、ベース電極とコンタクト
との良好なコンタクトが困難になるという問題がある。
【００１０】ところで、ＧａＡｓは、Ｓｉに比べて、表
面再結合速度が大きいという性質がある。このため、Ｇ
ａＡｓ系において、エミッタをメサエッチングで分離す
る場合に、素子サイズの微細化によって、エミッタ面積
に対するエミッタ周辺長の割合が高くなると、表面再結
合電流の増加に伴うエミッタ接地電流増幅率が低下する
という問題が生じる。
面再結合速度が大きいという性質がある。このため、Ｇ
ａＡｓ系において、エミッタをメサエッチングで分離す
る場合に、素子サイズの微細化によって、エミッタ面積
に対するエミッタ周辺長の割合が高くなると、表面再結
合電流の増加に伴うエミッタ接地電流増幅率が低下する
という問題が生じる。
【００１１】この問題を解決するには、ベース上にエミ
ッタを残してベースの表面を露出させなければ良い。こ
の場合、ベース電極は、エミッタ上にＡｕＢｅを形成し
た後、熱処理によってＡｕＢｅ，エミッタおよびベース
の合金化によって形成する。すなわち、ＡｕＢｅと、こ
の下部のエミッタと、このエミッタの下部のベースが合
金化してベース電極が形成される。
ッタを残してベースの表面を露出させなければ良い。こ
の場合、ベース電極は、エミッタ上にＡｕＢｅを形成し
た後、熱処理によってＡｕＢｅ，エミッタおよびベース
の合金化によって形成する。すなわち、ＡｕＢｅと、こ
の下部のエミッタと、このエミッタの下部のベースが合
金化してベース電極が形成される。
【００１２】しかしながら、ベース電極の材料として、
ＡｕＢｅのように毒性の強いＢｅを含むものを用いるこ
とは安全上問題があり、更に、上記合金化によるベース
電極は熱的に不安定であるという問題がある。
ＡｕＢｅのように毒性の強いＢｅを含むものを用いるこ
とは安全上問題があり、更に、上記合金化によるベース
電極は熱的に不安定であるという問題がある。
【００１３】
【発明が解決しようとする課題】上述の如く、従来のＨ
ＢＴにおいて、カットオフ周波数，最大発振周波数を高
くするために、ベースの薄膜化、ベースの高不純物濃度
化を行なっても、ベースが薄いため、ベース電極形成時
におけるベース上のエミッタのエッチングによって、ベ
ースのオーバーエッチングが生じ、ベースとベース電極
との良好なコンタクトが困難であるという問題があっ
た。
ＢＴにおいて、カットオフ周波数，最大発振周波数を高
くするために、ベースの薄膜化、ベースの高不純物濃度
化を行なっても、ベースが薄いため、ベース電極形成時
におけるベース上のエミッタのエッチングによって、ベ
ースのオーバーエッチングが生じ、ベースとベース電極
との良好なコンタクトが困難であるという問題があっ
た。
【００１４】また、エミッタ上にＡｕＢｅを形成し、こ
のＡｕＢｅ，エミッタおよびベースの合金化によってベ
ース電極を形成する場合には、ベース電極の材料として
毒性の強いＢｅを含むＡｕＢｅを用いているので安全上
問題があり、更に、上記合金化によるベース電極は熱的
に不安定であるという問題もあった。
のＡｕＢｅ，エミッタおよびベースの合金化によってベ
ース電極を形成する場合には、ベース電極の材料として
毒性の強いＢｅを含むＡｕＢｅを用いているので安全上
問題があり、更に、上記合金化によるベース電極は熱的
に不安定であるという問題もあった。
【００１５】本発明は上記事情を考慮してなされたもの
で、その解決しようとする課題は、導電型の異なる二つ
の化合物半導体層からなる積層構造の化合物半導体層上
に、熱的に安定で、下部側の化合物半導体層とのコンタ
クト良好な電極を有する半導体装置を提供することであ
る。
で、その解決しようとする課題は、導電型の異なる二つ
の化合物半導体層からなる積層構造の化合物半導体層上
に、熱的に安定で、下部側の化合物半導体層とのコンタ
クト良好な電極を有する半導体装置を提供することであ
る。
【００１６】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では次のような技術的手段を採用してい
る。
めに、本発明では次のような技術的手段を採用してい
る。
【００１７】すなわち、本発明の半導体装置は、ヘテロ
接合バイポーラトランジスタのベース層を構成する、第
１導電型の化合物半導体からなる第１の半導体層と、こ
の第１の半導体層上に設けられた、ヘテロ接合バイポー
ラトランジスタのエミッタ層を構成する、第２導電型の
化合物半導体からなる第２の半導体層と、前記第１導電
型の化合物半導体の構成元素と白金との合金からなる第
１の領域と、前記第２導電型の化合物半導体の構成元素
と白金との合金からなる第２の領域と、これらの第１お
よび第２の領域上に設けられたＭｏ膜、Ｐｔ膜、Ａｕ膜
が順次積層されてなる積層膜とからなる、前記第１の半
導体層にコンタクトする電極とを備えたことを特徴とす
る。なお、ここで合金とは、たんに２種類以上の元素を
含む固体を意味し、必ずしも前記元素が全て金属的なも
のであることを意味してはいない。更に、上記第１の領
域および第２の領域は互いに区分できず、これら領域が
同一のものである場合もある。
接合バイポーラトランジスタのベース層を構成する、第
１導電型の化合物半導体からなる第１の半導体層と、こ
の第１の半導体層上に設けられた、ヘテロ接合バイポー
ラトランジスタのエミッタ層を構成する、第２導電型の
化合物半導体からなる第２の半導体層と、前記第１導電
型の化合物半導体の構成元素と白金との合金からなる第
１の領域と、前記第２導電型の化合物半導体の構成元素
と白金との合金からなる第２の領域と、これらの第１お
よび第２の領域上に設けられたＭｏ膜、Ｐｔ膜、Ａｕ膜
が順次積層されてなる積層膜とからなる、前記第１の半
導体層にコンタクトする電極とを備えたことを特徴とす
る。なお、ここで合金とは、たんに２種類以上の元素を
含む固体を意味し、必ずしも前記元素が全て金属的なも
のであることを意味してはいない。更に、上記第１の領
域および第２の領域は互いに区分できず、これら領域が
同一のものである場合もある。
【００１８】
【作用】本発明の半導体装置では、化合物半導体層に対
する電極として白金（Ｐｔ）からなるものを採用してい
る。このため、例えば、第１の化合物半導体層がｐ型Ｇ
ａＡｓ層、第２の化合物半導体層がｎ型ＧａＡｓ層の場
合には、ｎ型ＧａＡｓ層上にＰｔからなる電極材料を形
成した後、熱処理によって電極材料，ｎ型ＧａＡｓ層お
よびｐ型ＧａＡｓ層を合金化する。
する電極として白金（Ｐｔ）からなるものを採用してい
る。このため、例えば、第１の化合物半導体層がｐ型Ｇ
ａＡｓ層、第２の化合物半導体層がｎ型ＧａＡｓ層の場
合には、ｎ型ＧａＡｓ層上にＰｔからなる電極材料を形
成した後、熱処理によって電極材料，ｎ型ＧａＡｓ層お
よびｐ型ＧａＡｓ層を合金化する。
【００１９】この結果、ｎ型ＧａＡｓ層を貫通し、ｐ型
ＧａＡｓ層の表面に埋め込まれた構造のＰｔＡｓ2 から
なる電極が形成される。ＰｔＡｓ2 は熱的に安定なの
で、いったんＰｔＡｓ2 が形成されれば、その後の熱処
理によっては反応は進まない。薄いｐ型ＧａＡｓ層の場
合、ｐ型ＧａＡｓ層と上記電極とのコンタクト抵抗は、
ｐ型ＧａＡｓ層に埋め込まれるＰｔ量（ＰｔＡｓ2 の厚
さ）の増加とともに上昇するが、埋め込まれるＰｔ量
（ＰｔＡｓ2 の厚さ）は、ｎ型ＧａＡｓ層に接する電極
材料中のＰｔ量によって制御できる。このため、ｐ型Ｇ
ａＡｓ層の表面に浅いＰｔＡｓ2 を容易に形成でき、コ
ンタクト抵抗の増加を防止できる。
ＧａＡｓ層の表面に埋め込まれた構造のＰｔＡｓ2 から
なる電極が形成される。ＰｔＡｓ2 は熱的に安定なの
で、いったんＰｔＡｓ2 が形成されれば、その後の熱処
理によっては反応は進まない。薄いｐ型ＧａＡｓ層の場
合、ｐ型ＧａＡｓ層と上記電極とのコンタクト抵抗は、
ｐ型ＧａＡｓ層に埋め込まれるＰｔ量（ＰｔＡｓ2 の厚
さ）の増加とともに上昇するが、埋め込まれるＰｔ量
（ＰｔＡｓ2 の厚さ）は、ｎ型ＧａＡｓ層に接する電極
材料中のＰｔ量によって制御できる。このため、ｐ型Ｇ
ａＡｓ層の表面に浅いＰｔＡｓ2 を容易に形成でき、コ
ンタクト抵抗の増加を防止できる。
【００２０】また、合金化によって電極を形成している
ので、ｎ型ＧａＡｓ層のエッチングによりｐ型ＧａＡｓ
層の表面を露出させ、この露出したｐ型ＧａＡｓ層にコ
ンタクトする電極を形成する場合に生じる恐れがある、
ｐ型ＧａＡｓ層のオーバーエッチングによる不良コンタ
クトは生じない。
ので、ｎ型ＧａＡｓ層のエッチングによりｐ型ＧａＡｓ
層の表面を露出させ、この露出したｐ型ＧａＡｓ層にコ
ンタクトする電極を形成する場合に生じる恐れがある、
ｐ型ＧａＡｓ層のオーバーエッチングによる不良コンタ
クトは生じない。
【００２１】
【実施例】以下、図面を参照しながら実施例を説明す
る。図１〜図３は、本発明の一実施例に係るＨＢＴの製
造方法を示す工程断面図である。
る。図１〜図３は、本発明の一実施例に係るＨＢＴの製
造方法を示す工程断面図である。
【００２２】まず、図１（ａ）に示すように、半絶縁性
ＧａＡｓ基板１上に、サブコレクタ層としての厚さが５
００ｎｍ、Ｓｉドーピング濃度が５×１０18ｃｍ-3のｎ
+ 型ＧａＡｓ層２、コレクタ層としての厚さが６００ｎ
ｍ、Ｓｉドーピング濃度が５×１０16ｃｍ-3のｎ型Ｇａ
Ａｓ層３、ベース層としての厚さが５０ｎｍ、Ｃドーピ
ング濃度が１×１０20ｃｍ-3、そして成長法方向に向か
って組成比ｘ（０≦ｘ≦０．１）が増加しているグレー
ディッド構造のｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４（第１の
化合物半導体層）、第１のエミッタグレーディング層と
しての厚さが１５ｎｍ、Ｓｉドーピング濃度が１×１０
18ｃｍ-3、そして成長法方向に向かって組成比ｙ（０．
１≦ｙ≦０．３）が増加しているｎ型Ａｌy Ｇａ1-y Ａ
ｓ層５（第２の化合物半導体層）、エミッタ層としての
厚さが２０ｎｍ、Ｓｉドーピング濃度が１×１０18ｃｍ
-3のｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層６（第２の化合物半導
体層）、第２のエミッタグレーディング層としての厚さ
が１５ｎｍ、Ｓｉドーピング濃度が１×１０18ｃｍ-3、
そして成長法方向に向かって組成比ｚ（０．３≧ｚ≧
０）が減少しているｎ型Ａｌz Ｇａ1-z Ａｓ層７、第１
のエミッタコンタクト層としての厚さが２０ｎｍ、Ｓｉ
ドーピング濃度が１×１０19ｃｍ-3のｎ型ＧａＡｓ層
８、第２のエミッタコンタクト層としての厚さが４５ｎ
ｍ、Ｓｉドーピング濃度が３×１０19ｃｍ-3、そして成
長法方向に向かって組成比ｕ（０≦ｕ≦０．５）が増加
しているＩｎu Ｇａ1-u Ａｓ層９、第３のエミッタコン
タクト層としての厚さが５０ｎｍ、Ｓｉドーピング濃度
が５×１０19ｃｍ-3のＩｎ0.5 Ｇａ0.5 Ａｓ層１０、Ｓ
ｉＯ2 層１１を順次ガスソースＭＢＥ法により形成す
る。なお、ＭＯＣＶＤ法やＥＢＥ法を用いて形成しても
良い。
ＧａＡｓ基板１上に、サブコレクタ層としての厚さが５
００ｎｍ、Ｓｉドーピング濃度が５×１０18ｃｍ-3のｎ
+ 型ＧａＡｓ層２、コレクタ層としての厚さが６００ｎ
ｍ、Ｓｉドーピング濃度が５×１０16ｃｍ-3のｎ型Ｇａ
Ａｓ層３、ベース層としての厚さが５０ｎｍ、Ｃドーピ
ング濃度が１×１０20ｃｍ-3、そして成長法方向に向か
って組成比ｘ（０≦ｘ≦０．１）が増加しているグレー
ディッド構造のｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４（第１の
化合物半導体層）、第１のエミッタグレーディング層と
しての厚さが１５ｎｍ、Ｓｉドーピング濃度が１×１０
18ｃｍ-3、そして成長法方向に向かって組成比ｙ（０．
１≦ｙ≦０．３）が増加しているｎ型Ａｌy Ｇａ1-y Ａ
ｓ層５（第２の化合物半導体層）、エミッタ層としての
厚さが２０ｎｍ、Ｓｉドーピング濃度が１×１０18ｃｍ
-3のｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層６（第２の化合物半導
体層）、第２のエミッタグレーディング層としての厚さ
が１５ｎｍ、Ｓｉドーピング濃度が１×１０18ｃｍ-3、
そして成長法方向に向かって組成比ｚ（０．３≧ｚ≧
０）が減少しているｎ型Ａｌz Ｇａ1-z Ａｓ層７、第１
のエミッタコンタクト層としての厚さが２０ｎｍ、Ｓｉ
ドーピング濃度が１×１０19ｃｍ-3のｎ型ＧａＡｓ層
８、第２のエミッタコンタクト層としての厚さが４５ｎ
ｍ、Ｓｉドーピング濃度が３×１０19ｃｍ-3、そして成
長法方向に向かって組成比ｕ（０≦ｕ≦０．５）が増加
しているＩｎu Ｇａ1-u Ａｓ層９、第３のエミッタコン
タクト層としての厚さが５０ｎｍ、Ｓｉドーピング濃度
が５×１０19ｃｍ-3のＩｎ0.5 Ｇａ0.5 Ａｓ層１０、Ｓ
ｉＯ2 層１１を順次ガスソースＭＢＥ法により形成す
る。なお、ＭＯＣＶＤ法やＥＢＥ法を用いて形成しても
良い。
【００２３】次に図１（ｂ）に示すように、ＳｉＯ2 層
１１上にフォトレジストパターン１２を形成した後、こ
れをマスクとしてＳｉＯ2 層１１を反応性イオンエッチ
ングによりエッチングし、ＳｉＯ2 層１１にフォトレジ
ストパターン１２を転写し、引き続き、ＳｉＯ2 層１１
を１００ｎｍ程サイドエッチングする。
１１上にフォトレジストパターン１２を形成した後、こ
れをマスクとしてＳｉＯ2 層１１を反応性イオンエッチ
ングによりエッチングし、ＳｉＯ2 層１１にフォトレジ
ストパターン１２を転写し、引き続き、ＳｉＯ2 層１１
を１００ｎｍ程サイドエッチングする。
【００２４】次に図１（ｃ）に示すように、燐酸と過酸
化水素水との混合液を用いたウエットエッチングによ
り、ＳｉＯ2 層１１をマスクとして、Ｉｎu Ｇａ1-u Ａ
ｓ層９とＩｎ0.5 Ｇａ0.5 Ａｓ層１０とをエッチングす
る。
化水素水との混合液を用いたウエットエッチングによ
り、ＳｉＯ2 層１１をマスクとして、Ｉｎu Ｇａ1-u Ａ
ｓ層９とＩｎ0.5 Ｇａ0.5 Ａｓ層１０とをエッチングす
る。
【００２５】次に図２（ａ）に示すように、水酸化アン
モニウムと過酸化水素水との混合液を用いたウエットエ
ッチングにより、ｎ型Ａｌz Ｇａ1-z Ａｓ層７とｎ型Ｇ
ａＡｓ層８とをエッチングする。ここで、水酸化アンモ
ニウムと過酸化水素水との比を適当に設定すると、ｎ型
Ａｌ0.3 Ｇａ0.7 Ａｓ層（エミッタ層）６に対して、ｎ
型Ａｌz Ｇａ1-z Ａｓ層７（０．３≧ｚ≧０）およびｎ
型ＧａＡｓ層８を選択的にエッチングできる。
モニウムと過酸化水素水との混合液を用いたウエットエ
ッチングにより、ｎ型Ａｌz Ｇａ1-z Ａｓ層７とｎ型Ｇ
ａＡｓ層８とをエッチングする。ここで、水酸化アンモ
ニウムと過酸化水素水との比を適当に設定すると、ｎ型
Ａｌ0.3 Ｇａ0.7 Ａｓ層（エミッタ層）６に対して、ｎ
型Ａｌz Ｇａ1-z Ａｓ層７（０．３≧ｚ≧０）およびｎ
型ＧａＡｓ層８を選択的にエッチングできる。
【００２６】また、ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層（エミ
ッタ層）６とｎ型Ａｌy Ｇａ1-y Ａｓ層５は、エミッタ
・ベース間のＰＮ接合により形成された空乏層と表面の
ピンイングにより形成された空乏層とにより完全に空乏
化されている。
ッタ層）６とｎ型Ａｌy Ｇａ1-y Ａｓ層５は、エミッタ
・ベース間のＰＮ接合により形成された空乏層と表面の
ピンイングにより形成された空乏層とにより完全に空乏
化されている。
【００２７】次に図２（ｂ）に示すように、ｎ型Ａｌ
0.3 Ｇａ0.7 Ａｓ層（エミッタ層）６上にベース電極と
なる厚さ２５ｎｍのＰｔ層２１，バリア層としての厚さ
３０ｎｍのＴｉ層２２，厚さ３０ｎｍのＰｔ層２３およ
び厚さ１００ｎｍのＡｕ層２４をＥガン蒸着装置により
真空蒸着した後、リフトオフによりＰｔ／Ｔｉ／Ｐｔ／
Ａｕ積層金属層を形成する。
0.3 Ｇａ0.7 Ａｓ層（エミッタ層）６上にベース電極と
なる厚さ２５ｎｍのＰｔ層２１，バリア層としての厚さ
３０ｎｍのＴｉ層２２，厚さ３０ｎｍのＰｔ層２３およ
び厚さ１００ｎｍのＡｕ層２４をＥガン蒸着装置により
真空蒸着した後、リフトオフによりＰｔ／Ｔｉ／Ｐｔ／
Ａｕ積層金属層を形成する。
【００２８】次に図２（ｃ）に示すように、赤外線ラン
プアニールを用いた３５０℃，３０分間の熱処理によ
り、Ｐｔ層２１、ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４，ｎ型
ＡｌyＧａ1-y Ａｓ層５，ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層
６とを合金化させて、Ｐｔ合金層２５を形成する。この
結果、Ｐｔ合金層２５，Ｔｉ層２２，Ｐｔ層２３，Ａｕ
層２４とからなる積層構造のベース電極が得られる。こ
のようにＰｔとＡｌＧａＡｓ混晶系の半導体層との合金
化によりベース電極を形成したのは次のような知見に基
づいている。
プアニールを用いた３５０℃，３０分間の熱処理によ
り、Ｐｔ層２１、ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４，ｎ型
ＡｌyＧａ1-y Ａｓ層５，ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層
６とを合金化させて、Ｐｔ合金層２５を形成する。この
結果、Ｐｔ合金層２５，Ｔｉ層２２，Ｐｔ層２３，Ａｕ
層２４とからなる積層構造のベース電極が得られる。こ
のようにＰｔとＡｌＧａＡｓ混晶系の半導体層との合金
化によりベース電極を形成したのは次のような知見に基
づいている。
【００２９】Ｐｔはｐ型ＧａＡｓに対してバリアハイト
の低い金属であるので、ベース層のキャリア濃度（不純
物濃度）が５×１０19ｃｍ-3以上であるＧａＡｓ系のＨ
ＢＴにおける低コンタクト抵抗のベース電極として有効
である。また、ＰｔはＧａＡｓと低温（３００〜４００
℃）で固相反応を起こす。このときの反応式は下記の通
りである。 ３Ｐｔ＋２ＧａＡｓ→２ＰｔＧａ＋ＰｔＡｓ2
の低い金属であるので、ベース層のキャリア濃度（不純
物濃度）が５×１０19ｃｍ-3以上であるＧａＡｓ系のＨ
ＢＴにおける低コンタクト抵抗のベース電極として有効
である。また、ＰｔはＧａＡｓと低温（３００〜４００
℃）で固相反応を起こす。このときの反応式は下記の通
りである。 ３Ｐｔ＋２ＧａＡｓ→２ＰｔＧａ＋ＰｔＡｓ2
【００３０】Ｐｔを全て反応させ、熱的に安定なＰｔＡ
ｓ2 を形成すれば、その後の熱処理による反応は抑制さ
れ、Ｐｔの埋め込み量は反応前のＰｔ膜厚の約２倍程度
で停止する。このため、ＧａＡｓ層が薄いものであって
も、このＧａＡｓ層の厚さに対応して、Ｐｔ層の膜厚を
適当に選べば、ＧａＡｓ層の表面から浅い領域だけでに
コンタクトするＰｔＡｓ2 を容易に形成できる。
ｓ2 を形成すれば、その後の熱処理による反応は抑制さ
れ、Ｐｔの埋め込み量は反応前のＰｔ膜厚の約２倍程度
で停止する。このため、ＧａＡｓ層が薄いものであって
も、このＧａＡｓ層の厚さに対応して、Ｐｔ層の膜厚を
適当に選べば、ＧａＡｓ層の表面から浅い領域だけでに
コンタクトするＰｔＡｓ2 を容易に形成できる。
【００３１】また、Ｐｔの横方向への拡散により（等方
的に拡散するとすれば深さと同程度）、図７に示すよう
に、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕの積層構造のベース電極１
６とエミッタ層Ｅとの距離がｄｓからｄｓ´に短縮さ
れ、この部分でのベース層Ｂのシート抵抗が低減され
る。この結果、最大発振周波数ｆmax が向上する。ま
た、Ｐｔ拡散はベース層Ｂを貫通しても良いため、プロ
セスマージンも向上する。以上述べたＰｔの特性はＧａ
Ａｓの代わりにＡｌＧａＡｓ混晶系のｐ型半導体層の場
合にも当てはまる。
的に拡散するとすれば深さと同程度）、図７に示すよう
に、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕの積層構造のベース電極１
６とエミッタ層Ｅとの距離がｄｓからｄｓ´に短縮さ
れ、この部分でのベース層Ｂのシート抵抗が低減され
る。この結果、最大発振周波数ｆmax が向上する。ま
た、Ｐｔ拡散はベース層Ｂを貫通しても良いため、プロ
セスマージンも向上する。以上述べたＰｔの特性はＧａ
Ａｓの代わりにＡｌＧａＡｓ混晶系のｐ型半導体層の場
合にも当てはまる。
【００３２】このため、本実施例のように、ｐ+ 型Ａｌ
X Ｇａ1-X Ａｓ層４（ベース層）が薄い場合（５０ｎ
ｍ）であっても、Ｐｔ層２１の厚さを上式の固相反応が
完全に終了する程度の厚さ（５ｎｍ）ものとすれば、ｐ
+ 型ＡｌX Ｇａ1-X Ａｓ層４の表面から浅い領域だけで
コンタクトする熱的に安定なＰｔＡｓ2 を容易に形成で
きる。
X Ｇａ1-X Ａｓ層４（ベース層）が薄い場合（５０ｎ
ｍ）であっても、Ｐｔ層２１の厚さを上式の固相反応が
完全に終了する程度の厚さ（５ｎｍ）ものとすれば、ｐ
+ 型ＡｌX Ｇａ1-X Ａｓ層４の表面から浅い領域だけで
コンタクトする熱的に安定なＰｔＡｓ2 を容易に形成で
きる。
【００３３】図４は、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ積層金属
層のうち、ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４に接するＰｔ
層２１のＰｔ拡散量によって、ｐ+ 型ＡｌX Ｇａ1-X Ａ
ｓ層４とベース電極との間のコンタクト抵抗率がどのよ
うに変わるかを示す特性図である。これはＴＬＭ(Trans
mission Line Model）法に基づいて調べたものであり、
ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４としては、厚さが４０ｎ
ｍで、組成比ｘが成長法方向に向かって（０≦ｘ≦０．
１）が増加しているものを用いている。
層のうち、ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４に接するＰｔ
層２１のＰｔ拡散量によって、ｐ+ 型ＡｌX Ｇａ1-X Ａ
ｓ層４とベース電極との間のコンタクト抵抗率がどのよ
うに変わるかを示す特性図である。これはＴＬＭ(Trans
mission Line Model）法に基づいて調べたものであり、
ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４としては、厚さが４０ｎ
ｍで、組成比ｘが成長法方向に向かって（０≦ｘ≦０．
１）が増加しているものを用いている。
【００３４】この図４からコンタクト抵抗率はＰｔ拡散
量の増加に伴って上昇することが分かるが、コンタクト
抵抗率はＰｔ拡散量の値に係わらず、従来よりベース電
極として用いられているＣｒ／Ｐｔ／Ａｕ積層電極やＴ
ｉ／Ｐｔ／Ａｕ積層電極の場合よりも小さいことが分か
る。
量の増加に伴って上昇することが分かるが、コンタクト
抵抗率はＰｔ拡散量の値に係わらず、従来よりベース電
極として用いられているＣｒ／Ｐｔ／Ａｕ積層電極やＴ
ｉ／Ｐｔ／Ａｕ積層電極の場合よりも小さいことが分か
る。
【００３５】したがって、本実施例によれば、表面再結
合電流の発生を抑制し、エミッタ接地電流増幅率の低下
を防止するために、ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層（ベー
ス層）４上に薄いｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層（エミッ
タ層）６を残す構造のＨＢＴにおいて、熱的に安定にｎ
型Ａｌ0.3 Ｇａ0.7 Ａｓ層６を介してｐ+ 型ＡｌX Ｇａ
1-X Ａｓ層（ベース層）４に確実にコンタクトでき、コ
ンタクト抵抗も低く、そして安全性上の問題もないベー
ス電極を容易に形成できる。
合電流の発生を抑制し、エミッタ接地電流増幅率の低下
を防止するために、ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層（ベー
ス層）４上に薄いｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層（エミッ
タ層）６を残す構造のＨＢＴにおいて、熱的に安定にｎ
型Ａｌ0.3 Ｇａ0.7 Ａｓ層６を介してｐ+ 型ＡｌX Ｇａ
1-X Ａｓ層（ベース層）４に確実にコンタクトでき、コ
ンタクト抵抗も低く、そして安全性上の問題もないベー
ス電極を容易に形成できる。
【００３６】この後、ベース電極と後工程で形成される
エミッタ電極とを絶縁するための絶縁層としてのポリイ
ミド樹脂層１３を形成する。このようなポリイミド樹脂
層１３は、例えば、全面にポリイミド樹脂のプレポリマ
ー溶液をスピンコート法により塗布した後、このポリイ
ミド樹脂の熱硬化温度（３２０℃）まで段階的に加熱す
ることにより形成できる。
エミッタ電極とを絶縁するための絶縁層としてのポリイ
ミド樹脂層１３を形成する。このようなポリイミド樹脂
層１３は、例えば、全面にポリイミド樹脂のプレポリマ
ー溶液をスピンコート法により塗布した後、このポリイ
ミド樹脂の熱硬化温度（３２０℃）まで段階的に加熱す
ることにより形成できる。
【００３７】次に図３（ａ）に示すように、ＳｉＯ2 層
１１が露出するまでポリイミド樹脂層１３を反応性イオ
ンエッチングによりエッチングする。このときのエッチ
ングモニタとして、例えば、発振波長６７０ｎｍの光源
を備えたレーザ干渉計３１を用いる。すなわち、基板上
方より基板に向けて垂直にレーザ光３２を照射し、ポリ
イミド樹脂層１３の表面での反射光またはＳｉＯ2 膜１
１の表面での反射光とエミッタコンタクト層１０の表面
での反射光とによる干渉を観察しながら、エッチングに
よるポリイミド樹脂層１３の変化量を測定する。
１１が露出するまでポリイミド樹脂層１３を反応性イオ
ンエッチングによりエッチングする。このときのエッチ
ングモニタとして、例えば、発振波長６７０ｎｍの光源
を備えたレーザ干渉計３１を用いる。すなわち、基板上
方より基板に向けて垂直にレーザ光３２を照射し、ポリ
イミド樹脂層１３の表面での反射光またはＳｉＯ2 膜１
１の表面での反射光とエミッタコンタクト層１０の表面
での反射光とによる干渉を観察しながら、エッチングに
よるポリイミド樹脂層１３の変化量を測定する。
【００３８】ＳｉＯ2 の屈折率をｎ（＝１．４７）、ｋ
を０以上の整数とすると、λｋ／２ｎおよびλｋ／ｎ＋
λ／２ｎ以外の値、例えば、５００ｎｍをＳｉＯ2 層１
１の厚さに選ぶと、エッチングのエンドポイントは図６
に示すように、干渉光強度およびその微分波形のピーク
点でなく、図５に示すように、干渉光強度およびその微
分波形の変化率が大きく変化するところになるので検出
が容易になる。このため、ポリイミド樹脂層１３のオー
バーエッチングを確実に防止できるモニタが可能とな
る。
を０以上の整数とすると、λｋ／２ｎおよびλｋ／ｎ＋
λ／２ｎ以外の値、例えば、５００ｎｍをＳｉＯ2 層１
１の厚さに選ぶと、エッチングのエンドポイントは図６
に示すように、干渉光強度およびその微分波形のピーク
点でなく、図５に示すように、干渉光強度およびその微
分波形の変化率が大きく変化するところになるので検出
が容易になる。このため、ポリイミド樹脂層１３のオー
バーエッチングを確実に防止できるモニタが可能とな
る。
【００３９】次に図３（ｂ）に示すように、ＳｉＯ2 層
１１を除去して、Ｉｎ0.5 Ｇａ0.5Ａｓ層１０の表面を
露出させた後、図３（ｃ）に示すように、Ｉｎ0.5 Ｇａ
0.5Ａｓ層１０にコンタクトするエミッタ電極としての
Ｔｉ／Ｐｔ／Ａｕ電極１５を合金化によらず形成する。
１１を除去して、Ｉｎ0.5 Ｇａ0.5Ａｓ層１０の表面を
露出させた後、図３（ｃ）に示すように、Ｉｎ0.5 Ｇａ
0.5Ａｓ層１０にコンタクトするエミッタ電極としての
Ｔｉ／Ｐｔ／Ａｕ電極１５を合金化によらず形成する。
【００４０】最後に、ウエットエッチングによりｎ+ 型
ＧａＡｓ層２を露出させた後、このｎ+ 型ＧａＡｓ層２
上にＡｕＧｅ，Ｎｉ，Ｔｉ，Ｐｔ，Ａｕの合金からなる
コレクタ電極１４を形成してＨＢＴが完成する。
ＧａＡｓ層２を露出させた後、このｎ+ 型ＧａＡｓ層２
上にＡｕＧｅ，Ｎｉ，Ｔｉ，Ｐｔ，Ａｕの合金からなる
コレクタ電極１４を形成してＨＢＴが完成する。
【００４１】このようにして得られたＨＢＴのカットオ
フ周波数，最大発振周波数を調べたところ、それぞれ、
９０ＧＨｚ，１８０ＧＨｚであった。また、エミッタ接
地電流増幅率は素子サイズによらず３０であった。
フ周波数，最大発振周波数を調べたところ、それぞれ、
９０ＧＨｚ，１８０ＧＨｚであった。また、エミッタ接
地電流増幅率は素子サイズによらず３０であった。
【００４２】なお、本発明は上述した実施例に限定され
るものではない。例えば、塩素系ガスと弗素系ガスとの
混合ガスを用いたドライエッチングにより、ｎ型Ａｌz
Ｇａ1-z Ａｓ層７およびｎ型ＧａＡｓ層８を選択的にエ
ッチングしてエミッタ領域を形成しても良い。
るものではない。例えば、塩素系ガスと弗素系ガスとの
混合ガスを用いたドライエッチングにより、ｎ型Ａｌz
Ｇａ1-z Ａｓ層７およびｎ型ＧａＡｓ層８を選択的にエ
ッチングしてエミッタ領域を形成しても良い。
【００４３】この場合、ドライエッチングによるダメー
ジがｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４に達しないように、
ｎ型Ａｌy Ｇａ1-y Ａｓ層５およびｎ型Ａｌ0.3 Ｇａ
0.7 Ａｓ層６を厚めに形成し、そして、これら半導体層
５，６に形成されたダメージ層は合金化の工程でＰｔ合
金層２５に変えてしまう。
ジがｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４に達しないように、
ｎ型Ａｌy Ｇａ1-y Ａｓ層５およびｎ型Ａｌ0.3 Ｇａ
0.7 Ａｓ層６を厚めに形成し、そして、これら半導体層
５，６に形成されたダメージ層は合金化の工程でＰｔ合
金層２５に変えてしまう。
【００４４】この方法によれば、ドライエッチングの場
合に一般的に行なわれているウエットエッチングによる
ダメージ層の除去工程を省くことができ、素子の微細化
に有利である。また、ベース電極となる積層金属層とし
てＰｔ／Ｍｏ／Ｐｔ／Ａｕを用いても良い。更に、ベー
ス層はｐ+ 型ＡｌX Ｇａ1-X Ａｓ層以外の化合物半導体
層、例えば、ＩｎＧａＡｓ層，ＡｌＧａＡｓ層であって
も良い。更にまた、本発明は、ベース電極以外の電極
や、他の半導体装置にも適用できる。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施できる。
合に一般的に行なわれているウエットエッチングによる
ダメージ層の除去工程を省くことができ、素子の微細化
に有利である。また、ベース電極となる積層金属層とし
てＰｔ／Ｍｏ／Ｐｔ／Ａｕを用いても良い。更に、ベー
ス層はｐ+ 型ＡｌX Ｇａ1-X Ａｓ層以外の化合物半導体
層、例えば、ＩｎＧａＡｓ層，ＡｌＧａＡｓ層であって
も良い。更にまた、本発明は、ベース電極以外の電極
や、他の半導体装置にも適用できる。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施できる。
【００４５】
【発明の効果】以上詳述したように本発明によれば、導
電型の異なる二つの化合物半導体層からなる積層構造の
化合物半導体層のうち、下部側の化合物半導体層に確実
にコンタクトし、熱的に安定でコンタクト抵抗の低い電
極を容易に形成できる。
電型の異なる二つの化合物半導体層からなる積層構造の
化合物半導体層のうち、下部側の化合物半導体層に確実
にコンタクトし、熱的に安定でコンタクト抵抗の低い電
極を容易に形成できる。
【図１】本発明の一実施例に係るヘテロバイポーラトラ
ンジスタの製造方法を示す前半の工程断面図。
ンジスタの製造方法を示す前半の工程断面図。
【図２】本発明の一実施例に係るヘテロバイポーラトラ
ンジスタの製造方法を示す中半の工程断面図。
ンジスタの製造方法を示す中半の工程断面図。
【図３】本発明の一実施例に係るヘテロバイポーラトラ
ンジスタの製造方法を示す後半の工程断面図。
ンジスタの製造方法を示す後半の工程断面図。
【図４】ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層４とベース電極と
の間のコンタクト抵抗率のＰｔ拡散量の依存性を示す
図。
の間のコンタクト抵抗率のＰｔ拡散量の依存性を示す
図。
【図５】エッチングのエンドポイントの検出に用いられ
る本発明の干渉光強度およびその微分波形を示す図。
る本発明の干渉光強度およびその微分波形を示す図。
【図６】エッチングのエンドポイントの検出に用いられ
る従来の干渉光強度およびその微分波形を示す図。
る従来の干渉光強度およびその微分波形を示す図。
【図７】ベース層のシート抵抗が低減される理由を説明
するための図。
するための図。
１…半絶縁性ＧａＡｓ基板 ２…ｎ+ 型ＧａＡｓ層（サブコレクタ） ３…ｎ型ＧａＡｓ層（コレクタ層） ４…ｐ+ 型ＡｌX Ｇａ1-X Ａｓ層（ベース層、第１の化
合物半導体層） ５…ｎ型Ａｌy Ｇａ1-y Ａｓ層（第１のエミッタグレー
ディング層、第２の化合物半導体層） ６…ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層（エミッタ層、第２の
化合物半導体層） ７…ｎ型Ａｌz Ｇａ1-z Ａｓ層（第２のエミッタグレー
ディング層） ８…ｎ型ＧａＡｓ層（第１のエミッタコンタクト層） ９…Ｉｎu Ｇａ1-u Ａｓ層（第２のエミッタコンタクト
層） １０…Ｉｎ0.5 Ｇａ0.5 Ａｓ層（第３のエミッタコンタ
クト層） １１…ＳｉＯ2 層 １２…フォトレジストパターン １３…ポリイミド樹脂層 １４…コレクタ電極 １５…エミッタ電極 ２１…Ｐｔ層 ２２…Ｔｉ層 ２３…Ｐｔ層 ２４…Ａｕ層 ２５…Ｐｔ合金層 ３１…レーザ干渉計 ３２…レーザ光
合物半導体層） ５…ｎ型Ａｌy Ｇａ1-y Ａｓ層（第１のエミッタグレー
ディング層、第２の化合物半導体層） ６…ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層（エミッタ層、第２の
化合物半導体層） ７…ｎ型Ａｌz Ｇａ1-z Ａｓ層（第２のエミッタグレー
ディング層） ８…ｎ型ＧａＡｓ層（第１のエミッタコンタクト層） ９…Ｉｎu Ｇａ1-u Ａｓ層（第２のエミッタコンタクト
層） １０…Ｉｎ0.5 Ｇａ0.5 Ａｓ層（第３のエミッタコンタ
クト層） １１…ＳｉＯ2 層 １２…フォトレジストパターン １３…ポリイミド樹脂層 １４…コレクタ電極 １５…エミッタ電極 ２１…Ｐｔ層 ２２…Ｔｉ層 ２３…Ｐｔ層 ２４…Ａｕ層 ２５…Ｐｔ合金層 ３１…レーザ干渉計 ３２…レーザ光
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/73
Claims (2)
- 【請求項１】ヘテロ接合バイポーラトランジスタのベー
ス層を構成する、第１導電型の化合物半導体からなる第
１の半導体層と、 この第１の半導体層上に設けられた、ヘテロ接合バイポ
ーラトランジスタのエミッタ層を構成する、第２導電型
の化合物半導体からなる第２の半導体層と、 前記第１導電型の化合物半導体の構成元素と白金との合
金からなる第１の領域と、前記第２導電型の化合物半導
体の構成元素と白金との合金からなる第２の領域と、こ
れらの第１および第２の領域上に設けられたＭｏ膜、Ｐ
ｔ膜、Ａｕ膜が順次積層されてなる積層膜とからなる、
前記第１の半導体層にコンタクトするベース電極と、 を具備してなることを特徴とする半導体装置。 - 【請求項２】前記エミッタ層は完全空乏化される厚さに
設定されていることを特徴とする請求項１に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06799393A JP3321229B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06799393A JP3321229B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283543A JPH06283543A (ja) | 1994-10-07 |
| JP3321229B2 true JP3321229B2 (ja) | 2002-09-03 |
Family
ID=13361005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06799393A Expired - Fee Related JP3321229B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3321229B2 (ja) |
-
1993
- 1993-03-26 JP JP06799393A patent/JP3321229B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283543A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
| US6031255A (en) | Bipolar transistor stabilized with electrical insulating elements | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3321229B2 (ja) | 半導体装置 | |
| US20030160266A1 (en) | Hetero-bipolar transistor | |
| US5153692A (en) | Semiconductor device | |
| JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3117766B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH10303214A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3221646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |