JP3349644B2 - 化合物半導体装置、及びその製造方法 - Google Patents
化合物半導体装置、及びその製造方法Info
- Publication number
- JP3349644B2 JP3349644B2 JP01610097A JP1610097A JP3349644B2 JP 3349644 B2 JP3349644 B2 JP 3349644B2 JP 01610097 A JP01610097 A JP 01610097A JP 1610097 A JP1610097 A JP 1610097A JP 3349644 B2 JP3349644 B2 JP 3349644B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- emitter
- base
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体装
置、特にＧａＡｓ系ヘテロ接合型トランジスタのオ−ミ
ック電極の構造、および、その製造方法に関する。
置、特にＧａＡｓ系ヘテロ接合型トランジスタのオ−ミ
ック電極の構造、および、その製造方法に関する。
【０００２】
【従来の技術】従来、ＧａＡｓ系のヘテロ接合型トラン
ジスタ（以下、ＨＢＴと略す）のオーミック電極材料と
しては、エミッタ電極にはＡｕＧｅ系の金属、タングス
テン等の高融点金属、高融点珪化物、高融点窒化物が用
いられ、ベ−ス電極にはＰｔ、Ｐｄ、ＡｕＺｎなどが、
また、コレクタ電極にはＡｕＧｅ系の金属がそれぞれ用
いられる。
ジスタ（以下、ＨＢＴと略す）のオーミック電極材料と
しては、エミッタ電極にはＡｕＧｅ系の金属、タングス
テン等の高融点金属、高融点珪化物、高融点窒化物が用
いられ、ベ−ス電極にはＰｔ、Ｐｄ、ＡｕＺｎなどが、
また、コレクタ電極にはＡｕＧｅ系の金属がそれぞれ用
いられる。
【０００３】その一例として、文献Ｋ．Ｅｄａ ｅｔ
ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｌｅｔｔ．，ｖｏｌ．ＥＤ−３４（１９８７）１４１
９の例を基に説明する。
ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｌｅｔｔ．，ｖｏｌ．ＥＤ−３４（１９８７）１４１
９の例を基に説明する。
【０００４】図６はその断面構造図である。ここで用い
られている電極材料は、エミッタ電極２８にはＡｕＧ
ｅ、ベース電極３０にはＡｕＺｎ、コレクタ電極３１に
はエミッタ電極と同じＡｕＧｅが用いられている。
られている電極材料は、エミッタ電極２８にはＡｕＧ
ｅ、ベース電極３０にはＡｕＺｎ、コレクタ電極３１に
はエミッタ電極と同じＡｕＧｅが用いられている。
【０００５】また、前記文献には、ＨＢＴの作製法が以
下のように記載され、その中で自己整合的に電極を形成
する方法についても述べられている。
下のように記載され、その中で自己整合的に電極を形成
する方法についても述べられている。
【０００６】まず、半絶縁性ＧａＡｓ基板２１上に、ｎ
+−ＧａＡｓコレクタ・コンタクト層２２（濃度：５．
０×１０18ｃｍ-3、厚さ５０００Å）、ｎ−ＧａＡｓコ
レクタ層２３（濃度：３．０×１０17ｃｍ-3、厚さ：７
０００Å）、ｐ+−ＧａＡｓベ−ス層２４（濃度：１．
０×１０19ｃｍ-3、厚さ：１０００Å）、ｎ−Ａｌ0.3
Ｇａ0.7Ａｓエミッタ層２５（濃度：５．０×１０17ｃ
ｍ-3、厚さ：２０００Å）、ｎ+−ＧａＡｓコンタクト
層２６（濃度：５．０×１０18ｃｍ-3、厚さ：１０００
Å）を順に積層した上に、図７（ａ）に示すように、エ
ミッタ電極用ＡｕＧｅ層２８を蒸着形成し、さらにフォ
トレジストパタ−ン２９０を形成する。
+−ＧａＡｓコレクタ・コンタクト層２２（濃度：５．
０×１０18ｃｍ-3、厚さ５０００Å）、ｎ−ＧａＡｓコ
レクタ層２３（濃度：３．０×１０17ｃｍ-3、厚さ：７
０００Å）、ｐ+−ＧａＡｓベ−ス層２４（濃度：１．
０×１０19ｃｍ-3、厚さ：１０００Å）、ｎ−Ａｌ0.3
Ｇａ0.7Ａｓエミッタ層２５（濃度：５．０×１０17ｃ
ｍ-3、厚さ：２０００Å）、ｎ+−ＧａＡｓコンタクト
層２６（濃度：５．０×１０18ｃｍ-3、厚さ：１０００
Å）を順に積層した上に、図７（ａ）に示すように、エ
ミッタ電極用ＡｕＧｅ層２８を蒸着形成し、さらにフォ
トレジストパタ−ン２９０を形成する。
【０００７】次に図７（ｂ）に示すように、フォトレジ
ストパタ−ン２９０をマスクにしてヨウ素系エッチャン
ト（ＫＩ：Ｉ2：Ｈ2Ｏ＝７：４：８５５）、硫酸系エッ
チャント（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１２〜
２４）でエミッタメサを形成する。
ストパタ−ン２９０をマスクにしてヨウ素系エッチャン
ト（ＫＩ：Ｉ2：Ｈ2Ｏ＝７：４：８５５）、硫酸系エッ
チャント（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１２〜
２４）でエミッタメサを形成する。
【０００８】次に図７（ｃ）に示すように、ベース電極
用ＡｕＺｎ層３０を蒸着形成する。その後、フォトレジ
ストパタ−ン２９０を除去すると、自己整合的にベ−ス
電極３０が形成される。
用ＡｕＺｎ層３０を蒸着形成する。その後、フォトレジ
ストパタ−ン２９０を除去すると、自己整合的にベ−ス
電極３０が形成される。
【０００９】次に、再度フォトレジストパタ−ン２９１
を形成し、これをマスクにして、先ほどと同様にＡｕＺ
ｎ層３０をエッチングすると、図７（ｄ）に示すよう
に、ベース電極パターンができる。
を形成し、これをマスクにして、先ほどと同様にＡｕＺ
ｎ層３０をエッチングすると、図７（ｄ）に示すよう
に、ベース電極パターンができる。
【００１０】さらに、図７（ｅ）に示すように、硫酸系
エッチャントで、ベース層２４およびコレクタ層２３を
エッチングし、ベ−スメサを形成する。
エッチャントで、ベース層２４およびコレクタ層２３を
エッチングし、ベ−スメサを形成する。
【００１１】次に、図７（ｆ）に示すように、コレクタ
電極用ＡｕＧｅ層３１を蒸着形成する。その後、フォト
レジストパタ−ン２９１を除去すると、自己整合的にコ
レクタ電極３１が形成される。
電極用ＡｕＧｅ層３１を蒸着形成する。その後、フォト
レジストパタ−ン２９１を除去すると、自己整合的にコ
レクタ電極３１が形成される。
【００１２】次に図７（ｇ）に示すように、再度、フォ
トレジストパタ−ン２９２を形成する。そして、図７
（ｈ）に示すように、ヨウ素系エッチャント、硫酸系エ
ッチャントでコレクタメサを形成し、素子間分離を行っ
た後、フォトレジストパタ−ン２９２を除去するとＨＢ
Ｔが完成する。
トレジストパタ−ン２９２を形成する。そして、図７
（ｈ）に示すように、ヨウ素系エッチャント、硫酸系エ
ッチャントでコレクタメサを形成し、素子間分離を行っ
た後、フォトレジストパタ−ン２９２を除去するとＨＢ
Ｔが完成する。
【００１３】
【発明が解決しようとする課題】しかしながら、従来よ
り用いられているＡｕＺｎ、ＡｕＧｅ等のＡｕ系オ−ミ
ック電極では、熱処理を行うと電極金属が不均一に反応
して島上の凝集を起こし、ＧａＡｓとのオ−ム性のコン
タクト部が電極領域内で不均一になる場合がある。この
ため接触抵抗が十分低下しない、電極表面が平滑になら
ない、といった問題点があり、素子の微細化を行うには
不十分である。
り用いられているＡｕＺｎ、ＡｕＧｅ等のＡｕ系オ−ミ
ック電極では、熱処理を行うと電極金属が不均一に反応
して島上の凝集を起こし、ＧａＡｓとのオ−ム性のコン
タクト部が電極領域内で不均一になる場合がある。この
ため接触抵抗が十分低下しない、電極表面が平滑になら
ない、といった問題点があり、素子の微細化を行うには
不十分である。
【００１４】また、Ａｕ系オ−ミック電極は熱安定性が
悪いため、非常に薄いｐ型ベ−ス層の電極として用いる
と、熱処理を行った際に拡散してコレクタ層まで突き抜
けてしまい、ｐ型オーミックにならない。したがって、
ｐ型ベース層には、エミッタおよびコレクタのｎ型オ−
ミックと同材料の電極を用いることが出来ず、電極作製
の工程数が多くなり、電極作製時間、および材料費が多
くかかるという問題があった。
悪いため、非常に薄いｐ型ベ−ス層の電極として用いる
と、熱処理を行った際に拡散してコレクタ層まで突き抜
けてしまい、ｐ型オーミックにならない。したがって、
ｐ型ベース層には、エミッタおよびコレクタのｎ型オ−
ミックと同材料の電極を用いることが出来ず、電極作製
の工程数が多くなり、電極作製時間、および材料費が多
くかかるという問題があった。
【００１５】さらに、ＡｕＧｅ、ＡｕＺｎ等のＡｕ系電
極材料は段切れがしにくいために、オ−ミック電極を自
己整合的に形成しようとすると、図５（ａ）に示すよう
に、電極材料１５が段差部１６でつながってしまい、リ
−ク電流の発生等の問題が生じる。
極材料は段切れがしにくいために、オ−ミック電極を自
己整合的に形成しようとすると、図５（ａ）に示すよう
に、電極材料１５が段差部１６でつながってしまい、リ
−ク電流の発生等の問題が生じる。
【００１６】以上のように、従来の電極材料では、ｎ
型、ｐ型のオ−ミック電極を自己整合的に、あるいは、
同時に、形成することは困難であった。
型、ｐ型のオ−ミック電極を自己整合的に、あるいは、
同時に、形成することは困難であった。
【００１７】本発明は、コンタクト抵抗が低く、かつ、
熱安定性に優れた信頼性の高いオ−ミック電極を有する
高性能ＨＢＴを提供すること、および、その容易で低コ
ストな作製方法を提供することを目的とする。
熱安定性に優れた信頼性の高いオ−ミック電極を有する
高性能ＨＢＴを提供すること、および、その容易で低コ
ストな作製方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明の化合物半導体装
置は、半絶縁性半導体基板上に、コレクタ・コンタクト
層、コレクタ層、ベース層、エミッタ層の主要な半導体
層が順次積層された縦型構造からなるヘテロ接合型バイ
ポーラトランジスタ（ＨＢＴ）において、コレクタ、ベ
ース、エミッタの全てのオーミック電極は少なくともニ
ッケルとチタンからなる金属間化合物を含む電極材料で
構成されることを特徴とする。
置は、半絶縁性半導体基板上に、コレクタ・コンタクト
層、コレクタ層、ベース層、エミッタ層の主要な半導体
層が順次積層された縦型構造からなるヘテロ接合型バイ
ポーラトランジスタ（ＨＢＴ）において、コレクタ、ベ
ース、エミッタの全てのオーミック電極は少なくともニ
ッケルとチタンからなる金属間化合物を含む電極材料で
構成されることを特徴とする。
【００１９】
【００２０】さらに、本発明の化合物半導体装置は、Ｇ
ａＡｓ基板上に整合するように半導体層が積層された構
造からなるＨＢＴであることを特徴とする。
ａＡｓ基板上に整合するように半導体層が積層された構
造からなるＨＢＴであることを特徴とする。
【００２１】本発明の化合物半導体装置の製造方法は、
コレクタ、ベース、エミッタの全ての上にニッケル薄膜
を形成する工程と、該ニッケル薄膜上にチタン薄膜を形
成する工程と、前記ニッケル薄膜及び前記チタン薄膜を
熱処理によって反応させニッケルとチタンとの金属間化
合物を形成し、コレクタ、ベース、エミッタの全てのオ
ーミック電極を同時に形成する工程と、を含むことを特
徴とする。
コレクタ、ベース、エミッタの全ての上にニッケル薄膜
を形成する工程と、該ニッケル薄膜上にチタン薄膜を形
成する工程と、前記ニッケル薄膜及び前記チタン薄膜を
熱処理によって反応させニッケルとチタンとの金属間化
合物を形成し、コレクタ、ベース、エミッタの全てのオ
ーミック電極を同時に形成する工程と、を含むことを特
徴とする。
【００２２】また、本発明の化合物半導体装置の製造方
法は、化合物半導体多層の一部を逆メサ形状となるよう
に除去することによりコレクタ、ベース、エミッタの各
半導体層を露出させる工程と、露出させた前記コレク
タ、ベース、エミッタの各半導体層上に自己整合的に同
時にニッケル薄膜を形成する工程と、該ニッケル薄膜上
にチタン薄膜を自己整合的に形成する工程と、前記ニッ
ケル薄膜及び前記チタン薄膜を熱処理によって反応させ
ニッケルとチタンとの金属間化合物を形成し、前記コレ
クタ、ベース、エミッタの全てのオーミック電極を同時
に自己整合的に形成する工程と、を含むことを特徴とす
る。
法は、化合物半導体多層の一部を逆メサ形状となるよう
に除去することによりコレクタ、ベース、エミッタの各
半導体層を露出させる工程と、露出させた前記コレク
タ、ベース、エミッタの各半導体層上に自己整合的に同
時にニッケル薄膜を形成する工程と、該ニッケル薄膜上
にチタン薄膜を自己整合的に形成する工程と、前記ニッ
ケル薄膜及び前記チタン薄膜を熱処理によって反応させ
ニッケルとチタンとの金属間化合物を形成し、前記コレ
クタ、ベース、エミッタの全てのオーミック電極を同時
に自己整合的に形成する工程と、を含むことを特徴とす
る。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて具体的に説明する。 （実施の形態１）図１は、本発明の実施の形態を示し、
Ｔｉ／Ｎｉオ−ミック電極を同時に作製したＨＢＴであ
る。２１は半絶縁性ＧａＡｓ基板、２２はｎ+−ＧａＡ
ｓコレクタ・コンタクト層、２３はｎ−ＧａＡｓコレク
タ層、２４はｐ+−ＧａＡｓベース層、２５はｎ−Ａｌ
0.3Ｇａ0.7Ａｓエミッタ層、２６はｎ+−ＧａＡｓコン
タクト層である。また、７はＮｉ層、８はＴｉ層で、エ
ミッタ、ベース、コレクタのいずれの電極も同一材料で
形成されている。
面を用いて具体的に説明する。 （実施の形態１）図１は、本発明の実施の形態を示し、
Ｔｉ／Ｎｉオ−ミック電極を同時に作製したＨＢＴであ
る。２１は半絶縁性ＧａＡｓ基板、２２はｎ+−ＧａＡ
ｓコレクタ・コンタクト層、２３はｎ−ＧａＡｓコレク
タ層、２４はｐ+−ＧａＡｓベース層、２５はｎ−Ａｌ
0.3Ｇａ0.7Ａｓエミッタ層、２６はｎ+−ＧａＡｓコン
タクト層である。また、７はＮｉ層、８はＴｉ層で、エ
ミッタ、ベース、コレクタのいずれの電極も同一材料で
形成されている。
【００２４】図２は、上記ＨＢＴの製造工程を示す断面
図であり、以下、図２を用いてその製造方法を説明す
る。
図であり、以下、図２を用いてその製造方法を説明す
る。
【００２５】まず、半絶縁性ＧａＡｓ基板２１上に、ｎ
+−ＧａＡｓコレクタ・コンタクト層２２（濃度：５．
０×１０18ｃｍ-3、厚さ５０００Å）、ｎ−ＧａＡｓコ
レクタ層２３（濃度：３．０×１０17ｃｍ-3、厚さ：７
０００Å）、ｐ+−ＧａＡｓベ−ス層２４（濃度：１．
０×１０19ｃｍ-3、厚さ：１０００Å）、ｎ−Ａｌ0.3
Ｇａ0.7Ａｓエミッタ層２５（濃度：５．０×１０17ｃ
ｍ-3、厚さ：２０００Å）、ｎ+−ＧａＡｓコンタクト
層２６（濃度：５．０×１０18、厚さ：１０００Å）を
順に積層する。その上に、フォトレジストパタ−ン１０
０をエミッタメサの形に形成すると、図２（ａ）に示す
ようになる。
+−ＧａＡｓコレクタ・コンタクト層２２（濃度：５．
０×１０18ｃｍ-3、厚さ５０００Å）、ｎ−ＧａＡｓコ
レクタ層２３（濃度：３．０×１０17ｃｍ-3、厚さ：７
０００Å）、ｐ+−ＧａＡｓベ−ス層２４（濃度：１．
０×１０19ｃｍ-3、厚さ：１０００Å）、ｎ−Ａｌ0.3
Ｇａ0.7Ａｓエミッタ層２５（濃度：５．０×１０17ｃ
ｍ-3、厚さ：２０００Å）、ｎ+−ＧａＡｓコンタクト
層２６（濃度：５．０×１０18、厚さ：１０００Å）を
順に積層する。その上に、フォトレジストパタ−ン１０
０をエミッタメサの形に形成すると、図２（ａ）に示す
ようになる。
【００２６】次に、図２（ｂ）に示すように、フォトレ
ジストパタ−ン１００をマスクにして硫酸系エッチャン
ト（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１２〜２４）
で、コンタクト層２６、および、エミッタ層２５をエッ
チングしてエミッタメサを形成する。
ジストパタ−ン１００をマスクにして硫酸系エッチャン
ト（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１２〜２４）
で、コンタクト層２６、および、エミッタ層２５をエッ
チングしてエミッタメサを形成する。
【００２７】次に、フォトレジストパターン１００を一
旦除去した後に、フォトレジストパタ−ンを、図２
（ｃ）に示すようなベースメサ用フォトレジストパター
ン１０１に形成し直し、このフォトレジストパタ−ン１
０１をマスクにして、硫酸系エッチャント（Ｈ2ＳＯ4：
Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１２〜２４）で、ベ−ス層２
４、および、コレクタ層２３をエッチングしてベ−スメ
サを形成すると、図２（ｃ）のようになる。この際、コ
レクタ・コンタクト層２２の表面でエッチングを停止す
ることは、実際上困難であるので、コレクタ・コンタク
ト層２２の部分まで少しエッチングする方がよい。
旦除去した後に、フォトレジストパタ−ンを、図２
（ｃ）に示すようなベースメサ用フォトレジストパター
ン１０１に形成し直し、このフォトレジストパタ−ン１
０１をマスクにして、硫酸系エッチャント（Ｈ2ＳＯ4：
Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１２〜２４）で、ベ−ス層２
４、および、コレクタ層２３をエッチングしてベ−スメ
サを形成すると、図２（ｃ）のようになる。この際、コ
レクタ・コンタクト層２２の表面でエッチングを停止す
ることは、実際上困難であるので、コレクタ・コンタク
ト層２２の部分まで少しエッチングする方がよい。
【００２８】次に、フォトレジストパタ−ン１０１を一
旦除去した後、図２（ｄ）に示すように、電極部以外の
部分にフォトレジストパタ−ン１０２を形成する。
旦除去した後、図２（ｄ）に示すように、電極部以外の
部分にフォトレジストパタ−ン１０２を形成する。
【００２９】その上に、Ｎｉ薄膜７を抵抗加熱法により
２００Å蒸着するのに続き、Ｔｉ薄膜８をＥＢ蒸着法に
より１０００Å蒸着すると、図２（ｅ）のようになる。
２００Å蒸着するのに続き、Ｔｉ薄膜８をＥＢ蒸着法に
より１０００Å蒸着すると、図２（ｅ）のようになる。
【００３０】その後、フォトレジストパタ−ン１０２を
除去すると、電極部のみにＮｉとＴｉの薄膜が残る。さ
らに、窒素雰囲気下で６００℃、１分間加熱処理を行う
ことにより、ＮｉとＴｉを含むオ−ミック電極がエミッ
タ、ベ−ス、コレクタに同時に形成される。このよう
に、Ｔｉ／Ｎｉ電極を用いることにより、すべてのオー
ミック電極を同一材料で、また、同時に形成できる。
除去すると、電極部のみにＮｉとＴｉの薄膜が残る。さ
らに、窒素雰囲気下で６００℃、１分間加熱処理を行う
ことにより、ＮｉとＴｉを含むオ−ミック電極がエミッ
タ、ベ−ス、コレクタに同時に形成される。このよう
に、Ｔｉ／Ｎｉ電極を用いることにより、すべてのオー
ミック電極を同一材料で、また、同時に形成できる。
【００３１】次に、図２（ｆ）に示すように、コレクタ
メサ用フォトレジストパタ−ン１０３を形成し、これを
マスクに硫酸系エッチャントでコレクタ・コンタクト層
２２をエッチングしてコレクタメサを形成し、素子間分
離を行う。
メサ用フォトレジストパタ−ン１０３を形成し、これを
マスクに硫酸系エッチャントでコレクタ・コンタクト層
２２をエッチングしてコレクタメサを形成し、素子間分
離を行う。
【００３２】最後に、フォトレジスト１０３を除去する
と、図２（ｇ）に示すようになり、さらに、電極を引き
出すと本発明のＨＢＴが完成する。
と、図２（ｇ）に示すようになり、さらに、電極を引き
出すと本発明のＨＢＴが完成する。
【００３３】（実施の形態２）本発明の別の実施の形態
について以下に説明する。
について以下に説明する。
【００３４】図３は、逆メサ構造上に、自己整合的に、
かつ、同時にＴｉ／Ｎｉ電極を作製したＨＢＴである。
図３（ａ）はその平面図、図３（ｂ）はその斜視図であ
る。１は半絶縁性ＧａＡｓ基板であり、２はｎ+−Ｇａ
Ａｓコレクタ・コンタクト層、３はｎ−ＧａＡｓコレク
タ層３、４はｐ+−ＧａＡｓベ−ス層、５はｎ−ＩｎＧ
ａＰエミッタ層、６はｎ+−ＧａＡｓコンタクト層であ
る。
かつ、同時にＴｉ／Ｎｉ電極を作製したＨＢＴである。
図３（ａ）はその平面図、図３（ｂ）はその斜視図であ
る。１は半絶縁性ＧａＡｓ基板であり、２はｎ+−Ｇａ
Ａｓコレクタ・コンタクト層、３はｎ−ＧａＡｓコレク
タ層３、４はｐ+−ＧａＡｓベ−ス層、５はｎ−ＩｎＧ
ａＰエミッタ層、６はｎ+−ＧａＡｓコンタクト層であ
る。
【００３５】図４に、その形成工程を示す。図４におい
て、（ｄ）のみ平面図、他は断面図である。以下、図４
を用いて、上記ＨＢＴの形成工程を説明する。
て、（ｄ）のみ平面図、他は断面図である。以下、図４
を用いて、上記ＨＢＴの形成工程を説明する。
【００３６】まず、図４（ａ）に示すように、半絶縁性
ＧａＡｓ基板１上に、ｎ+−ＧａＡｓコレクタ・コンタ
クト層２（濃度：５．０×１０18ｃｍ-3、厚さ５０００
Å）、ｎ−ＧａＡｓコレクタ層３（濃度：２．０×１０
16ｃｍ-3、厚さ：７０００Å）、ｐ+−ＧａＡｓベ−ス
層４（濃度：２．０×１０19ｃｍ-3、厚さ：８００
Å）、ｎ−ＩｎＧａＰエミッタ層５（濃度：５．０×１
０17ｃｍ-3、厚さ：７００Å）、ｎ+−ＧａＡｓコンタ
クト層６（濃度：５．０×１０18、厚さ：２０００Å）
を順に積層する。
ＧａＡｓ基板１上に、ｎ+−ＧａＡｓコレクタ・コンタ
クト層２（濃度：５．０×１０18ｃｍ-3、厚さ５０００
Å）、ｎ−ＧａＡｓコレクタ層３（濃度：２．０×１０
16ｃｍ-3、厚さ：７０００Å）、ｐ+−ＧａＡｓベ−ス
層４（濃度：２．０×１０19ｃｍ-3、厚さ：８００
Å）、ｎ−ＩｎＧａＰエミッタ層５（濃度：５．０×１
０17ｃｍ-3、厚さ：７００Å）、ｎ+−ＧａＡｓコンタ
クト層６（濃度：５．０×１０18、厚さ：２０００Å）
を順に積層する。
【００３７】さらにその上に、ＳｉＮ膜９０を成膜し、
フォトレジストパターン（図示せず）をマスクにフッ酸
でエッチングし、ＳｉＮ膜９０のパターンを形成する。
レジストを剥離した後、ＳｉＮ膜９０をマスクにしてク
エン酸系エッチャント（クエン酸：Ｈ2Ｏ2：水＝１０：
１：１０）と、リン酸系エッチャン（ＨＣｌ：リン酸＝
１：５）とで、コンタクト層６およびエミッタ層５をエ
ッチングし、図４（ｂ）に示すように、逆メサ形状から
なるエミッタメサを形成する。エミッタメサの深さは、
２７００Åであった。
フォトレジストパターン（図示せず）をマスクにフッ酸
でエッチングし、ＳｉＮ膜９０のパターンを形成する。
レジストを剥離した後、ＳｉＮ膜９０をマスクにしてク
エン酸系エッチャント（クエン酸：Ｈ2Ｏ2：水＝１０：
１：１０）と、リン酸系エッチャン（ＨＣｌ：リン酸＝
１：５）とで、コンタクト層６およびエミッタ層５をエ
ッチングし、図４（ｂ）に示すように、逆メサ形状から
なるエミッタメサを形成する。エミッタメサの深さは、
２７００Åであった。
【００３８】次に、ＳｉＮ膜９０を一旦除去した後、再
びＳｉＮ膜９１を成膜し、フォトレジストパターン（図
示せず）をマスクにフッ酸でエッチングし、ＳｉＮ膜９
１のパターンを形成する。レジストを剥離後、ＳｉＮ膜
９１をマスクにしてクエン酸系エッチャントで、ベース
層４およびコレクタ層３をエッチングし、図４（ｃ）に
示すように、逆メサ形状からなるベースメサを形成す
る。この際、サブコレクタ層２が少しエッチングされる
程度の深さまでエッチングを行うのがよい。その理由
は、もしもコレクタ層３が残っていると、オーミックが
取れない場合があるから、少し多めにエッチングを行
う。
びＳｉＮ膜９１を成膜し、フォトレジストパターン（図
示せず）をマスクにフッ酸でエッチングし、ＳｉＮ膜９
１のパターンを形成する。レジストを剥離後、ＳｉＮ膜
９１をマスクにしてクエン酸系エッチャントで、ベース
層４およびコレクタ層３をエッチングし、図４（ｃ）に
示すように、逆メサ形状からなるベースメサを形成す
る。この際、サブコレクタ層２が少しエッチングされる
程度の深さまでエッチングを行うのがよい。その理由
は、もしもコレクタ層３が残っていると、オーミックが
取れない場合があるから、少し多めにエッチングを行
う。
【００３９】次に、ＳｉＮ膜９１を一旦除去し、再度Ｓ
ｉＮ９２を成膜した後、フォトレジストパターン（図示
せず）をマスクにフッ酸でエッチングし、レジストを除
去して、平面図の図４（ｄ）に示すように、素子周辺部
にＳｉＮ９２のパターンを形成する。
ｉＮ９２を成膜した後、フォトレジストパターン（図示
せず）をマスクにフッ酸でエッチングし、レジストを除
去して、平面図の図４（ｄ）に示すように、素子周辺部
にＳｉＮ９２のパターンを形成する。
【００４０】その上に、Ｎｉ薄膜７を抵抗加熱法により
２００Å蒸着、さらに、Ｔｉ薄膜８をＥＢ蒸着法により
１０００Å蒸着すると、図４（ｅ）となる。
２００Å蒸着、さらに、Ｔｉ薄膜８をＥＢ蒸着法により
１０００Å蒸着すると、図４（ｅ）となる。
【００４１】その後、ＳｉＮ膜９２を除去して電極パタ
ーンを形成すると、図４（ｆ）となり、さらに、窒素雰
囲気下で６００℃、１分間加熱処理を行うことでＮｉと
Ｔｉを含むオ−ミック電極が形成される。
ーンを形成すると、図４（ｆ）となり、さらに、窒素雰
囲気下で６００℃、１分間加熱処理を行うことでＮｉと
Ｔｉを含むオ−ミック電極が形成される。
【００４２】本実施の形態のエミッタメサの深さは２７
００Åであり、この段差部での段切れをよくするため
に、今回Ｔｉ／Ｎｉ電極の厚さは、エミッタメサの深さ
よりも十分小さな値の１２００Åに決定した。しかし、
別途、逆メサ形状上にＴｉ／Ｎｉ電極の形成を試みたと
ころ、エミッタ深さに対するＴｉ／Ｎｉ電極の厚さが２
／３程度に厚くても、自己整合的に容易に良好な電極パ
ターン形成をすることができた。これは、図５（ｂ）に
示すように、Ｔｉ／Ｎｉ材料１７は、段差部１６、すな
わち電極パタ−ンエッジ部での、段切れが良いため、良
好なパターンが得られることによる。
００Åであり、この段差部での段切れをよくするため
に、今回Ｔｉ／Ｎｉ電極の厚さは、エミッタメサの深さ
よりも十分小さな値の１２００Åに決定した。しかし、
別途、逆メサ形状上にＴｉ／Ｎｉ電極の形成を試みたと
ころ、エミッタ深さに対するＴｉ／Ｎｉ電極の厚さが２
／３程度に厚くても、自己整合的に容易に良好な電極パ
ターン形成をすることができた。これは、図５（ｂ）に
示すように、Ｔｉ／Ｎｉ材料１７は、段差部１６、すな
わち電極パタ−ンエッジ部での、段切れが良いため、良
好なパターンが得られることによる。
【００４３】次に、図４（ｇ）に示すように、ＳｉＮ９
３を成膜、前記と同様の方法でＳｉＮ膜９３のパタ−ン
を形成した後、ＳｉＮ膜９３をマスクにしてコレクタメ
サエッチングを行い素子間分離を行う。
３を成膜、前記と同様の方法でＳｉＮ膜９３のパタ−ン
を形成した後、ＳｉＮ膜９３をマスクにしてコレクタメ
サエッチングを行い素子間分離を行う。
【００４４】最後に、図４（ｈ）に示すように、ＳｉＮ
膜９３を剥離した後、電極を引き出してＨＢＴが完成す
る。
膜９３を剥離した後、電極を引き出してＨＢＴが完成す
る。
【００４５】以上の実施の形態１および２では、Ｔｉ／
Ｎｉ電極を用いたが、場合によっては、Ｔｉ／Ｎｉ電極
の上に、メタルの抵抗を下げるためにインターレイアー
メタル（Ａｕ／Ｐｔ／Ｔｉ）を蒸着してもよい。
Ｎｉ電極を用いたが、場合によっては、Ｔｉ／Ｎｉ電極
の上に、メタルの抵抗を下げるためにインターレイアー
メタル（Ａｕ／Ｐｔ／Ｔｉ）を蒸着してもよい。
【００４６】
【発明の効果】オ−ミック電極材料としてＴｉ／Ｎｉの
金属間化合物を用いることにより、エミッタ、ベ−ス、
コレクタのオ−ミック電極を同時に形成することが可能
となるため、化合物半導体装置の製造工程が簡略化で
き、さらに、作業工程の削減により、歩留りの向上が期
待できる。
金属間化合物を用いることにより、エミッタ、ベ−ス、
コレクタのオ−ミック電極を同時に形成することが可能
となるため、化合物半導体装置の製造工程が簡略化で
き、さらに、作業工程の削減により、歩留りの向上が期
待できる。
【００４７】オ−ミック電極材料としてＴｉ／Ｎｉの金
属間化合物を用いることにより、従来から用いられてい
るＡｕ系のオーミック材料より熱安定性に優れ、信頼性
の高いオ−ミック電極を有する化合物半導体装置を得る
ことができる。
属間化合物を用いることにより、従来から用いられてい
るＡｕ系のオーミック材料より熱安定性に優れ、信頼性
の高いオ−ミック電極を有する化合物半導体装置を得る
ことができる。
【００４８】オ−ミック電極材料として、段切れが起こ
りやすい特性を有するＴｉ／Ｎｉの金属間化合物を用い
ることにより、自己整合プロセスが容易になり、電極の
さらなる微細化が可能となり、トランジスタ特性の向上
を図ることができる。
りやすい特性を有するＴｉ／Ｎｉの金属間化合物を用い
ることにより、自己整合プロセスが容易になり、電極の
さらなる微細化が可能となり、トランジスタ特性の向上
を図ることができる。
【図１】本発明の実施例を示す断面図である。
【図２】図１の実施例の製造工程を示す断面図である。
【図３】本発明の別の実施例を示す平面図、および、斜
視図である。
視図である。
【図４】図３の実施例の製造工程を示す図である。
【図５】段差部での電極材料膜の様子を示す断面図であ
る。
る。
【図６】従来のＨＢＴを示す断面図である。
【図７】従来のＨＢＴの製造工程を示す断面図である。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ+−ＧａＡｓコレクタ・コンタクト層 ３ ｎ−ＧａＡｓコレクタ層 ４ ｐ+−ＧａＡｓベース層 ５ ｎ−ＩｎＧａＰエミッタ層 ６ ｎ+−ＧａＡｓコンタクト層 ７ Ｎｉ薄膜 ８ Ｔｉ薄膜 ９０，９１，９２，９３ ＳｉＮ薄膜 １５ 電極材料 １６ 段差部 １７ Ｔｉ／Ｎｉ電極 ２１ 半絶縁性ＧａＡｓ基板 ２２ ｎ+−ＧａＡｓコレクタ・コンタクト層 ２３ ｎ−ＧａＡｓコレクタ層 ２４ ｐ+−ＧａＡｓベース層 ２５ ｎ−Ａｌ0.3Ｇａ0.7Ａｓエミッタ層 ２６ ｎ+−ＧａＡｓコンタクト層 ２８ ＡｕＧｅエミッタ電極 ２９０，２９１，２９２ レジスト ３０ ＡｕＺｎベース電極 ３１ ＡｕＧｅコレクタ電極 １００，１０１，１０２，１０３ レジスト
フロントページの続き (56)参考文献 特開 平８−83896（ＪＰ，Ａ) 特開 平２−156641（ＪＰ，Ａ) 特開 平７−66391（ＪＰ，Ａ) 特開 平５−67605（ＪＰ，Ａ) 特開 平２−211632（ＪＰ，Ａ) Ｙａｎａｇｉｈａｒａ Ｍ．，ｅｔ. ａｌ．，，”Ｎｉ／Ｔｉ／Ｐｔ ｏｈｍ ｉｃ ｃｏｎｔａｃｔｓ ｔｏ ｐ−Ｇ ａＡｓ ｆｏｒ ｔｈｅ ｈｅｔｅｒｏ ｊｕｎｃｔｉｏｎ ｂｉｐｏｌａｒ ｔ ｒａｎｓｉｓｔｏｒ ｐｒｏｃｅｓ ｓ”，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔ ｔｅｒｓ，1996年６月20日，Ｖｏｌ. 20，Ｎｏ．13，ｐｐ．1238−1239 Ｙａｎａｇｉｈａｒａ Ｍ．，ｅｔ. ａｌ．，，”253−ＧＨｚ ｆ／ｓｕｂ ｍａｘ／ＡｌＧａＡｓ／ＧａＡｓ Ｈ ＢＴ ｗｉｔｈ Ｎｉ／Ｔｉ／Ｐｔ／Ｔ ｉ／Ｐｔ−ｃｏｎｔａｃｔ ａｎｄ Ｌ −ｓｈａｐｅｄ ｂａｓｅ ｅｌｅｃｔ ｒｏｄｅ”，Ｉｎｔ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇｓ, 1995年，ｐｐ．807−810 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/28 - 21/288 H01L 29/40 - 29/51 H01L 29/872
Claims (4)
- 【請求項１】 半絶縁性半導体基板上に、コレクタ・コ
ンタクト層、コレクタ層、ベース層、エミッタ層の主要
な半導体層が順次積層された縦型構造からなるヘテロ接
合型バイポーラトランジスタにおいて、コレクタ、ベース、エミッタの全ての オーミック電極は
少なくともニッケルとチタンからなる金属間化合物を含
む電極材料で構成されることを特徴とする化合物半導体
装置。 - 【請求項２】 ＧａＡｓ基板上に整合するように半導体
層が積層された構造からなるヘテロ接合型トランジスタ
であることを特徴とする、請求項１記載の化合物半導体
装置。 - 【請求項３】 請求項１記載の化合物半導体装置の製造
方法において、コレクタ、ベース、エミッタの全ての 上にニッケル薄膜
を形成する工程と、 該ニッケル薄膜上にチタン薄膜を形成する工程と、 前記ニッケル薄膜及び前記チタン薄膜を熱処理によって
反応させニッケルとチタンとの金属間化合物を形成し、
前記コレクタ、ベース、エミッタの全てのオーミック電
極を同時に形成する工程と、を含む化合物半導体装置の
製造方法。 - 【請求項４】 請求項１記載の化合物半導体装置の製造
方法において化合物半導体多層の一部を逆メサ形状とな
るように除去することによりコレクタ、ベース、エミッ
タの各半導体層を露出させる工程と、露出させた前記コレクタ、ベース、エミッタの各半導体
層上に自己整合的に同時にニッケル薄膜を形成する工程
と、 該ニッケル薄膜上にチタン薄膜を自己整合的に形成する
工程と、 前記ニッケル薄膜及び前記チタン薄膜を熱処理によって
反応させニッケルとチタンとの金属間化合物を形成し、
前記コレクタ、ベース、エミッタの全てのオーミック電
極を同時に自己整合的に形成する工程と、を含む化合物
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01610097A JP3349644B2 (ja) | 1997-01-30 | 1997-01-30 | 化合物半導体装置、及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01610097A JP3349644B2 (ja) | 1997-01-30 | 1997-01-30 | 化合物半導体装置、及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214847A JPH10214847A (ja) | 1998-08-11 |
| JP3349644B2 true JP3349644B2 (ja) | 2002-11-25 |
Family
ID=11907107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01610097A Expired - Fee Related JP3349644B2 (ja) | 1997-01-30 | 1997-01-30 | 化合物半導体装置、及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3349644B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003063228A1 (de) * | 2002-01-25 | 2003-07-31 | Mergeoptics Gmbh | Verfahren zum herstellen eines hetero-bipolar-transistors |
-
1997
- 1997-01-30 JP JP01610097A patent/JP3349644B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｙａｎａｇｉｈａｒａ Ｍ．，ｅｔ．ａｌ．，，"２５３−ＧＨｚ ｆ／ｓｕｂ ｍａｘ／ＡｌＧａＡｓ／ＧａＡｓ ＨＢＴ ｗｉｔｈ Ｎｉ／Ｔｉ／Ｐｔ／Ｔｉ／Ｐｔ−ｃｏｎｔａｃｔ ａｎｄ Ｌ−ｓｈａｐｅｄ ｂａｓｅ ｅｌｅｃｔｒｏｄｅ"，Ｉｎｔ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇｓ，１９９５年，ｐｐ．８０７−８１０ |
| Ｙａｎａｇｉｈａｒａ Ｍ．，ｅｔ．ａｌ．，，"Ｎｉ／Ｔｉ／Ｐｔ ｏｈｍｉｃ ｃｏｎｔａｃｔｓ ｔｏ ｐ−ＧａＡｓ ｆｏｒ ｔｈｅ ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ ｐｒｏｃｅｓｓ"，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ，１９９６年６月２０日，Ｖｏｌ．２０，Ｎｏ．１３，ｐｐ．１２３８−１２３９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214847A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2706034B2 (ja) | トランジスタ及びその製造方法 | |
| JPH0622243B2 (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| JP3137661B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2606805B2 (ja) | エミツタ‐ベース複合体の製法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JPH05152318A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH10303214A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JP3321229B2 (ja) | 半導体装置 | |
| JP3386361B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH06209077A (ja) | 半導体装置及びその製造方法 | |
| JPH047099B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |