JP2917646B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2917646B2 JP2917646B2 JP4032496A JP3249692A JP2917646B2 JP 2917646 B2 JP2917646 B2 JP 2917646B2 JP 4032496 A JP4032496 A JP 4032496A JP 3249692 A JP3249692 A JP 3249692A JP 2917646 B2 JP2917646 B2 JP 2917646B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- film
- type base
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 6
- 229910052796 boron Inorganic materials 0.000 claims 6
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/017—Clean surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にＮＰＮ型バイポーラトランジスタを少なくとも
有する半導体集積回路装置に関する。
し、特にＮＰＮ型バイポーラトランジスタを少なくとも
有する半導体集積回路装置に関する。
【０００２】
【従来の技術】従来の技術としてＮＰＮ型バイポーラト
ランジスタの製造方法を一例として示す。まず図５Ａに
示す如く、半導体基板１上にＮ+ 型埋込層２を写真食刻
法を用いた後、熱拡散法やイオン注入法等を用いて形成
する。その後Ｎ型エピタキシャル層３を成長する。
ランジスタの製造方法を一例として示す。まず図５Ａに
示す如く、半導体基板１上にＮ+ 型埋込層２を写真食刻
法を用いた後、熱拡散法やイオン注入法等を用いて形成
する。その後Ｎ型エピタキシャル層３を成長する。
【０００３】次に図５Ｂに示す如く、第１のＰ型半導体
領域を写真食刻法を用いた後、熱拡散法やイオン注入法
等を用いて形成し、トランジスタ領域に窒化膜等の絶縁
膜を写真食刻法とエッチングにより選択的に残した後、
加圧酸化によりフィールド酸化膜５を形成する。その後
イオン注入に対するマスク材、例えばフォトレジストに
写真食刻法を用いてコレクタ領域を開孔した後、イオン
注入法を用いてＮ型となる不純物を注入してＮ+ 型引出
層６を形成する。同様にしてフォトレジストに写真食刻
法を用いてベース領域を開孔した後、浅い接合を形成す
るために低加速のイオン注入法を用いてＰ+ 型ベース層
７を形成する。
領域を写真食刻法を用いた後、熱拡散法やイオン注入法
等を用いて形成し、トランジスタ領域に窒化膜等の絶縁
膜を写真食刻法とエッチングにより選択的に残した後、
加圧酸化によりフィールド酸化膜５を形成する。その後
イオン注入に対するマスク材、例えばフォトレジストに
写真食刻法を用いてコレクタ領域を開孔した後、イオン
注入法を用いてＮ型となる不純物を注入してＮ+ 型引出
層６を形成する。同様にしてフォトレジストに写真食刻
法を用いてベース領域を開孔した後、浅い接合を形成す
るために低加速のイオン注入法を用いてＰ+ 型ベース層
７を形成する。
【０００４】次に図５Ｃに示す如く、フィールド酸化膜
５の表面に窒化膜等の絶縁膜８を成長する。その後、絶
縁膜８をエッチングするに際してマスク材となるフォト
レジスト等に写真食刻法を用いてベース，エミッタ，コ
レクタコンタクト領域を開孔した後、絶縁膜８をエッチ
ングにより除去してベースコンタクト開孔部１０ａ，エ
ミッタコンタクト開孔部１０ｂ，コレクタコンタクト開
孔部１０ｃを形成する。その後、フォトレジスト等のイ
オン注入に対するマスク材９ａに写真食刻法を用いてベ
ースコンタクト領域１０ａのみを開孔し、Ｂ+ ，ＢＦ2
等をイオン注入してＰ+ 型ベースコンタクト領域１２を
形成する。このイオン注入は深さ方向に対してＰ+ 型ベ
ース層７を越えてはならない。かつＰ+ 型ベース層７と
後工程の図５Ｇのベース電極１５は良好なオーミック接
触が必要である。したがってＰ+型ベースコンタクト領
域１２は浅い接合でかつ高濃度層となる必要がある。
５の表面に窒化膜等の絶縁膜８を成長する。その後、絶
縁膜８をエッチングするに際してマスク材となるフォト
レジスト等に写真食刻法を用いてベース，エミッタ，コ
レクタコンタクト領域を開孔した後、絶縁膜８をエッチ
ングにより除去してベースコンタクト開孔部１０ａ，エ
ミッタコンタクト開孔部１０ｂ，コレクタコンタクト開
孔部１０ｃを形成する。その後、フォトレジスト等のイ
オン注入に対するマスク材９ａに写真食刻法を用いてベ
ースコンタクト領域１０ａのみを開孔し、Ｂ+ ，ＢＦ2
等をイオン注入してＰ+ 型ベースコンタクト領域１２を
形成する。このイオン注入は深さ方向に対してＰ+ 型ベ
ース層７を越えてはならない。かつＰ+ 型ベース層７と
後工程の図５Ｇのベース電極１５は良好なオーミック接
触が必要である。したがってＰ+型ベースコンタクト領
域１２は浅い接合でかつ高濃度層となる必要がある。
【０００５】次に図５Ｄに示す如く、エッチングに対す
る第１のマスク材９ｂに写真食刻法とエッチング行い、
エミッタコンタクト開孔部１０ｂ，コレクタコンタクト
開孔部１０ｃに残るフィールド酸化膜５を選択的に除去
する。
る第１のマスク材９ｂに写真食刻法とエッチング行い、
エミッタコンタクト開孔部１０ｂ，コレクタコンタクト
開孔部１０ｃに残るフィールド酸化膜５を選択的に除去
する。
【０００６】次に図５Ｅに示す如く、全面にポリシリコ
ン成長した後にＮ型に形成するために全面にＡｓ等のＮ
型の不純物をイオン注入した後、エミッタドライブイン
拡散を行いＮ+ 型エミッタ領域１３を形成し、しかる後
に写真食刻法及びエッチング法を用いエミッタ，コレク
タ上に選択的にそれぞれエミッタポリシリコン１４ｂ，
コレクタポリシリコン１４ｃを残す。
ン成長した後にＮ型に形成するために全面にＡｓ等のＮ
型の不純物をイオン注入した後、エミッタドライブイン
拡散を行いＮ+ 型エミッタ領域１３を形成し、しかる後
に写真食刻法及びエッチング法を用いエミッタ，コレク
タ上に選択的にそれぞれエミッタポリシリコン１４ｂ，
コレクタポリシリコン１４ｃを残す。
【０００７】次に図５Ｆに示す如く、フィールド酸化膜
５のエッチングに対する第２のマスク材９ｃに写真食刻
法を用い、その後、弗化水素酸等でベースコンタクト開
孔部１０ａに残るフィールド酸化膜５を選択的に除去す
る。
５のエッチングに対する第２のマスク材９ｃに写真食刻
法を用い、その後、弗化水素酸等でベースコンタクト開
孔部１０ａに残るフィールド酸化膜５を選択的に除去す
る。
【０００８】次に図５Ｇに示す如く、ベース電極１５
ａ，エミッタ電極１５ｂ，コレクタ電極１５ｃをＡｕ，
Ａｌ等の金属で形成する。
ａ，エミッタ電極１５ｂ，コレクタ電極１５ｃをＡｕ，
Ａｌ等の金属で形成する。
【０００９】
【発明が解決しようとする課題】上述した従来の半導体
集積回路装置の製造方法は、図５Ｃにおいて、Ｂ+ ，Ｂ
Ｆ2 等を前述の理由で浅い接合でかつ高濃度層となるよ
うにイオン注入する必要がある。しかし、このイオン注
入によりベースコンタクト開孔部１０ａに残るフィール
ド酸化膜５はＢが高濃度となりＳｉＢ層といわれる層を
形成する。このＳｉＢ層は弗化水素酸等で完全には除去
できないという欠点があった。
集積回路装置の製造方法は、図５Ｃにおいて、Ｂ+ ，Ｂ
Ｆ2 等を前述の理由で浅い接合でかつ高濃度層となるよ
うにイオン注入する必要がある。しかし、このイオン注
入によりベースコンタクト開孔部１０ａに残るフィール
ド酸化膜５はＢが高濃度となりＳｉＢ層といわれる層を
形成する。このＳｉＢ層は弗化水素酸等で完全には除去
できないという欠点があった。
【００１０】又、以上の理由により、図５ＧのＰ+ 型ベ
ースコンタクト領域１２とベース電極１５ａの間にＳｉ
Ｂ層が残り、このため、電気的に良好なオーミック接触
がとれず抵抗成分を持った接触となってしまう。従っ
て、ＮＰＮトランジスタの順方向電圧（以下ＶF と記
す）が悪化し、高周波特性の１つである順方向電圧利得
（以下｜Ｓ21e ｜2 と記す）の特性が悪化するという欠
点があった。
ースコンタクト領域１２とベース電極１５ａの間にＳｉ
Ｂ層が残り、このため、電気的に良好なオーミック接触
がとれず抵抗成分を持った接触となってしまう。従っ
て、ＮＰＮトランジスタの順方向電圧（以下ＶF と記
す）が悪化し、高周波特性の１つである順方向電圧利得
（以下｜Ｓ21e ｜2 と記す）の特性が悪化するという欠
点があった。
【００１１】
【課題を解決するための手段】本発明の半導体集積回路
装置の製造方法は、ＮＰＮバイポーラトランジスタにお
いて、少なくとも酸化膜を介して半導体基板にボロンあ
るいはＢＦ 2 のいずれかから選択したＰ型不純物を前記
酸化膜と前記半導体基板との界面に前記Ｐ型不純物濃度
がピークとなるようにイオン注入してＰ + 型ベースコン
タクト領域を形成する工程と、前記Ｐ + 型ベースコンタ
クト領域の酸化膜中の酸素濃度を増加させＢＳＧ膜に変
換する工程と、前記ＢＳＧ膜を化学的に除去し前記Ｐ +
型ベースコンタクト領域を露出させる工程と、前記Ｐ +
型ベースコンタクト領域に電極を形成する工程とを有す
ることを特徴とする。
装置の製造方法は、ＮＰＮバイポーラトランジスタにお
いて、少なくとも酸化膜を介して半導体基板にボロンあ
るいはＢＦ 2 のいずれかから選択したＰ型不純物を前記
酸化膜と前記半導体基板との界面に前記Ｐ型不純物濃度
がピークとなるようにイオン注入してＰ + 型ベースコン
タクト領域を形成する工程と、前記Ｐ + 型ベースコンタ
クト領域の酸化膜中の酸素濃度を増加させＢＳＧ膜に変
換する工程と、前記ＢＳＧ膜を化学的に除去し前記Ｐ +
型ベースコンタクト領域を露出させる工程と、前記Ｐ +
型ベースコンタクト領域に電極を形成する工程とを有す
ることを特徴とする。
【００１２】
【実施例】次に本発明による半導体集積回路装置の製造
方法を図面を参照して説明する。
方法を図面を参照して説明する。
【００１３】本発明の第１の実施例は、前工程は従来技
術の図５Ａから図５Ｃの工程と同一なので省略する。
術の図５Ａから図５Ｃの工程と同一なので省略する。
【００１４】次に図１に示す如く、イオン注入に対する
マスク材９ａを除去した後、熱酸化を行いベースコンタ
クト開孔部１０ａのフィールド酸化膜５内に酸素が過剰
になるようにしてＳｉＢ層をＢＳＧ膜に変換する。この
時の熱酸化条件は、高周波特性を悪化させないように後
工程の図５Ｅに示すＮ+ 型エミッタ領域１３のアニール
条件よりも低い温度，短い時間とし８５０℃，１５分程
度とする。
マスク材９ａを除去した後、熱酸化を行いベースコンタ
クト開孔部１０ａのフィールド酸化膜５内に酸素が過剰
になるようにしてＳｉＢ層をＢＳＧ膜に変換する。この
時の熱酸化条件は、高周波特性を悪化させないように後
工程の図５Ｅに示すＮ+ 型エミッタ領域１３のアニール
条件よりも低い温度，短い時間とし８５０℃，１５分程
度とする。
【００１５】以下の工程は従来技術の図５Ｄ以降と同様
であるため省略する。
であるため省略する。
【００１６】次に、本発明の第２の実施例によれば、こ
の第２の実施例も前工程は従来技術の図５Ａから図５Ｃ
の工程は同一なので省略する。
の第２の実施例も前工程は従来技術の図５Ａから図５Ｃ
の工程は同一なので省略する。
【００１７】次に図５Ｃに示すイオン注入に対するマス
ク材９ａを除去せず図３に示すように酸素をイオン注入
法を用いてベースコンタクト開孔部１０ａのフィールド
酸化膜５中の酸素濃度を過剰にしてＳｉＢ層をＢＳＧ膜
に変換する。
ク材９ａを除去せず図３に示すように酸素をイオン注入
法を用いてベースコンタクト開孔部１０ａのフィールド
酸化膜５中の酸素濃度を過剰にしてＳｉＢ層をＢＳＧ膜
に変換する。
【００１８】以下の工程は従来技術の図５Ｄ以降と同様
であるため省略する。
であるため省略する。
【００１９】
【発明の効果】以上説明したように本発明はＮＰＮバイ
ポーラトランジスタにおいて、ベースコンタクト上の酸
化膜を完全に除去できるという効果がある。従って、酸
化膜が従来技術では１００〜２００オングストローム残
りベース・エミッタ順方向電圧ＶF は１Ｖを越えていた
が本発明により酸化膜の残膜が０オングストロームとな
ったためベース・エミッタ順方向電圧ＶF は１Ｖより小
さくなった。
ポーラトランジスタにおいて、ベースコンタクト上の酸
化膜を完全に除去できるという効果がある。従って、酸
化膜が従来技術では１００〜２００オングストローム残
りベース・エミッタ順方向電圧ＶF は１Ｖを越えていた
が本発明により酸化膜の残膜が０オングストロームとな
ったためベース・エミッタ順方向電圧ＶF は１Ｖより小
さくなった。
【００２０】さらに図４に示すように従来技術では｜Ｓ
21e ｜2 ＝１１〜１３ｄＢであったのが本発明により｜
Ｓ21e ｜2 ＝１６ｄＢと向上させる事ができた。
21e ｜2 ＝１１〜１３ｄＢであったのが本発明により｜
Ｓ21e ｜2 ＝１６ｄＢと向上させる事ができた。
【図１】本発明の第１の実施例を示す構造断面図であ
る。
る。
【図２】本発明の第１の実施例の一工程を示す構造断面
図である。
図である。
【図３】本発明の第２の実施例を示す構造断面図であ
る。
る。
【図４】本発明の効果を表す｜Ｓ21e ｜2 特性を示すグ
ラフである。
ラフである。
【図５】従来の製造方法を工程順に示す構造断面図であ
る。
る。
１ Ｐ型半導体基板 ２ Ｎ+ 型埋込層 ３ Ｎ型エピタキシャル層 ４ 第１のＰ+ 型半導体領域 ５ フィールド酸化膜 ６ Ｎ+ 型引出層 ７ Ｐ+ 型ベース層 ８ 絶縁膜 ９ａ イオン注入に対するマスク材 １０ａ ベースコンタクト開孔部 １０ｂ エミッタコンタクト開孔部 １０ｃ コレクタコンタクト開孔部 １２ Ｐ+ 型ベースコンタクト領域 １３ Ｎ+ 型エミッタ領域 １４ｂ エミッタポリシリコン １４ｃ コレクタポリシリコン １５ａ ベース電極 １５ｂ エミッタ電極 １５ｃ コレクタ電極 ９ｂ エッチングに対する第１のマスク材 ９ｃ エッチングに対する第２のマスク材
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/26 - 21/268 H01L 21/42 - 21/428
Claims (6)
- 【請求項１】ＮＰＮバイポーラトランジスタにおいて、
少なくとも酸化膜を介して半導体基板にボロンあるいは
ＢＦ 2 のいずれかから選択したＰ型不純物を前記酸化膜
と前記半導体基板との界面に前記Ｐ型不純物濃度がピー
クとなるようにイオン注入してＰ + 型ベースコンタクト
領域を形成する工程と、前記Ｐ + 型ベースコンタクト領
域の酸化膜中の酸素濃度を増加させＢＳＧ膜に変換する
工程と、前記ＢＳＧ膜を化学的に除去し前記Ｐ + 型ベー
スコンタクト領域を露出させる工程と、前記Ｐ + 型ベー
スコンタクト領域に電極を形成する工程とを有すること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項２】ＮＰＮバイポーラトランジスタにおいて、
少なくとも酸化膜を介して半導体基板にボロンあるいは
ＢＦ 2 のいずれかから選択したＰ型不純物をイオン注入
して前記酸化膜と前記半導体基板との界面に前記Ｐ型不
純物濃度がピークとなるようにＰ + 型ベースコンタクト
領域を形成し前記酸化膜の前記界面を実質的にシリコン
とボロンで形成される化合物からなる膜に変換する工程
と、前記酸化膜中の酸素濃度を増加させＢＳＧ膜に変換
する工程と、前記ＢＳＧ膜を化学的に除去し前記Ｐ + 型
ベースコンタクト領域を露出させる工程と、前記Ｐ + 型
ベースコンタクト領域に電極を形成する工程とを有する
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項３】熱酸化により前記酸化膜中の酸素濃度を増
加させＢＳＧ膜に変換することを特徴とする請求項１記
載の半導体集積回路装置の製造方法。 - 【請求項４】前記酸化膜中へ酸素をイオン注入をするこ
とにより前記酸化膜中の酸素濃度を増加させＢＳＧ膜に
変換することを特徴とする請求項１記載の半導体集積回
路装置の製造方法。 - 【請求項５】ＮＰＮバイポーラトランジスタにおいて、
ベース領域上に所望の膜厚の酸化膜 を形成する工程と、
前記酸化膜のうちＰ + 型ベースコンタクト領域上の膜厚
を減少させる工程と、その後前記酸化膜を介して半導体
基板にボロンあるいはＢＦ 2 のいずれかから選択したＰ
型不純物をイオン注入して前記酸化膜と前記半導体基板
との界面に前記Ｐ型不純物濃度がピークとなるように前
記Ｐ + 型ベースコンタクト領域を形成する工程と、前記
Ｐ + 型ベースコンタクト領域上の酸化膜中の酸素濃度を
増加させＢＳＧ膜を形成する工程と、前記ＢＳＧ膜を化
学的に除去し前記Ｐ + 型ベースコンタクト領域を露出さ
せる工程と、前記Ｐ + 型ベースコンタクト領域に電極を
形成する工程とを有することを特徴とする半導体集積回
路装置の製造方法。 - 【請求項６】ＮＰＮバイポーラトランジスタにおいて、
ベース領域上に所望の膜厚の酸化膜を形成する工程と、
前記酸化膜のうちＰ + 型ベースコンタクト領域上の膜厚
を減少させる工程と、その後前記酸化膜を介して半導体
基板にボロンあるいはＢＦ 2 のいずれかから選択したＰ
型不純物をイオン注入して前記Ｐ + 型ベースコンタクト
領域を形成する工程と、前記Ｐ + 型ベースコンタクト領
域上の酸化膜中の酸素濃度を増加させる工程と、前記酸
素を高濃度に含む膜を化学的に除去し前記Ｐ + 型ベース
コンタクト領域を露出させる工程と、前記Ｐ + 型ベース
コンタクト領域に電極を形成する工程とを有することを
特徴とする半導体集積回路装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032496A JP2917646B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体集積回路装置の製造方法 |
| US08/020,543 US5372953A (en) | 1992-02-20 | 1993-02-22 | Method of manufacturing a bipolar transistor included in an integrated circuit having no field oxide film between a p-type region and its electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032496A JP2917646B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235009A JPH05235009A (ja) | 1993-09-10 |
| JP2917646B2 true JP2917646B2 (ja) | 1999-07-12 |
Family
ID=12360608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032496A Expired - Fee Related JP2917646B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体集積回路装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5372953A (ja) |
| JP (1) | JP2917646B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3085283B2 (ja) | 1998-07-13 | 2000-09-04 | 日本電気株式会社 | 電子部品と基板との接続装置及びその接続方法 |
| CN114583013A (zh) * | 2022-03-10 | 2022-06-03 | 常州时创能源股份有限公司 | 一种bsg去除方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878457A (ja) * | 1981-11-05 | 1983-05-12 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2511956B2 (ja) * | 1987-04-17 | 1996-07-03 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5244821A (en) * | 1991-06-07 | 1993-09-14 | At&T Bell Laboratories | Bipolar fabrication method |
-
1992
- 1992-02-20 JP JP4032496A patent/JP2917646B2/ja not_active Expired - Fee Related
-
1993
- 1993-02-22 US US08/020,543 patent/US5372953A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235009A (ja) | 1993-09-10 |
| US5372953A (en) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JP3127455B2 (ja) | 半導体装置の製法 | |
| JP2673943B2 (ja) | Ｐ型領域に低抵抗オーム接点を形成する方法 | |
| EP0401786A2 (en) | Method of manufacturing a lateral bipolar transistor | |
| US5320971A (en) | Process for obtaining high barrier Schottky diode and local interconnect | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3005517B2 (ja) | 半導体装置の製造方法 | |
| EP0532355A2 (en) | Method for manufacturing a bipolar transistor having a reduced collector-base capacitance | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP3093615B2 (ja) | 半導体装置の製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3663238B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JP3055781B2 (ja) | 半導体装置及びその製造方法 | |
| JP2785854B2 (ja) | 半導体装置の製造方法 | |
| JP3252385B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| JP3131986B2 (ja) | バイポーラトランジスタ | |
| JP3241000B2 (ja) | 半導体装置 | |
| JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |