JP2785854B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2785854B2 JP2785854B2 JP9443392A JP9443392A JP2785854B2 JP 2785854 B2 JP2785854 B2 JP 2785854B2 JP 9443392 A JP9443392 A JP 9443392A JP 9443392 A JP9443392 A JP 9443392A JP 2785854 B2 JP2785854 B2 JP 2785854B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor region
- forming
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に高速動作を目的とするバイポーラトランジ
スタを含む半導体装置に関する。
に関し、特に高速動作を目的とするバイポーラトランジ
スタを含む半導体装置に関する。
【０００２】
【従来の技術】従来のバイポーラトランジスタの製造方
法には例えばＳＳＴ（ｓｕｐｅｒ Ｓｅｌｆａｌｉｇｎ
ｅｄ Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）法（Ｓ
ａｋａｉ ｅｔ ａｌ．ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ ＰＰ１８８〜１９３，１９
８６）がある。ＳＳＴ法による製造方法を以下に示す。
図３（ａ）において、面方位（１１１）のｐ- 型シリコ
ン半導体基板２０１表面にヒ素を選択的に導入し、ｎ+
埋め込み層２０２を形成し、全面にｎ- エピタキシャル
層２０３を形成する。続いてシリコン窒化膜をマスクに
選択的に酸化処理を行ない、シリコン酸化膜２０４を形
成し素子分離を行う。次にシリコン酸化膜２０５を例え
ば熱酸化により形成する。次にシリコン窒化膜２０６お
よび多結晶シリコン膜２０７を形成する。次に多結晶シ
リコン膜２０７にボロンをイオン注入しｐ型化する。次
にホトレジストをマスクにエミッタ領域形成予定部分の
多結晶シリコン膜２０７をエッチング除去し開口部を形
成する。
法には例えばＳＳＴ（ｓｕｐｅｒ Ｓｅｌｆａｌｉｇｎ
ｅｄ Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）法（Ｓ
ａｋａｉ ｅｔ ａｌ．ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ ＰＰ１８８〜１９３，１９
８６）がある。ＳＳＴ法による製造方法を以下に示す。
図３（ａ）において、面方位（１１１）のｐ- 型シリコ
ン半導体基板２０１表面にヒ素を選択的に導入し、ｎ+
埋め込み層２０２を形成し、全面にｎ- エピタキシャル
層２０３を形成する。続いてシリコン窒化膜をマスクに
選択的に酸化処理を行ない、シリコン酸化膜２０４を形
成し素子分離を行う。次にシリコン酸化膜２０５を例え
ば熱酸化により形成する。次にシリコン窒化膜２０６お
よび多結晶シリコン膜２０７を形成する。次に多結晶シ
リコン膜２０７にボロンをイオン注入しｐ型化する。次
にホトレジストをマスクにエミッタ領域形成予定部分の
多結晶シリコン膜２０７をエッチング除去し開口部を形
成する。
【０００３】次に、図３（ｂ）において、酸化処理を行
ない、多結晶シリコン膜２０７上にシリコン酸化膜２０
８を形成する。次にシリコン酸化膜２０８に覆われてい
ない部分のシリコン窒化膜２０６を多結晶シリコン膜２
０７が露出するまでエッチング除去する。次にシリコン
酸化膜２０５の露出部をエッチング除去する。
ない、多結晶シリコン膜２０７上にシリコン酸化膜２０
８を形成する。次にシリコン酸化膜２０８に覆われてい
ない部分のシリコン窒化膜２０６を多結晶シリコン膜２
０７が露出するまでエッチング除去する。次にシリコン
酸化膜２０５の露出部をエッチング除去する。
【０００４】次に、図４（ａ）において、多結晶シリコ
ン膜２０９を形成し、熱処理を行なう。これにより多結
晶シリコン膜２０９の多結晶シリコン膜２０７と接する
部分にボロンが拡散される。またｎ- エピタキシャル層
２０３にも拡散され、ｐ+ 単結晶シリコン２１０を形成
する。次に水酸化カリウムの水溶液によりエッチングを
行なう。水酸化カリウム水溶液は、高濃度にボロンを含
んだシリコンおよび単結晶シリコンの（１１１）面に対
してエッチング速度が低いため、多結晶シリコン膜２０
９は多結晶シリコン膜２０７と接する部分を除いて除去
される。
ン膜２０９を形成し、熱処理を行なう。これにより多結
晶シリコン膜２０９の多結晶シリコン膜２０７と接する
部分にボロンが拡散される。またｎ- エピタキシャル層
２０３にも拡散され、ｐ+ 単結晶シリコン２１０を形成
する。次に水酸化カリウムの水溶液によりエッチングを
行なう。水酸化カリウム水溶液は、高濃度にボロンを含
んだシリコンおよび単結晶シリコンの（１１１）面に対
してエッチング速度が低いため、多結晶シリコン膜２０
９は多結晶シリコン膜２０７と接する部分を除いて除去
される。
【０００５】図４（ｂ）において、ボロンをイオン注入
しベース領域２１１を形成し、次にＣＶＤ法（化学的気
相成長法）によりシリコン酸化膜２１２を形成、次に多
結晶シリコン膜２１３を形成する。次に異方性エッチン
グにより多結晶シリコン膜２１３およびシリコン酸化膜
２１２を開口部側壁を除き除去する。次に多結晶シリコ
ン膜２１４を形成し、ヒ素をイオン注入して多結晶シリ
コン膜２１３および２１４をｎ型化する。次に多結晶シ
リコン膜２１３をパターニングし、熱処理することによ
り、エミッタ領域２１５を形成する。
しベース領域２１１を形成し、次にＣＶＤ法（化学的気
相成長法）によりシリコン酸化膜２１２を形成、次に多
結晶シリコン膜２１３を形成する。次に異方性エッチン
グにより多結晶シリコン膜２１３およびシリコン酸化膜
２１２を開口部側壁を除き除去する。次に多結晶シリコ
ン膜２１４を形成し、ヒ素をイオン注入して多結晶シリ
コン膜２１３および２１４をｎ型化する。次に多結晶シ
リコン膜２１３をパターニングし、熱処理することによ
り、エミッタ領域２１５を形成する。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では水酸化カリウム水溶液によるエッチング
工程の際に、ｎ- エピタキシャル層２０３の（１１１）
面がエッチングされにくい性質を利用して自己整合を行
っていた。このためシリコン半導体基板は（１１１）面
を上面に有するもの以外は使用できず、ＭＯＳ型半導体
素子を同じシリコン半導体基板上に形成した場合、（１
００）面のシリコン半導体基板を使用したものに比べ、
ＭＯＳ型半導体素子の性能低下という問題点があった。
の製造方法では水酸化カリウム水溶液によるエッチング
工程の際に、ｎ- エピタキシャル層２０３の（１１１）
面がエッチングされにくい性質を利用して自己整合を行
っていた。このためシリコン半導体基板は（１１１）面
を上面に有するもの以外は使用できず、ＭＯＳ型半導体
素子を同じシリコン半導体基板上に形成した場合、（１
００）面のシリコン半導体基板を使用したものに比べ、
ＭＯＳ型半導体素子の性能低下という問題点があった。
【０００７】
【課題を解決するための手段】第１の導電型を有する第
１の半導体領域１０３上に第１の絶縁体膜１０５、第１
の導電体膜１０６および第２の絶縁体膜１０７を順に積
層する工程と、エミッタ形成予定領域の前記第２の絶縁
体膜１０７、前記第１の導電体膜１０６をエッチング除
去して開口部を形成する工程と、第３の絶縁体膜１０８
を全面に形成する工程と、異方性エッチングにより前記
開口部側壁以外の前記第３の絶縁体膜を除去する工程
と、前記第１の絶縁体膜１０５をエッチングし、前記第
１の導電体膜１０６の下部の一部を露出させ横方向の溝
を形成する工程と、酸化処理により第１の半導体領域上
に第１のシリコン酸化膜１０９を形成する工程と、耐酸
化性膜１１０を形成する工程と、前記横方向の溝の内面
を覆う以外の前記耐酸化性膜１１０を異方性エッチング
により除去して前記第１のシリコン酸化膜１０９を露出
する工程と、酸化処理により前記第１のシリコン酸化膜
の露出部分を通して第１導電型の第１の半導体領域１０
３を酸化し、第２のシリコン酸化膜１１１を形成する
（膜厚を増加する）工程と、前記耐酸化性膜１１０をエ
ッチング除去する工程と、前記第２のシリコン酸化膜１
１１を残すように、前記第１のシリコン酸化膜１０９を
エッチング除去する工程と、全面に第２の導電体膜１１
２を形成後前記横方向の溝部分以外を除去し、前記第１
導電型の第１の半導体領域と前記第１の導電体膜１０６
とを電気的に接続する工程と、前記第１導電型の第１の
半導体領域に前記第２の導電体膜１１２を介して第２導
電型不純物を導入し、第２導電型の第１の半導体領域１
１３とする工程と、前記第２導電型の第１の半導体領域
１１３に囲まれる部分の第１導電型の第１の半導体領域
１０３上部に第２導電型不純物を導入して第２導電型の
第２の半導体領域１１４を形成する工程と、前記第２の
半導体領域上面の一部に第１導電型不純物を導入し第１
導電型の第２の半導体領域１１７を形成する。
１の半導体領域１０３上に第１の絶縁体膜１０５、第１
の導電体膜１０６および第２の絶縁体膜１０７を順に積
層する工程と、エミッタ形成予定領域の前記第２の絶縁
体膜１０７、前記第１の導電体膜１０６をエッチング除
去して開口部を形成する工程と、第３の絶縁体膜１０８
を全面に形成する工程と、異方性エッチングにより前記
開口部側壁以外の前記第３の絶縁体膜を除去する工程
と、前記第１の絶縁体膜１０５をエッチングし、前記第
１の導電体膜１０６の下部の一部を露出させ横方向の溝
を形成する工程と、酸化処理により第１の半導体領域上
に第１のシリコン酸化膜１０９を形成する工程と、耐酸
化性膜１１０を形成する工程と、前記横方向の溝の内面
を覆う以外の前記耐酸化性膜１１０を異方性エッチング
により除去して前記第１のシリコン酸化膜１０９を露出
する工程と、酸化処理により前記第１のシリコン酸化膜
の露出部分を通して第１導電型の第１の半導体領域１０
３を酸化し、第２のシリコン酸化膜１１１を形成する
（膜厚を増加する）工程と、前記耐酸化性膜１１０をエ
ッチング除去する工程と、前記第２のシリコン酸化膜１
１１を残すように、前記第１のシリコン酸化膜１０９を
エッチング除去する工程と、全面に第２の導電体膜１１
２を形成後前記横方向の溝部分以外を除去し、前記第１
導電型の第１の半導体領域と前記第１の導電体膜１０６
とを電気的に接続する工程と、前記第１導電型の第１の
半導体領域に前記第２の導電体膜１１２を介して第２導
電型不純物を導入し、第２導電型の第１の半導体領域１
１３とする工程と、前記第２導電型の第１の半導体領域
１１３に囲まれる部分の第１導電型の第１の半導体領域
１０３上部に第２導電型不純物を導入して第２導電型の
第２の半導体領域１１４を形成する工程と、前記第２の
半導体領域上面の一部に第１導電型不純物を導入し第１
導電型の第２の半導体領域１１７を形成する。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１及び図２は、本発明の実施例１の工程
順断面図である。
順断面図である。
【００１０】まずｐ- 型シリコン半導体基板１０１（結
晶方位はいずれのものでもよい）の表面にヒ素を選択的
に導入してｎ+ 埋め込み層１０２を形成し、厚さ１．０
μmのｎ- エピタキシャル層１０３をウェハ全面に形成
する。次にシリコン窒化膜をマスクに酸化処理を行ない
厚さ１．２μm の素子分離のためのシリコン酸化膜１０
４を形成し、シリコン窒化膜除去後ＣＶＤ法により厚さ
０．２μm のシリコン酸化膜１０５を形成し、厚さ０．
２μm の多結晶シリコンを形成し、これにボロンをイオ
ン注入してｐ+ 型多結晶シリコン膜１０６を形成し（１
０６は多結晶シリコン膜の代りにアモルファスシリコン
膜でもよい）、厚さ０．２μm のシリコン窒化膜１０７
を形成する。この時の断面図を図１（ａ）に示す。
晶方位はいずれのものでもよい）の表面にヒ素を選択的
に導入してｎ+ 埋め込み層１０２を形成し、厚さ１．０
μmのｎ- エピタキシャル層１０３をウェハ全面に形成
する。次にシリコン窒化膜をマスクに酸化処理を行ない
厚さ１．２μm の素子分離のためのシリコン酸化膜１０
４を形成し、シリコン窒化膜除去後ＣＶＤ法により厚さ
０．２μm のシリコン酸化膜１０５を形成し、厚さ０．
２μm の多結晶シリコンを形成し、これにボロンをイオ
ン注入してｐ+ 型多結晶シリコン膜１０６を形成し（１
０６は多結晶シリコン膜の代りにアモルファスシリコン
膜でもよい）、厚さ０．２μm のシリコン窒化膜１０７
を形成する。この時の断面図を図１（ａ）に示す。
【００１１】次にエミッタ領域形成予定部分のシリコン
窒化膜１０７およびｐ+ 型多結晶シリコン膜１０６をホ
トレジストマスクによりエッチング除去しエミッタ開口
部を形成する。
窒化膜１０７およびｐ+ 型多結晶シリコン膜１０６をホ
トレジストマスクによりエッチング除去しエミッタ開口
部を形成する。
【００１２】次にシリコン窒化膜１０８を成長し、異方
性エッチングによりエミッタ開口部側壁部のみを残して
エッチングする。次に希フッ酸液によりシリコン酸化膜
１０５を多結晶シリコン膜１０６の下面が露出するまで
サイドエッチし、オーバーハングを形成する。
性エッチングによりエミッタ開口部側壁部のみを残して
エッチングする。次に希フッ酸液によりシリコン酸化膜
１０５を多結晶シリコン膜１０６の下面が露出するまで
サイドエッチし、オーバーハングを形成する。
【００１３】次に酸化処理を行ないｎ- エピタキシャル
層１０３の露出した部分を酸化し、５０オングストロー
ムのシリコン酸化膜１０９を形成する。この時多結晶シ
リコン膜１０６下面には１００オングストロームのシリ
コン酸化膜が形成される。次にシリコン窒化膜１１０を
１００オングストローム形成する。次に異方性エッチン
グによりシリコン窒化膜１１０をエッチングする。この
ときシリコン窒化膜１０８の下にあたる部分のシリコン
窒化膜１１０はエッチングされずに残る。このときの断
面図を図１（ｂ）に示す。
層１０３の露出した部分を酸化し、５０オングストロー
ムのシリコン酸化膜１０９を形成する。この時多結晶シ
リコン膜１０６下面には１００オングストロームのシリ
コン酸化膜が形成される。次にシリコン窒化膜１１０を
１００オングストローム形成する。次に異方性エッチン
グによりシリコン窒化膜１１０をエッチングする。この
ときシリコン窒化膜１０８の下にあたる部分のシリコン
窒化膜１１０はエッチングされずに残る。このときの断
面図を図１（ｂ）に示す。
【００１４】次にシリコン窒化膜１１０におおわれてい
ない部分のｎ- エピタキシャル層１０３を酸化して、シ
リコン酸化膜１０９と合わせて４００オングストローム
のシリコン酸化膜１１１を形成する。次にシリコン窒化
膜１１０をエッチング除去する。次に希フッ酸によりシ
リコン酸化膜１０９が丁度エッチング終了するまでエッ
チングする。このときシリコン酸化膜１１１は約３００
オングストロームの厚さを有する。次に多結晶シリコン
膜１１２を形成し、異方性エッチングによりシリコン酸
化膜１１１が露出するまでエッチングする。この時開口
側壁部に多結晶シリコン膜１１２が残存する。次に等方
性エッチングを行ない側壁部の多結晶シリコン膜１１２
を除去する。多結晶シリコン膜１１２の下にはシリコン
酸化膜があるため、ｎ- エピタキシャル層はエッチング
されない。
ない部分のｎ- エピタキシャル層１０３を酸化して、シ
リコン酸化膜１０９と合わせて４００オングストローム
のシリコン酸化膜１１１を形成する。次にシリコン窒化
膜１１０をエッチング除去する。次に希フッ酸によりシ
リコン酸化膜１０９が丁度エッチング終了するまでエッ
チングする。このときシリコン酸化膜１１１は約３００
オングストロームの厚さを有する。次に多結晶シリコン
膜１１２を形成し、異方性エッチングによりシリコン酸
化膜１１１が露出するまでエッチングする。この時開口
側壁部に多結晶シリコン膜１１２が残存する。次に等方
性エッチングを行ない側壁部の多結晶シリコン膜１１２
を除去する。多結晶シリコン膜１１２の下にはシリコン
酸化膜があるため、ｎ- エピタキシャル層はエッチング
されない。
【００１５】次に熱処理を行ない、多結晶シリコン膜１
０６中のボロンを多結晶シリコン膜１１２中に拡散し、
更にｎ- エピタキシャル層１０３の一部にもボロンを導
入しｐ+ 単結晶シリコン１１３を形成する。次にボロン
を３０keV ３Ｅ１３cm-2でイオン注入し、ベース領域１
１４を形成する。このときの断面を図２（ａ）に示す。
０６中のボロンを多結晶シリコン膜１１２中に拡散し、
更にｎ- エピタキシャル層１０３の一部にもボロンを導
入しｐ+ 単結晶シリコン１１３を形成する。次にボロン
を３０keV ３Ｅ１３cm-2でイオン注入し、ベース領域１
１４を形成する。このときの断面を図２（ａ）に示す。
【００１６】次に２０００オングストロームのシリコン
窒化膜１１５を形成し、異方性エッチングで開口部側壁
のみを残す。次に希フッ酸でシリコン酸化膜１１１をエ
ッチングし、ベース領域１１４を露出させる。次に２０
００オングストロームの多結晶シリコン膜を形成し、ヒ
素をエネルギ８０keV ドーズ量２Ｅ１６cm-2でイオン注
入し、ホトレジストをマスクにパターニングし、ｎ+ 多
結晶シリコン膜１１６を形成する。次に１０００℃２５
秒のＲＴＡ（ラピッドサーマルアニール）によりｎ+ 多
結晶シリコン膜１１６中のヒ素をベース領域１１４に導
入して一部をｎ型化しエミッタ領域１１７を形成する。
このときの断面図を図２（ｂ）に示す。
窒化膜１１５を形成し、異方性エッチングで開口部側壁
のみを残す。次に希フッ酸でシリコン酸化膜１１１をエ
ッチングし、ベース領域１１４を露出させる。次に２０
００オングストロームの多結晶シリコン膜を形成し、ヒ
素をエネルギ８０keV ドーズ量２Ｅ１６cm-2でイオン注
入し、ホトレジストをマスクにパターニングし、ｎ+ 多
結晶シリコン膜１１６を形成する。次に１０００℃２５
秒のＲＴＡ（ラピッドサーマルアニール）によりｎ+ 多
結晶シリコン膜１１６中のヒ素をベース領域１１４に導
入して一部をｎ型化しエミッタ領域１１７を形成する。
このときの断面図を図２（ｂ）に示す。
【００１７】以上により本発明の実施例１を示した。
【００１８】続いて本発明の実施例２を説明する。
【００１９】実施例１の多結晶シリコン膜１１２形成ま
で同様で、次に、熱処理によりｐ+型多結晶シリコン膜
１０６中のボロンを多結晶シリコン膜１１２に拡散させ
る。水酸化カリウム水溶液は、ボロンを含む多結晶シリ
コンに対し、ボロンを含まない多結晶シリコンに比べエ
ッチング速度が遅くなるので、この液を使用して多結晶
シリコン膜のボロンを含む部分を残してエッチング除去
する。以下ボロンイオン注入後は実施例１と同じであ
る。
で同様で、次に、熱処理によりｐ+型多結晶シリコン膜
１０６中のボロンを多結晶シリコン膜１１２に拡散させ
る。水酸化カリウム水溶液は、ボロンを含む多結晶シリ
コンに対し、ボロンを含まない多結晶シリコンに比べエ
ッチング速度が遅くなるので、この液を使用して多結晶
シリコン膜のボロンを含む部分を残してエッチング除去
する。以下ボロンイオン注入後は実施例１と同じであ
る。
【００２０】更に本発明の実施例３を説明する。
【００２１】実施例２のｐ+ 単結晶シリコン１１３形成
後、シリコン酸化膜１１１をエッチング除去し、厚さ１
０００オングストロームのボロンシリカガラス（ＢＳ
Ｇ）を形成し、１０００℃３０秒のＲＴＡ（ラピッドサ
ーマルアニール）によりベース領域１１４を形成する。
次に２０００オングストロームのシリコン窒化膜１１５
形成後、異方性エッチングで開口部側壁のみを残す。次
にボロンシリカガラス（ＢＳＧ）をエッチング除去す
る。
後、シリコン酸化膜１１１をエッチング除去し、厚さ１
０００オングストロームのボロンシリカガラス（ＢＳ
Ｇ）を形成し、１０００℃３０秒のＲＴＡ（ラピッドサ
ーマルアニール）によりベース領域１１４を形成する。
次に２０００オングストロームのシリコン窒化膜１１５
形成後、異方性エッチングで開口部側壁のみを残す。次
にボロンシリカガラス（ＢＳＧ）をエッチング除去す
る。
【００２２】次に２０００オングストロームの多結晶シ
リコン膜を形成し、ヒ素を８０KeV２Ｅ１６cm-2でイオ
ン注入し、ホトレジストをマスクにパターニングし、ｎ
+ 多結晶シリコン膜１１６を形成する。以下実施例１と
同じである。
リコン膜を形成し、ヒ素を８０KeV２Ｅ１６cm-2でイオ
ン注入し、ホトレジストをマスクにパターニングし、ｎ
+ 多結晶シリコン膜１１６を形成する。以下実施例１と
同じである。
【００２３】
【発明の効果】以上説明したように本発明により面方位
が（１１１）面に限らず、（１００）などの半導体基板
上においてもベース・エミッタ部が自己整合であるバイ
ポーラトランジスタを製造することができるため、（１
１１）面上のＭＯＳトランジスタよりも高性能を有する
（１００）面上のＭＯＳトランジスタと本発明のバイポ
ーラトランジスタとを同一半導体基板上に有するバイポ
ーラＣＭＯＳデバイスの製造が可能となる。
が（１１１）面に限らず、（１００）などの半導体基板
上においてもベース・エミッタ部が自己整合であるバイ
ポーラトランジスタを製造することができるため、（１
１１）面上のＭＯＳトランジスタよりも高性能を有する
（１００）面上のＭＯＳトランジスタと本発明のバイポ
ーラトランジスタとを同一半導体基板上に有するバイポ
ーラＣＭＯＳデバイスの製造が可能となる。
【図１】（ａ）及び（ｂ）は、本発明の実施例１の工程
順断面図（その１）である。
順断面図（その１）である。
【図２】（ａ）及び（ｂ）は、本発明の実施例１の工程
順断面図（その２）である。
順断面図（その２）である。
【図３】（ａ）及び（ｂ）は、従来の技術の工程順断面
図（その１）である。
図（その１）である。
【図４】（ａ）及び（ｂ）は、従来の技術の工程順断面
図（その２）である。
図（その２）である。
１０１ ｐ- 型シリコン半導体基板 １０２ ｎ+ 埋め込み層 １０３ ｎ- エピタキシャル層 １０４ シリコン酸化膜 １０５ シリコン酸化膜 １０６ ｐ+ 型多結晶シリコン膜 １０７ シリコン窒化膜 １０８ シリコン窒化膜 １０９ シリコン酸化膜 １１０ シリコン窒化膜 １１１ シリコン酸化膜 １１２ 多結晶シリコン膜 １１３ ｐ+ 単結晶シリコン １１４ ベース領域 １１５ シリコン窒化膜 １１６ ｎ+ 多結晶シリコン膜 １１７ エミッタ領域
Claims (3)
- 【請求項１】 第１の導電型を有する第１の半導体領域
１０３上に第１の絶縁体膜１０５、第１の導電体膜１０
６および第２の絶縁体膜１０７を順に積層する工程と、
エミッタ形成予定領域の前記第２の絶縁体膜１０７、前
記第１の導電体膜１０６をエッチング除去して開口部を
形成する工程と、第３の絶縁体膜１０８を全面に形成す
る工程と、異方性エッチングにより前記開口部側壁以外
の前記第３の絶縁体膜を除去する工程と、前記第１の絶
縁体膜１０５をエッチングし、前記第１の導電体膜１０
６の下部の一部を露出させ横方向の溝を形成する工程
と、酸化処理により第１の半導体領域上に第１のシリコ
ン酸化膜１０９を形成する工程と、耐酸化性膜１１０を
形成する工程と、前記横方向の溝の内面を覆う以外の前
記耐酸化性膜１１０を異方性エッチングにより除去して
前記第１のシリコン酸化膜１０９を露出する工程と、酸
化処理により前記第１のシリコン酸化膜の露出部分を通
して第１導電型の第１の半導体領域１０３を酸化し、第
２のシリコン酸化膜１１１を形成する工程と、前記耐酸
化性膜１１０をエッチング除去する工程と、前記第２の
シリコン酸化膜１１１を残すように、前記第１のシリコ
ン酸化膜１０９をエッチング除去する工程と、全面に第
２の導電体膜１１２を形成後前記横方向の溝部分以外を
除去し、前記第１導電型の第１の半導体領域と前記第１
の導電体膜１０６とを電気的に接続する工程と、前記第
１導電型の第１の半導体領域に前記第２の導電体膜１１
２を介して第２導電型不純物を導入し、第２導電型の第
１の半導体領域１１３とする工程と、前記第２導電型の
第１の半導体領域１１３に囲まれる部分の第１導電型の
第１の半導体領域１０３上部に第２導電型不純物を導入
して第２導電型の第２の半導体領域１１４を形成する工
程と、前記第２の半導体領域上面の一部に第１導電型不
純物を導入し第１導電型の第２の半導体領域１１７を形
成することを特徴とする半導体装置の製造方法。 - 【請求項２】 第２導電型の第２の半導体領域１１４の
形成工程にイオン注入法を使用することを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】 第２導電型の第２の半導体領域１１４の
形成工程を第２導電型を含むガラス膜より熱拡散により
行なうことを特徴とする請求項１記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9443392A JP2785854B2 (ja) | 1992-04-14 | 1992-04-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9443392A JP2785854B2 (ja) | 1992-04-14 | 1992-04-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291271A JPH05291271A (ja) | 1993-11-05 |
| JP2785854B2 true JP2785854B2 (ja) | 1998-08-13 |
Family
ID=14110117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9443392A Expired - Lifetime JP2785854B2 (ja) | 1992-04-14 | 1992-04-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785854B2 (ja) |
-
1992
- 1992-04-14 JP JP9443392A patent/JP2785854B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291271A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029653B2 (ja) | 半導体装置の製造方法 | |
| JP3127455B2 (ja) | 半導体装置の製法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH10112507A (ja) | 半導体装置の製造方法 | |
| JP2785854B2 (ja) | 半導体装置の製造方法 | |
| JP3142125B2 (ja) | 半導体装置 | |
| JPH0581051B2 (ja) | ||
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JP3349198B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2500597B2 (ja) | 半導体装置の製造方法 | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2513312B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3093615B2 (ja) | 半導体装置の製造方法 | |
| JP2546173B2 (ja) | 半導体装置の製造方法 | |
| JP2918248B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0629310A (ja) | 半導体装置及びその製造方法 | |
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JPH0645341A (ja) | 半導体装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP3121636B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH05226353A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980430 |