JP3241000B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3241000B2 JP3241000B2 JP23071598A JP23071598A JP3241000B2 JP 3241000 B2 JP3241000 B2 JP 3241000B2 JP 23071598 A JP23071598 A JP 23071598A JP 23071598 A JP23071598 A JP 23071598A JP 3241000 B2 JP3241000 B2 JP 3241000B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- bipolar transistor
- low
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ（大規模集
積回路）等、低ノイズトランジスタ及び高速トランジス
タを搭載した半導体装置に関する。
積回路）等、低ノイズトランジスタ及び高速トランジス
タを搭載した半導体装置に関する。
【０００２】
【従来の技術】近年、縦型バイポーラトランジスタを含
むＬＳＩにおいては、セルフアラインプロセスを含む素
子の微細化及び浅い接合化によってバイポーラトランジ
スタの高速化がますます進んでいる。
むＬＳＩにおいては、セルフアラインプロセスを含む素
子の微細化及び浅い接合化によってバイポーラトランジ
スタの高速化がますます進んでいる。
【０００３】しかしながら、エミッタ領域及びベース領
域の浅い接合化によっても、エミッタ−コレクタ間のパ
ンチスルーが防止されるように、ベース領域のピーク濃
度を逆に増大させなければならず、これがトランジスタ
特性に少なからず影響を及ぼしている。
域の浅い接合化によっても、エミッタ−コレクタ間のパ
ンチスルーが防止されるように、ベース領域のピーク濃
度を逆に増大させなければならず、これがトランジスタ
特性に少なからず影響を及ぼしている。
【０００４】
【発明が解決しようとする課題】例えば、図４に示すよ
うに、コレクタ領域２４、ベース領域２５及びエミッタ
領域２６を有し、そのエミッタ領域２６が多結晶シリコ
ン膜２７からの不純物拡散で形成されると共に、該不純
物ドープ多結晶シリコン膜２７がエミッタ取り出し電極
となり、この上にＡｌ電極２８が形成される、いわゆる
ポリシリコン・ウォシュドエミッタ構造の縦型バイポー
ラトランジスタ２９においては、エミッタ接合の絶縁膜
３０との界面に臨むＡ部が非常に高濃度同士の接合とな
っているために、ここにおいて、エミッタ−ベース間耐
圧ＶEBO が決定される。即ち高濃度であるために耐圧Ｖ
EBO が小さくなる。
うに、コレクタ領域２４、ベース領域２５及びエミッタ
領域２６を有し、そのエミッタ領域２６が多結晶シリコ
ン膜２７からの不純物拡散で形成されると共に、該不純
物ドープ多結晶シリコン膜２７がエミッタ取り出し電極
となり、この上にＡｌ電極２８が形成される、いわゆる
ポリシリコン・ウォシュドエミッタ構造の縦型バイポー
ラトランジスタ２９においては、エミッタ接合の絶縁膜
３０との界面に臨むＡ部が非常に高濃度同士の接合とな
っているために、ここにおいて、エミッタ−ベース間耐
圧ＶEBO が決定される。即ち高濃度であるために耐圧Ｖ
EBO が小さくなる。
【０００５】また、エミッタ及びベースの表面での高濃
度のぶつかりは、コレクタ電流Ｉｃにバースト性ノイズ
を発生させる為、特にリニアオーディオ用途では問題と
なる。
度のぶつかりは、コレクタ電流Ｉｃにバースト性ノイズ
を発生させる為、特にリニアオーディオ用途では問題と
なる。
【０００６】さらに、低ノイズトランジスタとしては、
Ａ部での高濃度のぶつかりを防止することが必要とな
り、近年ＬＥＣ（Low Emitter Concentration)構造のト
ランジスタが注目されているが、これらの構造は、全体
にセルサイズの増大を招き、また同時に高速化に対して
アプローチが困難である。
Ａ部での高濃度のぶつかりを防止することが必要とな
り、近年ＬＥＣ（Low Emitter Concentration)構造のト
ランジスタが注目されているが、これらの構造は、全体
にセルサイズの増大を招き、また同時に高速化に対して
アプローチが困難である。
【０００７】このようにバイポーラトランジスタの高速
化と低ノイズ化は相入れない点があり、特にエミッタベ
ースの濃度プロファイル設計に対し、大きくアプローチ
を異にするため、両者を兼ね備えたデバイスを提供する
事が困難である。
化と低ノイズ化は相入れない点があり、特にエミッタベ
ースの濃度プロファイル設計に対し、大きくアプローチ
を異にするため、両者を兼ね備えたデバイスを提供する
事が困難である。
【０００８】本発明は、上述の点に鑑み、高速バイポー
ラトランジスタと低ノイズトランジスタを同時搭載し、
それぞれ回路上所望の特性のトランジスタを用いること
を可能にした半導体装置を提供するものである。
ラトランジスタと低ノイズトランジスタを同時搭載し、
それぞれ回路上所望の特性のトランジスタを用いること
を可能にした半導体装置を提供するものである。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
半導体基体の一の領域に第１のバイポーラトランジスタ
が形成され、他の領域に第２のバイポーラトランジスタ
が形成されてなる半導体装置であって、第１のバイポー
ラトランジスタは、エミッタ領域が低濃度不純物領域
と、半導体膜からの不純物による高濃度不純物領域で形
成され、かつ、エミッタ接合の絶縁膜との界面に臨む終
端部において、エミッタ領域の低濃度不純物領域とベー
ス領域が接して成り、第２のバイポーラトランジスタ
は、エミッタ領域が半導体膜からの不純物拡散による高
濃度不純物で形成された構成とする。
半導体基体の一の領域に第１のバイポーラトランジスタ
が形成され、他の領域に第２のバイポーラトランジスタ
が形成されてなる半導体装置であって、第１のバイポー
ラトランジスタは、エミッタ領域が低濃度不純物領域
と、半導体膜からの不純物による高濃度不純物領域で形
成され、かつ、エミッタ接合の絶縁膜との界面に臨む終
端部において、エミッタ領域の低濃度不純物領域とベー
ス領域が接して成り、第２のバイポーラトランジスタ
は、エミッタ領域が半導体膜からの不純物拡散による高
濃度不純物で形成された構成とする。
【００１０】本発明の半導体装置によれば、第１のバイ
ポーラトランジスタでは、そのエミッタ領域が低濃度不
純物領域と高濃度不純物領域とで形成され、エミッタ接
合の絶縁膜との界面に臨む終端部において、エミッタ領
域の低濃度不純物領域とベース領域が接した構成である
ので、低ノイズ化が可能となり、且つエミッタ接合耐圧
が向上する。第２のバイポーラトランジスタでは、エミ
ッタ領域が半導体膜からの不純物拡散による高濃度不純
物で形成されるので、エミッタ領域の微細化が可能とな
り高速トランジスタが得られる。
ポーラトランジスタでは、そのエミッタ領域が低濃度不
純物領域と高濃度不純物領域とで形成され、エミッタ接
合の絶縁膜との界面に臨む終端部において、エミッタ領
域の低濃度不純物領域とベース領域が接した構成である
ので、低ノイズ化が可能となり、且つエミッタ接合耐圧
が向上する。第２のバイポーラトランジスタでは、エミ
ッタ領域が半導体膜からの不純物拡散による高濃度不純
物で形成されるので、エミッタ領域の微細化が可能とな
り高速トランジスタが得られる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１及び図２は、本発明の半導体
装置に係る一実施の形態をその製法と共に示す。本実施
の形態は、図１Ａに示すように、通常のプロセスにより
第１導電形、例えばｐ形シリコン基板３１の主面に、そ
れぞれｎ形のコレクタ埋め込み層３２及び３３と素子分
離用のｐ+ 層３４を形成した後、ｎ形エピタキシャル層
３５を形成し、次いで選択酸化によりフィールド絶縁層
（ＳｉＯ2 ）３６を形成して、ｐ+ 層３４とフィールド
絶縁膜３６によって素子分離領域３７を形成する。
施の形態を説明する。図１及び図２は、本発明の半導体
装置に係る一実施の形態をその製法と共に示す。本実施
の形態は、図１Ａに示すように、通常のプロセスにより
第１導電形、例えばｐ形シリコン基板３１の主面に、そ
れぞれｎ形のコレクタ埋め込み層３２及び３３と素子分
離用のｐ+ 層３４を形成した後、ｎ形エピタキシャル層
３５を形成し、次いで選択酸化によりフィールド絶縁層
（ＳｉＯ2 ）３６を形成して、ｐ+ 層３４とフィールド
絶縁膜３６によって素子分離領域３７を形成する。
【００１２】そして、低ノイズトランジスタを形成すべ
き第１の素子領域４３に、ｐ形ベース領域４４及びコレ
クタ埋め込み層３２に達するｎ+ プラグイン領域４５を
形成し、また、高速トランジスタを形成すべき第２の素
子領域４２において、エピタキシャル層によるｎ形コレ
クタ領域４８に、ｐ形ベース領域４９及びコレクタ埋め
込み層３３に達するｎ+ プラグイン領域を５０を形成す
る。この例ではｐ形ベース領域４４及び４９を同時に形
成し、ｎ+ プラグイン領域４５及び５０を同時に形成す
る。
き第１の素子領域４３に、ｐ形ベース領域４４及びコレ
クタ埋め込み層３２に達するｎ+ プラグイン領域４５を
形成し、また、高速トランジスタを形成すべき第２の素
子領域４２において、エピタキシャル層によるｎ形コレ
クタ領域４８に、ｐ形ベース領域４９及びコレクタ埋め
込み層３３に達するｎ+ プラグイン領域を５０を形成す
る。この例ではｐ形ベース領域４４及び４９を同時に形
成し、ｎ+ プラグイン領域４５及び５０を同時に形成す
る。
【００１３】次に、図１Ｂに示すように、第１の素子領
域４１側のベース領域４４に選択的に比較的低濃度のｎ
形エミッタ領域４６をイオン注入により形成する。その
後、表面全体にＣＶＤＳｉＯ2 による絶縁膜５３を被着
形成し、デンシファイ（活性化アニールを含む）を施
す。
域４１側のベース領域４４に選択的に比較的低濃度のｎ
形エミッタ領域４６をイオン注入により形成する。その
後、表面全体にＣＶＤＳｉＯ2 による絶縁膜５３を被着
形成し、デンシファイ（活性化アニールを含む）を施
す。
【００１４】次に、図２Ｃに示すように、第１及び第２
の素子領域４１及び４２上の絶縁膜５３に対し、そのそ
れぞれエミッタに対応する部分及びコレクタ取り出し部
に対応する部分には、それぞれ開口５４，５５及び５
６，５７を形成する。ここで、第１の素子領域４１にお
いては、そのエミッタに対応する開口５４は、低濃度エ
ミッタ領域４６の幅より小さい幅に形成される。
の素子領域４１及び４２上の絶縁膜５３に対し、そのそ
れぞれエミッタに対応する部分及びコレクタ取り出し部
に対応する部分には、それぞれ開口５４，５５及び５
６，５７を形成する。ここで、第１の素子領域４１にお
いては、そのエミッタに対応する開口５４は、低濃度エ
ミッタ領域４６の幅より小さい幅に形成される。
【００１５】そして、通常の方法で各開口５４〜５７に
ｎ形不純物をドープした多結晶シリコン膜５８，５９，
６０及び６１を選択的に形成し、さらに上面にＳｉＯ2
等の絶縁膜６２を被着形成した後、各多結晶シリコン膜
５８，５９，６０，６１からの不純物拡散により、第１
の素子領域４１においてｎ形低濃度エミッタ領域４６よ
り狭い幅のｎ形高濃度エミッタ領域４７とｎ+ プラグイ
ン領域４５に達するｎ形コレクタ取り出し領域６３を形
成し、第２の素子領域４２においてｎ形エミッタ領域５
１とｎ+ プラグイン領域５０に達するｎ形コレクタ取り
出し領域６４を形成する。
ｎ形不純物をドープした多結晶シリコン膜５８，５９，
６０及び６１を選択的に形成し、さらに上面にＳｉＯ2
等の絶縁膜６２を被着形成した後、各多結晶シリコン膜
５８，５９，６０，６１からの不純物拡散により、第１
の素子領域４１においてｎ形低濃度エミッタ領域４６よ
り狭い幅のｎ形高濃度エミッタ領域４７とｎ+ プラグイ
ン領域４５に達するｎ形コレクタ取り出し領域６３を形
成し、第２の素子領域４２においてｎ形エミッタ領域５
１とｎ+ プラグイン領域５０に達するｎ形コレクタ取り
出し領域６４を形成する。
【００１６】次いで、絶縁膜６２，５３に、それぞれエ
ミッタ、ベース及びコレクタに対応するコンタクトホー
ルを形成し、第１の素子領域４１においてＡｌによるエ
ミッタ電極６６、ベース電極６７及びコレクタ電極６８
を形成し、第２の素子領域４２においてＡｌによるエミ
ッタ電極６９、ベース電極７０及びコレクタ電極７１を
形成する。
ミッタ、ベース及びコレクタに対応するコンタクトホー
ルを形成し、第１の素子領域４１においてＡｌによるエ
ミッタ電極６６、ベース電極６７及びコレクタ電極６８
を形成し、第２の素子領域４２においてＡｌによるエミ
ッタ電極６９、ベース電極７０及びコレクタ電極７１を
形成する。
【００１７】かくして、図２Ｄに示すように、第１の素
子領域４１に低ノイズｎｐｎバイポーラトランジスタ７
２が形成され、第２の素子領域４２に高速ｎｐｎバイポ
ーラトランジスタ７３が構成された、目的の半導体装置
７４を得る。
子領域４１に低ノイズｎｐｎバイポーラトランジスタ７
２が形成され、第２の素子領域４２に高速ｎｐｎバイポ
ーラトランジスタ７３が構成された、目的の半導体装置
７４を得る。
【００１８】上述の構成によれば、第１の素子領域４１
のｎｐｎバイポーラトランジスタ７２は、図３の拡大図
で示すように、エミッタ接合の絶縁膜５３との界面に臨
む終端部では、低濃度エミッタ領域４６とベース領域４
４が接することになり、ノイズ及びエミッタ−ベース間
耐圧ＶEBO が改善される。
のｎｐｎバイポーラトランジスタ７２は、図３の拡大図
で示すように、エミッタ接合の絶縁膜５３との界面に臨
む終端部では、低濃度エミッタ領域４６とベース領域４
４が接することになり、ノイズ及びエミッタ−ベース間
耐圧ＶEBO が改善される。
【００１９】また、第２の素子領域４２のｎｐｎバイポ
ーラトランジスタ７３は、いわゆるポリシリコン・ウォ
ッシュドエミッタ構造となり、エミッタ領域５１の微細
化が可能となって高速トランジスタが得られる。
ーラトランジスタ７３は、いわゆるポリシリコン・ウォ
ッシュドエミッタ構造となり、エミッタ領域５１の微細
化が可能となって高速トランジスタが得られる。
【００２０】このように本実施例においては、高速（高
ｆＴ）トランジスタ７３に、低ノイズかつ高耐圧ＶEBO
のトランジスタ７２の２種を同時搭載した半導体装置７
４が得られるので、回路用途に応じて使い分けが可能と
なる。また、製造の際も、低濃度エミッタ領域４６を形
成する工程を付加するだけで、その他の工程は、両トラ
ンジスタ７２，７３共に、同時工程で形成されるので、
かかる半導体装置７３は、容易に製造することができ
る。なお、上例においてはｎｐｎトランジスタに適用し
たが、ｎｐｎトランジスタにも同様に適用できる。さら
に、図１Ａのベース領域４４及び４９は別種のものでも
可能である。
ｆＴ）トランジスタ７３に、低ノイズかつ高耐圧ＶEBO
のトランジスタ７２の２種を同時搭載した半導体装置７
４が得られるので、回路用途に応じて使い分けが可能と
なる。また、製造の際も、低濃度エミッタ領域４６を形
成する工程を付加するだけで、その他の工程は、両トラ
ンジスタ７２，７３共に、同時工程で形成されるので、
かかる半導体装置７３は、容易に製造することができ
る。なお、上例においてはｎｐｎトランジスタに適用し
たが、ｎｐｎトランジスタにも同様に適用できる。さら
に、図１Ａのベース領域４４及び４９は別種のものでも
可能である。
【００２１】
【発明の効果】本発明の半導体装置によれば、第１の素
子領域のバイポーラトランジスタは、そのエミッタ接合
の絶縁膜との界面に臨む終端部において、低濃度エミッ
タ領域とベース領域が接する構成とすることにより、低
ノイズ化を可能にすると共に、エミッタ−ベース間耐圧
を改善することができる。
子領域のバイポーラトランジスタは、そのエミッタ接合
の絶縁膜との界面に臨む終端部において、低濃度エミッ
タ領域とベース領域が接する構成とすることにより、低
ノイズ化を可能にすると共に、エミッタ−ベース間耐圧
を改善することができる。
【００２２】一方、第２の素子領域のバイポーラトラン
ジスタは、いわゆるポリシリコン・ウォッシュドエミッ
タ構造となり、エミッタの微細化が可能となって高速ト
ランジスタが得られる。
ジスタは、いわゆるポリシリコン・ウォッシュドエミッ
タ構造となり、エミッタの微細化が可能となって高速ト
ランジスタが得られる。
【００２３】従って、高速（高ｆＴ）トランジスタに低
ノイズかつ高耐圧のトランジスタの２種を同時搭載した
半導体装置が得られるので、回路用途に応じて使い分け
が可能となる。
ノイズかつ高耐圧のトランジスタの２種を同時搭載した
半導体装置が得られるので、回路用途に応じて使い分け
が可能となる。
【図１】Ａ〜Ｂ 本発明の２種のトランジスタに搭載し
た半導体装置の一実施の形態を示す製造工程図（その
１）である。
た半導体装置の一実施の形態を示す製造工程図（その
１）である。
【図２】Ｃ〜Ｄ 本発明の２種のトランジスタに搭載し
た半導体装置の一実施の形態を示す製造工程図（その
２）である。
た半導体装置の一実施の形態を示す製造工程図（その
２）である。
【図３】図２Ｄの要部の拡大図である。
【図４】従来のトランジスタの断面図である。
４１‥‥第１の素子領域、４２‥‥第２の素子領域、４
３，４８‥‥コレクタ領域、４４，４９‥‥ベース領
域、４６‥‥低濃度エミッタ領域、４７‥‥高濃度エミ
ッタ領域、５１‥‥エミッタ領域、５８，５９，６０，
６１‥‥多結晶シリコン膜、６６，６９‥‥Ａｌエミッ
タ電極、６７，７０‥‥Ａｌベース電極、６８，７１‥
‥Ａｌコレクタ電極、７２‥‥低ノイズバイポーラトラ
ンジスタ、７３‥‥高速バイポーラトランジスタ
３，４８‥‥コレクタ領域、４４，４９‥‥ベース領
域、４６‥‥低濃度エミッタ領域、４７‥‥高濃度エミ
ッタ領域、５１‥‥エミッタ領域、５８，５９，６０，
６１‥‥多結晶シリコン膜、６６，６９‥‥Ａｌエミッ
タ電極、６７，７０‥‥Ａｌベース電極、６８，７１‥
‥Ａｌコレクタ電極、７２‥‥低ノイズバイポーラトラ
ンジスタ、７３‥‥高速バイポーラトランジスタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/73 H01L 27/082 H01L 21/331 H01L 21/8222
Claims (1)
- 【請求項１】 半導体基体の一の領域に第１のバイポー
ラトランジスタが形成され、他の領域に第２のバイポー
ラトランジスタが形成されてなる半導体装置であって、 前記第１のバイポーラトランジスタは、エミッタ領域が
低濃度不純物領域と、半導体膜からの不純物による高濃
度不純物領域で形成され、かつ、エミッタ接合の絶縁膜
との界面に臨む終端部において、エミッタ領域の前記低
濃度不純物領域とベース領域が接して成り、 前記第２のバイポーラトランジスタは、エミッタ領域が
半導体膜からの不純物拡散による高濃度不純物領域で形
成されて成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23071598A JP3241000B2 (ja) | 1990-01-31 | 1998-08-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23071598A JP3241000B2 (ja) | 1990-01-31 | 1998-08-17 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2111790A Division JP2936615B2 (ja) | 1990-01-31 | 1990-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121629A JPH11121629A (ja) | 1999-04-30 |
| JP3241000B2 true JP3241000B2 (ja) | 2001-12-25 |
Family
ID=16912182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23071598A Expired - Fee Related JP3241000B2 (ja) | 1990-01-31 | 1998-08-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3241000B2 (ja) |
-
1998
- 1998-08-17 JP JP23071598A patent/JP3241000B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121629A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5171702A (en) | Method for forming a thick base oxide in a BiCMOS process | |
| US5163178A (en) | Semiconductor device having enhanced impurity concentration profile | |
| US5428243A (en) | Bipolar transistor with a self-aligned heavily doped collector region and base link regions. | |
| US7285830B2 (en) | Lateral bipolar junction transistor in CMOS flow | |
| JP2006080508A (ja) | 半導体デバイス及びその製造方法 | |
| US5389553A (en) | Methods for fabrication of transistors | |
| US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
| US6395609B1 (en) | Method for fabricating a bipolar junction transistor with tunneling current through the gate of a field effect transistor as base current | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH0241170B2 (ja) | ||
| US5298440A (en) | Method of fabrication of transistor device with increased breakdown voltage | |
| JP3638313B2 (ja) | 併合された装置を支援するＢｉＣＭＯＳ処理工程 | |
| JP3241000B2 (ja) | 半導体装置 | |
| US5506156A (en) | Method of fabricating bipolar transistor having high speed and MOS transistor having small size | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| EP0409041B1 (en) | A method for forming a thick base oxide in a BiCMOS process | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JP2507055B2 (ja) | 半導体集積回路の製造方法 | |
| JP3055781B2 (ja) | 半導体装置及びその製造方法 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| JP3070525B2 (ja) | ラテラルｐｎｐトランジスタ及びその製造方法 | |
| JP3156592B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |