JP2638431B2 - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JP2638431B2 JP2638431B2 JP5187236A JP18723693A JP2638431B2 JP 2638431 B2 JP2638431 B2 JP 2638431B2 JP 5187236 A JP5187236 A JP 5187236A JP 18723693 A JP18723693 A JP 18723693A JP 2638431 B2 JP2638431 B2 JP 2638431B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- emitter
- type
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
に関し、特に半導体基板の深さ方向にエミッタ、ベー
ス、コレクタの不純物プロファイルを有するバイポーラ
トランジスタに関するものである。
に関し、特に半導体基板の深さ方向にエミッタ、ベー
ス、コレクタの不純物プロファイルを有するバイポーラ
トランジスタに関するものである。
【０００２】
【従来の技術】半導体基板の深さ方向にエミッタ、ベー
ス、コレクタの不純物プロファイルを有するバイポーラ
トランジスタ、すなわち縦型バイポーラトランジスタ
（以下、縦型バイポーラトランジスタと略す）は、その
高速性と高駆動能力において優れており、スーパーコン
ピュータの超高速演算用集積回路や超高周波発信受信用
集積回路など幅広く用いられている。バイポーラトラン
ジスタには、ＮＰＮトランジスタとＰＮＰトランジスタ
の２種類があるが、ここでは縦型ＮＰＮトランジスタを
例に説明する。
ス、コレクタの不純物プロファイルを有するバイポーラ
トランジスタ、すなわち縦型バイポーラトランジスタ
（以下、縦型バイポーラトランジスタと略す）は、その
高速性と高駆動能力において優れており、スーパーコン
ピュータの超高速演算用集積回路や超高周波発信受信用
集積回路など幅広く用いられている。バイポーラトラン
ジスタには、ＮＰＮトランジスタとＰＮＰトランジスタ
の２種類があるが、ここでは縦型ＮＰＮトランジスタを
例に説明する。
【０００３】図４に従来のＮＰＮトランジスタの構造断
面図を示す。集積回路に縦型ＮＰＮトランジスタを作り
込む場合、Ｐ型半導体基板２０１にコレクタ抵抗を低減
するためのＮ+ 型埋込領域２０２を形成した後、コレク
タ領域となるＮ- 型エピタキシャル層２０３を成長し
て、このエピタキシャル層中にＰ型およびＮ型不純物を
導入することによりベース領域２０６、エミッタ領域２
０９を形成し、各領域に金属配線２１１を施して素子を
完成する。通常ベースおよびエミッタの不純物の導入は
イオン注入法によって行われ、これらはガウス型分布と
なる。図５に不純物プロファイルを示す。Ｎ+ 型エミッ
タ不純物濃度はＰ型ベース不純物濃度に対し２〜３桁程
度高い値になっており、エミッタ−ベース間に順バイア
スを印加した場合、効率よく電子が注入されるようにな
っている。この注入された電子（ベース中の少数キャリ
ア）は、その一部はベース中で再結合してベース電流と
なるが、大部分は逆バイアスされたコレクタ−ベース接
合に達し、電界によって加速され、コレクタ電流とな
る。このことにより、トランジスタの電流増幅作用が起
こる。
面図を示す。集積回路に縦型ＮＰＮトランジスタを作り
込む場合、Ｐ型半導体基板２０１にコレクタ抵抗を低減
するためのＮ+ 型埋込領域２０２を形成した後、コレク
タ領域となるＮ- 型エピタキシャル層２０３を成長し
て、このエピタキシャル層中にＰ型およびＮ型不純物を
導入することによりベース領域２０６、エミッタ領域２
０９を形成し、各領域に金属配線２１１を施して素子を
完成する。通常ベースおよびエミッタの不純物の導入は
イオン注入法によって行われ、これらはガウス型分布と
なる。図５に不純物プロファイルを示す。Ｎ+ 型エミッ
タ不純物濃度はＰ型ベース不純物濃度に対し２〜３桁程
度高い値になっており、エミッタ−ベース間に順バイア
スを印加した場合、効率よく電子が注入されるようにな
っている。この注入された電子（ベース中の少数キャリ
ア）は、その一部はベース中で再結合してベース電流と
なるが、大部分は逆バイアスされたコレクタ−ベース接
合に達し、電界によって加速され、コレクタ電流とな
る。このことにより、トランジスタの電流増幅作用が起
こる。
【０００４】
【発明が解決しようとする課題】この従来の縦型ＮＰＮ
トランジスタでは、ベース不純物分布が、半導体基板表
面に近いほど高くなっているために、図４（ａ）の２−
Ａで示したエミッタ領域の側面部基板表面近傍で、エミ
ッタのＮ型不純物とＰ型ベース不純物が高濃度でぶつか
りあっている。エミッタ−ベース間に逆バイアスが印加
された場合、エミッタ−ベース接合の基板表面近傍での
電界が最も高くなるためホットキャリアが発生し易くな
る。この発生したホットキャリアは酸化膜界面にトラッ
プされ、これが電流増幅率を低下させ、素子寿命を短く
してしまう。また、エミッタ−ベース接合自体リーク電
流が大きいという問題もある。この種の課題に対し、特
開平３−１２９３４号では、エミッタの隣接部表面近傍
にエミッタと同一導電型の低濃度領域を設けることによ
り、上記ホットキャリアの発生を抑制する方法が提案さ
れている。しかし、近年バイポ−ラトランジスタの高速
化に伴うベースの浅接合化、ベース濃度の増大により、
上記方法では、バンド間トンネリングを抑止することが
難しく、Ｅ−Ｂ逆バイアス時のリーク電流の増大、ホッ
トキャリアの抑制がより困難になりつつある。
トランジスタでは、ベース不純物分布が、半導体基板表
面に近いほど高くなっているために、図４（ａ）の２−
Ａで示したエミッタ領域の側面部基板表面近傍で、エミ
ッタのＮ型不純物とＰ型ベース不純物が高濃度でぶつか
りあっている。エミッタ−ベース間に逆バイアスが印加
された場合、エミッタ−ベース接合の基板表面近傍での
電界が最も高くなるためホットキャリアが発生し易くな
る。この発生したホットキャリアは酸化膜界面にトラッ
プされ、これが電流増幅率を低下させ、素子寿命を短く
してしまう。また、エミッタ−ベース接合自体リーク電
流が大きいという問題もある。この種の課題に対し、特
開平３−１２９３４号では、エミッタの隣接部表面近傍
にエミッタと同一導電型の低濃度領域を設けることによ
り、上記ホットキャリアの発生を抑制する方法が提案さ
れている。しかし、近年バイポ−ラトランジスタの高速
化に伴うベースの浅接合化、ベース濃度の増大により、
上記方法では、バンド間トンネリングを抑止することが
難しく、Ｅ−Ｂ逆バイアス時のリーク電流の増大、ホッ
トキャリアの抑制がより困難になりつつある。
【０００５】
【課題を解決する手段】本発明は、半導体基板の深さ方
向に対して、エミッタ、ベース、コレクタの不純物領域
を有するバイポーラトランジスタにおいて、ベースは不
純物濃度の異なる多層の領域からなり、その内のベース
不純物濃度の低い領域は、エミッタの側面と接し、これ
より不純物濃度の高いベース領域は、前記不純物濃度の
低い領域及びエミッタ領域を包含するように形成されて
いることを特徴とするバイポーラトランジスタであり、
また上記バイポーラトランジスタにおいて、不純物濃度
の低いベース領域の部分には、ベース領域としての導電
型が反転しない程度に逆導電型の不純物が添加されてい
ることを特徴とするものである。
向に対して、エミッタ、ベース、コレクタの不純物領域
を有するバイポーラトランジスタにおいて、ベースは不
純物濃度の異なる多層の領域からなり、その内のベース
不純物濃度の低い領域は、エミッタの側面と接し、これ
より不純物濃度の高いベース領域は、前記不純物濃度の
低い領域及びエミッタ領域を包含するように形成されて
いることを特徴とするバイポーラトランジスタであり、
また上記バイポーラトランジスタにおいて、不純物濃度
の低いベース領域の部分には、ベース領域としての導電
型が反転しない程度に逆導電型の不純物が添加されてい
ることを特徴とするものである。
【０００６】
【作用】本発明においては、バイポーラトランジスタ
は、そのベース不純物プロファイルがエミッタ−ベース
接合深さ（ＸjE）より浅いところで、低濃度となるよう
に、第１導電型のベース不純物拡散層に対して、第２導
電型の不純物を浅く、かつ導電型が反転しない範囲の濃
度で添加して形成されているものである。このように、
本発明は、ベース不純物プロファイルがエミッタ深さＸ
jEより浅い部分で低濃度になるように形成しているため
エミッタ−ベースジャンクション表面の電界が緩和され
ており、ホットキャリアが発生しにくくなっている。耐
圧もアバランシェブレイクダウンに近い比較的高い値が
得られる。また、ジャンクション容量も低減されること
になる。またその形成方法としては、ベースボロン注入
後に低加速エネルギーでＰ型ベース部がＮ型に反転しな
い程度のドース量でリンを注入する方法が適しているも
のである。
は、そのベース不純物プロファイルがエミッタ−ベース
接合深さ（ＸjE）より浅いところで、低濃度となるよう
に、第１導電型のベース不純物拡散層に対して、第２導
電型の不純物を浅く、かつ導電型が反転しない範囲の濃
度で添加して形成されているものである。このように、
本発明は、ベース不純物プロファイルがエミッタ深さＸ
jEより浅い部分で低濃度になるように形成しているため
エミッタ−ベースジャンクション表面の電界が緩和され
ており、ホットキャリアが発生しにくくなっている。耐
圧もアバランシェブレイクダウンに近い比較的高い値が
得られる。また、ジャンクション容量も低減されること
になる。またその形成方法としては、ベースボロン注入
後に低加速エネルギーでＰ型ベース部がＮ型に反転しな
い程度のドース量でリンを注入する方法が適しているも
のである。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。 ［実施例１］図１及び図２は、本発明の一実施例の縦型
ＮＰＮトランジスタの断面図及び深さ方向の不純物プロ
ファイル、図３は、本発明の製造方法の断面図である。
このＮＰＮトランジスタの製造は、従来と同様Ｎ+ 型埋
込層１０２を有したＰ- 型半導体基板にＮ- 型エピタキ
シャル層１０３を厚さ１．０〜３．０μｍ程度成長し、
Ｎ+ 型コレクタ拡散層１０４、素子間分離絶縁膜１０５
を形成して行う（図３（ａ））。しかる後にＰ型不純物
を導入してベース領域１０６を形成するが、これに当た
って本発明では、後に形成するエミッタ領域１０９の底
面部より浅い部分で不純物濃度が低い領域１０６′がで
きるように形成する。この形成方法としてはＰ型ベース
不純物、例えばホウ素を加速エネルギー１５KeV ドース
量１〜４×１０13cm-2でイオン注入した後に低加速エネ
ルギー（５〜１０KeV ）で、かつＰ型ベース領域がＮ型
に反転しない程度のドース量（１×１０12〜２×１０13
cm-2）でＮ型不純物（リンまたはヒ素）をイオン注入す
る方法が考えられる（図３（ｂ））。以下、従来技術と
同様にＰ+ 型外部ベース領域１０７を形成し、エミッタ
拡散窓を開孔した後、多結晶半導体層１０８を成長、Ｎ
型不純物を高濃度にイオン注入し、熱処理を加えてＮ+
型エミッタ領域を拡散形成する（図３（ｃ））。さら
に、層間絶縁膜１１０、金属配線１１１を設けて素子を
完成する。このようにして形成したＮＰＮトランジスタ
の断面図を図１に示す。そして図２に、エミッタ−ベー
ス−コレクタの深さ方向の不純物のプロファイルが示さ
れ、それで明らかなようにベース不純物プロファイルが
基板表面近傍で低濃度になっているものである。
説明する。 ［実施例１］図１及び図２は、本発明の一実施例の縦型
ＮＰＮトランジスタの断面図及び深さ方向の不純物プロ
ファイル、図３は、本発明の製造方法の断面図である。
このＮＰＮトランジスタの製造は、従来と同様Ｎ+ 型埋
込層１０２を有したＰ- 型半導体基板にＮ- 型エピタキ
シャル層１０３を厚さ１．０〜３．０μｍ程度成長し、
Ｎ+ 型コレクタ拡散層１０４、素子間分離絶縁膜１０５
を形成して行う（図３（ａ））。しかる後にＰ型不純物
を導入してベース領域１０６を形成するが、これに当た
って本発明では、後に形成するエミッタ領域１０９の底
面部より浅い部分で不純物濃度が低い領域１０６′がで
きるように形成する。この形成方法としてはＰ型ベース
不純物、例えばホウ素を加速エネルギー１５KeV ドース
量１〜４×１０13cm-2でイオン注入した後に低加速エネ
ルギー（５〜１０KeV ）で、かつＰ型ベース領域がＮ型
に反転しない程度のドース量（１×１０12〜２×１０13
cm-2）でＮ型不純物（リンまたはヒ素）をイオン注入す
る方法が考えられる（図３（ｂ））。以下、従来技術と
同様にＰ+ 型外部ベース領域１０７を形成し、エミッタ
拡散窓を開孔した後、多結晶半導体層１０８を成長、Ｎ
型不純物を高濃度にイオン注入し、熱処理を加えてＮ+
型エミッタ領域を拡散形成する（図３（ｃ））。さら
に、層間絶縁膜１１０、金属配線１１１を設けて素子を
完成する。このようにして形成したＮＰＮトランジスタ
の断面図を図１に示す。そして図２に、エミッタ−ベー
ス−コレクタの深さ方向の不純物のプロファイルが示さ
れ、それで明らかなようにベース不純物プロファイルが
基板表面近傍で低濃度になっているものである。
【０００８】［実施例２］実施例１において、Ｐ型ベー
ス不純物層の形成、およびＰ- 型ベース低濃度形成のた
めのＮ型不純物の添加は、イオン注入で行っているが、
本実施例においては、これらは不純物を添加した塗布膜
からの熱拡散によって行う。図面について図１、図２と
同様なものである。
ス不純物層の形成、およびＰ- 型ベース低濃度形成のた
めのＮ型不純物の添加は、イオン注入で行っているが、
本実施例においては、これらは不純物を添加した塗布膜
からの熱拡散によって行う。図面について図１、図２と
同様なものである。
【０００９】
【発明の効果】以上説明したように、本発明はベース不
純物プロファイルを基板表面近傍で低濃度にしたことに
よって、エミッタ−ベース間に逆バイアスを印加した場
合の基板表面近傍の電界が緩和され、ホットキャリアの
発生確率が低くなり、素子の寿命が延び、信頼性が向上
する。また、従来ツェナー降伏で決まっていた耐圧が、
アバランシェ降伏によるものとなり、耐圧が向上し、リ
ーク電流の減少も見込まれる。さらに、エミッタ拡散層
側面の容量が低減でき、エミッタ空乏層の時定数が短く
なることから遮断周波数ｆT の向上も期待できる。ベー
ス不純物濃度を低濃度にしたのはエミッタ−ベース接合
深さより浅いところであるので、電流のほとんどが縦方
向に流れる縦型バイポーラトランジスタでは、このこと
による電流増幅率や遮断周波数、あるいはコレクターエ
ミッタ間耐圧の低下などの弊害は伴わない。
純物プロファイルを基板表面近傍で低濃度にしたことに
よって、エミッタ−ベース間に逆バイアスを印加した場
合の基板表面近傍の電界が緩和され、ホットキャリアの
発生確率が低くなり、素子の寿命が延び、信頼性が向上
する。また、従来ツェナー降伏で決まっていた耐圧が、
アバランシェ降伏によるものとなり、耐圧が向上し、リ
ーク電流の減少も見込まれる。さらに、エミッタ拡散層
側面の容量が低減でき、エミッタ空乏層の時定数が短く
なることから遮断周波数ｆT の向上も期待できる。ベー
ス不純物濃度を低濃度にしたのはエミッタ−ベース接合
深さより浅いところであるので、電流のほとんどが縦方
向に流れる縦型バイポーラトランジスタでは、このこと
による電流増幅率や遮断周波数、あるいはコレクターエ
ミッタ間耐圧の低下などの弊害は伴わない。
【図１】本発明のバイポーラトランジスタの一実施例の
構造断面図。
構造断面図。
【図２】本発明のエミッタ、ベース、コレクタの深さ方
向の不純物プロファイル。
向の不純物プロファイル。
【図３】本発明の製造方法断面図。
【図４】従来のバイポーラトランジスタの構造断面図。
【図５】従来のエミッタ、ベース、コレクタの深さ方向
の不純物プロファイル。
の不純物プロファイル。
１０１，２０１ Ｐ- 型半導体基板 １０２，２０２ Ｎ+ 型埋込層 １０３，２０３ Ｎ- 型エピタキシャル層 １０４，２０４ Ｎ+ 型コレクタ拡散層 １０５，２０５ 素子間分離酸化膜 １０６，２０６ Ｐ型ベース拡散層 １０６′ Ｐ- 型ベース拡散層 １０７ Ｐ+ 型外部ベース領域 １０８ Ｎ+ 型多結晶半導体層 １０９ Ｎ+ 型エミッタ領域 １１０ 層間絶縁膜 １１１ 金属配線
Claims (2)
- 【請求項１】半導体基板の深さ方向に対して、エミッ
タ、ベース、コレクタの不純物領域を有するバイポーラ
トランジスタにおいて、ベースは不純物濃度の異なる多
層の領域からなり、その内のベース不純物濃度の低い領
域は、エミッタの側面と接し、これより不純物濃度の高
いベース領域は、前記不純物濃度の低い領域及びエミッ
タ領域を包含するように形成されていることを特徴とす
るバイポーラトランジスタ。 - 【請求項２】請求項１記載の不純物濃度の低いベース領
域の部分には、ベース領域としての導電型が反転しない
程度に逆導電型の不純物が添加されていることを特徴と
するバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5187236A JP2638431B2 (ja) | 1993-06-30 | 1993-06-30 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5187236A JP2638431B2 (ja) | 1993-06-30 | 1993-06-30 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786294A JPH0786294A (ja) | 1995-03-31 |
| JP2638431B2 true JP2638431B2 (ja) | 1997-08-06 |
Family
ID=16202442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5187236A Expired - Fee Related JP2638431B2 (ja) | 1993-06-30 | 1993-06-30 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638431B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244638A (ja) * | 1989-03-16 | 1990-09-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0499328A (ja) * | 1990-08-18 | 1992-03-31 | Nec Corp | バイポーラトランジスタ |
| JPH05166825A (ja) * | 1991-12-17 | 1993-07-02 | Hitachi Ltd | 半導体装置 |
| JPH0621072A (ja) * | 1992-06-29 | 1994-01-28 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1993
- 1993-06-30 JP JP5187236A patent/JP2638431B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786294A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5166046B2 (ja) | ＳｉＧｅバイポーラの歩留りを向上させるＣ打込み | |
| US20040048428A1 (en) | Semiconductor device and method of manufacturing the same | |
| US4441932A (en) | Process for preparing semiconductor device having active base region implanted therein using walled emitter opening and the edge of dielectric isolation zone | |
| JPH06151723A (ja) | モノリシック半導体素子のバイポーラトランジスタ構造、及び前記モノリシック半導体素子の製造方法 | |
| US4412376A (en) | Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation | |
| EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| JPH08195399A (ja) | 埋込み層を必要としない絶縁された垂直ｐｎｐトランジスタ | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| KR20040022088A (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| EP0075678B1 (en) | Semiconductor device having a schottky diode | |
| US5969402A (en) | Reduction of depletion spreading sideways utilizing slots | |
| US7235861B1 (en) | NPN transistor having reduced extrinsic base resistance and improved manufacturability | |
| US7064361B1 (en) | NPN transistor having reduced extrinsic base resistance and improved manufacturability | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| JP2653019B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JP3241000B2 (ja) | 半導体装置 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JP3334168B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3070525B2 (ja) | ラテラルｐｎｐトランジスタ及びその製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 | |
| JPH09223746A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |