JPS6119171A - 縦型npnトランジスタ構造体 - Google Patents

縦型npnトランジスタ構造体

Info

Publication number
JPS6119171A
JPS6119171A JP10413085A JP10413085A JPS6119171A JP S6119171 A JPS6119171 A JP S6119171A JP 10413085 A JP10413085 A JP 10413085A JP 10413085 A JP10413085 A JP 10413085A JP S6119171 A JPS6119171 A JP S6119171A
Authority
JP
Japan
Prior art keywords
region
emitter
base
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10413085A
Other languages
English (en)
Inventor
フアング‐ユール・チヤング
シヤオ‐フ・サンフオード・チユ
ウエン‐ユアン・ワング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6119171A publication Critical patent/JPS6119171A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7325Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は高性能バイポーラ・トランジスタ、さらに具体
的にはエミッタといわゆるエクストリンシック・ベース
(以下外来ベースという)領域の間に位置付けられた、
エミッタと導電型が同じで添加濃度が低い保護リングを
有する自己整合バイポーラ・トランジスタに関する。
B、開示の概要 本発明は、例えば標準の高添加N十エミッタ(28)よ
りも著しく不純物濃度゛が低い保護リング領域(30例
えばN−)によってエミッタ28の側壁がP+外来ベー
ス(外部ベース)領域(29)(ベース接点の貫通領域
)から分離されているNPNバイポーラ・トランジスタ
の様な新規な半導体装置に関する。上記領域(30)は
絶縁スペーサ(25)の下に存在する。
本発明の装置の方法の初期段階は基本的には標準のもの
である。外来ベース領域(29)はホウ素が添加された
多結晶ケイ素接点領域(16)から形成される。N十エ
ミッタ領域(28)はP+多結晶ケイ素接点領域(16
)と自己整合し、上記N−領域(30)によって分離さ
れたまま残される。N十エミッタ領域(28)はイオン
注入もしくは添加エミッタ多結晶ケイ素接点領域を使用
して形成される。しかしながら、本発明の原理に従って
、トランジスタの固有のベース領域(22)はマスクを
介して低い濃度、低いエネルギのP型イオン注入によっ
て現場で形成される。その濃度のピークは装置の表面の
下にある。その後同じマスクを介してN型不純物を注入
する事によって中間のN−領域が形成され、P型のいわ
ゆるイントリンシック・ベース(以下固有ベースという
)領域(22)の上の最上部の表面の導電型がN−型に
変換される。次にN十エミッタ領域(28)が形成され
るが、これは上記薄く添加された中間のN−領域の一部
の保護リング状部分(30)によって外来ベース領域(
29)から分離される。この様にして形成されたトラン
ジスタは制御可能な狭いベース幅及び最適な濃度を有し
、外来ベース領域によって所望の低い外部抵抗を与える
。この2つの因子は高速度及び低電力装置を与えるのに
は不可欠な事である。
さらに、このトランジスタはβが極めて高く、この利得
率変動は制限されている。又エミッターベース破壊電圧
も適切である(6Vの範囲)。最後に本発明のトランジ
スタはβの逆数の値を増大する事もできる。これは混合
トランジスタ論理(MTL)にとって極めて望ましい事
である。
C0従来技術 バイポーラ装置の性能を改善するのに、新しい製造方法
を開発するのに多くの努力がはられれ、できるだけ接近
した小さな装置が製造され、この結果集積密度が増大し
、スイッチング速度が高くなった。進歩したバイポーラ
装置はエミッタの添加濃度が高く、自己整合手段があり
、外来及び固有ベース領域が存在するといったいくつか
の+[によって特徴付けられる。これによって性能、信
頼性及び製造収率が改善されている。次にこれ等の特徴
に“ついて簡単に説明する。
固有抵抗を減少して、利得βを最大にするためにエミッ
タの添加濃度は高くなくてはならない。
例えばミクロン寸法のトランジスタの様な極めて小さな
トランジスタ装置の場合には、ベース領域、従ってコレ
クタ・ベースの寄生容量はパホーマンスの点から最も重
要なパラメータの一つである。ベース領域が単一の処理
段階で形成される通常のバイポーラ・トランジスタでは
、アクティブな領域はエミッタの下のベース領域の部分
である。
ベース接点はエミッタを取巻くベース領域のインアクテ
ィブな部分上に形成される。進歩したバイポーラ装置に
おいては、これ等の2つ部分は2つの異なる処理段階に
従って形成され、両方の部分に異なる添加濃度を与える
という望ましさが満足されている。薄く添加されたアク
ティブ・ベースは固有ベースと呼ばれ、ベース抵抗を減
少するために濃く添加されたインアクティブ・ベースは
外来ベースと呼ばれる。
最後に、自己整合は寸法を減少し、装置の収率を改良す
るのにこの分野で広く使用される技法である。自己整合
がなくベース接点に関してエミッタ領域が整列していな
い場合には、外来ベース抵抗が変化する。さらに、不整
合があるとエミッタの一方の側でBVBEO(エミッタ
・ベース破壊電圧)が高くなる。自己整合技法は半導体
集積回路製造における必要事項であり、しばしば添加多
結晶ケイ素と組合して使用される。添加多結晶ケイ素は
添加源(例えば外来ベースの形成のための)及び/もし
くは導体として有利に使用されている。
多結晶ケイ素自己整合(PSA)機構を示した従来技法
の代表的なものとして1980年7月刊のIBMテクニ
カル・ディスクロージャ・ブレティン第23巻、第2号
のアナンタ(Anantha)等の論文(参考文献1)
があげられる。この論文は多結晶ケイ素ベース接点をエ
ミッタ領域を自己整合するのに使用したNPNバイポー
ラ・トランジスタを開示している。外来ベース領域の添
加は多結晶ケイ素に含まれるP型添加剤の外方拡散によ
って行われ、一方P型固有ベース領域の添加はイオン注
入によって達成される。この通常の構造体において、N
+エミッタ領域の側壁はP中型のリング状の外来ベース
と完全に隣接して連続している。この構造体は破壊電圧
(BVEBOlB V CEO)が低く且つ変動し、時
々論理及び/もしくはアナログ応用に不適になる。
又米国特許第4.252.582号(参考文献2)はわ
ずかに異なった具体例を開示している。この特許ではN
十エミッタ領域は均一な濃度のポケット状のベース中に
形成され、わずかに添加されたP壁領域がN十エミッタ
とP十外来ベースの間に存在する。わずかに添加された
P壁領域を有するこの構造体は望ましくない表面反転効
果を生ずる。
上述の2つ参考文献はエミッタの添加濃度がベースの一
つの濃度よりも自然に高くなっている、進歩した多結晶
ケイ素自己整列バイポーラ・トランジスタの良好な例で
ある。この差が大きくなるにつれ、エミッタ効率が大き
くなり、略1になる。
しかしながら、高添加エミッタは一般に格子の欠陥及び
転位を生じ、ベース中の少数キャリアの再結合を減少し
て、利得を著しく減少する。従って小さな高添加部分及
び大きな低添加部分を含むエミッタの使用が提案された
。この方法の詳細を説明している多くの文献には米国特
許第4000506号があげられる。この特許に従えば
、NPNトランジスタの構造のエミッタは大きな薄く添
加されたN−領域中に埋込れた小さな高添加N十部分よ
り成る。N−エミッタ部分は横方向にP十外来ベースと
、底部でP−固有ベースとPN接合を形成する。エミツ
のN十部分の第1の目的はエミッタにオーミック・コン
タクトを付着するのを容易にする事にある。N十部分は
高抵抗であるN−領域の所望の厚さを決定するが、その
厚さは少数キャリヤの拡散長よりも小さく選択される。
この様にして高い遮断周波数及び高い電流増幅率(ho
e)の装置が製造されている。
しかしながら、この様なパホーマンスの改良は極めて大
きなコストをはらって得られるものである。この装置の
製造はエミッタが単一の段階で形成される様な望ましい
多結晶ケイ素の自己整列方法とはもはや両立はなくなる
。エミッタに高添加部分及び低添加部分を与えるのには
明らかに2つの異なる段階を必要とする。さらに、エミ
ッタのN−添加部分は自己整合せず、濃度を完全に制御
できない(なんとなればN一部分はエピタキシャル層の
一部であるからである)、。
D0発明が解決しようとする問題点 本発明に従えば、進歩した多結晶自己整合製造過程と完
全両立可能な新しい高パホーマンスのバイポーラ・トラ
ンジスタ構造体が与えられる。
本発明に従えば、電流利得率(β)の増大、エミッター
ベース破壊電圧(B V E日。)の改良、エミッタ効
率及びエミッタ・ベース・キャパシタンスが低いといっ
た特性が大いに改良された新規なトランジスタ構造体が
与えられる。
本発明に従えば、表面反転効果により敏感でなく、従っ
て電流の利得率の変動が減少した新規なトランジスタ構
造体が与えられる。
E0問題点を解決するための手段 本発明に従えば、エミッタよりも不純物濃度がかなり低
い(例えばN)保護リング中間領域によって標準の不純
物濃度の高いN十エミッタの側壁がP十外来ベース領域
(ベース接点貫通体)から分離した例えば縦型NPNバ
イポーラ・トランジスタの様な新規半導体装置が与えら
れる。第1の結果として、中間領域が存在するために、
横方向のエミッタ注入が防止され、電流はトランジスタ
の垂直部分だけを通して、固有ベースだけに流れる。換
言すれば、アクティブな(即ち固有の)ベースの寸法が
略エミッタの寸法に対応する。この小さなベース領域は
エミッタ・ベースのキャパシタンスを小さくする。この
事は超高バホーマンス集積回路にとって極めて望ましく
、さらにエミッタ効率及び電流利得率が改良される。エ
ミッタ及び外来ベース間に不純物濃度が低い中間領域が
存在する事によってトランジスタは表面電荷により敏感
になり(従って利得率の変動は減少し)BVEaoも著
しく増大する。製造の最初の段階は基本的には標準のも
のである。外来ベースはホウ素添加多結晶ケイ素接点領
域から形成される。N+エミッタ領域はP十多結晶ケイ
素接点領域と自己整合していて、上記中間N−領域によ
って分離されたまま残される。N十エミッタはイオン注
入技法もしくは添加エミッタ多結晶ケイ素接点領域を使
用して形成される。
しかしながら、本発明の原理に従って、トランジスタの
固有ベースはマスクを介して低い添加量の低エネルギの
P型イオン注入によって元の位置に、濃度ピークが装置
の表面の下になる様に形成される。この様にして形成さ
れたトランジスタは制御可能なベース幅及び最適な濃度
を有し、外来ベース領域によって所望の低い外部抵抗を
示す。
この2つの因子は高速度及び低電力装置に不可欠である
。その後、上記の中間領域は、同じマスクを介してN型
不純物を注入し、Pベース領域の上の最上部の導電型を
表面的に変換する事によって形成される。次にN十エミ
ッタは上記不純物濃度の低い中間領域の保護リング状部
分によって外来ベースから分離される。この結果、本発
明は上述の如く、上記利得率の変動が制限された、著し
く高いβ(150の範囲)を有するNPNトランジスタ
を与える。又エミッターベース破壊電圧も改善される(
6Vの範囲にある)。
さらに、このトランジスタは混成トランジスタ論理(M
TL)の応用の面で極めて望ましいβの逆数の増大を与
える。
F、実施例 進歩したNPNトランジスタを製造する通常のPSAバ
イポーラ半導体製造方法は多結晶ケイ素層の画定から始
まるので、最初の段階については詳細には説明されない
。この初期段階については例えば、米国特許第4381
953号の明細書に説明されている。この特許明細書の
原理に従ってN十貫通体迄が形成される(この段階は該
特許明細書の第11図に示されている)。以下この初期
段階について簡単に要約する。
P−型車結晶ケイ層ウェハが出発基板である。
ヒ素の如きN型不純物は適切な濃度で基板に導入され、
N+サブコレクタが形成される(サブコレクタの固有抵
抗は略0.001オーム/cm”である)。略1.0ミ
クロン乃至1.5ミクロンの厚さ、固有抵抗0.3オ一
ム/cm2のN−型エピタキシャル層がウェハの露出主
表面上に成長される。
略300nmの酸化物層がエピタキシャル層上に化学蒸
着(cVD)され、標準の写真製版段階に従って画定さ
れる。ケイ層はサブコレクタに達する迄表面から反応性
イオン・エツチングされる。
これによって形成された浅い溝がベースをコレクタ貫通
体から分離する。新しいCvD酸化物層及び標準の写真
製版段階を使用して、もう一度ケイ素が反応性イオン・
エツチングされ、その後の装置のアイソレーションのた
めに深い溝が形成される。後者の溝はP−ケイ素基板に
達し、略5乃至6ミクロンの深さを有する。残りのCV
D酸化物が剥離される。次にウェハが酸素雰囲気中で熱
的に酸化され、約100乃至200nmの酸化物層が成
長する。次に厚い酸化物がCVDで付着され、浅い溝及
び深い溝の両方が充填され、表面が平坦にされる。もし
優れた平坦性を得たい場合には構造体の厚さを減らす様
にエツチングする事ができる。
レジスト層が表面上に付着され、貫通棒領域を露出する
様に画定される。リンの様なN型不純物が注入されてN
+コレクタ貫通体が形成される。
次にレジスト層が剥離される。
本明細書の第2図は、上述の処理段階の結果である構造
体を示している。即ちP−ケイ素構造体10の上にはN
+サブコレクタ領域11、N−エピタキシャル層12ポ
ケツト、分離されたN+サブコレクタ貫通体13、夫々
14及び15で示された浅い及び深い分離溝が存在する
第3図に示された様に、略300nmの厚さの多結晶ケ
イ素16が化学蒸着(cV D)によって全ウェハ上に
一様に付着される。層16は添加された多結晶ケイ素の
ベース接点になる。多結晶ケイ素はその付着段階中に同
時にホウ素が添加されるが、付着段階の後にホウ素イオ
ン注入で添加される。
いずれの場合にも、そのホウ素濃度は102D原子/c
m’の程度である。
上記米国特許第4381953号の明細書の場合と違っ
て、上記多結晶ケイ素層は標準の写真工ッチング段階に
よって直ちにパターン化される。
ホトレジスト層17が露出された全ウェハ上に付着され
、現像されエツチング・マスクが形成される。このマス
クによって不必要な部分の多結晶ケイ素がCCQ2F2
及び02中の反応性イオン・エツチングによって除去さ
れる。
次にレジスト層17が剥離される。
この時点における構造体17は第4図に示されている。
図で外来及び固有ベース領域が形成されるエピタキシャ
ル層12を覆う多結晶ケイ素の島16が残されている。
第5図を参照するに、略300nmの2酸化ケイ素の層
18が構造体上に化学的蒸着で一様に付着される。この
酸化物層は高度に順応性があり、多結晶ケイ素層16の
側面のみならず最上部の酸化物の厚さは略300nmと
なる。
次に、ホトレジスト層19がウェハ上に付着される。ホ
トレジスト層19が露光、現像され、窓20が形成され
、この個所の酸化物及び多結晶ケイ素が除去される。窓
20は大まかに云って固有ベース領域に対応する。結果
の構造体が第6図に示されている。次にマスクとしてパ
ターン化された厚いホトレジスト層19を使用して、酸
化物層18及び多結晶ケイ素16の露出領域がCF4を
ベースとする混合気体中で反応性イオン・エツチングに
よって順次除去される。次にレジスト層19が剥離され
る。エピタキシャル層12上の添加多結晶層16の残り
の部分が後に形成される外来ベース領域に対応する。開
孔21が固有ベース領域を画定する。この段階の構造体
は第7図に示されている。
次に添加量lX1014原子/cm3の、低エネルギの
ホウ素イオン注入が開孔21の中に行われ、次に900
℃の熱サイクルによって固有ベース領域22が形成され
る。結果の構造体は第8図に示されている。
次により高い添加量lXl0”原子/cm3、低エネル
ギ(< 10 KeV)のヒ素イオンの注入が行われ、
第9図に示された添加濃度の低い中間領域23が形成さ
れる。この注入はベース領域22の最上部がPからN導
電型に変化するのを補償するものである。
第10図を参照するに、略450nmの厚さの2酸化ケ
イ素(もしくは他の絶縁材料)が化学蒸着によって付着
される。上述の如く、この様な酸化層は極めて順応性が
ある(下の形状と一致して付着される)。次に、酸化物
層24がCF4及びH2の混合気体装置中の方向性反応
性イオン・エツチングによって食刻し去られる。この段
階中、ヒ素素子はベース領域22中により深く追込まれ
る(図示されず)。反応性イオン・エツチングは指向性
が高いので(略垂直の部分よりも略水平の部分をより速
くエツチングする)、開孔21中の重畳する層16及び
18の縁の部分の450nmの厚い酸化物24が残され
る。層24の残りの部分はmlスペーサ25を形成し、
これが第11図によって示された様にエミッタ開孔26
を画定する。
第12図で、添加濃度の高い多結晶ケイ素の層が全構造
体上に一様に付着される。この層は標準の写真製版段階
(図示されず)によって画定され、多結晶エミッタ接点
27が残される。領域23のN導電型ヒ素原子はP型固
有ベース領域22中に追込まれてP−N接合がわずかに
下に移動する。
最後に、熱サイクルが行われ、N生活加物がヒ素添加エ
ミッタ接点27から、添加濃度の低い中間領域23へ外
方拡散し、N十エミッタ28を形成する。この熱サイク
ルのパラメータは厳密に制御され、エミッタ領域28は
上記添加濃度の低い中間領域23及び固有ベース領域2
2間のP−N接合に丁度達する様にされる。これと同時
にホウ素原子は添加濃度の高い多結晶ゲイ素16から外
方に拡散して外来ベース領域29を形成する。第13図
から明らかな様に、N十エミッタ領域28は、上記中間
領域23の残りの部分30によって外来ベース領域29
と隔っている。リングもしくは正方形リングをなす残り
部分30は種々の著しい利点がある。これについて第1
図を参照して説明される。
しかしながら、第12図及び第13図に示された処理段
階に代って、エミッタ領域23は低エネルギのヒ素のイ
オン注入によっても得られる。酸化物層18のシールド
作用によってヒ素添加物は多結晶ケイ素16に導入され
る。
同じ様な熱サイクルによって注入領域が焼なましされ、
ヒ素添加物を中間領域23に追込み、エミッタ領域28
が形成される。外来領域29は上述の如くホウ素添加物
が層16から外方に拡散する事によって形成される。こ
の分野の専門家にとっては明らかな様に、上述の外来ベ
ース領域29の形成はこの段階だけでは完成せず、各高
温処理段階でホウ素が徐々にエピタキシャル層へ追込ま
れる事によって完成する。
この段階で装置は装置のなる部分間もしくはウェハ上の
他の装置とを接続する冶金層を付着する準備状態にある
。この冶金層の形成については一般に知られているので
、ここでは説明されない。
第1図は本発明に従って得られた第13図のNPNトラ
ンジスタの拡大断面図を示す。第1図ではエミッタ、ベ
ース及びコレクタ接点(E、 B、C)が与えられてい
る。エミッタの深さく例えば5Onm)は第1図に示さ
れた如く追込まれた後の中間領域23の深さと略同じに
なる。従ってエミッタは中間領域23の残りの部分30
によってP+外来ベース29によって完全に取巻かれ分
離されている。従ってアクティブなベースは固有のベー
スだけとなる(厚さは150nmの範囲)。N保護リン
グ30の幅は極めて小さいので(例えば50nm) 、
本発明の過程の種々のパラメータ、特にエミッタ28を
画定する酸化物スペーサ25を形成する段階は厳密に制
御されなければならない事は明らかである。制御状態が
悪いとエミッタと外来ベースが結合し、上述された本発
明の利点、即ち電流利得率の増大、エミッターベース破
壊電圧の改良、エミッタ効率の改良が得られなくなる。
さらに、改良された表面の反転効果により敏感でなくな
り、電流利得の変動が著しく減少する。図で構造体の表
面からエピタキシャル[12の底迄の深さは300r+
m、絶縁スペーサ25を含む開孔21 (第7図)の直
径は1ミクロン、絶縁スペーサ25の幅は450nmで
ある。
最後に本発明のトランジスタは混成トランジスタ論理(
MTL)にとって望ましい、βの逆数を増大する。
G0発明の効果 本発明に従い、多結晶自己整合製造方法と完全に両立可
能な、電流利得が増大し、エミッターベース破壊電圧が
改良され、エミッタ効率が改良されたバイポーラ・トラ
ンジスタが与えられる。
【図面の簡単な説明】
第1図は本発明のトランジスタの部分的拡大断面図であ
る。第2図、第3図、第4図、第5図、第6図、第7図
、第8図、第9図、第10図、第11図、第12及び第
13図は本発明のトランジスタを製造する段階を示した
断面図である。 10・・・・ケイ素基板、11・・・・N+サブコレク
タ、12・・・・N−エピタキシャル層、13・・・・
サブコレクタ貫通体、14・・・・浅い分離溝、15・
・・・深い分離溝、16・・・・多結晶ケイ素層、17
・・・・ホトレジスト層、18・・・・Si02層、1
9・・・・ホトレジスト層、20・・・・窓、21・・
・・開孔、22°゛・・固有ベース領域、23・・・・
中間領域、25・・・・絶縁スペーサ、26・・・・開
孔、27・・・・多結晶エミッタ接点、28・・・・エ
ミッタ領域、29・・・・外来ベース領域、30・・・
・保護リング領域。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士  山  本  仁  朗(外1名) 1U 第1図 第6図 第7図 第8図 第9図 第10図

Claims (1)

  1. 【特許請求の範囲】 (a)P^−型単結晶ケイ素基板内のN型エピタキシャ
    ル層の分離されたポケットと、 (b)N^+型サブコレクタ領域と、 (c)上記サブコレクタ領域を構造体の主表面に接続す
    るN^+型コレクタ貫通体と、 (d)上記主表面から延びているN^+型エミッタ領域
    と、 (e)上記サブコレクタ領域の上及び上記エミッタ領域
    の下に位置するP型固有ベース領域並びに上記エミッタ
    領域及び上記固有ベース領域を取巻くP^+型外来ベー
    ス領域を含むベース領域とより成り、 (f)上記主表面から延び、上記エミッタ領域及び外来
    ベース領域の間に添加濃度の低いN^−型中間領域の部
    分が設けられている事を特徴とする、縦型NPNトラン
    ジスタ構造体。
JP10413085A 1984-06-29 1985-05-17 縦型npnトランジスタ構造体 Pending JPS6119171A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62627984A 1984-06-29 1984-06-29
US626279 1990-12-11

Publications (1)

Publication Number Publication Date
JPS6119171A true JPS6119171A (ja) 1986-01-28

Family

ID=24509722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10413085A Pending JPS6119171A (ja) 1984-06-29 1985-05-17 縦型npnトランジスタ構造体

Country Status (2)

Country Link
EP (1) EP0166923A3 (ja)
JP (1) JPS6119171A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380567A (ja) * 1986-07-16 1988-04-11 テキサス インスツルメンツ インコーポレイテツド 自己整合バイポ−ラトランジスタおよびその製作方法
JPH03237726A (ja) * 1989-12-15 1991-10-23 Canon Inc 半導体装置および光電変換装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0231740A3 (en) * 1986-01-30 1989-07-12 Texas Instruments Incorporated A polysilicon self-aligned bipolar device and process of manufacturing same
JPH0628266B2 (ja) * 1986-07-09 1994-04-13 株式会社日立製作所 半導体装置の製造方法
US4979010A (en) * 1986-07-16 1990-12-18 Texas Instruments Incorporated VLSI self-aligned bipolar transistor
US4829015A (en) * 1987-05-21 1989-05-09 Siemens Aktiengesellschaft Method for manufacturing a fully self-adjusted bipolar transistor
JP2619407B2 (ja) * 1987-08-24 1997-06-11 株式会社日立製作所 半導体装置の製造方法
GB2243717B (en) * 1990-05-01 1994-06-15 Stc Plc Bipolar transistor device
US5096840A (en) * 1990-08-15 1992-03-17 At&T Bell Laboratories Method of making a polysilicon emitter bipolar transistor
FR2703832A1 (fr) * 1993-04-07 1994-10-14 Philips Composants Dispositif semiconducteur comprenant un transistor vertical.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453869A (en) * 1977-10-05 1979-04-27 Nec Corp Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1502165A (en) * 1974-04-10 1978-02-22 Sony Corp Semiconductor devices
US4252582A (en) * 1980-01-25 1981-02-24 International Business Machines Corporation Self aligned method for making bipolar transistor having minimum base to emitter contact spacing
US4381953A (en) * 1980-03-24 1983-05-03 International Business Machines Corporation Polysilicon-base self-aligned bipolar transistor process
JPS56135965A (en) * 1980-03-28 1981-10-23 Nec Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453869A (en) * 1977-10-05 1979-04-27 Nec Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380567A (ja) * 1986-07-16 1988-04-11 テキサス インスツルメンツ インコーポレイテツド 自己整合バイポ−ラトランジスタおよびその製作方法
JPH03237726A (ja) * 1989-12-15 1991-10-23 Canon Inc 半導体装置および光電変換装置

Also Published As

Publication number Publication date
EP0166923A2 (en) 1986-01-08
EP0166923A3 (en) 1987-09-30

Similar Documents

Publication Publication Date Title
US5098638A (en) Method of manufacturing a semiconductor device
JP2728671B2 (ja) バイポーラトランジスタの製造方法
US4583106A (en) Fabrication methods for high performance lateral bipolar transistors
KR100275540B1 (ko) 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
EP0137906A1 (en) Method for fabricating vertical NPN and lateral PNP transistors in the same semiconductor body
KR100205017B1 (ko) 이종접합 바이폴러 트랜지스터의 제조방법
TWI582853B (zh) 具有側壁限定之內部基極至外部基極聯絡區域的電晶體結構與形成該結構的方法
EP0137905A1 (en) Method for making lateral bipolar transistors
JPS6228577B2 (ja)
JPH05206151A (ja) 半導体装置
JPH05182980A (ja) ヘテロ接合バイポーラトランジスタ
US6764918B2 (en) Structure and method of making a high performance semiconductor device having a narrow doping profile
US4717677A (en) Fabricating a semiconductor device with buried oxide
JPH0646638B2 (ja) 縦型バイポーラ・トランジスタ及びその製造方法
JPS6119171A (ja) 縦型npnトランジスタ構造体
US6876060B2 (en) Complimentary bipolar transistor
EP0221742B1 (en) Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
JPS5947468B2 (ja) バイポ−ラ・トランジスタの製造方法
JP2001196382A (ja) 半導体装置及びその製造方法
US20050001288A1 (en) Semiconductor device and method of manufacturing such device
US7320922B2 (en) Integrated circuit and method for manufacturing an integrated circuit on a semiconductor chip
KR20040038511A (ko) 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법
JP2613029B2 (ja) 超自己整合垂直構造バイポーラトランジスターの製造方法
JP2004311971A (ja) バイポーラトランジスタおよびその製造方法
KR940007657B1 (ko) 고속 쌍극자 트랜지스터 장치의 제조방법