JPS6380567A - 自己整合バイポ−ラトランジスタおよびその製作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明はバイポーラトランジスタおよびその製作方法に
関するもので、とくに自己整合構造とし、かつ単位素子
の寸法を縮小して製作することの可能なバイポーラトラ
ンジスタおよびその製作方法に係わるものである。

［従来の技術］ バイポーラ型集積回路の進歩は、集積レベルを高め、か
つ単位素子としてのトランジスタの寸法、すなわちセル
サイズをいちぢるしく縮小させることに向っている。セ
ルサイズを小さくするということは、その結果としてデ
バイスの性俺を制約する寄生抵抗や寄生容量を低減させ
るということである。かくてほぼ１９７８年頃から、そ
のようにセルサイズを縮小させることを目的として、ポ
リシリコンによる各種の自己整合型デバイスの製作技術
が開発されてきた。こうしたポリシリコン自己整合型デ
バイスは、それぞれが特有の特性をもつものであるが、
おしなべて、エミッタ領域をポリシリコンのベースコン
タクト層のエツジ部に対して自己整合させるという概念
に立脚している。

こうしたデバイス製作技術に通有の問題として。

エミッタを形成する予定の単結晶シリコン領域からは、
Ｐ十型にドープしたポリシリコン層をエツチングその他
の方法により除去しておかねばならないという問題があ
る。これは、Ｐ十型ドープ層に対するエッチ処理中、あ
るいはエミッタ形成工程に先立って行なわれる中間処理
工程期間中に生じた欠陥をそのままにしておいた場合、
該欠陥によって、デバイスの特性が劣化することとなる
からである。こうした事情により、従来のポリシリコン
自己整合プロセスは甚だしく複雑なものとなっていた。

ところで、カスパートソンらは「ポリシリコンエミッタ
を有するバイポーラ型ＶＬＳ　Ｉ用自己整合トランジス
タＪ　（”Ｓｅｌｆ−Ａｌｉｇｎｅｄ　Ｔｒａｎ＋ｉｓ
ｔｏｒｓｗｉｔｈ　　Ｐｏ１７ｓｉｌｉｃｏｎ　　Ｅｍ
ｉｔｔｅｒＳ　ｆｏｒ　　Ｂｉｐｏｌａｒ　　ＶＬＳＩ
″。

ＩＥＥＥ　Ｔｒａｎｓ−Ｅｌｅｃｔｒｏｎ　［１ｅｖｉ
ｃｅｓ、第１ＥＤ−３２巻、第２号、　２４２−２４７
頁、　１９８５年２月）と題する論文において、Ｐ十型
の非活性ベース領域をポリシリコンエミッタと自己整合
させ、かつ製作プロセスの初期の段階で該ベース領域に
よってエミッタ領域を画定させることにより、エミッタ
に対する表面欠陥の影響をより軽減させるようにしたト
ランジスタ構造を開示している。このようなトランジス
タ構造においてはさらに、その上面からポリシリコンを
除去することとなる単結晶シリコン領域は、これを非活
性のデバイス領域としているために、ドライエツチング
に起因する損傷の問題もより軽微なものとなっている。

［発明が解決しようとする問題点］ しかしながら、こうしたカスパートンンらの提案になる
トランジスタにおいては、拡散Ｐ十型およびエミッタ接
合間の間隔が、Ｎ十型ポリシリコンエミッタ領域のエツ
ジ部を熱酸化させることにより画定されるものであるた
め、接合深さの制御がきわめて難しい、さらに、Ｐ十型
ベース領域とＮ十型エミッタ領域との分離がＰ＋Ｎ＋ベ
ース−エミッタ接合の形成を抑えるのには不充分である
ために、当該接合部の降伏電圧やデバイスの低電流特性
が劣化することとなる。

［発明の目的］ かくて本発明の主たる目的は、大幅にセルサイズを縮小
し、しかも従来公知のトランジスタ構造にくらべて性情
の改善されたバイポーラトランジスタ構造およびその製
作方法を提供することにある。

本発明の第２の目的は、エミッタ領域と不活性ベース領
域とを自己整合させるためのすぐれた方法を提供するこ
とにある。

本発明の第３の目的は、拡散コレクタコンタクト領域を
形成するためのすぐれた方法を提供することにある。

［問題点を解決しようとするための手段］このような目
的を達成すべく本発明は、第１の伝導型の半導体基板の
トランジスタ領域にバイポーラトランジスタを形成する
にあたって、まず、前記基板の表面に前記第１の伝導型
とは逆の第２の伝導型の不純物によりＤＵＦコレクタ領
域を形成する０次に前記基板および該ＤＵＦコレクタ領
域上に第２の伝導型のシリコンのエピタキシャル層を成
長させる。ついで前記エピタキシャル層のトランジスタ
領域の周囲に絶縁領域を形成し、活性ベース領域に前記
第１の伝導型の不純物を注入し、絶縁層上にエミッタポ
リシリコン層を形成してパターン化することにより、該
エミッタポリシリコン層の一部が前記活性ベース領域内
部に内在したエミッタ領域中において前記エピタキシャ
ル層と接触するようにした後、このエミッタポリシリコ
ン層中に前記第２の伝導型の不純物の注入を行なう、さ
らに前記エミッタ領域の近傍において前記エミッタポリ
シリコン領域と整合する不活性ベース領域を形成し、ま
た前記トランジスタ領域中にコレクタコンタクト領域を
形成する。つづいて、前記トランジスタ領域に対してア
ニーリングを施すことにより、不純物注入領域を活性化
させて不純物を前記エミッタポリシリコン領域からその
下方のエピタキシャル層中に押し込むようにすることに
より、該エピタキシャル層中に拡散エミッタ領域と、活
性および不活性ベース領域と、コレクタコンタクト領域
とを形成するようにしたことを特徴とするバイポーラト
ランジスタの製作方法を提供するものである。

このようなバイポーラトランジスタの製作方法においで
は、好ましくは、前記エミッタポリシリコンの側壁には
、前記エミッタ領域および前記不活性ベース望域間のス
ペーサとしてはたらく絶縁性充填部を形成するのがよい
、また前記アニーリング処理に先立って、前記不活性ベ
ース領域上にベースポリシリコン層をさらに形成して、
このベースポリシリコン層を前記第１の伝導型の不純物
によりドープするようにしてもよい。

さらに、前記コレクタコンタクト領域はもとより、前記
ベース領域および前記エミッタポリシリコン層上にはシ
リサイド層を形成することにより、オーム接触を良好な
ものとすることにより。

各ポリシリコン層を介してそれぞれ対応するコンタクト
部に至るまでの抵抗を低下させるようにする。

さらに前記絶縁領域は、前記エピタキシャル層を貫通し
て前記基板にいたる深くかつ幅狭のトレンチとしてこれ
を形成することにより、該層が前記トランジスタ領域を
取り囲むようにするのが有効である。

［実施例１ 以下２図面を参照して本発明の詳細な説明する。

第３２図に本発明による方法にもとづいて製作したバイ
ポーラトランジスタの一実施例の断面構造を示す、この
図示のバイポーラトランジスタは、多数のシリコンバー
の各々に形成した多数のトランジスタのうちの１個を構
成するものであり、それらのシリコンバーは１枚のシリ
コンスライスより形成されたものである０本発明の当面
の実施例においては、これら多数のバイポーラトランジ
スタの各々は９図示のように単結晶Ｐ生型シリコン基板
１０に、約３ないし３．５ミクロンの厚みをもって上記
シリコンスライス中に延びるＮ型アンチモン注入Ｄ　Ｕ
　Ｆ　（ｄｉｆｆｕｓｉｏｎ　ｕｎｄｅｒ　ｆｉｌｍ）
　：ルクタ領域１２を形成してなるものである。このＤ
ＵＦコレクタ領域１２上にはＮ型のエピタキシャル層１
４を、厚みが１．０ないし１．４ミクロンに被着する。

さらにポリシリコンを充填したトレンチ２２によって、
前記基板ＩＯおよびエピタキシャル層１４を多数の領域
に分割し、これらの領域にそれぞれバイポーラトランジ
スタを形成する。各トランジスタは高濃度にドープした
浅い活性ベース領域７０を有し、この活性ベース領域は
深さをわずか２，０００ないし４，０００オングストロ
ームとして、同じく高濃度にドープしたＰ十型領域７２
層と面接触している。このＰ十型領域７２はＰ十型ポリ
シリコン層６２と接触しており、該ポリシリコン層８２
の上面にはプラチナシリサイドの薄膜８４を形成して、
これによりオーム接触を良好なものとし、かつベース抵
抗を低下させるようにしている。

前記ベース領域７０内には、リン　（またはヒ素）によ
りドープしたエミッタポリシリコン層５２を不純物源と
して不純物を拡散させた深さ約５００ないし２．０００
オングストロームの浅いエミッタ領域７４を形成する。

前記エピタキシャル層１４中にはさらに深いコレクタコ
ンタクト領域Ｂ８を形成し。

このコンタクト領域が前記ＤＵＦコレクタ領域１２と接
触して、該領域１２が埋込みコレクタ領域としてはたら
くようにする。上記エミッタポリシリコン層５２および
このコレクタコンタクト領域６８の上面にも、プラチナ
シリサイドの薄膜８８．８８をそれぞれ形成することに
より、オーム接触を良好なものとする。さらに金属コン
タクト部１１６．１１８゜１２０は、チタン−タングス
テンの密着性薄膜１０６と、タングステンによる充填部
１０８およびアルミニウム配線部の１１０．１１２．１
１４とからそれぞれなるものである。なお、上記チタン
−タングステンの代りにモリブデンを用いることとして
もよい。

ひるかえって第１図、第２図および第３図において９本
発明によるバイポーラトランジスタの製作方法において
はまず、Ｐ型基板１０にアンチモンの無差別イオン注入
を施すことにより、Ｎ型ＤＵＦコレクタ層１２を形成し
て、そのアニール処理後の厚みが３ないし３．５ミクロ
ン、最終シート抵抗値が１５ないし２０オーム１０とな
るようにする。この場合、アンチモンがシリコン中に拡
散するのには、リンやヒ素など他種のドーナ型不純物よ
りもはるかに時間がかるため、上方のエピタキシャル層
への上方拡散は、それら他種のドーナ型不純物を用いた
場合にくらべて、いちぢるしく軽微である。ついで第３
図に示すように、上記アンチモン注入ＤＵＦコレクタ領
域１２上に、その厚みが１．０ないし１．４　ミクロン
、抵抗率がＯＪないし１．０オームＣ１１となるように
、Ｎ型エピタキシャル層１４を減圧下において被着形成
する。なお、このエピタキシャル層１４の厚みは９通常
のエピタキシャル層の厚みにくらべて２０％はど小さく
、そのためエミッタおよびベース領域はこれを浅く形成
することが必要となる。

ついで二酸化シリコン層１８を、その厚みが約１．０な
いし１．５　ミクロンとなるように被着形成する。この
二酸化シリコン層１８上にフォトレジスト層１６を被着
した後、これをマスク　（図示せず）を介して紫外線に
露光することにより、第４図に示すように多数のトレン
チ領域２０をたがいに相隔てテ開口させる。ついでこれ
らのトレンチ領域２０をエッチ処理することにより、下
方のＤＵＦコレクタ領域１２にまで至り、かつ線幅を約
１．５ないし２．０　ミクロンとする深いトレンチ２２
を形成する。

つづいて当該セルを約ｔ　、ｏｏｏ℃の水蒸気の雰囲気
中に約１５分間さらすことにより、第５図に示すように
上記トレンチ２２の側壁に側壁酸化物膜２４を成長させ
る。ついで該トレンチ２２内にチャンネルストップ形成
用のポロンの注入を、エネルギ出力を約４０ないし６０
　Ｋｅマとし、ドーズ量を約１×１０″ａｔｏｍｓ／　
ｃ　ｍ’として行なうことにより、各トレンチ２２の下
部にＰ十型チャンネルストップ部２６を形成して、トレ
ンチ側壁の酸化物膜２４の周囲に反転層が形成されるの
を防止する。ついで該トレンチ２２の側壁上の酸化物１
１５Ｎ２４および前記エピタキシャル層１４の上面の酸
化物層１８を、第６図に示すようにエッチ除去する。こ
のトレンチ２２の側壁およびエピタキシャル層１４の表
面には、あらためて第２の酸化物膜２８（第７図）を成
長させる。

次に上記トレンチ２２を第７図に示すようにポリシリコ
ンの被着層３０により充填した後、このポリシリコン被
着層３０上に平坦なフォトレジスト層３２を被着形成す
る。ついで適宜のドライエッチ処理を施すことにより、
このフォトレジスト層３２とその下方のポリシリコン被
着層３０が実質的に同等のエッチレートでエッチされる
ようにする。このようにフォトレジスト層３２およびポ
リシリコン被着層３０を前記第２の酸化物膜２８に至る
までエッチすることによって、当該酸化物膜２８の表面
が第８図に示すように平坦なものとなる。なお、上記ト
レンチは第３２図および第３３図に示すように、その断
面はこれを実質的に方形とし、そのコーナ部の角をおと
すようにすることによって、該コーナ部周囲に均一のチ
ャンネル幅を確保するとともに。

ポリシリコンによる充填を行なう際に空隙が生じないよ
うにする。このようなトレンチを絶縁領域として使用す
ることにより９通常の酸化物絶縁法を用いたデバイスに
おける活性デバイス領域中に酸化物が侵入するのが回避
され、また集積密度もいちぢるしく大きくなることとな
る。酸化物絶縁法における現行のデザインルールにおい
ては９個々のトランジスタ間を８ないし１０ミクロンへ
だてて分離することが必要であるが、上述のようにポリ
シリコンを充填したトレンチを用いた場合には、トレン
チ幅としての１．５ないし２．０　ミクロンの幅寸法が
トランジスタ間分離の限界となる。

ついで第９図に示すように、前記第２の酸化膜２８上に
窒化シリコン膜３４を減圧化学蒸着法により形成する。

この窒化シリコン層３４上にはさらにフォトレジスト層
３６を被着してパターン化することにより、絶縁領域３
８を露出させ、この露出絶縁領域３８にエッチ処理を施
すことにより、第１０図に示すように窒化物層３４およ
び酸化物層２８を選択的に除去する。しかる後、上記フ
ォトレジスト層３６を除去して、当該スライス全体を約
９００℃で約２時間にわたって、高圧の酸化雰囲気中に
さらす。

この酸化処理中にシリコンが消費されて、比較的厚い酸
化物絶縁領域４０が第１０図に示すように形成されるこ
ととなる。

ついで第１１図に示すように、上記窒化シリコン層３４
の残存部および前記エピタキシャル層１４上の酸化膜２
８をエッチ除去する。ついでこのエピタキシャル層１４
上に酸化物層４２を厚みが約３，０００ないし５，００
０オングストロームとなるように成長させるか、あるい
は公知の方法により被着形成し。

この酸化物層４２をパターン化してエッチ処理すること
により、ベース領域用開口部４３を第１２図に示すよう
に形成する。つづいて前記エピタキシャル層１４の露出
面上において、上記開口部４３内に厚みを５００ないし
１，２００オングストロームの範囲内とする薄い酸化物
膜４４を成長させた後、この酸化物層４４を介して浅く
ポロン４８（第１３図）の注入を行なう、このポロンの
注入に引き続いて、新たな厚い酸化物層４８を被着形成
し、これに反応性イオンエツチングを施すことにより、
前記開口部４３の周縁に側壁セグメント部５０を残す（
第１４図）、ついでポリシリコン層５２（第１５図）を
被着形成して。

これにリンまたはヒ素のいずれかをドープした後、さら
に新たな酸化物層５４（第１６図）を被着形成する。な
お、上記側壁セグメント部５０は前記開口部４３の側壁
部上の段差が滑かにかつ徐々に移行するようにして、前
記エミッタ７４（第３２図）が前記活性ベース領域７０
内に内在するように形成され得るようにするものである
。ついで上記ポリシリコン層５２および酸化物層５４両
者に対するパターン化およびエッチ処理を行なって、エ
ピタキシャル層１４の表面上に不活性ベース形成部を前
記開口部４３内に開口させ、エミッタポリシリコン層５
２およびその上層としての酸化物層５４を残す（第１７
図）。

ついで、さらに新たな酸化物層５Ｂ（第１８図）を当該
トランジスタ領域上に被着形成し、これに反応性イオン
エツチングを施すことにより、第１９図に示すように側
壁充填部ないしセグメント部５８゜６０を残す。

上述のようにして側壁充填部ないしセグメント部５０．
５８．を形成した後、第２０図に示すように第２のポリ
シリコン層６２を被着形成して、これにポロンのイオン
注入を施し、しかる後、フォトレジスト層６３を被着す
る。このフォトレジスト層８３を第２０図に示すように
パターン化した後、上記ポリシリコン層８２をニー２チ
処理して、第２１図に示すようにベースポリシリコン領
域８２を残す、つづいてさらにフォトレジスト層６５を
被着してパターン化することにより、前記酸化物層５４
．４２の一部の上方に開口部を形成し、しかる後これら
酸化物層５４、４２の一部をエッチ除去して、第２２図
に示すようにエミッタポリシリコン層５２およびコレク
タコンタクト形成用領域８６の両者を露出させる。つい
で同じフォトレジストパターンを用いて、エネルギ出力
を１００ないし１２０　Ｋｅマとじ、かつドーズ量をＩ
　Ｘ　１０”ないし３　ｘ　１０１０１６ａｔａ／　ｃ
　ｒｎ”　（７）範囲として、リンによる深いコレクタ
コンタクト用イオン注入を行なう、ただしこのイオン注
入は９代替物としては、リンの代りにヒ素を用いて行な
ってもよい、ついで前記フォトレジスト層６５を除去し
た後、デバイスに短時間の７ニール処理を施して。

注入不純物を上記エミッタおよび不活性ベースポリシリ
コン層５２．８２から、その下方のエピタキシャル層１
４中に押し込み、他方ではコレクタコンタクト領域中の
リンを活性化させてこれを押し込み、また活性ベース領
域の注入ポロン４６を活性化して拡散させ、さらにはイ
オン注入により生じた損傷を修復する。かくて得られた
構造が第２３図に示すものである。拡散Ｐ生型不活性ベ
ース領域７２は、エピタキシャル層１４のシリコン表面
下約２．０００ないし４，０００オングストロームの深
さにまで延びており、８０ないシ１００オーム／口のシ
ート抵抗値を有する６また。前記活性ベース形成用不純
物４６に由来するＰ型領域７０は、下方に向って上記不
活性ベース領域７２とほぼ等しい深さにまで延びており
、はぼ８００ないし８００の範囲のオーム／口のシート
抵抗値を有する。このように不活性ベース領域７２の不
純物濃度を高レベルとすることにより、ベース抵抗が低
下し、ひいてはゲート遅れやスイッチング時間が短縮さ
れることとなる。なお上記した接合深さおよびシート抵
抗値は、すべてプロセス終了時における最終値である。

ついで第２４図に示すように、当該トランジスタ領域上
にプラチナをスパッタ被着したのち焼結することにより
、被着プラチナがシリコンと接触する領域内にプラチナ
シリサイドが形成されて。

プラチナシリサイド層８４．８８．８８が残されること
となる。これらのプラチナシリサイド層は、ポリシリコ
ン層５２と整合してコレクタコンタクト領域６８上に形
成されたシリサイド層８８と、ベースポリシリコン領域
６２とほぼ整合してポリシリコン層５２上に形成された
シリサイド層８６を含むものであり、この後の工程で被
着形成される金属層のオーム接触を良好なものとすると
ともに、ポリシリコンの各層に沿う抵抗を低減させるの
に与るものである。

かくて得られた第２４図の構造全体にわたって、第２５
図に示すようにリンシリケートガラス（ＰＳＧ）のコン
フォーマルな被着層９ｏを被着形成して、当該構造体の
表面をパッシベートした後、厚い酸化物Ｒ９２およびス
ピン塗覆によるフォトレジスト層９４を形成する。つい
でこれらのフォトレジスト層８４および酸化物層９２の
エッチレートが、はぼ等しくなるような条件としたドラ
イエッチ法を用いて、該フォトレジスト層９４および酸
化物層９２とをエッチバックすることにより、第２８図
に示すように該酸化物層９２の表面を平坦化する。

しかして、さらに新たなフォトレジスト層１０７を第２
７図に示すように被着した後これをパターン化して、ベ
ースポリシリコン層６２．エミッタポリシリコン層５２
．およびコレクタコンタクト領域６８上にコンタクト開
口部ｔｏｏ、　１０２．１０４をそれぞれ開口させる。

つづいて前記フォトレジスト層１０７ノ下層の酸化物層
３２および前記ＰＳＧ層９０に対してエッチ処理を施す
ことにより、上記開口部１００゜１０２、１０４を完成
させる。このためのエッチ法としては９選択性のきわめ
て高いエッチ法を用いて酸化物よりもシリサイドに対す
るエッチレートがはるかに低いものとすることにより、
前記開口部１００、１０２よりも深いコレクタコンタク
ト開口部１０４が前者、すなわち開口部１００．１０２
と同時にエッチ形成され得るようにする。かくて前記フ
ォトレジスト層１０７を除去して第２８図に示す構造を
残した後、得られたスライスに対して密着性の高いチタ
ン−タングステンをスパッタ被着してほぼコンフォーマ
ルなチタン−タングステン被膜ｉｏｓ　（第２９図）を
残す、ついで前記密着性の高いチタン−タングステン層
１０６にタングステンの厚い層１０８（第３０図）を化
学蒸着法により被着形成して前記開口部１００．１０２
．１０４をそれぞれ充填する。

ついで、さらに新たなフォトレジスト層（図示せず）を
回転塗覆法により上記タングステン居１０８上に被着し
て、フォトレジスト剤に対するタングステンの選択性が
ｌ：ｌであるエッチ剤によりエッチパックすることによ
り、第３１図に示すように、下層の酸化物層８０上方に
おいて薄くかつ比較的平坦なタングステン層１０８のみ
を残す、この残存タングステン層１０８上にアルミ層を
被着形成した後、これをパターン化して前記酸化物層９
０にいたるまでエッチ処理することにより、第３２図に
示すように配線部１１０．１１２．１１４を残す。

第３３図は当該スライスのトランジスタ領域の上面図で
あり、同図に示すように、これらのアルミニウム配線部
１１０．１１２．１１４は、下層のベースポリシリコン
領域６２およびエミッタポリシリコン領域５２とともに
、該スライスの表面に沿って延在している。さらに同図
には、前記拡散不活性ベース領域７２．エミッタ領域７
４．活性ベース領域７０゜およびコレクタコンタクト領
域８８が見えており。

また前記トレンチ構造はその外壁および内壁のいずれに
おいても相隣る辺に対してそれぞれ４５°の角度をもっ
て傾斜するようにこれを形成することにより、前述のよ
うに各コーナ部における幅を均等なものとするとともに
、トレンチを充填するのに用いているポリシリコンに空
隙が生じないようにしている。

［発明の効果］ 以上述べたように９本発明による自己整合型バイポーラ
トランジスタにおいては、バイポーラトランジスタの製
作にあたって、エミッタポリシリコン層５２を用いて拡
散不活性ベース領域７２およびコレクタコンタクト領域
８８の両者を整合させるようにし、更にこの拡散不活性
ベース領域７２を酸化物による側壁セグメント部５８に
より拡散エミッタ領域？４から分離し、さらに該不活性
ベース領域７２およびエミッタ領域７４をドープするの
にはこれを、あらかじめドープした上層のポリシリコン
層５２、８２からの拡散によるものとしたため、その結
果書られる構造は、金属配線部間のピッチを小さくする
ことが可能となり、これを主たる理由として当該構造の
寸法を縮小することが可能となるという効果が得られる
。

また、前記不活性ベース領域７２およびコレクタコンタ
クト領域６８がエミッタポリシリコン層５２の相対する
側壁に対して自己整合しており、さらにエミッタ領域７
４は側壁充填部５０（第３２図）が自己整合で形成され
ることにより、活性ベース領域７０内部に内在するよう
に形成され、また不活性ベース領域７２は、このエミッ
タ領域７４から側壁セグメント部５８により相隔てられ
ることとなって、かくして好ましからぬＰ＋Ｎ＋接合を
形成することなく９両者間の間隔をきわめて狭いものと
することが可能となるという効果が得られる。また前記
コレクタコンタクト領域８８とエミッタポリシリコン層
５２との間の間隔も、当該コレクタコンタクト領域を画
定する自己整合法により、これをきわめて狭いものとす
ることができるという効果も得られる。

さらに本発明においては、浅いＰＮ接合を用いたことに
より、コレクターベース容量を顕著に増大させることな
く薄いエピタキシャル層を用いることができるという効
果が得られる。すなわち、記載の実施例の場合において
は、厚みを約１．０ないし１．４　ミクロンとする薄い
エピタキシャル層を被着形成することにより、活性ベー
ス領域下部における電荷の蓄積はちとよ゛す、コレクタ
抵抗を低減させることが可能となる。また、短期間のア
ニール処理に引き続いてコレクタ形成用イオンを深く注
入することにより、従来のようにリン−オキシクロライ
ド　（オキシ塩化物）拡散を用いた場合にくらべて、コ
レクタ抵抗を大きく低減させる手法が使用可能となり、
しかも従来よりも拡散プロファイル（垂直濃度分布）を
良好に制御することができるという効果も得られる。

他方、Ｐ型基板１０に注入して前記ＤＵＦコレクタ層１
２を形成する際に用いる不純物としてのアンチモンは、
他種の不純物、たとえばリン等にくらべてシリコン中に
おける拡散速度が格段に遅く、これを用いることにより
、埋込みコレクタないしＤＵＦコレクタ領域１４の上方
拡散量が制限されることとなって、そのために前記エピ
タキシャル層１２をより薄く形成することが可能となる
という効果も得られる。さらにまた、深くかつ幅狭のト
レンチを用いることにより２通常の酸化物絶縁法を用い
た場合にくらべて、集積密度をひと桁近くも実質的に大
きくすることができるという効果も得られる。

さらに、高能率にポリシリコンを拡散させたエミッタ領
域７４を用いることとしたため、活性ベース領域のドー
ピングレベルを高めることが回旋となるという効果も得
られる。また、このように活性ベース領域を高濃度にド
ープしうるということは、すなわちベース抵抗を低減さ
せ、ひいてはゲート遅れやスイッチング時間を短縮させ
うるということにほかならない、さらにまた、ベースに
は浅くポロンを注入するのみで、あとはポリシリコン層
８２．５２から不活性ベース領域７２およびエミッタ領
域７４への不純物拡散にゆだねることとしたので、これ
らの両領域に直接イオンを注入した場合に生ずる損傷を
回避することができるという効果も得られる。

以上の説明に関連してさらに以下の項を開示する。

（１）第１の伝導型の半導体基板のトランジスタ領域に
バイポーラトランジスタを形成するにあたって。

前記基板上に第２の伝導型の埋込みＤＵＦコレクタ領域
および該コレクタ領域を覆う同じく第２の伝導型のエピ
タキシャル層を形成し。

前記トランジスタ領域の周囲に絶縁領域を形成し。

前記エピタキシャル層上の活性ベース領域に前記第１の
伝導型の不純物を注入し。

蒸着および前記第２の伝導型の不純物の注入、ならびに
パターン化によりエミッタポリシリコン層を形成して、
その際、該エミッタポリシリコン層の一部が前記活性ベ
ース領域内部に形成したエミッタ領域中において前記エ
ピタキシャル層と接触するようにし。

前記エミッタポリシリコン領域と整合しかつ前記活性ベ
ース領域中に内在するように形成した不活性ベース領域
を形成し。

前記トランジスタ領域中にコレクタコンタクト領域を形
成し。

前記トランジスタ領域に対してアニーリングを施すこと
により、不純物領域を活性化させて不純物を前記エミッ
タポリシリコン領域からその下方のエピタキシャル層中
に押し込むことにより。

該エピタキシャル層中に拡散エミッタ領域と、活性およ
び不活性ベース領域と、コレクタコンタクト領域とを形
成するようにしたことを特徴とするバイポーラトランジ
スタの製作方法。

（２）前記エミッタポリシリコンの側壁には、前記エミ
ッタ領域および前記不活性ベース領域間のスペーサとし
てはたらく側壁充填部を形成するようにしてなる前記第
１項に記載のバイポーラトランジスタの製作方法。

（３）前記アニーリング処理に先立って、前記不活性ベ
ース領域上にベースポリシリコン層をさらに形成してこ
のベースポリシリコン層を前記第１の伝導型の不純物に
よりドープするようにしてなる前記第２項に記載のバイ
ポーラトランジスタの製作方法。

（４）前記ベース領域および前記エミッタポリシリコン
層上にシリサイド層をさらに形成するようにしてなる前
記第３項に記載のバイポーラトランジスタの製作方法。

（５）前記シリサイド層は、前記ポリシリコン層の蒸着
およびパターン化後に該ポリシリコン層の露山上面の実
質的に全面にわたってこれを形成するようにしてなる前
記第４項に記載のバイポーラトランジスタの製作方法。

（６）前記コレクタコンタクト領域は、これが前記エミ
ッタポリシリコン層の前記活性ベース領域から遠い方の
端縁部とするように該コンタクト領域を形成するように
してなる前記第１項に記載のバイポーラトランジスタの
製作方法。

（７）前記絶縁領域は前記エピタキシャル層を貫通して
前記基板にいたるトレンチとしてこれを形成してなる前
記第１項に記載のバイポーラトランジスタの製作方法。

（８）前記第１の伝導型はこれをＰ型とし、また前記第
２の伝導型はこれをＮ型としてなる前記第５項に記載の
バイポーラトランジスタの製作方法。

（９）前記ＤＵＦコレクタ望域に注入する不純物はこれ
をヒ素とし、また前記コレクタコンタクト領域に注入す
る不純物はこれをリンとしてなる前記第１項に記載のバ
イポーラトランジスタの製作方法。

（１０）　　前記トレンチの幅はこれが実質的に均一と
なるようにしてなる前記第７項に記載のバイポーラトラ
ンジスタの製作方法。

（１１）　　前記トランジスタ領域上には絶縁層を被着
形成して、この絶縁層に前記エミー２タ領域、ベース領
域、コレクタ領域に達する複数の開口部を開口させ、こ
れらの開口部内にタングステンの充填部を形成するよう
にしてなる前記第１項に記載のバイポーラトランジスタ
の製作方法。

（１２）前記エピタキシャル層上には絶縁層を被着形成
して、この絶縁層にベース開口部およびコレクタコンタ
クト部開口部を開口させ、前記エミッタポリシリコン層
およびベースポリシリコン層を形成するに先立って、該
ベース開口部に側壁セグメント部ヲ形成することにより
、該ベース開口部への段差部を円滑にするようにしてな
る前記第１項に記載のバイポーラトランジスタの製作方
法。

（１３）第１の伝導型の半導体基板のトランジスタ領域
にバイポーラトランジスタを形成するにあたつて。

前記基板の表面に前記第１の伝導型とは逆の第２の伝導
型の不純物によるＤＵＦコレクタ領域を形成し。

前記基板および前記ＤＵＦコレクタ領域上に前記第２の
伝導型のエピタキシャル層を成長させ。

前記エピタキシャル層および前記基板のトランジスタ領
域の周囲に絶縁領域を形成し。

前記トランジスタ領域上に第１の絶縁領域を形成し。

この絶縁領域から前記エピタキシャル層にいたる活性ベ
ース開口部を形成し。

該ベース開口部中に前記第１の伝導型の活性ベース不純
物を注入し。

前記絶縁層上にエミッタポリシリコン層を被着形成して
、このポリシリコンエミツタ層に前記第２の伝導型の不
純物を注入した後、該ポリシリコンエミツタ層をパター
ン化することにより、その一部が前記ベース開口部内に
残るようにし。

前記エミッタポリシリコン層をの側壁表面上に絶縁スペ
ーサとしてはたらく側壁充填部を形成してエミｙり拡散
領域を不活性ベース拡散領域間から相隔てるようにし。

前記第１の絶縁層および前記ベース開口部の残損露出部
上にベースポリシリコン層を被着形成して、このベース
エミツタ層に前記第１の伝導型の不純物を注入した後、
該ペースエミツタ層をパターン化し。

前記ベース開口部とは遠い側の前記エミッタポリシリコ
ン層の側壁下方において、前記第１の絶縁層をエッチす
ることにより、前記エピタキシャル層に至るコレクタコ
ンタクト開口部を該第１の絶縁層中に形成し。

該コレクタコンタクト開口部中に前記第２の伝導型の不
純物を注入し。

前記トランジスタ領域を加熱してに対して不純物注入に
よる損傷をアニーリングにより修復するとともに、不純
物を前記エミッタおよびべ−スポリシリコン層からエミ
ッタおよび不活性ベース領域中に押し込み、さらに前記
コレクタおよび活性ベース領域中の不純物を活性化させ
るようにしたことを特徴とするバイポーラトランジスタ
の製作方法。

（１０前記第１の伝導型はこれをＰ型とし、また前記第
２の伝導型はこれをＮ型としてなる前記第１３項に記載
のバイポーラトランジスタの製作方法。

（１５）　　さらに前記エミッタおよびベースポリシリ
コン領域およに前記コレクタコンタクト領域上にはシリ
サイド層を形成するようにしてなる前記第１３項に記載
のバイポーラトランジスタの製作方法。

（１６）前記コレクタコンタクト領域はこれを前記エミ
ッタポリシリコン領域と整合させるようにしてなる前記
第１３項に記載のバイポーラトランジスタの製作方法。

（１７）前記シリサイド層は、前記エミッタおよびベー
スポリシリコン領域および前記コレクタコンタクト領域
の実質的に全面にわたって同時にこれを形成するように
してなる前記第１５項に記載のバイポーラトランジスタ
の製作方法。

（１８）前記絶縁領域は前記エピタキシャル層を貫通し
て前記基板にいたるトレンチとしてこれを形成してなる
前記第１６項に記載のバイポーラトランジスタの製作方
法。

（１９）前記エピタキシャル層上に絶縁層を形成して該
絶縁層にベースおよびコレクタコンタクト領域開口部を
開口させ、ベース開口部の側壁上に側壁スペーサ充填部
を形成することにより、活性ベース拡散領域中に内在し
て形成されるべきエミッタ拡散領域を隔離させるように
してなる前記第１３項に記載のバイポーラトランジスタ
の製作方法。

（２０）第１の伝導型の半導体基板のトランジスタ領域
において。

前記基板上に設けた第２の伝導型の埋込みＤＵＦコレク
タ領域および該コレクタ領域を覆う同じく第２の伝導型
のエピタキシャル層と。

前記トランジスタ領域の周囲に設けた絶縁領域と。

前記エピタキシャル層中に設けた前記第１の伝導型の活
性ベース領域と。

この活性ベース領域内部に形成した前記第２の伝導型の
エミッタ領域およびこのエミッタ領域を覆いかつこれと
接触するエピタキシャル層ポリシリコン層と。

前記エミッタ領域に隣接しかつ前記エミッタポリシリコ
ン層と整合するように形成した不活性ベース領域と。

前記エピタキシャル層を貫通して前記ＤＵＦコレクタ領
域に至る前記第２の伝導型のコレクタコンタクト領域と
からなることを特徴とするバイポーラトランジスタ。

（２１）前記エミッタポリシリコン層の側壁には。

絶縁スペーサとしてはたらく側壁充填部をさらに有する
ようにしてなる前記第２０項に記載のバイポーラトラン
ジスタ。

（２２）前記不活性ベース領域と接触しかつ前記スペー
サとしてはたらく側壁充填部に邑接するベースポリシリ
コン層をさらに有するようにしてなる前記第２１項に記
載のバイポーラトランジスタ。

（２３）前記ＤＵＦコレクタ領域に注入する不純物はこ
れをヒ素とし、さらに前記第１の伝導型はこれをＰ型と
しまた前記第２の伝導型はこれをＮ型としてなる前記第
２１項に記載のバイポーラトランジスタ。

（２４）前記エミッタおよびベースポリシリコン層およ
び前記コレクタコンタクト領域上にシリサイド層をさら
に有するようにしてなる前記第２１項に記載のバイポー
ラトランジスタ。

（２５）前記絶縁領域は前記エピタキシャル層を貫通し
て前記基板にいたるトレンチとしてこれを形成してなる
前記第２０項に記載のバイポーラトランジスタ。

（２８）前記エピタキシャル層上に形成しベースコンタ
クト開口部を有する絶縁層と、この絶縁層の側壁上に形
成した側壁充填部と、前記ベース開口部内に形成したポ
リシリコン層とをさらに有し。

このポリシリコン層はこれを該ポリシリコン層下方のエ
ミッタ領域のためのエミッタ不純物源として用い、前記
側壁充填部はこれを前記絶縁マスクの端縁部から前記エ
ニー２タボ９９９３フ層を相隔てるのに用いることによ
って、前記側壁充填部の隔離効果のために、前記エミッ
タポリシリコン層から前記活性ベース領域内へのエミッ
タ拡散が該活性ベース領域内部内に偏在して行なわれる
ようにしてなる前記第２０項に記載のバイポーラトラン
ジスタ。

（２７）前記エミッタポリシリコン層の側壁上に絶縁物
による不活性ベーススペーサ充填部をさらに有するよう
にしてなる前記第２６項に記載のバイポーラトランジス
タ。

（２８）前記エミッタポリシリコン層に引き続いて、該
層から前記不活性ペーススペーサ充填部により隔離され
るようにして形成した導電性の不活性ベースコンタクト
部をさらに有するようにしてなる前記第２７項に記載の
バイポーラトランジスタ。

（２８）前記ＤＵＦコレクタ領域に注入する不純物はこ
れをヒ素とし、さらに前記第１の伝導型はこれをＰ型と
しまた前記第２の伝導型はこれをＮ型としてなる前記第
２８項に記載のバイポーラトランジスタ。

（３０）前記絶縁領域は前記エピタキシャル層を貫通し
て前記基板にいたるトレンチとしてこれを形成してなる
前記第２６項に記載のバイポーラトランジスタ。

以上本発明の実施例につき記載してきたが。

本発明によるバイポーラトランジスタおよびその製作方
法は、記載の実施例に対して適宜追加ないし変更を行な
って実施してもよいことはいうまでもない。

【図面の簡単な説明】

第１図ないし第３２図はいずれも半導体チップの一部を
極端に拡大して示すもので９本発明による方法を用いた
バイポーラトランジスタの製作プロセスを個々の工程順
に示す概略断面図、第３３図は同じく半導体チップの一
部を極端に拡大して示すもので９本発明による方法を用
いて製作したバイポーラトランジスタの物理的レイアウ
トを示す概略平面図である。 １０、、、、、、、Ｐ＋型基板 １２、、、、、、、ＤＵＦ領域 １４、、、、、、、Ｎ型エピタキシャル層２２、、、、
、、、トレンチ ４２、、、、、、、酸化物層 ５０、、、、、、、側壁セグメント ５２、、、、、、、エミッタポリシリコン層５８．６０
．、、、、側壁充填部 ８２、．０．、、、ベースポリシリコン領域８８．００
．、、、コレクタコンタクト領域７０、、、、、、、活
性ベース領域 ７２、、、、、、、不活性ベース領域 ７４−、、、、、、エミッタ領域 ８４、８８．８８．　、　、プラチナシリサイド膜９０
、、、、、、、ＰＳＧ層 ８２、、、、、、、酸化物層 １０Ｂ、、、、、、、チタン−タングステン被覆層 ｔＯＳ、、、、、、、タングステン充填部１１０、１１
２．１１４．　、アルミニウム配線部１１８、１１８．
１２０．　、金属コンタクト部出願人　　　テキサスイ
ンスツルメンツインコーポレイテッド 図面の浄吉（内容に変更なし） 手続補正書（方式） 昭和６２年１０月１９日 特許庁長官　小　川　邦　夫　殿　　　　　　　　　　
（−Ｖ２１８９件の表示 昭和６２年　特許願　第１７８１６３号２　発明の名称 自己整合バイポーラトランジスタおよびその製作方法３
　補正をする者 事件との関係　特許出願人 住　所　アメリカ合衆国テキサス州、ダラス　ノースセ
ントラル　エクスプレスウェイ　１３５００４代理人〒
１５０ 住　所　東京都渋谷区道玄坂１丁目２０番２号（昭和６
２年９月２２日発送）

Claims (2)

【特許請求の範囲】
1. （１）第１の伝導型の半導体基板のトランジスタ領域に
   バイポーラトランジスタを形成するにあたって、 前記基板上に第２の伝導型の埋込みＤＵＦコレクタ領域
   および該コレクタ領域を覆う同じく第２の伝導型のエピ
   タキシャル層を形成し、 前記トランジスタ領域の周囲に絶縁領域を形成し、 前記エピタキシャル層上の活性ベース領域に前記第１の
   伝導型の不純物を注入し、 蒸着および前記第２の伝導型の不純物の注入、ならびに
   パターン化によりエミッタポリシリコン層を形成して、
   その際、該エミッタポリシリコン層の一部が前記活性ベ
   ース領域内部に形成したエミッタ領域中において前記エ
   ピタキシャル層と接触するようにし、 前記エミッタポリシリコン領域と整合しかつ前記活性ベ
   ース領域中に内在するように形成した不活性ベース領域
   を形成し、 前記トランジスタ領域中にコレクタコンタクト領域を形
   成し、 前記トランジスタ領域に対してアニーリングを施すこと
   により、不純物領域を活性化させて不純物を前記エミッ
   タポリシリコン領域からその下方のエピタキシャル層中
   に押し込むことにより、該エピタキシャル層中に拡散エ
   ミッタ領域と、活性および不活性ベース領域と、コレク
   タコンタクト領域とを形成するようにしたことを特徴と
   するバイポーラトランジスタの製作方法。
2. （２）第１の伝導型の半導体基板のトランジスタ領域に
   おいて、 前記基板上に設けた第２の伝導型の埋込みＤＵＦコレク
   タ領域および該コレクタ領域を覆う同じく第２の伝導型
   のエピタキシャル層と、前記トランジスタ領域の周囲に
   設けた絶縁領域と、 前記エピタキシャル層中に設けた前記第１の伝導型の活
   性ベース領域と、 この活性ベース領域中に内在する前記第２の伝導型のエ
   ミッタ領域およびこのエミッタ領域を覆いかつこれと接
   触するエピタキシャル層ポリシリコン層と、 前記エミッタ領域に相接しかつ前記エミッタポリシリコ
   ン層と整合するように形成した不活性ベース領域と、 前記エピタキシャル層を貫通して前記ＤＵＦコレクタ領
   域に至る前記第２の伝導型のコレクタコンタクト領域と
   からなることを特徴とするバイポーラトランジスタ。