KR880002271A - Vlsi 자기-정합식 바이폴라 트랜지스터 - Google Patents
Vlsi 자기-정합식 바이폴라 트랜지스터 Download PDFInfo
- Publication number
- KR880002271A KR880002271A KR1019870007649A KR870007649A KR880002271A KR 880002271 A KR880002271 A KR 880002271A KR 1019870007649 A KR1019870007649 A KR 1019870007649A KR 870007649 A KR870007649 A KR 870007649A KR 880002271 A KR880002271 A KR 880002271A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- base
- emitter
- layer
- polysilicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 32
- 229920005591 polysilicon Polymers 0.000 claims 32
- 239000012535 impurity Substances 0.000 claims 16
- 238000000034 method Methods 0.000 claims 16
- 239000000758 substrate Substances 0.000 claims 13
- 239000012212 insulator Substances 0.000 claims 12
- 238000002955 isolation Methods 0.000 claims 7
- 238000000151 deposition Methods 0.000 claims 6
- 238000009792 diffusion process Methods 0.000 claims 6
- 125000006850 spacer group Chemical group 0.000 claims 6
- 229910021332 silicide Inorganic materials 0.000 claims 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 5
- 238000000059 patterning Methods 0.000 claims 4
- 238000000137 annealing Methods 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052787 antimony Inorganic materials 0.000 claims 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- 239000007943 implant Substances 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 230000003213 activating effect Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도와 제32도는 본 발명의 양호한 실시예에 따라 제조된 바이폴라 트랜지스터 셀의 제조시의 여러 스테이지를 도시한 반도체 칩의 일부분의 정면에서의 확대 단면도.
제33도는 본 발명에 따라 제조된 1개의 바이폴라 트랜지스터의 물리적 배치상태를 도시한 반도체 칩의 일부분의 확대 평면도.
Claims (30)
- 제1도전형 반도체 기판의 트랜지스터 영역상에 바이폴라 트랜지스터를 제조하는 방법에 있어서, 기판상에 매입 DUF콜렉터 및 위에 놓여 있는 제 2도전형 에피택셜 층을 형성하는 수단, 트랜지스터 영역 주위에 분리영역을 형성하는 수단, 제1도전형 불순물로 에피텍셜 층 상의 진성 베이스 영역을 주입시키는 수단, 용착시키고 제 2도전형 불순물로 주입시키며 일부분이 진성 베이스 영역내에 내포된 에미터 영역내의 에피텍셜 층에 접촉하도록 에미터 폴리실리콘 층을 패터닝하는 수단, 에미터 폴리실리콘과 정합되고 진성베이스 영역내에 내포된 외인성 베이스 영역을 형성하는 수단, 트랜지스터 영역내에 콜렉터 접촉 영역을 형성하는 수단, 및 불순물 영역을 활성화시키고 불순물을 에미터 폴리실리콘으로 부터 에피택셜층 내로 몰아 보내며 에피택셜 층내에 확산 에미터, 진성 및 외인선 베이스 및 콜렉터 접촉 영역을 형성하도록 트랜지스터 영역을 어닐링하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 에미터와 외인성 베이스 영역 사이의 스페이서로서 작용하도록 에미터 폴리 실리콘의 측벽 상에 절연 플러그를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 베이스 폴리실리콘 층이 어닐링 수단전에 외인성 베이스 영역 상에 형성되어 제1도전형 불순물로 도우프되는 것을 특징으로 하는 방법.
- 제3항에 있어서, 베이스 및 에미터 폴리실리콘 층 상에 규화물을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제4항에 있어서, 규화물이 용착 및 패터닝후에 폴리실리콘 층의 전체 노출 상부 표면상에 형성되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 콜렉터 접촉 영역이 진성 베이스 영역으로 떨어진 에미터 폴리실리콘 층의 연부에 정합되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 분리 영역이 에피택셜 영역을 통해 기판으로 하향 연장되는 트렌치인 것을 특징으로 하는 방법.
- 제5항에 있어서, 제1도전형이 P-형이고 제도전형이 N-형인것을 특징으로 하는 방법.
- 제1항에서 있어서, DUF 콜렉터내의 불순물이 안티몬이고, 콜렉터 접촉 영역내의 불순물이 인인 것을 특징으로 하는 방법.
- 제7항에 있어서, 트렌치의 폭이 거의 균일한 것을 특징으로 하는 방법.
- 제1항에 있어서, 트랜지스터 영역 상에 절연층을 용착시키고, 접촉 개구들을 에미터,베이스 및 콜렉터로 개방시키며, 접촉 개구내에 텅스텐 플러그를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 에피택셜 층상에 절연층을 용착시키고, 베이스 개구 및 콜렉터 접촉 영역 개구를 개방시키며, 에미터 폴리실리콘 및 베이스 폴리실리콘 층의 용착 전에 베이스 개구내로의 스텝을 원활히 하도록 베이스 개구 상에 측벽 세그먼트를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제1도전형 반도체 기판상에 바이폴라 트렌지스터를 제조하는 방법에 있어서, 제1도전형과 반대인 제2도전형의 불순물을 갖고 있는 기판 표면상에 DUF콜렉터를 형성하는 수단, 기판 및 DUF콜렉터 상에 제2도전형의 실리콘의 에피택셜층을 성장시키는 수단, 에피택셜 층 및 기판의 트랜지스터 영역 주위에 분리 영역을 형성하는 수단, 트랜지스터 영역상에 제1절연물층을 형성하는 수단, 에피택셜 층까지 제1절연물내의 진성베이스 개구를 형성하는 수단, 베이스 개구내에 제1도전형의 진성 베이스 불순물을 주입시키는 수단, 절연물 층 및 베이스 개구 상에 에미터 폴리실리콘 층을 용착시키고 이것내에 제2도전형 불순물을 주입시키며 일부분이 베이스내에 남도록 에미터 폴리실리콘 층을 패터닝하는 수단, 에미터 확산 영역을 외인성 베이스 확산 영역으로 간격을 두고 배치시키기 위해 폴리실리콘 층의 측벽 표면상에 절연물 개구의 잔여 노출 부분상에 베이스 폴리실리콘 층을 용착시키고 이것 내에 제1도전형 불순물을 이식시키며 베이스 폴리실리콘 층을 패터닝하는 수단, 베이스 개구로부터 떨어진 에미터 폴리실리콘 층의 측벽 밑에 있는 에피택셜 층까지 제1절연물 내의 콜렉터 접촉 개구를 에칭하는 수단, 콜렉터 접촉 개구내에 제2도전형 불순물을 주입시키는 수단, 주입제 손상을 어닐링하고 불순물을 에미터 및 베이스 폴리 실리콘 층으로부터 에미터 및 외인성 베이스 영역내로 몰아보내며 콜렉터 및 진성 베이스 주입제를 활성시키도록 트랜지스터 영역을 가열하는 수단, 및 트랜지스터 영역상에 절연물 캡을 용착시키고 에미터와 베이스 폴리실리콘 층 및 콜렉터 접촉영역과의 접촉부를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제13항에 있어서, 제1도전형 불순물이 P-형이고, 제2도전형이 N-형인 것을 특징으로 하는 방법.
- 제13항에 있어서, 에미터와 베이스 폴리실리콘 및 콜렉터 접촉 영역 상에 규화물을 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제13항에 있어서, 콜렉터 접촉 영역이 에미터 폴리실리콘 층과 정합되는 것을 특징으로 하는 방법.
- 제15항에 있어서, 규화물이 에미터와 베이스 폴리실리콘 및 콜렉터 접촉 영역의 전체 노출영역상에 동시에 형성되는 것을 특징으로 하는 방법.
- 제16항에 있어서, 분리영역이 에피택셜층을 통해 기판내로 하향 연장되는 트렌치인 것을 특징으로 하는 방법.
- 제13항에 있어서, 에피텍셜 층상에 절연물층을 형성하고, 이것내에 베이스와 콜렉터 접촉 영역 개구를 개방시키며, 진성 베이스 확산 내에 내포되도록 에미터 확산을 간격을 두고 배치시키기 위해 베이스 개구의 측벽상에 측벽 스페이서 플러그를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제1도전형 반도체 기판의 트랜지스터 영역상에 형성된 바이폴라 트랜스지스터에 있어서, 제2도전형인 기판상의 매입 DUF콜렉터와 위에 놓여있는 에피택셜 층, 트랜지스터 영역주위의 분리 영역, 제1도전형 에피택셜층 내의 진성 베이스 영역, 진성 베이스 영역내에 내포된 제2도전성 에미터 영역및 이와 접촉 관계에 있는 위에 놓여있는 에미터 폴리실리콘층, 에미터 폴리실리콘 층과 정합관계로 형성된 에미터 영역에 인접한 외인성 베이스 영역, 및 에피택셜 층을 통해 제2도전형 DUF콜렉터로 연장되는 콜렉터 접촉 영역으로 구성되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제20항에 있어서, 에미터 폴리실리콘 층의 측벽 상의 절연물 스페이서 플러그를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제21항에 있어서, 스페이서 플러그와 맞댐 관계로 외인성 베이스 영역에 접촉되는 베이스 폴리실리콘층을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제21항에 있어서, DUF콜렉터 불순물이 안티몸이고, 제1도전형이 P-형이며, 제2도전형이 N-형인것을 특징으로 하는 바이폴라 트랜지스터.
- 제21항에 있어서, 에미터와 베이스 폴리실리콘 층 및 콜렉터 접촉 영역상에 형성된 규화물층을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제20항에 있어서, 분리 영역이 에피택셜 층을 통해 기판내로 하향연장되는 트랜치인 것을 특징으로 하는 바이폴라 트랜지스터.
- 제20항에 있어서, 베이스 접촉 개구를 갖고 있는 에피택셜 층 상의 절연층, 절연물 층의 측벽상의 측벽 절연물 플러그 및 폴리실리콘 밑의 에미터 영역용 에미터 도우펀트 층으로서 사용하기 위해 베이스 내에 형성된 에미터 폴리실리콘층을 포함하고, 플러그 에미터 폴리실리콘으로부터 진성베이스 영역내로의 에미터 확산이 측벽 플러그의 스페이싱 효과로 인해 진성 베이스 영역내에 내포되어 되도록 절연물 마스크의 연부로부터 에미터 폴리 실리콘 층을 간격을 두고 배치시키기 위해 사용되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제26항에 있어서, 에미터 폴리실리콘 층의 측벽상의 절연물 외인성 베이스 스페이서 플러그를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제27항에 있어서, 에미터 폴리실리콘 층에 후속 형성되고 외인성 베이스 스페이서 플러그에 의해 에미터 폴리실리콘 층으로부터 간격을 두고 배치된 도전성 외인성 베이스 접촉부를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제26항에 있어서, DUF콜렉터 불순물이 안티몬이고, 제1도전형이 P-형이며, 제2도전형이 N-형인것을 특징으로 하는 바이폴라 트랜지스터.
- 제26항에 있어서, 분리 영역이 에피택셜층을 통해 기판내로 하향연장되는 트렌치인 것을 특징으로 하는 바이폴라 트랜지스터.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US88599586A | 1986-07-16 | 1986-07-16 | |
| US885995 | 1986-07-16 | ||
| US885,995 | 1986-07-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880002271A true KR880002271A (ko) | 1988-04-30 |
| KR950014276B1 KR950014276B1 (ko) | 1995-11-24 |
Family
ID=25388151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870007649A KR950014276B1 (ko) | 1986-07-16 | 1987-07-15 | Vlsi 자기 정합식 바이폴라 트랜지스터 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0253538B1 (ko) |
| JP (1) | JPS6380567A (ko) |
| KR (1) | KR950014276B1 (ko) |
| DE (1) | DE3784974T2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170001405A (ko) | 2015-06-26 | 2017-01-04 | 신비 | 팔 다리 복합 운동이 가능한 놀이터 적용 안전 유희 구조물 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68928787T2 (de) * | 1988-04-11 | 1998-12-24 | Synergy Semiconductor Corp | Verfahren zur Herstellung eines Bipolartransistors |
| US6004855A (en) * | 1988-04-11 | 1999-12-21 | Synergy Semiconductor Corporation | Process for producing a high performance bipolar structure |
| JP2504553B2 (ja) * | 1989-01-09 | 1996-06-05 | 株式会社東芝 | バイポ―ラトランジスタを有する半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2508704B1 (fr) * | 1981-06-26 | 1985-06-07 | Thomson Csf | Procede de fabrication de transistors bipolaires integres de tres petites dimensions |
| EP0166923A3 (en) * | 1984-06-29 | 1987-09-30 | International Business Machines Corporation | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region |
| CA1252227A (en) * | 1984-07-09 | 1989-04-04 | Fairchild Camera And Instrument Corporation | Self-aligned silicide base contact for bipolar transistor |
| EP0170250B1 (en) * | 1984-07-31 | 1990-10-24 | Kabushiki Kaisha Toshiba | Bipolar transistor and method for producing the bipolar transistor |
-
1987
- 1987-07-01 EP EP87305812A patent/EP0253538B1/en not_active Expired - Lifetime
- 1987-07-01 DE DE8787305812T patent/DE3784974T2/de not_active Expired - Lifetime
- 1987-07-15 KR KR1019870007649A patent/KR950014276B1/ko not_active IP Right Cessation
- 1987-07-16 JP JP62178163A patent/JPS6380567A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170001405A (ko) | 2015-06-26 | 2017-01-04 | 신비 | 팔 다리 복합 운동이 가능한 놀이터 적용 안전 유희 구조물 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0253538B1 (en) | 1993-03-24 |
| DE3784974D1 (de) | 1993-04-29 |
| KR950014276B1 (ko) | 1995-11-24 |
| EP0253538A3 (en) | 1990-01-17 |
| DE3784974T2 (de) | 1993-08-26 |
| EP0253538A2 (en) | 1988-01-20 |
| JPS6380567A (ja) | 1988-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657242B1 (en) | Trench-isolated bipolar devices | |
| KR100200059B1 (ko) | 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법 | |
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| KR0133540B1 (ko) | 섈로우 npn 에미터 및 mosfet 소오스/드레인을 형성하기 위한 bicmos 방법 | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US6699765B1 (en) | Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer | |
| CN101263600B (zh) | 半导体元件的制造方法、以及由此方法形成的半导体元件 | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| KR880002271A (ko) | Vlsi 자기-정합식 바이폴라 트랜지스터 | |
| JP2001135719A (ja) | 半導体装置の素子分離構造 | |
| GB1420676A (en) | Semiconductor devices | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| US6740562B2 (en) | Manufacturing method of a semiconductor device having a polysilicon electrode | |
| EP0376722B1 (en) | Process for forming bipolar sinker structure | |
| JPH1174283A (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| US6818492B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5188971A (en) | Process for making a self-aligned bipolar sinker structure | |
| JPH06318600A (ja) | 半導体デバイス | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| KR100246653B1 (ko) | Cmos 구조의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041011 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |