JP2504553B2 - バイポ―ラトランジスタを有する半導体装置の製造方法 - Google Patents
バイポ―ラトランジスタを有する半導体装置の製造方法Info
- Publication number
- JP2504553B2 JP2504553B2 JP1002460A JP246089A JP2504553B2 JP 2504553 B2 JP2504553 B2 JP 2504553B2 JP 1002460 A JP1002460 A JP 1002460A JP 246089 A JP246089 A JP 246089A JP 2504553 B2 JP2504553 B2 JP 2504553B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- opening
- type impurity
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title description 26
- 239000012535 impurity Substances 0.000 claims description 39
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、バイポーラトランジスタを有する半導体装
置の製造方法に関する。
置の製造方法に関する。
（従来の技術） 第9A図及び第9B図は、従来の半導体装置、例えばBi−
CMOSの一部分としてのNPN型バイポーラトランジスタ（B
i−Tr）の平面図及び断面図である。このBi−Trは、次
のようにして製造される。即ち、Ｐ型Si基板１上にN+型
埋め込み層２を形成し、Ｎ型Ｔのコレクタ領域３を成長
させる。このコレクタ領域３のベース形成予定領域にＰ
型不純物（Ｂ又はBF2等）をイオン注入する。この後レ
ジストマスクを用いて、前記ベース形成予定領域のうち
エミッタ形成予定領域のみにＮ型不純物（例えばAs）を
イオン注入する。この後、熱処理することにより、Ｎ型
のコレクタ領域３中にＰ型ベース領域４が形成され、そ
のＰ型ベース領域２中にＮ型エミッタ領域５が形成さ
れ、Bi−Trが得られる。
CMOSの一部分としてのNPN型バイポーラトランジスタ（B
i−Tr）の平面図及び断面図である。このBi−Trは、次
のようにして製造される。即ち、Ｐ型Si基板１上にN+型
埋め込み層２を形成し、Ｎ型Ｔのコレクタ領域３を成長
させる。このコレクタ領域３のベース形成予定領域にＰ
型不純物（Ｂ又はBF2等）をイオン注入する。この後レ
ジストマスクを用いて、前記ベース形成予定領域のうち
エミッタ形成予定領域のみにＮ型不純物（例えばAs）を
イオン注入する。この後、熱処理することにより、Ｎ型
のコレクタ領域３中にＰ型ベース領域４が形成され、そ
のＰ型ベース領域２中にＮ型エミッタ領域５が形成さ
れ、Bi−Trが得られる。
（発明が解決しようとする課題） 半導体装置におけるBi−Trのエミッタ領域５とベース
領域４との接合部分に、逆バイアスがかかることがあ
る。この逆バイアスがかかることにより、エミッタ・ベ
ース間接合耐圧が低下し且つ電流増幅率hFEが低下し
て、デバイス特性が著しく悪化するという難点がある。
領域４との接合部分に、逆バイアスがかかることがあ
る。この逆バイアスがかかることにより、エミッタ・ベ
ース間接合耐圧が低下し且つ電流増幅率hFEが低下し
て、デバイス特性が著しく悪化するという難点がある。
本発明は、上記に鑑みてなされたもので、その目的
は、エミッタ領域とベース領域との接合部分に逆バイア
スがかかっても、デバイスの特性が低下することのない
半導体装置の製造方法を提供することにある。
は、エミッタ領域とベース領域との接合部分に逆バイア
スがかかっても、デバイスの特性が低下することのない
半導体装置の製造方法を提供することにある。
（課題を解決するための手段） 本発明の製造方法は、第１導電型不純物のコレクタ領
域の表面に第２導電型不純物のベース領域を形成し、そ
のベース領域の表面に第１導電型不純物による高濃度領
域部と低濃度領域部の２つの部分から構成されるエミッ
タ領域を形成することによりバイポーラトランジスタを
構成するバイポーラトランジスタを有する半導体装置の
製造方法において、前記ベース領域の表面に第１の開孔
を有する第１の覆膜を形成し、その第１の開孔から前記
ベース領域に前記エミッタ領域における前記低濃度領域
部を形成するための第１導電型不純物をイオン注入によ
り低濃度状態に導入し、前記ベース領域の表面における
前記第１の開孔があった位置とほぼ同じ位置に、前記第
１の開孔よりも小さく、且つ位置的にかつてあった前記
第１の開孔内に含まれる、第２の開孔を有する第２の覆
膜を形成し、少なくとも前記第２の開孔内の前記ベース
領域表面に予め第１導電型不純物を含む拡散用の膜を堆
積し、この後に、熱処理を施すことにより、前記低濃度
状態に導入した前記第１導電型不純物を拡散させると共
に、前記拡散用の膜から前記第２の開孔を介して前記エ
ミッタ領域における前記高濃度領域部を形成するための
第１導電型不純物を前記ベース領域に高濃度状態に拡散
させて、前記ベース領域の表面部分に、エミッタ領域を
前記高濃度領域部と低濃度領域部の２つの領域によって
構成し、前記高濃度領域部はブロック状に構成され、前
記低濃度領域部は、前記高濃度領域部と前記ベース領域
部との界面を囲繞した状態で前記ベース領域の表面に形
成されるようにするものとして構成される。
域の表面に第２導電型不純物のベース領域を形成し、そ
のベース領域の表面に第１導電型不純物による高濃度領
域部と低濃度領域部の２つの部分から構成されるエミッ
タ領域を形成することによりバイポーラトランジスタを
構成するバイポーラトランジスタを有する半導体装置の
製造方法において、前記ベース領域の表面に第１の開孔
を有する第１の覆膜を形成し、その第１の開孔から前記
ベース領域に前記エミッタ領域における前記低濃度領域
部を形成するための第１導電型不純物をイオン注入によ
り低濃度状態に導入し、前記ベース領域の表面における
前記第１の開孔があった位置とほぼ同じ位置に、前記第
１の開孔よりも小さく、且つ位置的にかつてあった前記
第１の開孔内に含まれる、第２の開孔を有する第２の覆
膜を形成し、少なくとも前記第２の開孔内の前記ベース
領域表面に予め第１導電型不純物を含む拡散用の膜を堆
積し、この後に、熱処理を施すことにより、前記低濃度
状態に導入した前記第１導電型不純物を拡散させると共
に、前記拡散用の膜から前記第２の開孔を介して前記エ
ミッタ領域における前記高濃度領域部を形成するための
第１導電型不純物を前記ベース領域に高濃度状態に拡散
させて、前記ベース領域の表面部分に、エミッタ領域を
前記高濃度領域部と低濃度領域部の２つの領域によって
構成し、前記高濃度領域部はブロック状に構成され、前
記低濃度領域部は、前記高濃度領域部と前記ベース領域
部との界面を囲繞した状態で前記ベース領域の表面に形
成されるようにするものとして構成される。
（作 用） 本発明の製造方法によれば、バイポーラトランジスタ
として、エミッタ領域が高濃度領域と低濃度領域の２つ
の領域によって構成され、低濃度領域が高濃度領域とベ
ース領域との界面を囲繞した形のものが、即ち前記作用
のバイポーラトランジスタを有する半導体装置が得られ
る。
として、エミッタ領域が高濃度領域と低濃度領域の２つ
の領域によって構成され、低濃度領域が高濃度領域とベ
ース領域との界面を囲繞した形のものが、即ち前記作用
のバイポーラトランジスタを有する半導体装置が得られ
る。
（実施例） 第1A図及び第1B図は本発明で作ろうとする半導体装置
のNPN型Bi−Trの平面図及び断面図である。このBi−Tr
は、Ｐ型半導体基板１の表面にN+埋め込み層２を介して
Ｎ型コレクタ領域３が形成され、そのコレクタ領域３の
表面にＰ型のベース領域４が形成され、そのベース領域
４の表面にＮ型のエミッタ領域５が形成されている。こ
のエミッタ領域５は２つの部分から構成され、１つは横
断面積が小さく、深さの深い高濃度領域（N+）5aであ
り。もう１つは、横断面積が大きく、深さの浅い低濃度
領域（N-）5bである。
のNPN型Bi−Trの平面図及び断面図である。このBi−Tr
は、Ｐ型半導体基板１の表面にN+埋め込み層２を介して
Ｎ型コレクタ領域３が形成され、そのコレクタ領域３の
表面にＰ型のベース領域４が形成され、そのベース領域
４の表面にＮ型のエミッタ領域５が形成されている。こ
のエミッタ領域５は２つの部分から構成され、１つは横
断面積が小さく、深さの深い高濃度領域（N+）5aであ
り。もう１つは、横断面積が大きく、深さの浅い低濃度
領域（N-）5bである。
このような構成のBi−Trにおいては、高濃度Ｎ型不純
物で形成されるいわゆる従来のエミッタ領域（5a）のエ
ッジ部分に、低濃度のＮ型不純物拡散領域（5b）を形成
することにより、エッジ部分の電界が緩和され、逆バイ
アスがベース・エミッタ間にかかる場合においても、接
合の耐圧が向上し、信頼性の高いデバイスが得られる。
物で形成されるいわゆる従来のエミッタ領域（5a）のエ
ッジ部分に、低濃度のＮ型不純物拡散領域（5b）を形成
することにより、エッジ部分の電界が緩和され、逆バイ
アスがベース・エミッタ間にかかる場合においても、接
合の耐圧が向上し、信頼性の高いデバイスが得られる。
次に、上記第1A図及び第1B図に示される半導体装置の
製造方法として、本発明の製造方法に関連する方法をい
くつか説明する。
製造方法として、本発明の製造方法に関連する方法をい
くつか説明する。
即ち、第２図に示すように、Ｐ型Si基板１（例えば２
Ω・cm）中に例えばSbを100keV、１×1015cm-2でイオン
注入し、1100℃、60分の熱工程を経ることによりN+型埋
め込み層２を形成する。その後、Si基板１の表面をSiH2
Cl2を含む雰囲気中でエピタキシャル成長させて、Ｎ型
のコレクタ領域３を形成する。次いで、LOCOS法で素子
分離領域7,7を形成する。この後、塩酸によりあるいは
アルゴン希釈酸化法により、数十〜数百Å程度のシリコ
ン酸化膜８を形成する。この後、ベース形成予定領域に
Ｐ型不純物（例えばボロン）６を25keV、５×1013cm-2
の条件でイオン注入する。
Ω・cm）中に例えばSbを100keV、１×1015cm-2でイオン
注入し、1100℃、60分の熱工程を経ることによりN+型埋
め込み層２を形成する。その後、Si基板１の表面をSiH2
Cl2を含む雰囲気中でエピタキシャル成長させて、Ｎ型
のコレクタ領域３を形成する。次いで、LOCOS法で素子
分離領域7,7を形成する。この後、塩酸によりあるいは
アルゴン希釈酸化法により、数十〜数百Å程度のシリコ
ン酸化膜８を形成する。この後、ベース形成予定領域に
Ｐ型不純物（例えばボロン）６を25keV、５×1013cm-2
の条件でイオン注入する。
次に、第３−１図〜第３−４図の工程が施される。こ
れらの図は、第２図の基板の表面部分のみを示すもので
ある。第３−１図からわかるように、酸化膜８上にCVD
法によりシリコン酸化膜９を、例えば1000Åの厚さに密
着堆積する。次に、シリコン酸化膜９上にレジスト（図
示せず）を密着させて塗布する。このレジストのうちの
エミッタ形成予定領域の上方部分を除去して開孔を設け
る。このレジストをマスクとしてCDE（ケミカルドライ
エッチング）によりシリコン酸化膜9,8に開孔9a,8aを設
ける。次いで、レジストを剥離する。この第３−１図の
状態とした後、シリコン酸化膜9,8をマスクとして、開
孔9a,8aにＮ型不純物（例えば、As）11を40keV、５×10
15cm-2の条件で高濃度にイオン注入する。
れらの図は、第２図の基板の表面部分のみを示すもので
ある。第３−１図からわかるように、酸化膜８上にCVD
法によりシリコン酸化膜９を、例えば1000Åの厚さに密
着堆積する。次に、シリコン酸化膜９上にレジスト（図
示せず）を密着させて塗布する。このレジストのうちの
エミッタ形成予定領域の上方部分を除去して開孔を設け
る。このレジストをマスクとしてCDE（ケミカルドライ
エッチング）によりシリコン酸化膜9,8に開孔9a,8aを設
ける。次いで、レジストを剥離する。この第３−１図の
状態とした後、シリコン酸化膜9,8をマスクとして、開
孔9a,8aにＮ型不純物（例えば、As）11を40keV、５×10
15cm-2の条件で高濃度にイオン注入する。
次に、第３−２図からわかるように、ウェットエッチ
ング法により、シリコン酸化膜9,8の開孔9a,8aを例えば
1000Åだけさらに拡大して新たにより大きな開孔9b,8b
とする。
ング法により、シリコン酸化膜9,8の開孔9a,8aを例えば
1000Åだけさらに拡大して新たにより大きな開孔9b,8b
とする。
次に、第３−３図からわかるように、Ｎ型不純物（例
えばＰ）12を40KeV、３×1013cm-2の条件で低濃度にイ
オン注入する。
えばＰ）12を40KeV、３×1013cm-2の条件で低濃度にイ
オン注入する。
その後、第３−４図からわかるように、熱拡散工程、
例えば900℃でN2アニール60分の工程を経ることによ
り、Ｐ型Ａのベース領域４中に、Ｎ型の高濃度領域5aと
Ｎ型の低濃度領域5bとを有するエミッタ領域５が形成さ
れる。
例えば900℃でN2アニール60分の工程を経ることによ
り、Ｐ型Ａのベース領域４中に、Ｎ型の高濃度領域5aと
Ｎ型の低濃度領域5bとを有するエミッタ領域５が形成さ
れる。
以後、汎用の半導体装置におけると同様に、配線工程
及びパシベーション工程を経て半導体装置が得られる。
及びパシベーション工程を経て半導体装置が得られる。
第1A図、第1B図の半導体装置は、上記した方法のほか
に例えば以下のような各種の方法によっても製造され
る。
に例えば以下のような各種の方法によっても製造され
る。
即ち、先ず、第１の変形例について説明する。第２図
に示す工程を経た後、第４−１図からわかるように、酸
化膜８の上面に、レジスト膜21を密着状態に塗布する。
このレジスト膜21のうちのエミッタ形成予定領域の上方
部分を除去して開孔21aを設ける。次に、Ｎ型不純物
（例えば、As）11を、40keV、５×1015cm-2の条件で高
濃度にイオン注入する。
に示す工程を経た後、第４−１図からわかるように、酸
化膜８の上面に、レジスト膜21を密着状態に塗布する。
このレジスト膜21のうちのエミッタ形成予定領域の上方
部分を除去して開孔21aを設ける。次に、Ｎ型不純物
（例えば、As）11を、40keV、５×1015cm-2の条件で高
濃度にイオン注入する。
次に、第４−２図からわかるように、レジスト膜21を
ウェットエッチング法によりエッチングして、開孔21a
を1000Åだけさらに拡げて新たにより大きな開孔21bと
する。
ウェットエッチング法によりエッチングして、開孔21a
を1000Åだけさらに拡げて新たにより大きな開孔21bと
する。
次に、第４−３図からわかるように、Ｎ型不純物（例
えば、Ｐ）12を、40KeV、３×1013cm-2の条件で低濃度
にイオン注入する。
えば、Ｐ）12を、40KeV、３×1013cm-2の条件で低濃度
にイオン注入する。
次に、第４−４図からわかるように、レジスト膜21を
全面剥離し、第３−４図のときの熱工程と同様の熱工程
を経て、Ｐ型のベース領域４にＮ型のエミッタ領域５
が、高濃度領域5aと低濃度領域5bとを有するものとして
形成される。
全面剥離し、第３−４図のときの熱工程と同様の熱工程
を経て、Ｐ型のベース領域４にＮ型のエミッタ領域５
が、高濃度領域5aと低濃度領域5bとを有するものとして
形成される。
この後は、配線工程及びパシベーション工程を経て半
導体装置が得られる。
導体装置が得られる。
次に、第２の変形例について説明する。
第２図の工程及び第４−１図の工程後、レジスト膜21
を全面剥離する。
を全面剥離する。
次に、第５図からわかるように、酸化膜８上にレジス
ト膜24を塗布する。このレジスト膜24に、第４−２図の
開孔21bとほぼ同じ大きさの大きな開孔24aを設ける。次
に、Ｎ型不純物（例えばＰ）12を40keV、３×1013cm-2
の条件で低濃度にイオン注入する。
ト膜24を塗布する。このレジスト膜24に、第４−２図の
開孔21bとほぼ同じ大きさの大きな開孔24aを設ける。次
に、Ｎ型不純物（例えばＰ）12を40keV、３×1013cm-2
の条件で低濃度にイオン注入する。
この後は、第４−４図の場合と同様の工程、配線工程
及びパシベーション工程によって半導体装置が得られ
る。
及びパシベーション工程によって半導体装置が得られ
る。
次に、第３の変形例について説明する。
第２図の工程後、第６−１図からわかるように、酸化
膜8,9に大きな開孔8b,9bを設け、この開孔8b,9bにＮ型
不純物12を低濃度に導入する。この後、第６−２図から
わかるように、酸化膜8,9に密着して多結晶シリコン酸
化膜27を例えば1000Åの厚さに堆積する。
膜8,9に大きな開孔8b,9bを設け、この開孔8b,9bにＮ型
不純物12を低濃度に導入する。この後、第６−２図から
わかるように、酸化膜8,9に密着して多結晶シリコン酸
化膜27を例えば1000Åの厚さに堆積する。
次に、第６−３図からわかるように、異方性エッチン
グにより開孔8b,9b内にのみ多結晶シリコン酸化膜27aを
残存させて、開孔27bを作る。
グにより開孔8b,9b内にのみ多結晶シリコン酸化膜27aを
残存させて、開孔27bを作る。
次に、第６−４図からわかるように、この開孔27b内
に残存する酸化膜27aをマスクとしてＮ型不純物（例え
ば、Ｐ）11を40keV、３×1013cm-2の条件で高濃度にイ
オン注入する。
に残存する酸化膜27aをマスクとしてＮ型不純物（例え
ば、Ｐ）11を40keV、３×1013cm-2の条件で高濃度にイ
オン注入する。
次に、第６−５図からわかるように、ドライエッチン
グ法により残存する多結晶シリコン膜27aを除去する。
グ法により残存する多結晶シリコン膜27aを除去する。
以下は、第３−４図に示すのと同様の工程、即ち、熱
工程、配線工程及びパシベーション工程を行う。
工程、配線工程及びパシベーション工程を行う。
次に、第４の変形例について説明する。
第２図の工程後、第７−１図からわかるように、酸化
膜８に密着してレジスト膜29を塗布する。レジスト膜29
のうちのエミッタ形成予定領域の上法のみの除去して大
きな開孔29aを設ける。次に、この開孔29aにＮ型不純物
（例えば、Ｐ）12を40keV、３×1013cm-2の条件で低濃
度にイオン注入する。
膜８に密着してレジスト膜29を塗布する。レジスト膜29
のうちのエミッタ形成予定領域の上法のみの除去して大
きな開孔29aを設ける。次に、この開孔29aにＮ型不純物
（例えば、Ｐ）12を40keV、３×1013cm-2の条件で低濃
度にイオン注入する。
次に、第７−２図からわかるように、レジスト膜29を
全面剥離した後、再びレジスト膜30を塗布する。このレ
ジスト膜30のうちの、高濃度領域形成予定領域の上方部
分を除去して小さな開孔30aを設ける。次に、Ｎ型不純
物（例えば、As）11を40keV、５×1015cm-2の条件で高
濃度にイオン注入する。
全面剥離した後、再びレジスト膜30を塗布する。このレ
ジスト膜30のうちの、高濃度領域形成予定領域の上方部
分を除去して小さな開孔30aを設ける。次に、Ｎ型不純
物（例えば、As）11を40keV、５×1015cm-2の条件で高
濃度にイオン注入する。
次に、第７−３図からわかるように、レジスト膜30を
全面剥離後、熱工程、配線工程及びパシベーション工程
を施す。
全面剥離後、熱工程、配線工程及びパシベーション工程
を施す。
次に、以上の関連方法との関連において本発明の製造
方法について説明する。
方法について説明する。
第２図に示すように酸化膜を形成後、第８−１図から
わかるように、酸化膜８に密着してCVD法によりシリコ
ン酸化膜32を例えば1000Åだけ堆積する。この酸化膜32
上に密着してレジスト（図示せず）を塗布する。このレ
ジストのうちのエミッタ形成予定領域の上方のみを除去
して開孔を設ける。
わかるように、酸化膜８に密着してCVD法によりシリコ
ン酸化膜32を例えば1000Åだけ堆積する。この酸化膜32
上に密着してレジスト（図示せず）を塗布する。このレ
ジストのうちのエミッタ形成予定領域の上方のみを除去
して開孔を設ける。
次に、この開孔をマスクとしてCDEによりシリコン酸
化膜32,8に大きな開孔32a,8aを設ける。次に、この開孔
32a,8a内にＮ型不純物（例えば、Ｐ）12を40keV、３×1
013cm-2の条件で低濃度にイオン注入する。
化膜32,8に大きな開孔32a,8aを設ける。次に、この開孔
32a,8a内にＮ型不純物（例えば、Ｐ）12を40keV、３×1
013cm-2の条件で低濃度にイオン注入する。
次に、第８−２図からわかるように、酸化膜32,8をウ
ェットエッチング法にて除去した後、再度CVD法により
別の酸化膜34を例えば3000Åだけ堆積する。次に、酸化
膜34上に第２のレジスタ膜35を塗布、露光して、開孔35
aを形成する。
ェットエッチング法にて除去した後、再度CVD法により
別の酸化膜34を例えば3000Åだけ堆積する。次に、酸化
膜34上に第２のレジスタ膜35を塗布、露光して、開孔35
aを形成する。
次に、第８−３図からわかるように、CDE法により酸
化膜34に開孔34aを設ける。その後に、レジスト35を全
面剥離する。
化膜34に開孔34aを設ける。その後に、レジスト35を全
面剥離する。
次に、第８−４図からわかるように、シリコン酸化膜
34に密着して、Ｎ型不純物（例えば、Ｐ）を含む多結晶
シリコン膜35を、LPCVD法により例えば2000Åだけ堆積
する。
34に密着して、Ｎ型不純物（例えば、Ｐ）を含む多結晶
シリコン膜35を、LPCVD法により例えば2000Åだけ堆積
する。
次に、第８−５図からわかるように、熱処理工程、配
線工程置及びパシベーション工程を施す。上記熱工程に
おいては、多結晶シリコン膜35中のＮ型不純物が拡散
（固相拡散）して高濃度領域5aが形成される。
線工程置及びパシベーション工程を施す。上記熱工程に
おいては、多結晶シリコン膜35中のＮ型不純物が拡散
（固相拡散）して高濃度領域5aが形成される。
Ｎ型不純物をイオン注入する際のマスクとしては、上
記したシリコン酸化膜及びレジスト膜のほかに窒化膜を
用いることができる。
記したシリコン酸化膜及びレジスト膜のほかに窒化膜を
用いることができる。
Ｎ型不純物として、上記したP,AsのほかにSbを用いる
ことができる。
ことができる。
以上の説明においては、トランジスタとしてNPNのも
のについて説明したが、PNPのものを作る場合において
も、導電型を逆にするだけで、上記と同様にしてBi−Tr
が得られる。
のについて説明したが、PNPのものを作る場合において
も、導電型を逆にするだけで、上記と同様にしてBi−Tr
が得られる。
本発明によれば、バイポーラトランジスタのエミッタ
領域とベース領域との関に逆バイアスがかかっても、素
子特性の低下するのを防止することのできる半導体装置
を得るに当り、バイポーラトランジスタにおけるエミッ
タ領域を、ブロック状の高濃度領域と、その周囲上方部
分を囲うほぼ環状の低濃度領域とにより構成するに当
り、先ず低濃度領域を形成するための不純物導入を、イ
オン注入により行い、高濃度領域を形成するための不純
物導入を、ベース表面上に堆積させた、不純物を含む拡
散用の膜からの固相拡散によって行わせるようにしたの
で、イオン注入は行うことは行うが、その行われるイオ
ン注入は低濃度領域を作るための比較的弱いイオン注入
であり、高濃度領域を作るための強力なイオン注入では
ないことから、イオン注入によるダメージの発生は実質
上抑えられ且つ、イオンがシリコン格子間をすり抜ける
ことによるチャネリングの発生も実質上抑えられ、よっ
て特性の劣化を防ぐことができ、さらに、低濃度領域を
形成するためにイオン打ち込み後に熱処理が必要である
が、その熱処理は、高濃度領域を作るために固相拡散さ
せるための熱処理で兼用させることができ、工程数の減
少を図ることができ、さらに、高濃度領域は固相拡散に
より形成するようにしたので、濃度勾配を急崚なものと
して拡散形状をプロフィールの明確なものとすることが
でき、特性を良好なものに保つことができる。
領域とベース領域との関に逆バイアスがかかっても、素
子特性の低下するのを防止することのできる半導体装置
を得るに当り、バイポーラトランジスタにおけるエミッ
タ領域を、ブロック状の高濃度領域と、その周囲上方部
分を囲うほぼ環状の低濃度領域とにより構成するに当
り、先ず低濃度領域を形成するための不純物導入を、イ
オン注入により行い、高濃度領域を形成するための不純
物導入を、ベース表面上に堆積させた、不純物を含む拡
散用の膜からの固相拡散によって行わせるようにしたの
で、イオン注入は行うことは行うが、その行われるイオ
ン注入は低濃度領域を作るための比較的弱いイオン注入
であり、高濃度領域を作るための強力なイオン注入では
ないことから、イオン注入によるダメージの発生は実質
上抑えられ且つ、イオンがシリコン格子間をすり抜ける
ことによるチャネリングの発生も実質上抑えられ、よっ
て特性の劣化を防ぐことができ、さらに、低濃度領域を
形成するためにイオン打ち込み後に熱処理が必要である
が、その熱処理は、高濃度領域を作るために固相拡散さ
せるための熱処理で兼用させることができ、工程数の減
少を図ることができ、さらに、高濃度領域は固相拡散に
より形成するようにしたので、濃度勾配を急崚なものと
して拡散形状をプロフィールの明確なものとすることが
でき、特性を良好なものに保つことができる。
さらに、本発明では、第２の開孔から拡散させる不純
物を拡散用の膜に予め含ませるようにしてその膜を形成
するようにしたので、膜を埋積した後にイオン注入によ
り含ませる場合とは異なり、その膜における不純物濃度
を、半導体基板と接する面側から他方の面側まで予め希
望する均一の濃さに容易にコントロールでき、これによ
りひいてはその膜からの拡散により形成する高濃度領域
部を希望する所望のプロファイルのものとして得ること
ができ、よって、この高濃度領域部の上部を低濃度領域
部で囲繞した形のエミッタ領域を確実に得ることができ
る。
物を拡散用の膜に予め含ませるようにしてその膜を形成
するようにしたので、膜を埋積した後にイオン注入によ
り含ませる場合とは異なり、その膜における不純物濃度
を、半導体基板と接する面側から他方の面側まで予め希
望する均一の濃さに容易にコントロールでき、これによ
りひいてはその膜からの拡散により形成する高濃度領域
部を希望する所望のプロファイルのものとして得ること
ができ、よって、この高濃度領域部の上部を低濃度領域
部で囲繞した形のエミッタ領域を確実に得ることができ
る。
第1A図及び第1B図は本発明で製造しよとするバイポーラ
トランジスタの平面図及び断面図、第２図及び第３−１
図〜第３−４図はその製造工程の一例を示す工程断面
図、第４−１図〜第４−４図、第５図、第６−１図〜第
６−５図、第７−１図〜第７−３図は製造工程のそれぞ
れ異なる例を示す工程断面図、第８−１図〜第８−５図
は本発明の製造工程の断面図、第9A図、第9B図は従来例
の平面図及び断面図である。 ３……コレクタ領域、４……ベース領域、５……エミッ
タ領域、5a……高濃度領域、5b……低濃度領域。
トランジスタの平面図及び断面図、第２図及び第３−１
図〜第３−４図はその製造工程の一例を示す工程断面
図、第４−１図〜第４−４図、第５図、第６−１図〜第
６−５図、第７−１図〜第７−３図は製造工程のそれぞ
れ異なる例を示す工程断面図、第８−１図〜第８−５図
は本発明の製造工程の断面図、第9A図、第9B図は従来例
の平面図及び断面図である。 ３……コレクタ領域、４……ベース領域、５……エミッ
タ領域、5a……高濃度領域、5b……低濃度領域。
Claims (1)
- 【請求項１】第１導電型不純物のコレクタ領域の表面に
第２導電型不純物のベース領域を形成し、そのベース領
域の表面に第１導電型不純物による高濃度領域部と低濃
度領域部の２つの部分から構成されるエミッタ領域を形
成することによりバイポーラトランジスタを構成するバ
イポーラトランジスタを有する半導体装置の製造方法に
おいて、 前記ベース領域の表面に第１の開孔を有する第１の覆膜
を形成し、その第１の開孔から前記ベース領域に前記エ
ミッタ領域における前記低濃度領域部を形成するための
第１導電型不純物をイオン注入により低濃度状態に導入
し、 前記ベース領域の表面における前記第１の開孔があった
位置とほぼ同じ位置に、前記第１の開孔よりも小さく、
且つ位置的にかつてあった前記第１の開孔内に含まれ
る、第２の開孔を有する第２の覆膜を形成し、 少なくとも前記第２の開孔内の前記ベース領域表面に予
め第１導電型不純物を含む拡散用の膜を堆積し、 この後に、熱処理を施すことにより、前記低濃度状態に
導入した前記第１導電型不純物を拡散させると共に、前
記拡散用の膜から前記第２の開孔を介して前記エミッタ
領域における前記高濃度領域部を形成するための第１導
電型不純物を前記ベース領域に高濃度状態に拡散させ
て、前記ベース領域の表面部分に、エミッタ領域を前記
高濃度領域部と低濃度領域部の２つの領域によって構成
し、前記高濃度領域部はブロック状に構成され、前記低
濃度領域部は、前記高濃度領域部と前記ベース領域部と
の界面を囲繞した状態で前記ベース領域の表面に形成さ
れるようにすることを特徴とするバイポーラトランジス
タを有する半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002460A JP2504553B2 (ja) | 1989-01-09 | 1989-01-09 | バイポ―ラトランジスタを有する半導体装置の製造方法 |
| EP19900100363 EP0378164B1 (en) | 1989-01-09 | 1990-01-09 | Bipolar transistor and method of manufacturing the same |
| DE1990630205 DE69030205T2 (de) | 1989-01-09 | 1990-01-09 | Bipolarer Transistor und Verfahren zu dessen Herstellung |
| US07/714,986 US5198692A (en) | 1989-01-09 | 1991-06-14 | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002460A JP2504553B2 (ja) | 1989-01-09 | 1989-01-09 | バイポ―ラトランジスタを有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02181933A JPH02181933A (ja) | 1990-07-16 |
| JP2504553B2 true JP2504553B2 (ja) | 1996-06-05 |
Family
ID=11529913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002460A Expired - Fee Related JP2504553B2 (ja) | 1989-01-09 | 1989-01-09 | バイポ―ラトランジスタを有する半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0378164B1 (ja) |
| JP (1) | JP2504553B2 (ja) |
| DE (1) | DE69030205T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2663156A1 (fr) * | 1990-06-11 | 1991-12-13 | Sgs Thomson Microelectronics | Transistor bipolaire supportant des polarisations inverses et procede de fabrication. |
| JP2707161B2 (ja) * | 1991-03-18 | 1998-01-28 | 三菱電機株式会社 | 半導体装置 |
| FR2703831A1 (fr) * | 1993-04-07 | 1994-10-14 | Philips Composants | Dispositif semiconducteur comprenant un transistor latéral. |
| DE19511251A1 (de) * | 1995-03-27 | 1996-10-02 | Siemens Ag | Bipolarer Siliziumtransistor |
| DE102018112378A1 (de) * | 2018-05-23 | 2019-11-28 | Infineon Technologies Ag | Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2911726C2 (de) * | 1978-03-27 | 1985-08-01 | Ncr Corp., Dayton, Ohio | Verfahren zur Herstellung eines Feldeffekttransistors |
| JPS6245065A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | 半導体装置の製造方法 |
| JPS62210667A (ja) * | 1986-03-11 | 1987-09-16 | Fujitsu Ltd | 半導体記憶装置 |
| JPH0834214B2 (ja) * | 1986-05-21 | 1996-03-29 | 株式会社日立製作所 | 半導体装置の製造方法 |
| EP0253538B1 (en) * | 1986-07-16 | 1993-03-24 | Texas Instruments Incorporated | A vlsi self-aligned bipolar transistor |
-
1989
- 1989-01-09 JP JP1002460A patent/JP2504553B2/ja not_active Expired - Fee Related
-
1990
- 1990-01-09 EP EP19900100363 patent/EP0378164B1/en not_active Expired - Lifetime
- 1990-01-09 DE DE1990630205 patent/DE69030205T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0378164B1 (en) | 1997-03-19 |
| DE69030205D1 (de) | 1997-04-24 |
| EP0378164A2 (en) | 1990-07-18 |
| EP0378164A3 (en) | 1990-12-12 |
| DE69030205T2 (de) | 1997-08-07 |
| JPH02181933A (ja) | 1990-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| US4437897A (en) | Fabrication process for a shallow emitter/base transistor using same polycrystalline layer | |
| JPH0666325B2 (ja) | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
| US5198692A (en) | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| AU601575B2 (en) | High performance sidewall emitter transistor | |
| JPH055372B2 (ja) | ||
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| JP2004006821A (ja) | バイポーラ・トランジスタ | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JP2504553B2 (ja) | バイポ―ラトランジスタを有する半導体装置の製造方法 | |
| US6403447B1 (en) | Reduced substrate capacitance high performance SOI process | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| US4874712A (en) | Fabrication method of bipolar transistor | |
| JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6143858B2 (ja) | ||
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| WO1995002898A1 (en) | Process for fabricating semiconductor devices having arsenic emitters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |