JPH0624226B2 - スタック形ｃｍｏｓ装置の製造方法 - Google Patents

スタック形ｃｍｏｓ装置の製造方法

Info

Publication number
JPH0624226B2
JPH0624226B2 JP59123548A JP12354884A JPH0624226B2 JP H0624226 B2 JPH0624226 B2 JP H0624226B2 JP 59123548 A JP59123548 A JP 59123548A JP 12354884 A JP12354884 A JP 12354884A JP H0624226 B2 JPH0624226 B2 JP H0624226B2
Authority
JP
Japan
Prior art keywords
gate
layer
dopant
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59123548A
Other languages
English (en)
Other versions
JPS6016458A (ja
Inventor
サトウインダ−・マルヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6016458A publication Critical patent/JPS6016458A/ja
Publication of JPH0624226B2 publication Critical patent/JPH0624226B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はCMOS集積回路、即ちｎチヤンネルとＰチヤンネ
ル両方の絶縁ゲート電界効果トランジスタを持つ集積回
路に関する。
＜従来技術＞ 実用可能なスタツク型CMOS集積回路即ち、ｎチヤンネル
とＰチヤンネル両方の装置を制御する為に一箇所に設け
た一つのゲートを容量的に接続して使うCMOS集積回路を
提供することが非常に待望されていることは当業者に知
られる通りである。このことは、必須の要件ではない
が、通常Ｎチヤンネル装置は基板内に形成され、Ｐチヤ
ンネル装置は、ポリシリコン層内に形成されることが多
い。
スタツク型CMOSは、非常に高密度の集積回路を実現でき
る可能性があり特に非常に高密度のメモリ回路を提供す
るという点での将来性が高い。しかしながら、既知のス
タツク型CMOS構成の製造方法では基板中の装置とセルフ
アラインするように基板上の装置を形成することができ
なかつた。これは、ゲートをおおうポリシリコン層内の
チヤンネル領域をパターン形成する為に使用されるマス
ク工程とは違う工程でこのチヤンネルのアドレスに使わ
れるゲートのパターン形成の為のマスクが提供されるた
めであつた。同じ工程で作れないということは、ゲート
とチヤンネルとの間で不整合を起こしやすいことを意味
しこれによつて装置の特性を低下させてしまうので微細
な幾何学的寸法を持つ装置を形成することを不可能にし
てしまうことを意味する。
＜発明が解決しようとする問題点＞ 以上の様に従来技術では、基板内の装置のチヤンネル領
域をパターン形成するマスクとゲートをパターン形成す
るマスクとは違うものを使つていたので基板内の装置の
チヤンネル領域はゲートにセルフアラインしていても、
基板上のポリシリコン装置のチヤンネルもゲートにセル
フアラインしたスタツク型CMOS回路はなかつた。故にゲ
ートとチヤンネルとの間が不整合であるため、装置の直
列抵抗が上がり特性を劣下させ結局装置の実効利用を不
可能にしていた。従つて実際に利用可能なCMOS装置は、
基板上の装置とその下の共通ゲートとをセルフアライン
で形成可能な構成で形成されることが必要である。
故に本発明の目的は基板をおおうポリシリコン内に作る
装置のチヤンネル領域が、その下のゲート電極にセルフ
アラインされるスタツク型CMOS集積回路構成を提供する
ことである。
さらに従来技術のスタツク型CMOS装置の他の問題点とし
ては、今まで形成可能であつたポリシリコンチヤンネル
装置の特性が非常に悪いということがあげられる。故に
基板上をおおうポリシリコン層内の装置も、比較的良好
な特性を保持できるようなCMOS装置の工程技術を提供す
ることが要求されている。
故に本発明の目的は、基板上のポリシリコン装置も良好
な装置特性を持つスタツク形CMOS集積回路を提供するこ
とである。
＜問題点を解決する為の手段＞ 上述の目的を達成する本発明のスタック形ＣＭＯＳ装置
は、第１の導電形の基板と、上記基板の表面の中の第２
の導電形の第１及び第２のソース／ドレイン領域であっ
て上記第１及び第２のソース／ドレイン領域の間に第１
のチャンネル領域が画定されている上記第１及び第２の
ソース／ドレイン領域と上記第１のチャンネル領域の上
の上記基板の表面上に形成された第１の絶縁層と、上記
第１のチャンネル領域上の上記第１の絶縁層の上に位置
し、基板に対しほぼ垂直な両側壁部を有するゲートと上
記ゲートの上記両側壁部にそれぞれ隣接して位置し、ド
ーパントを含む絶縁物残部と上記ゲートの上に位置する
第２のゲート絶縁層と、上記第２のゲート絶縁物層と上
記絶縁物残部の表面上に位置し、上記ゲートに隣接した
第２のチャンネル領域及び上記第２のチャンネル領域の
両側の第３及び第４のソース／ドレイン領域を含む薄い
ポリシリコン層とから構成される。
また、本発明のスタック形ＣＭＯＳ装置の製造方法にお
いては、基板に第１及び第２のソース／ドレイン領域を
形成し、上記第１及び第２のソース／ドレイン領域は、
それらの間に第１のチャンネル領域を画定する工程と、
上記第１のチャンネル領域の上方の上記基板上に第１の
ゲート絶縁層を形成１する工程と、上記第１のゲート絶
縁層上にゲートを形成し、上記ゲートは基板に対しほぼ
垂直な両側壁部を持つようにする工程と、ドーパントを
含む材料の層をデポジットし、上記材料の層に異方性エ
ッチングを行って上記ゲートの上記両側壁部に隣接して
上記ドーパントを含む材料を残し側壁部ドーパント材料
残部を作る工程と、上記ゲート上に第２のゲート絶縁層
を形成する工程と、薄いポリシリコン層を全体にデポジ
ットする工程と、上記ゲートをおおうマスクを形成し、
上記マスクは上記ゲートの幅より広い幅を持ち、また上
記薄いポリシリコン層内にドーパントを注入して上記薄
いポリシリコン層内に第３及び第４のソース／ドレイン
領域を形成する工程と、上記ドーパントを含む材料の層
の中のドーパントの一部を上記ドーパントを含む材料か
ら上記薄いポリシリコン層へ拡散させる工程とからな
る。
また、本発明の別のスタック形ＣＭＯＳ装置の製造方法
においては、上述の製造方法の全工程に加えて、薄いポ
リシリコン層の中にパッシベーションスピーシィの導入
を行い、上記薄いポリシリコン層のキャリアの移動度を
向上させる工程をさらに含む。
＜作 用＞ 上記の様な構成では、基板上の薄いポリシリコン層で形
成する装置のチヤンネル領域がゲートの頂面と整合して
いるため、従来装置の抵抗が高すぎる為不充分であつた
装置の特性が直列抵抗が下がることによつて向上され、
有効利用が可能となる。
また、本発明の製造工程では、ゲート壁部に沿つて第２
導電形のドーパントを多量に含む絶縁物を設けこの絶縁
物を拡散源として用いその上に形成する薄いポリシリコ
ン層の上記拡散源絶縁物に隣接する部分のみ第２導電形
不純物を拡散させ、これをポリシリコントランジスタの
延長領域とするので不純物を含まないゲート上に相当す
る部分のみ低濃度の不純物を含む。この部分がポリシリ
コン装置のチヤンネル領域となるのでポリシリコントラ
ンジスタのチヤンネル領域は自動的にゲートの頂面と整
合する。故に特にマスクを使わずにゲートに整合してチ
ヤンネル領域の形成が可能で工程は簡略化する。尚、既
に延長領域がゲートの頂面端部と整合しているのでソー
ス／ドレイン領域の注入におけるアライメントトレラン
スは、充分にとれるようになる。
＜実施例＞ 第１図は、本発明に従つた装置の製造工程の最初の段階
を示す。ここまでの製造工程は、まつたく従来通り行わ
れる。即ち、モート領域のパターン形成を行い、チヤン
ネルストツプ注入を行い、厚いフイールド酸化物を成長
させ窒化物のモート用マスクをとり除きモート表面がは
がされた後でゲート酸化物が成長され、第１のポリシリ
コン層がデポジツトされドーピングされてからパターン
形成されている。
第１のポリシリコン層はエツチングを行い、基板表面に
対しほぼ垂直に切りたつ側壁部を持つゲート１４を作り
だす必要がある。これは、通常いずれにしろ従来技術で
あるポリシリコンプラズマエツチング法によつて行われ
る。本発明の好ましい実施例では、第１のポリシリコン
層には約 500Åの厚さを持ち、シート抵抗が３０Ω／□
の値を示すまでドーピングの行われたPOCl3を用いる。
ソース及びドレイン領域１２の注入が次に行われる。こ
の注入は例えば１×１０16／cm2のヒ素を５０keVのエネ
ルギーによつて打ちこむものである。さらにこの注入領
域には、ドライブインが行われる。次に第１のポリ層１
４及び基板上に、これら全体をおおう酸化物２０が成長
させられる。この全体をおおう酸化物２０は好ましくは
５００から１０００Åの厚さまでゲートを形成する第１
のポリ層１４をおおつて成長させられる。
この酸化物層２０の厚みは、１０００℃のドライ酸素中
に２０分間さらすという条件による酸化物成長工程で作
ることができる。
この時点で、ボロンを多量に含む酸化物がデポジシヨン
又はスピンオンによつて形成される。これには、バイポ
ーラ技術において基礎拡散として従来から使用されてい
るような、適当なボロンケイ化物ガラスが使用される。
幅１ミクロンのＮ＋形ポリシリコンゲートを用いる本発
明の好ましい実施例では、ボロンケイ化物ガラス１６
は、少くとも５０００Åの厚さまでスピンオンによつて
形成される。ゲート１４の存在によつてボロンケイ化物
ガラス１６の厚さが非常に厚くなつている上記ゲート１
４付近にのみボロンケイ化物ガラス１６を残しゲート１
４の壁部にボロンケイ化物ガラスの残部１８を形成する
為にゲート付近以外の部分のボロンケイ化物ガラス層の
厚みに相当する分をとり除くエツチングがこのガラス層
に行われる。ボロンケイ化物ガラスをとり除くエツチン
グ工程は、典型的にゲート層１４の頂面をおおつていた
上記絶縁物層２０もとり除いてしまうので新たな２番目
のゲート酸化物２２がまた成長させられる。この第２の
ゲート酸化物層２２は比較的厚さが薄く例えば３００Å
である。この第２のゲート酸化物層２２はゲート上をお
おうポリシリコン層内に作るＰチヤンネルトランジスタ
の為のゲート酸化物として使われる。それから第１のポ
リシリコン層より薄い第２のポリシリコン層がデポジツ
トされ、これに基板上トランジスタを作る。
本発明の好ましい実施例において、第２のポリシリコン
層の厚さは２０００Å未満で体積当りのドーパント濃度
が少くとも1017／cm3に達するようにドーピングが行わ
れている。実施例では、ポリシリコン層のうち１５００
Åの厚さまでは低温CVDによつてデポジツトされ、Ｐチ
ヤンネル装置の閾値電圧にあわせて調整する為1017〜10
18／cm3の範囲でＰ形にドーピングされている。（しか
しながら、ポリシリコンチヤンネル領域２４のドーピン
グレベルは1019／cm3程度の濃度を持ち、これは明らか
に望ましくない値であるが1017／cm3以下又は1016／cm3
まで下げることができることに注意して欲しい。）ドー
ピングレベルが低すぎると装置の閾値が高くなりすぎて
しまう。チヤンネルのドーピングレベルが高すぎると今
度は２０００Å以上の厚さのポリシリコン層を使うと装
置の開閉特性が悪くなる「ソフトターンオン」が問題と
なる。
次にアニーリング処理工程が行なわれることによつて上
記ゲート１４の側壁部に沿つて残るボロンを大量に含む
ボロンケイ化物ガラス残部１８内から第２のポリシリコ
ン層内へとボロンが拡散してゆきＰ＋ソース／ドレイン
延張領域２０が形成される。本発明の好ましい実施例で
は、非常に高濃度にドーピングされたボロンケイ化物ガ
ラスが上記側壁部付近に残す残部１８に使用され、約９
００℃のアニーリングを１５分間行う。ボロンを大量に
含むゲート壁部付近のボロンケイ化物残部１８は絶縁物
を介しゲートに隣接し形成されているのでアニーリング
によつて残部１８内のボロンを薄いポリシリコン層内に
拡散させると不純物を含まないゲート１４の頂面に相当
する部分以外の残部１８と隣接する部分のみボロンが拡
散されこれがソース／ドレイン拡散領域となる。故に残
るドーピングレベルの低い部分はポリシリコントランジ
スタのチヤンネルとなり自動的にゲート頂面と整合して
形成される。ここで注意してもらいたいのは、ボロンが
典型的にはわずかに基板に対し水平方向に拡散しチヤン
ネル領域２４内に入りこむがこのようなボロンの侵入は
非常にわずかにおさえることができる点である。即ちポ
リシリコン内にボロンが拡散する距離をやや短くし、ソ
ース／ドレイン延長領域２６を形成したい深さまでボロ
ンが注入するようにするアニーリングを行う条件を制御
するだけでよい。
更に、第３図では、ちようど先に形成したボロンケイ化
物ガラス層の厚さに相当する分だけエツチングが行われ
た条件で残るゲート側壁部の当該絶縁物残部１８が図示
されていることに注意してほしい。即ち残部１８の表面
は、ｎ＋ポリゲート１４の表面とまつたく一致している
ものが図示されている。しかし実際は、例えば絶縁物の
厚さを１００％とすると、１１０％又は１２０％といつ
た誤差でオーバーエツチングが行われてしまう方が多
い。この場合残部１８の表面は第１のポリ層であるゲー
ト１４の表面よりわずかに低くなつてしまう。このこと
によつてチヤンネル領域２４はｎ＋ポリゲート１４の側
壁と頂面との辺部をおおつて曲がつてのびることにな
る。これによつてチヤンネル２４の長さがわずかに長く
なると、絶縁物残部１８内のドーパントが基板に対し水
平方向に拡散しチヤンネル領域２４内に入りこむことに
よつておこる、チヤンネル長の短縮という問題を低減す
ることが可能で適度な長さのチヤンネル長を保持するこ
とができる。
次に薄いポリシリコン層をおおつて薄い例えば３００Å
の保護酸化物層２７が好ましくは形成される。これによ
つて第４図に示す構成が完成する。
この時ソース／ドレイン延長領域２６が既に形成されて
いるのでソース／ドレイン領域の残り部分をパターン形
成する為のアライメントトレランスを充分に確保でき
る。即ち、第５図に示す様にＰチヤンネル装置のソース
／ドレイン領域のパターン形成には大きめのマスクを使
うことができる。第１のポリ層であるｎ＋ゲート１４の
幅をａとしこのマスク層とポリゲート１４をパターン形
成する為に使用されたマスク層とのアライメントトレラ
ンスをｂとした場合このマスクは、少くともａ＋２ｂで
表わされる幅を持つ必要がある。第５図に示す通り、こ
の図で示されるボロン注入領域は、必ず先に作つたソー
ス／ドレイン拡張領域まで達するように形成し、故にソ
ース／ドレイン拡張領域２６によつてＰ形チヤンネル領
域２４に接続するＰ＋ソース／ドレイン領域３０を持つ
操作可能なＰチヤンネルトランジスタを薄いポリシリコ
ン層内に形成することができる。
ソース／ドレイン注入は、好ましくは、９０keVのエネ
ルギーで１×1015／cm3の濃度の二フツ化ボロンの打ち
こみを行う。
この注入されたボロンのドライブインが行われた後好ま
しくは水素添加アニーニングを行う。これによつてポリ
シリコントランジスタ内のＰ形チヤンネル領域２４の特
性を非常に向上させる。水素添加アニーリングは、例え
ば圧力１トル、温度が３００℃の水素中でプラズマ放電
をおこしこの中に装置全体を６０分間さらすことによつ
て行なわれる。これによつて水素イオンを拡散しＰチヤ
ンネル領域２４の粒界付近でトラツプのパツシベーシヨ
ン（不動能化）を行う。この水素添加パツシベーシヨン
によつてポリシリコンチヤンネル領域２４内の有効移動
度がかなり向上され故に装置の直列抵抗を下げることが
できる。また、このパツシベーシヨンにより装置の漏出
電流も低減することができる。
この水素添加イニーリング工程の後では、できれば長時
間にわたる高熱処理工程を行うのは避けることが望まし
い。即ち、この後で装置が高温下におかれると、ドレイ
ンの粒界でトラツプされている水素原子の再結合が起こ
り水素分子となつてドレインの外へ拡散してしまう。し
かしながら、あまり長くない期間、徐々に熱を上げてゆ
くようにして高温処理を徐々に行い、急激に熱を上げる
ようにしなければ問題とはならない。例えば１時間、温
度も４５０℃なら問題を起こさない。しかしながら、例
えばCO2レーザーなどによるレーザー照写による加熱工
程を用いるか及び／又は多重層酸化物層に低温で溶ける
材料、例えばボロン リンケイ化物ガラス又はリードド
ープガラスあるいはPlQやポリイミドのような有機材料
等を使つて多重層絶縁物層のリフロー処理を行うことが
望ましい。
本発明の好ましい実施例では、多重層絶縁物層は、OCD
によつて提供され、この層はスピンオンによつて形成さ
れた後で低温でのベーキングを行い有機溶剤がとり除か
れる。
電極をシンタリングする為に高温にさらす時間は短くす
ることが望ましい。本実施例では、１％のケイ素がドー
ピングされたアルミニウムで形成した電極のシンタリン
グを４００℃の水素雰囲気中で１０分間行う。
当然、多重層絶縁物層を形成する前に第２のポリシリコ
ン層のパターン形成を行うが、これをソース／ドレイン
注入を行う前にするか後にするかは問題とならない。好
ましくは、Ｐ形不純物が誤つて基板の不要な箇所に導入
されることがない様に、ソース／ドレイン注入工程は第
２のポリ層のパターン形成を行う前に行う方が望まし
い。
これ以降の処理工程は、上記で説明したように高温処理
を行う時間を制限するという厳格な要求ではないが望ま
しいとされる制約を守るという点を除き、全く同様であ
る。即ち、以後の工程では、当業者に周知の通りの電極
のパターン形成、金属層のデポジシヨン及びパターン形
成、保護用オーバーコート層のデポジシヨン及びパター
ン形成といつた工程を続ける。
＜発明の効果＞ 以上の様な構成のCMOS回路は、共通ゲートを用いる２つ
の装置をスタツク型で形成する為領域利用の効率が向上
する。装置の構成自体が基板上装置のチヤンネルとゲー
トの頂面とが合致するように構成されている為製造工程
が簡略でかつ不整合による誤動作から完全に開放され
る。
以上の様な利点に加え従来技術の基板上装置は、基板上
のポリシリコントランジスタは装置の直列抵抗が高く特
性が劣悪でチヤンネルとゲートの不整合は致命的な問題
であつたが本発明では、チヤンネルとゲートとは必ず整
合しかつ水素添加によるチヤンネル領域のパツシベーシ
ヨンを行うので特性が向上し、信頼しうる装置を提供す
ることができる。
当業者であれば本発明は、根本的に全く新規な構成を提
供するものでありこの構成は、あらゆる種類の集積回路
構成に使用可能である。
装置をおおい薄いポリシリコン層に関するこの他の情報
は、米国特許第５０５，１５６号に開示されておりこれ
もこの中で参考として用いている。
【図面の簡単な説明】
第１図〜第４図は本発明の製造工程の各段階を示す図で
ある。 第５図は、製造工程の最終段階を示し本発明に従うスタ
ツク形CMOS装置の完成図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】基板に第１及び第２のソース／ドレイン領
    域を形成し、上記第１及び第２のソース／ドレイン領域
    は、それらの間に第１のチャンネル領域を画定する工程
    と、 上記第１のチャンネル領域の上方の上記基板上に第１の
    ゲート絶縁層を形成する工程と、 上記第１のゲート絶縁層上にゲートを形成し、上記ゲー
    トは基板に対しほぼ垂直な両側壁部を持つようにする工
    程と、 ドーパントを含む材料の層をデポジットし、上記材料の
    層に異方性エッチングを行って上記ゲートの上記両側壁
    部に隣接して上記ドーパントを含む材料を残し側壁部ド
    ーパント材料残部を作る工程と、 上記ゲート上に第２のゲート絶縁層を形成する工程と、 薄いポリシリコン層を全体にデポジットする工程と、 上記ゲートをおおうマスクを形成し、上記マスクは上記
    ゲートの幅より広い幅を持ち、また上記薄いポリシリコ
    ン層内にドーパントを注入して上記薄いポリシリコン層
    内に第３及び第４のソース／ドレイン領域を形成する工
    程と、 上記ドーパントを含む材料の層の中のドーパントの一部
    を上記ドーパントを含む材料から上記薄いポリシリコン
    層へ拡散させる工程とからなるスタック形ＣＭＯＳ装置
    の製造方法。
  2. 【請求項２】基板に第１及び第２のソース／ドレイン領
    域を形成し、上記第１及び第２のソース／ドレイン領域
    は、それらの間に第１のチャンネル領域を画定する工程
    と、 上記第１のチャンネル領域の上方の上記基板上に第１の
    ゲート絶縁層を形成する工程と、 上記第１のゲート絶縁層上にゲートを形成し、上記ゲー
    トは基板に対しほぼ垂直な両側壁部を持つようにする工
    程と、 ドーパントを含む材料の層をデポジットし、上記材料の
    層に異方性エッチングを行って上記ゲートの上記両側壁
    部に隣接して上記ドーパントを含む材料を残し側壁部ド
    ーパント材料残部を作る工程と、 上記ゲート上に第２のゲート絶縁層を形成する工程と、 薄いポリシリコン層を全体にデポジットする工程と、 上記ゲートをおおうマスクを形成し、上記マスクは上記
    ゲートの幅より広い幅を持ち、また上記薄いポリシリコ
    ン層内にドーパントを注入して上記薄いポリシリコン層
    内に第３及び第４のソース／ドレイン領域を形成する工
    程と、 上記ドーパントを含む材料の層の中のドーパントの一部
    を上記ドーパントを含む材料から上記薄いポリシリコン
    層へ拡散させる工程と、 上記薄いポリシリコン層の中にパッシベーションスピー
    シィの導入を行い、上記薄いポリシリコン層のキャリア
    の移動度を向上させる工程とからなるスタック形ＣＭＯ
    Ｓ装置の製造方法。
  3. 【請求項３】パッシベーション工程が水素プラズマにさ
    らす工程を含む特許請求の範囲第２項の方法。
JP59123548A 1983-06-17 1984-06-15 スタック形ｃｍｏｓ装置の製造方法 Expired - Lifetime JPH0624226B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/505,155 US4502202A (en) 1983-06-17 1983-06-17 Method for fabricating overlaid device in stacked CMOS
US505155 1983-06-17

Publications (2)

Publication Number Publication Date
JPS6016458A JPS6016458A (ja) 1985-01-28
JPH0624226B2 true JPH0624226B2 (ja) 1994-03-30

Family

ID=24009245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59123548A Expired - Lifetime JPH0624226B2 (ja) 1983-06-17 1984-06-15 スタック形ｃｍｏｓ装置の製造方法

Country Status (2)

Country Link
US (1) US4502202A (ja)
JP (1) JPH0624226B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162892A (en) * 1983-12-24 1992-11-10 Sony Corporation Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer
US4603468A (en) * 1984-09-28 1986-08-05 Texas Instruments Incorporated Method for source/drain self-alignment in stacked CMOS
US4628589A (en) * 1984-09-28 1986-12-16 Texas Instruments Incorporated Method for fabricating stacked CMOS structures
US4593300A (en) * 1984-10-31 1986-06-03 The Regents Of The University Of Minnesota Folded logic gate
US4676847A (en) * 1985-01-25 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Controlled boron doping of silicon
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
US4999691A (en) * 1985-08-26 1991-03-12 General Electric Company Integrated circuit with stacked MOS field effect transistors
US4692994A (en) * 1986-04-29 1987-09-15 Hitachi, Ltd. Process for manufacturing semiconductor devices containing microbridges
JPH0824144B2 (ja) * 1987-06-10 1996-03-06 三菱電機株式会社 半導体装置の製造方法
JP2667857B2 (ja) * 1988-02-12 1997-10-27 株式会社日立製作所 半導体装置およびその製造方法
JP2672329B2 (ja) * 1988-05-13 1997-11-05 東レ株式会社 エレクトレット材料
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
JPH02237149A (ja) * 1989-03-10 1990-09-19 Sony Corp 半導体装置とその製造方法
US4972248A (en) * 1989-05-11 1990-11-20 Syracuse University Multi-layer circuit structure with thin semiconductor channels
US5374833A (en) * 1990-03-05 1994-12-20 Vlsi Technology, Inc. Structure for suppression of field inversion caused by charge build-up in the dielectric
US5763937A (en) * 1990-03-05 1998-06-09 Vlsi Technology, Inc. Device reliability of MOS devices using silicon rich plasma oxide films
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5057897A (en) * 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5602056A (en) * 1990-03-05 1997-02-11 Vlsi Technology, Inc. Method for forming reliable MOS devices using silicon rich plasma oxide film
JP2996694B2 (ja) * 1990-06-13 2000-01-11 沖電気工業株式会社 半導体スタックトｃｍｏｓ装置の製造方法
JP2923700B2 (ja) 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH04322469A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 薄膜電界効果素子およびその製造方法
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5298782A (en) * 1991-06-03 1994-03-29 Sgs-Thomson Microelectronics, Inc. Stacked CMOS SRAM cell with polysilicon transistor load
JP2602132B2 (ja) * 1991-08-09 1997-04-23 三菱電機株式会社 薄膜電界効果素子およびその製造方法
JPH06252389A (ja) * 1993-03-01 1994-09-09 Nec Corp Ｍｉｓ型電界効果トランジスタ
US5518945A (en) * 1995-05-05 1996-05-21 International Business Machines Corporation Method of making a diffused lightly doped drain device with built in etch stop
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
US6531365B2 (en) 2001-06-22 2003-03-11 International Business Machines Corporation Anti-spacer structure for self-aligned independent gate implantation
US6642147B2 (en) 2001-08-23 2003-11-04 International Business Machines Corporation Method of making thermally stable planarizing films
US6562713B1 (en) 2002-02-19 2003-05-13 International Business Machines Corporation Method of protecting semiconductor areas while exposing a gate
US6657244B1 (en) 2002-06-28 2003-12-02 International Business Machines Corporation Structure and method to reduce silicon substrate consumption and improve gate sheet resistance during silicide formation
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434013A (en) * 1980-02-19 1984-02-28 Xerox Corporation Method of making a self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US4406710A (en) * 1981-10-15 1983-09-27 Davies Roderick D Mask-saving technique for forming CMOS source/drain regions
US4426766A (en) * 1981-10-21 1984-01-24 Hughes Aircraft Company Method of fabricating high density high breakdown voltage CMOS devices
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process

Also Published As

Publication number Publication date
US4502202A (en) 1985-03-05
JPS6016458A (ja) 1985-01-28

Similar Documents

Publication Publication Date Title
JPH0624226B2 (ja) スタック形ｃｍｏｓ装置の製造方法
US4830971A (en) Method for manufacturing a semiconductor device utilizing self-aligned contact regions
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US5023679A (en) Semiconductor device
JPH081957B2 (ja) 半導体装置の製造方法
JPH0620117B2 (ja) 集積回路構造
JPH0834310B2 (ja) 半導体装置の製造方法
JPS5961071A (ja) 絶縁ゲ−ト型電界効果トランジスタとその製造方法
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
JPS622708B2 (ja)
US5023193A (en) Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks
US5683920A (en) Method for fabricating semiconductor devices
US5225357A (en) Low P+ contact resistance formation by double implant
US5942785A (en) Poly plug to reduce buried contact series resistance
JP3529634B2 (ja) デバイスの製造方法
US5834811A (en) Salicide process for FETs
US6426533B2 (en) Semiconductor device and manufacturing method thereof
KR100311498B1 (ko) 반도체 소자의 이중 게이트 형성방법
JPH1064898A (ja) 半導体装置の製造方法
JP3043791B2 (ja) 半導体装置の製造方法
JP3376305B2 (ja) 半導体装置の製造方法
KR20000004527A (ko) 반도체소자의 콘택 형성방법
JPS6380567A (ja) 自己整合バイポ−ラトランジスタおよびその製作方法
KR100260520B1 (ko) 반도체 소자의 콘택 형성 방법
KR0151039B1 (ko) 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법