JP2002158290A - 上に増加したルート形成領域を有するフィールドプレート抵抗 - Google Patents

上に増加したルート形成領域を有するフィールドプレート抵抗

Info

Publication number
JP2002158290A
JP2002158290A JP2001261004A JP2001261004A JP2002158290A JP 2002158290 A JP2002158290 A JP 2002158290A JP 2001261004 A JP2001261004 A JP 2001261004A JP 2001261004 A JP2001261004 A JP 2001261004A JP 2002158290 A JP2002158290 A JP 2002158290A
Authority
JP
Japan
Prior art keywords
layer
field plate
resistor
window
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001261004A
Other languages
English (en)
Other versions
JP2002158290A5 (ja
JP5176050B2 (ja
Inventor
J Kurattoshikku Thomas
ジェー.クラットシック トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Guardian Corp filed Critical Agere Systems Guardian Corp
Publication of JP2002158290A publication Critical patent/JP2002158290A/ja
Publication of JP2002158290A5 publication Critical patent/JP2002158290A5/ja
Application granted granted Critical
Publication of JP5176050B2 publication Critical patent/JP5176050B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166Resistors with PN junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 上に増加したルート形成領域を有するフィー
ルドプレート抵抗を提供する。 【解決手段】 抵抗への接触を形成する金属層と同じ層
内に形成された金属導電体のルートを形成するための増
加した領域を有するフィールドプレート抵抗50を抵抗
体への接続と同じ金属層で金属導電体のルートを形成
し、絶縁膜を介在させて、ポリシリコンフィールドプレ
ート上に導電体90を形成した集積回路を一連のプロセ
ス工程で形成する。

Description

【発明の詳細な説明】
【0001】技術分野 本発明は一般的には半導体プロセス技術、より具体的に
は、フィールドプレート抵抗上に最大ルートを形成する
ためのフィールドプレート抵抗に関する。
【0002】本発明の背景 半導体基板上に抵抗を作製する各種の方法が知られてい
る。米国特許第4,140,817号、5,548,2
68号、5,683,928号、5,976,392
号、5,989,970号、6,069,398号及び
6,093,596号は、ここに参照文献として含まれ
ており、抵抗の作製方法を明らかにしている。
【0003】集積回路中で、トレースのような金属は、
高シート抵抗値の拡散抵抗の基体上を通り、トレースに
電圧が印加された時、抵抗の抵抗値に変化を生じさせる
可能性がある。トレース上の電圧は、トレース下の抵抗
領域を反転、空乏又は蓄積にする可能性があり、望まし
くない。
【0004】1つの解決法は、その問題を軽減するため
に、抵抗上に金属導体のルートを形成しないことであっ
た。しかし、この技術では、価値のある面積を無駄に使
い、この技術を用いた集積回路基体を、金属導電体のル
ートを形成するために抵抗上の面積を用いた集積回路基
体より、面積的に大きくする。
【0005】図18に示される別の解は、抵抗基体上に
抵抗接触の最初の1つに接触する金属トレースを延ばす
ことであった。フィールドプレートとして知られる金属
延長部は、レイアウト、設計及び作製則が許すように、
第2の抵抗に接続される金属まで、ほぼ延びる。このよ
うにして、第1の抵抗に印加された電圧は、抵抗基体上
のフィールドプレートにも印加される。第2の抵抗接触
は、別の電位に接続される。しかし、第1の接触及びフ
ィールドプレートに印加された電圧のために、抵抗の抵
抗値の変化は残り、少くともその電圧は知られている。
金属フィールドプレートを用いる欠点は、接触領域を除
く抵抗基体上の領域が、抵抗への接触と同じ金属層中
に、他の金属導電体のルート形成に使えないことであ
る。もちろん、当業者にはよく知られているように、金
属導電体は金属のより高い層中で、抵抗基体上でルート
形成することはできる。
【0006】図19に示された更に別の解は、抵抗の基
体上にポリシリコンフィールドプレートを形成すること
である。抵抗接触の第1の接触に接続される金属トレー
スはまた、ポリシリコンフィールドプレートにも接続さ
れる。この技術を用いると、抵抗の基体上の領域の一部
が、抵抗への接触と同じ金属層で、他の金属導体のルー
ト形成に使える。抵抗接触の最初の1つに接続された金
属は、ポリシリコンフィールドプレートと第2の接触を
作るから、ポリシリコンフィールドプレートと接触する
領域は、ポリシリコンとの接触の近くのいずれの領域と
ともに、レイアウト、設計及び作製則のため、抵抗への
接触と同じ金属層中で、他の金属導電体のルート形成に
使うことはできない。
【0007】必要なことは、抵抗の基体上の本質的にす
べての領域を、レイアウト、設計及び作製則が、抵抗へ
の接触と同じ金属層で、金属導電体のルート形成に使え
るようにするフィールドプレート抵抗である。
【0008】本発明の要約 本発明に従うと、集積回路は抵抗への接触と同じ金属層
中に形成された金属導電体のルートを形成するための増
加した領域をその上に有するフィールドプレート抵抗を
含み、一連のプロセス工程で作製される。抵抗基体と各
端部の接触領域を有する抵抗は、半導体基板の活性領域
中に形成される。絶縁材料の第1の層が抵抗上に形成さ
れ、第1の接触領域を形成するため、絶縁性材料の第1
の層を通して、抵抗基体まで窓が開けられる。フィール
ドプレートを規定するために、第1の絶縁層の上にポリ
シリコンの層が形成され、ポリシリコンフィールドプレ
ートは抵抗の第1の接触領域と連続し、レイアウト、設
計及び作製則で許されるように、抵抗基体上を本質的に
他の接触領域まで延びる。第2の絶縁層が、ポリシリコ
ン層上に形成される。ポリシリコンフィールドプレート
及び第2の接触領域に接続するため、第2の絶縁層中に
窓を開ける。抵抗への接触と同じ金属層中に形成された
金属導電体のルートを形成するために、増加した領域を
有するフィールドプレート抵抗のポリシリコンフィール
ドプレート上に、導電体を形成するために、金属層を形
成し、不要な金属をエッチング除去する。
【0009】詳細な記述 図1ないし16は、抵抗への接触と同じ金属層中に形成
された金属導電体のルートを形成するための領域を上に
もつフィールドプレート抵抗(22)の作製方法におけ
る工程を示すウエハ又は半導体基板(20)の一連の断
面図である。好ましい実施例において、半導体基板はシ
リコンであるが、本発明はそれに限定されない。他の周
知の半導体を用いてよい。p形シリコン抵抗の作製につ
いて示されているが、本発明はそれに限定されない。こ
こで述べる方法は、金属の第1層中に作製された金属接
触を有する半導体基板中に、フィールドプレート抵抗を
作製することを示しているが、本発明は金属のより高い
層中に作製された金属接触を有するフィールドプレート
抵抗を作製するために用いることができる。
【0010】図1に示されるように、フィールドプレー
ト抵抗(22)が中に作製されることになるタブ又は活
性領域(24)が、半導体基板(20)中に形成され
る。活性領域(24)へのn注入工程と、たとえば化
学気相堆積プロセスにより、約1ミクロン厚のシリコン
のエピタキシャル層を成長させることによって、基板
(20)の上部表面(30)の下に、埋込みn層(2
8)が生じる。活性領域(24)の大きさ及び形は、中
に含まれるフィールドプレート抵抗を含むデバイスの数
とともに、その中に作製すべきフィールドプレート抵抗
の大きさに依存する。
【0011】全面のエッチング工程により、基板(2
0)の上部表面(30)から酸化物(図示されていな
い)を除き、活性領域(24)への接続を作る。くぼみ
(26,32)及び(34)は、たとえばプラズマエッ
チングプロセスにより、基板(20)の上部表面中にエ
ッチングされる。活性領域(24)内で、抵抗(22)
の外側に、接触(36)を形成するために、深いコレク
タ中へのn注入が行われる。接触(36)は上部表面
(30)から埋込みn層(28)への電気的接続を作
る。たとえば、リセスポリバッファLOCOS(ロコ
ス)プロセスといった周知のプロセスにより、分離のた
めの溝の中に、フィールド酸化物を成長させる。酸化物
の成長と同時に、n注入種が拡散する。
【0012】図2に示されるように、フォトレジストの
マスク(図示されていない)が、注入が必要ない表面
(30)の部分上で、パターン形成される。活性領域
(24)の一部には、抵抗基体(38)を形成するため
に、ホウ素のようなp注入種が注入されるが、ホウ素
には限定されない。注入するドーパントの量は、当業者
には周知のように、抵抗(22)が持つべき抵抗値によ
って決る。次に、フォトレジストを除去する。
【0013】別のフォトレジスト層(図示されていな
い)が、n接触促進注入が必要ない表面(30)上
で、パターン形成される。図3に示されるように、n
接触促進注入により、接触(36)内に、接触領域(3
6’)を形成する。接触領域(36’)はn注入によ
り、接触(36)より低い抵抗を有する。その後、フォ
トレジスト層を除去する。以後、フォトレジスト又はマ
スクの堆積、パターン形成及び除去については、いちい
ち述べない。当業者はそのような工程の必要性を知るで
あろう。
【0014】ポリシリコン形成工程では、TEOS酸化
物のような絶縁材料層を、全基板(20)の表面(3
0)上に形成する。図4に示されるように、酸化物層
(40)は、典型的な場合、350オングストロームの
厚さである。約600オングストロームの厚さをもつア
モルファス多結晶シリコン層(42)は、酸化物層(4
0)上に、化学気相堆積によって堆積させてよい。層
(42)上にマスクをパターン形成し、抵抗基体(3
8)との第1の接触(46)として、接触を形成する中
で、アモルファス多結晶シリコン層(42)及び酸化物
層(40)を抵抗基体(38)のシリコンまで貫くプラ
ズマエッチングプロセスにより、エミッタ窓(44)が
エッチングされる。
【0015】図5は化学気相堆積プロセスにより、アモ
ルファス多結晶シリコン層(42)上に、典型的な場合
3100オングストロームの厚さのポリシリコンの層
(48)を全面に堆積させた後の基板(20)の断面図
である。アモルファス多結晶シリコン上に層を形成する
のに加えて、ポリシリコンの層(48)が窓(44)を
満し、抵抗基体(38)との接触を作り、第1の抵抗接
触(46)を規定する。ドープエミッタプロセスの一部
として、ポリシリコンの層(48)に図6に示されるよ
うに、p−ドープポリシリコンを形成するため、ホウ素
のようなp形ドーパントが注入されるが、ホウ素には限
定されない。ポリシリコンのドーピングは、他の周知の
方法によってもできる。本発明では注入は必要ではない
が、プロセス工程をつけ加えることなく、既存のプロセ
スで作製中のフィールドプレート抵抗(22)には寄与
する。p形ドーパントは接触(46)中に促進された接
触領域(46’)を形成する。促進された接触領域(4
6’)は、接触(46)より低い抵抗値をもつ。
【0016】注入に続いて、ポリシリコンの層(48)
にハードマスクを形成し、次にプラズマエッチングプロ
セスによってエッチングされる。ポリシリコンの層(4
8)がエッチングされる時、ポリシリコンの層(48)
の不要の領域が除去されるだけでなく、アモルファス多
結晶シリコン層(42)及びTEOS層(40)の不要
の領域も、エッチング除去される。フィールドプレート
(50)を形成する残ったポリシリコンが、図7に示さ
れている。ポリシリコンの層(48)の残った部分は、
抵抗基体(38)の本質的に全体の上に延びる。フィー
ルドプレート(56)のドープポリシリコンは、窓(4
4)及び促進接触領域(46’)中のドープポリシリコ
ンを通った抵抗基体(38)への導電路を作る。熱処理
工程中、アモルファス多結晶シリコン層(42)は、ポ
リシリコンの層(48)中に入り、一体となり、ポリシ
リコン層(48’)を形成する。ポリシリコン(4
8’)は抵抗基体(38)の本質的に全体上に延び、酸
化物層(40)により、それから分離される。レイアウ
ト、設計及び作製則により、ポリシリコン層(48’)
は別の窓を形成すべき領域(図7の右側)から、エッチ
ング除去される。
【0017】他の工程は本発明では必要ないが、既存の
プロセスでは存在し、エミッタ接触(図示されていな
い)のポリシリコン構造の周辺及びポリシリコン層(4
8)又は(48’)で形成されたフィードプレート(5
0)の周囲に、スペーサ(52)を形成する。TEOS
酸化物のような絶縁性材料の層を、基板(20)の全体
上に堆積させる。ドライエッチングプロセスにより、不
要な絶縁性材料を除去すると、図8に示されるように、
ポリシリコン構造の周囲にスペーサ(52)が残る。ス
ペーサ(52)は表面(30)で典型的な場合、150
0オングストロームの幅である。既存のプロセスにおい
て、スペーサ(52)は同じ基板上に作製される金属−
酸化物−半導体デバイス又は自己整合デバイスに適合す
るように、ポリシリコン構造の周囲に置かれる。スペー
サ(52)は第2の抵抗接触(58)と自己整合し、抵
抗基体(38)上の領域が、より多く使えるようにな
る。本発明では必要ではないが、プロセス工程を変えた
り追加することなく、この工程は既存のプロセスでフィ
ールドプレート抵抗(22)を作製するのに寄与する。
【0018】図9に示されるように、表面注入工程で、
コレクタ接触(36)の促進接触領域(36’)に、ひ
素又はリンのようなn形ドーパントを注入するが、これ
らのドーパントには限定されない。注入により、促進接
触領域(36’)及びコレクタ接触(36)の抵抗が下
る。注入をnタブコレクタ接触に限定するため、マスク
(図示されていない)を形成すると、埋込み層(28)
まで下方に延びる深いnコレクタ接触ができる。
【0019】本発明では必要ないが既存のプロセスには
存在する更に別の工程は、図10に示されているベース
促進注入である。ベース促進注入において、抵抗を下る
ために、エミッタ接触(図示されていない)のポリシリ
コン構造及びフィールドプレート(50)に再びホウ素
のようなp形ドーパントが注入されるが、ホウ素に限定
されない。(54)と示されたフォトレジストマスクは
注入を避けるべき領域をマスクする。より重要なこと
は、抵抗基体(38)中の第2の抵抗接触(58)が形
成される領域(56)で、自己整合p注入が実現され
ることである。
【0020】当業者には周知のように、電気的及び熱的
雑音の遮断のため、活性領域(24)周囲に、溝(6
0)が形成される。その工程は示されていないが、最終
的(60)な溝(60)は図11に示されている。溝
(60)の形成中、マスクが形成され、たとえばプラズ
マエッチングプロセスにより、溝がエッチングされる。
注入により、溝(60)の底に注入領域(62)が
形成される。溝に側壁酸化物が形成され、溝はポリシリ
コンで満される。熱処理により、注入されたドーパント
が窓(44)下の抵抗基体(38)中に拡散し、接触
(46)を形成する。
【0021】図11に示されるように、一括して誘電体
層(66)として示される酸化物のような絶縁性材料の
1ないし複数の層に、平坦化工程を施す。好ましい実施
例において、TEOSの層、プラズマ促進TEOSの層
及びホウ素−リンTEOSの層が形成される。表面を平
滑にするために、熱処理工程で、層(66)を再流動化
させる。
【0022】図12に示されるように、窓(68,7
0)及び(72)を開けるために、誘電体層(66)を
マスクし、ドライエッチングプロセスによってエッチン
グするが、この方法に限定されない。窓(68)はポリ
シリコンフィールドプレート(50)まで開ける。窓
(70)はp領域(56)まで開ける。窓(72)は
コレクタ接触(36)まで開ける。
【0023】図13に示されるように、白金シリサイド
のような第1の障壁層(74)を各窓(68,70)及
び(72)のそれぞれの中に形成してよいが、この材料
には限定されない。白金を基板上に堆積させ、シリコン
と接触する所で、シリコンと反応するよう加熱される。
当業者には周知のように、未反応の白金はエッチング除
去される。窓(68)中の第1の障壁層(74)は領域
(56)内でドープシリコン中に形成され、抵抗(2
2)への第2の接触(76)を形成する。窓(72)中
の第1の障壁層(74)は、接触(36)のnドープ
シリコン中に形成される。
【0024】図14に示されるように、タングステンの
ような第2の障壁層(76)を、第1の障壁層(74)
上に堆積させるが、タングステンには限定されない。第
2の障壁層(76)は、タングステンを用いる時、当業
者には周知のように、スパッタリングプロセスにより形
成してよいが、それには限定されない。障壁層は増やし
ても、減してもよい。
【0025】導電体又はトレースを形成する際、アルミ
ニウム又は銅のような金属層(80)を、当業者には周
知のように、最上面全体上に、図15に示されるように
堆積させるが、これらの材料に限定されない。図15に
示された実施例において、金属層(80)は金属の第1
層であるが、本発明はそれには限定されない。本発明は
集積回路を作製する金属多層プロセス中の任意の金属層
に適用できる。
【0026】層(80)中の不要の金属は、当業者には
周知のように除去され、図16及び17に示されるよう
に、上に延びるトレースを有するフィールドプレート抵
抗(22)が得られる。金属層(80)はエミッタ(図
示されていない)及びフィールドプレート(50)への
リード(82)、第2の抵抗接触(58)へのリード
(84)、接触(36)へのリード(86)及び一部分
のトレース(90)が抵抗基体(38)上にルート形成
されたトレース(88)を形成する。図15に示された
フィールドプレート抵抗(22)は、抵抗(22)が中
に作製される集積回路(98)の一部を示す。抵抗(2
2)の基体(38)上の増加した領域を有するフィール
ドプレート抵抗(22)は、抵抗への接触を形成するの
と同じ金属層中で、抵抗(22)の基体(38)上に、
他の金属導電体のルートを形成するために使用できる。
【0027】図17は図16のフィールドプレート抵抗
(22)の上面図で、抵抗基体(38)上の導電体(9
0)の1つの可能なルート形成を示す。抵抗基体(3
8)の幅(92)は、抵抗基体(38)の端部で、第1
の抵抗接触(46)及び第2の抵抗接触(58)の幅
(94)より狭いように示されているが、本発明はそれ
には限定されない。抵抗基体(38)上の本質的に全て
の領域が、レイアウト、設計及び作製則にのみ従って、
トレース又は金属導電体のルートを形成するのに使用で
きる。
【0028】このようにして作製されたフィールドプレ
ート抵抗(22)は、抵抗基体(38)上に、導電体又
はトレース(90)のルートを形成するための増大した
領域をもつ。レイアウト、設計及び作製則が、導電体の
ルート形成のために抵抗基体(38)上の領域を使用す
る上での制限要因となる可能性がある。
【0029】本発明は任意の周知のプロセスで作製して
よく、BICMOS(相補バイポーラ)プロセスで容易
に作製できるが、プロセスのすべての工程が含まれてい
るわけではなく、あるいは全ての工程の全ての詳細がこ
こに含まれているわけではないが、当業者にとっては十
分な開示がされている。開示された工程は、ポリシリコ
ンエミッタプロセスに用いるものである。ルート形成の
ために増加された領域を有するポリシリコンフィールド
プレート抵抗は、プロセス工程を加えることなく、この
プロセスで作製できる。その上、ルート形成するための
増加した領域を有するポリシリコンフィールドプレート
抵抗は、ポリシリコンエミッタプロセスのすべての工程
より少い工程で作製することができる。
【0030】本発明について、シリコン基板上に作製す
るように述べてきたが、本発明はそれには限定されな
い。任意の半導体を使用することができる。p形ドープ
領域の抵抗について述べてきたが、本発明はそれには限
定されず、本発明はドーピングの他の形のフィールドプ
レート抵抗を作製するために使用できる。
【図面の簡単な説明】
【図1】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図2】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図3】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図4】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図5】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図6】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図7】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図8】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図9】本発明に従い、上に増加したルート形成領域を
有するフィールドプレート抵抗を含む集積回路作製方法
における工程を示す一連の半導体基板の断面図である。
【図10】本発明に従い、上に増加したルート形成領域
を有するフィールドプレート抵抗を含む集積回路作製方
法における工程を示す一連の半導体基板の断面図であ
る。
【図11】本発明に従い、上に増加したルート形成領域
を有するフィールドプレート抵抗を含む集積回路作製方
法における工程を示す一連の半導体基板の断面図であ
る。
【図12】本発明に従い、上に増加したルート形成領域
を有するフィールドプレート抵抗を含む集積回路作製方
法における工程を示す一連の半導体基板の断面図であ
る。
【図13】本発明に従い、上に増加したルート形成領域
を有するフィールドプレート抵抗を含む集積回路作製方
法における工程を示す一連の半導体基板の断面図であ
る。
【図14】本発明に従い、上に増加したルート形成領域
を有するフィールドプレート抵抗を含む集積回路作製方
法における工程を示す一連の半導体基板の断面図であ
る。
【図15】本発明に従い、上に増加したルート形成領域
を有するフィールドプレート抵抗を含む集積回路作製方
法における工程を示す一連の半導体基板の断面図であ
る。
【図16】本発明に従い、上に増加したルート形成領域
を有するフィールドプレート抵抗を含む集積回路作製方
法における工程を示す一連の半導体基板の断面図であ
る。
【図17】抵抗上にトレースをめぐらす1つの可能性を
示す図6上の増加したルート形成領域を有するフィール
ドプレート抵抗の上面図である。
【図18】金属フィールドプレートを有する従来技術の
抵抗の断面図である。
【図19】ポリシリコンフィールドプレートを有する従
来技術の抵抗の断面図である。
【符号の説明】
20 半導体基板、基板 22 フィールドプレート抵抗、抵抗 24 活性領域 26 くぼみ 28 埋込みn層、埋込み層 30 上部表面、表面 32,34 くぼみ 36 接触 36’ 接触領域 38 抵抗基体 40 酸化物層 42 層 44 窓 46 第1の接触 46’ 接触領域 48,48’ 層 50 フィールドプレート 52 スペーサ 54 フォトレジストマスク 56 フィールドプレート 58 第2の抵抗接触 60 溝 62 注入領域 66 誘電体層 68,70,72 窓 74 第1の障壁層 76 第2の接触 80 金属層 82,84,86 リード 88 トレース 90 トレース、導電体 92,94 幅 98 集積回路
フロントページの続き (72)発明者 トーマス ジェー.クラットシック アメリカ合衆国 19522 ペンシルヴァニ ア,フリートウッド,クレストヴュー ド ライヴ 23 Fターム(参考) 5F003 BA93 BB07 BC08 BE05 BE07 BE08 BE90 BH06 BH07 BH10 BH18 BJ20 BP21 5F033 HH04 JJ04 KK01 LL04 VV00 VV09 5F038 AR01 AR16 AR20 BH10 DF01 EZ13 EZ14 EZ15 EZ17 EZ20

Claims (27)

    【特許請求の範囲】
  1. 【請求項1】 基板中に形成され、第1及び第2の接触
    領域を有する抵抗;第1の接触領域までそれを貫く窓を
    有する抵抗上の絶縁性材料の第1の層;抵抗上にフィー
    ルドプレートを規定し、窓を満し、抵抗の第1の接触領
    域と接触を作り、フィールドプレートは抵抗基体上を第
    2の接触領域の近くまで延びる絶縁性材料の第1の層上
    のドープポリシリコンの層;一部がフィールドプレート
    を被覆し、フィールドプレートまでそれを貫く第1の窓
    及び第2の接触領域までそれを貫く第2の窓を有する抵
    抗上の絶縁性材料の第2の層;ポリシリコンフィールド
    プレート上に延び、抵抗の第1及び第2の接触領域への
    接触を形成する金属層と同じ層中に形成された金属導電
    体を含むフィールドプレートを含む集積回路。
  2. 【請求項2】 第1の絶縁性材料は酸化物である請求項
    1記載の集積回路。
  3. 【請求項3】 第2の絶縁性材料は酸化物である請求項
    1記載の集積回路。
  4. 【請求項4】 フィールドプレート周囲に形成された絶
    縁性スペーサを更に含む請求項1記載の集積回路。
  5. 【請求項5】 絶縁性材料の第1の層の窓内におけるポ
    リシリコン−基板界面に形成された促進接触領域を更に
    含む請求項1記載の集積回路。
  6. 【請求項6】 絶縁性材料の第2の層の第1の窓内にお
    ける金属−ポリシリコン界面に形成された第1の障壁層
    を更に含む請求項1記載の集積回路。
  7. 【請求項7】 絶縁性材料の第2の層の第1の窓内にお
    ける金属−第1の障壁層界面に形成された第2の障壁層
    を更に含む請求項6記載の集積回路。
  8. 【請求項8】 絶縁性材料の第2の層の第2の窓内にお
    ける金属−基板界面に形成された第1の障壁層を更に含
    む請求項1記載の集積回路。
  9. 【請求項9】 絶縁性材料の第2の層の第2の窓内にお
    ける金属−第1の障壁層界面に形成された第2の障壁層
    を更に含む請求項8記載の集積回路。
  10. 【請求項10】 基板中に形成され、第1及び第2の接
    触領域を有する抵抗;第1の接触領域までそれを貫く窓
    を有する抵抗上の絶縁性材料の第1の層;抵抗上にフィ
    ールドプレートを規定し、窓を満し、抵抗の第1の接触
    領域と接触を作り、フィールドプレートは抵抗基体上を
    第2の接触領域の近くまで延びる絶縁性材料の第1の層
    上のドープポリシリコンの層;一部がフィールドプレー
    トを被覆し、フィールドプレートまでそれを貫く第1の
    窓及び第2の接触領域までそれを貫く第2の窓を有する
    抵抗上の絶縁性材料の第2の層;ポリシリコンフィール
    ドプレート上に延び、抵抗の第1及び第2の接触領域へ
    の接触を形成する金属層と同じ層中に形成された集積回
    路中の金属の第1層中の金属導電体を含むフィールドプ
    レート抵抗を含む集積回路。
  11. 【請求項11】 第1の絶縁性材料は酸化物である請求
    項10記載の集積回路。
  12. 【請求項12】 第2の絶縁性材料は酸化物である請求
    項10記載の集積回路。
  13. 【請求項13】 フィールドプレート周囲に形成された
    絶縁性スペーサを更に含む請求項10記載の集積回路。
  14. 【請求項14】 絶縁性材料の第1の窓内におけるポリ
    シリコン−基板界面に形成された促進接触領域を更に含
    む請求項1記載の集積回路。
  15. 【請求項15】 絶縁性材料の第2の層の第1の窓内に
    おける金属−ポリシリコン界面に形成された第1の障壁
    層を更に含む請求項1記載の集積回路。
  16. 【請求項16】 絶縁性材料の第2の層の第1の窓内に
    おける金属−第1の障壁層界面に形成された第2の障壁
    層を更に含む請求項15記載の集積回路。
  17. 【請求項17】 絶縁性材料の第2の層の第2の窓内に
    おける金属−基板界面に形成された第1の障壁層を更に
    含む請求項10記載の集積回路。
  18. 【請求項18】 絶縁性材料の第2の層の第2の窓内に
    おける金属−第1の障壁層界面に形成された第2の障壁
    層を更に含む請求項17記載の集積回路。
  19. 【請求項19】 基板中に形成され、第1及び第2の接
    触領域を有する抵抗;第1の接触領域までそれを貫く窓
    を有する抵抗上の絶縁性材料の第1の層;抵抗上にフィ
    ールドプレートを規定し、窓を満し、抵抗の第1の接触
    領域と接触を作り、フィールドプレートは抵抗基体上を
    第2の接触領域の近くまで延びる絶縁性材料の第1の層
    上のドープポリシリコンの層;一部がフィールドプレー
    トを被覆し、フィールドプレートまでそれを貫く第1の
    窓及び第2の接触領域までそれを貫く第2の窓を有する
    抵抗上の絶縁性材料の第2の層;ポリシリコンフィール
    ドプレート上に延び、抵抗の第1及び第2の接触領域へ
    の接触を形成する金属層と同じ層中に形成された金属導
    電体を含むフィールドプレート抵抗。
  20. 【請求項20】 第1の絶縁性材料は酸化物である請求
    項19記載のフィールドプレート抵抗。
  21. 【請求項21】 第2の絶縁性材料は酸化物である請求
    項19記載のフィールドプレート抵抗。
  22. 【請求項22】 フィールドプレート周囲に形成された
    絶縁性スペーサを更に含む請求項19記載のフィールド
    プレート抵抗。
  23. 【請求項23】 絶縁性材料の第1の層の窓内における
    ポリシリコン−基板界面に形成された促進接触領域を更
    に含む請求項19記載のフィールドプレート抵抗。
  24. 【請求項24】 絶縁性材料の第2の層の第1の窓内に
    おける金属−ポリシリコン界面に形成された第1の障壁
    層を更に含む請求項19記載のフィールドプレート抵
    抗。
  25. 【請求項25】 絶縁性材料の第2の層の第1の窓内に
    おける金属−第1の障壁層界面に形成された第2の障壁
    層を更に含む請求項24記載のフィールドプレート抵
    抗。
  26. 【請求項26】 絶縁性材料の第2の層の第2の窓内に
    おける金属−基板界面に形成された第1の障壁層を更に
    含む請求項19記載のフィールドプレート抵抗。
  27. 【請求項27】 絶縁性材料の第2の層の第2の窓内に
    おける金属−第1の障壁界面に形成された第2の障壁層
    を更に含む請求項26記載のフィールドプレート抵抗。
JP2001261004A 2000-08-30 2001-08-30 上に増加したルート形成領域を有するフィールドプレート抵抗 Expired - Fee Related JP5176050B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/650604 2000-08-30
US09/650,604 US7439146B1 (en) 2000-08-30 2000-08-30 Field plated resistor with enhanced routing area thereover

Publications (3)

Publication Number Publication Date
JP2002158290A true JP2002158290A (ja) 2002-05-31
JP2002158290A5 JP2002158290A5 (ja) 2008-10-09
JP5176050B2 JP5176050B2 (ja) 2013-04-03

Family

ID=24609563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001261004A Expired - Fee Related JP5176050B2 (ja) 2000-08-30 2001-08-30 上に増加したルート形成領域を有するフィールドプレート抵抗

Country Status (6)

Country Link
US (1) US7439146B1 (ja)
EP (1) EP1184910B1 (ja)
JP (1) JP5176050B2 (ja)
KR (1) KR100870256B1 (ja)
DE (1) DE60127777T2 (ja)
TW (1) TW560061B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763518B2 (en) 2004-02-25 2010-07-27 International Business Machines Corporation Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof
US7777294B2 (en) 2003-02-07 2010-08-17 Renesas Technology Corp. Semiconductor device including a high-breakdown voltage MOS transistor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2769669C (en) * 2009-08-12 2016-07-05 Newpage Corporation Inkjet recording medium
US8222745B2 (en) 2010-01-19 2012-07-17 Lsi Corporation Integrated heat sink

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162255A (en) * 1979-06-04 1980-12-17 Hitachi Ltd High voltage resistance resistor element
JPS56133863A (en) * 1980-03-22 1981-10-20 Citizen Watch Co Ltd Semiconductor device
JPS5870566A (ja) * 1981-10-23 1983-04-27 Hitachi Ltd 半導体装置
JPS61251162A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 半導体抵抗素子の構造
JPS62295445A (ja) * 1985-12-20 1987-12-22 Sanyo Electric Co Ltd 半導体集積回路装置
JPS63226956A (ja) * 1987-03-16 1988-09-21 Hitachi Ltd 半導体抵抗体
JPH02312273A (ja) * 1989-05-26 1990-12-27 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH0336759A (ja) * 1989-07-04 1991-02-18 Seiko Epson Corp 半導体装置
JPH04348560A (ja) * 1991-05-27 1992-12-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0590509A (ja) * 1991-09-27 1993-04-09 Toyota Motor Corp 半導体集積回路
JPH11340424A (ja) * 1998-05-28 1999-12-10 Nec Corp 半導体装置の製造方法
JP2002134625A (ja) * 2000-08-30 2002-05-10 Agere Systems Guardian Corp 集積回路の作製方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683491A (en) * 1970-11-12 1972-08-15 Carroll E Nelson Method for fabricating pinched resistor semiconductor structure
US3694719A (en) 1970-11-27 1972-09-26 Rca Corp Schottky barrier diode
SE7900379L (sv) 1978-01-25 1979-07-26 Western Electric Co Halvledare-integrerad-krets
JPS5621359A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Semiconductor device
JPS56167360A (en) * 1980-05-26 1981-12-23 Mitsubishi Electric Corp Diffused resistance element in semiconductor device
JPS5799764A (en) * 1980-12-12 1982-06-21 Toshiba Corp Semiconductor device
JPS57100723A (en) * 1980-12-16 1982-06-23 Toshiba Corp Electronic parts
GB2097581A (en) * 1981-04-24 1982-11-03 Hitachi Ltd Shielding semiconductor integrated circuit devices from light
JPS5864059A (ja) * 1981-10-14 1983-04-16 Hitachi Ltd 高耐圧抵抗素子
JPS5994849A (ja) * 1982-11-24 1984-05-31 Nec Corp 半導体集積回路装置
JPS60128651A (ja) * 1983-12-15 1985-07-09 Fujitsu Ltd 半導体装置
JPS60231352A (ja) * 1984-04-28 1985-11-16 Fujitsu Ltd 半導体装置
JPS62274654A (ja) * 1986-05-22 1987-11-28 Nec Corp 入力保護装置
JPS6358955A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体回路に用いられる抵抗体
JPH01253950A (ja) * 1988-04-01 1989-10-11 Nec Corp ポリシリコン抵抗を有する集積回路装置
US5428242A (en) * 1988-11-22 1995-06-27 Seiko Epson Corporation Semiconductor devices with shielding for resistance elements
JP2864576B2 (ja) * 1988-11-22 1999-03-03 セイコーエプソン株式会社 半導体装置
US4948747A (en) * 1989-12-18 1990-08-14 Motorola, Inc. Method of making an integrated circuit resistor
US5200733A (en) * 1991-10-01 1993-04-06 Harris Semiconductor Corporation Resistor structure and method of fabrication
US5374844A (en) * 1993-03-25 1994-12-20 Micrel, Inc. Bipolar transistor structure using ballast resistor
JPH0964286A (ja) * 1995-08-21 1997-03-07 Yamaha Corp 半導体装置
US5867087A (en) * 1995-08-24 1999-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional polysilicon resistor for integrated circuits
JP2988357B2 (ja) * 1996-02-19 1999-12-13 日本電気株式会社 抵抗回路
US5830265A (en) * 1996-10-31 1998-11-03 Hewlett-Packard Company Counterion substitution in macromolecular chromophore (MMC) for ink-jet printing including textile, large format and office format printers
US5886383A (en) 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
SE513116C2 (sv) * 1998-11-13 2000-07-10 Ericsson Telefon Ab L M Polykiselresistor och sätt att framställa sådan

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162255A (en) * 1979-06-04 1980-12-17 Hitachi Ltd High voltage resistance resistor element
JPS56133863A (en) * 1980-03-22 1981-10-20 Citizen Watch Co Ltd Semiconductor device
JPS5870566A (ja) * 1981-10-23 1983-04-27 Hitachi Ltd 半導体装置
JPS61251162A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 半導体抵抗素子の構造
JPS62295445A (ja) * 1985-12-20 1987-12-22 Sanyo Electric Co Ltd 半導体集積回路装置
JPS63226956A (ja) * 1987-03-16 1988-09-21 Hitachi Ltd 半導体抵抗体
JPH02312273A (ja) * 1989-05-26 1990-12-27 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH0336759A (ja) * 1989-07-04 1991-02-18 Seiko Epson Corp 半導体装置
JPH04348560A (ja) * 1991-05-27 1992-12-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0590509A (ja) * 1991-09-27 1993-04-09 Toyota Motor Corp 半導体集積回路
JPH11340424A (ja) * 1998-05-28 1999-12-10 Nec Corp 半導体装置の製造方法
JP2002134625A (ja) * 2000-08-30 2002-05-10 Agere Systems Guardian Corp 集積回路の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777294B2 (en) 2003-02-07 2010-08-17 Renesas Technology Corp. Semiconductor device including a high-breakdown voltage MOS transistor
US7763518B2 (en) 2004-02-25 2010-07-27 International Business Machines Corporation Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof
US7911024B2 (en) 2004-02-25 2011-03-22 International Business Machines Corporation Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof

Also Published As

Publication number Publication date
DE60127777T2 (de) 2007-12-27
KR20020018165A (ko) 2002-03-07
US7439146B1 (en) 2008-10-21
KR100870256B1 (ko) 2008-11-25
DE60127777D1 (de) 2007-05-24
TW560061B (en) 2003-11-01
EP1184910A2 (en) 2002-03-06
EP1184910B1 (en) 2007-04-11
JP5176050B2 (ja) 2013-04-03
EP1184910A3 (en) 2004-10-13

Similar Documents

Publication Publication Date Title
JP3301062B2 (ja) 隆起したソース及びドレインを有する高性能mosfet素子及びその形成方法
US7045409B2 (en) Semiconductor device having active regions connected together by interconnect layer and method of manufacture thereof
US7015551B2 (en) Semiconductor device and method of fabricating same
US5882966A (en) BiDMOS semiconductor device and method of fabricating the same
JPH05175227A (ja) 横方向バイポーラ・トランジスタ及び横方向p−n−pトランジスタの形成方法、バイポーラ・トランジスタならびに横方向p−n−pトランジスタ
US20030193077A1 (en) Bipolar transistor and method of fabricating the same
US4949153A (en) Semiconductor IC device with polysilicon resistor
EP0193934B1 (en) Semiconductor integreated circuit device and method of manufacturing the same
EP0078220B1 (en) Polycrystalline silicon interconnections for bipolar transistor flip-flop
EP0732746B1 (en) Method of manufacturing a complementary bipolar transistor integrated circuit
US6858529B2 (en) Methods of forming contact plugs including polysilicon doped with an impurity having a lesser diffusion coefficient than phosphorus
JP2905216B2 (ja) 高性能バイポーラ構造製造方法
JP5176050B2 (ja) 上に増加したルート形成領域を有するフィールドプレート抵抗
JP4058710B2 (ja) 集積回路の作製方法
US20050287756A1 (en) Semiconductor device with resistor element and its manufacture method
US6750528B2 (en) Bipolar device
JPH03190139A (ja) 半導体集積回路装置
EP0367293B1 (en) Methods of fabricating semiconductor devices having a bipolar transistor
EP0264309B1 (en) Self-aligned base shunt for transistor
JPS6380567A (ja) 自己整合バイポ−ラトランジスタおよびその製作方法
JPH08102469A (ja) バイポーラ・トランジスタ
JPH1174284A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120323

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees