JPS60128651A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60128651A JPS60128651A JP23682683A JP23682683A JPS60128651A JP S60128651 A JPS60128651 A JP S60128651A JP 23682683 A JP23682683 A JP 23682683A JP 23682683 A JP23682683 A JP 23682683A JP S60128651 A JPS60128651 A JP S60128651A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- polysilicon
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 229920005591 polysilicon Polymers 0.000 abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 239000002131 composite material Substances 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001464 adherent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）３発明の技術分野
本発明は抵抗を含む集積回路等の半導体装置に関する。
（ｂｌ、技術の背景
現在集積回路の半導体基板はシリコンが主流を古めてお
り、この場合集積回路を構成する抵抗は、・半導体基板
内に形成された拡散抵抗、あるいは半導体基板上に被着
されたポリシリコン層による抵抗を用いている。これら
の抵抗を単独で用いた場合、特に前者は大きな温度依存
性をもっているので、低温時、あるいは＾温時に抵抗値
が設計値より大きく外れ、電源電流の変動、動作の不良
等積々の問題が生じている。
り、この場合集積回路を構成する抵抗は、・半導体基板
内に形成された拡散抵抗、あるいは半導体基板上に被着
されたポリシリコン層による抵抗を用いている。これら
の抵抗を単独で用いた場合、特に前者は大きな温度依存
性をもっているので、低温時、あるいは＾温時に抵抗値
が設計値より大きく外れ、電源電流の変動、動作の不良
等積々の問題が生じている。
（Ｃ）、従来技術と問題点
上述のように拡散抵抗は抵抗値の温度係数が大きいので
、例えば電源抵抗をデバイドした点の電圧は、電源抵抗
を構成する抵抗が同じ温度係数を有する場合には温度に
よる影響を受けないため、このような用途に使うよう工
夫を凝らしている。
、例えば電源抵抗をデバイドした点の電圧は、電源抵抗
を構成する抵抗が同じ温度係数を有する場合には温度に
よる影響を受けないため、このような用途に使うよう工
夫を凝らしている。
しかしながらこのような特殊の用途以外の一般的な使用
に対しては、例えばロジ゛ツク回路における抵抗値の余
裕度の大きい場合に限られていた。アナログ回路のよう
に、精密な抵抗値を必要とするものには向かなかった。
に対しては、例えばロジ゛ツク回路における抵抗値の余
裕度の大きい場合に限られていた。アナログ回路のよう
に、精密な抵抗値を必要とするものには向かなかった。
それ故、拡散抵抗より約１指温度係数が小さい半導体基
板上に被着されたポリシリコン層による抵抗を用いてい
るが、これでもまだ設計上の要求を充たすことができな
い場合が多い。
板上に被着されたポリシリコン層による抵抗を用いてい
るが、これでもまだ設計上の要求を充たすことができな
い場合が多い。
（ｄ）１発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
半導体基板内に形成された不純物導入層と多結晶半導体
層を合成してなる温度係数が小さい抵抗体を有すること
を特徴とする半導体装置を提供することにある。
半導体基板内に形成された不純物導入層と多結晶半導体
層を合成してなる温度係数が小さい抵抗体を有すること
を特徴とする半導体装置を提供することにある。
（ｅ）１発明の構成
上記の目的は本発明によれば、半導体基板内に形成され
た不純物導入層と多結晶半導体層とを組合わせ接続して
なる抵抗体を有することを特徴とする半導体装置を提供
することによって達成される。
た不純物導入層と多結晶半導体層とを組合わせ接続して
なる抵抗体を有することを特徴とする半導体装置を提供
することによって達成される。
本発明は半導体基板内に形成された不純物導入層よりな
る抵抗は正の温度係数、多結晶半導体層よりなる抵抗は
負の温度係数をもち、両者を直列、並列または直並列に
合成して正負の温度係数を相殺し、広い温度範囲にわた
って温度係数を０に近づけようとするものである。
る抵抗は正の温度係数、多結晶半導体層よりなる抵抗は
負の温度係数をもち、両者を直列、並列または直並列に
合成して正負の温度係数を相殺し、広い温度範囲にわた
って温度係数を０に近づけようとするものである。
（ｆ）８発明の実施例
第１図は本発明の一実施例を示す半導体基鈑の断面であ
る。
る。
図において、１は半導体基鈑でｐ型シリコン基板にｎ型
エピタキシャル層を堆積したものを用い、該層内に不純
物導入層としてｐ型の拡散層２を形成する。この場合拡
散層は不純物導入層と厚さを加減して所望のｔ’ｌｉ抵
抗率を、得る。
エピタキシャル層を堆積したものを用い、該層内に不純
物導入層としてｐ型の拡散層２を形成する。この場合拡
散層は不純物導入層と厚さを加減して所望のｔ’ｌｉ抵
抗率を、得る。
つぎに半導体基板上に酸化シリコン（ＳｉＯｚ）膜３を
５００人、その上に絶縁膜として窒化シリコン（Ｓｉ３
Ｎ４ ）股４を１５００人破着する。窒化シリコン検
は、半導体基板上にフィールド酸化）模やその他の素子
形成に用いる耐酸化マスク膜で、この場合は合成抵抗形
成の絶縁膜として流用する。
５００人、その上に絶縁膜として窒化シリコン（Ｓｉ３
Ｎ４ ）股４を１５００人破着する。窒化シリコン検
は、半導体基板上にフィールド酸化）模やその他の素子
形成に用いる耐酸化マスク膜で、この場合は合成抵抗形
成の絶縁膜として流用する。
また半導体基鈑と窒化シリコン股との間に挟まれた酸化
シリコン膜は、両者の熱膨張係数の差による歪応力を緩
和して窒化シリコン膜の剥離を防ぐためのものである。
シリコン膜は、両者の熱膨張係数の差による歪応力を緩
和して窒化シリコン膜の剥離を防ぐためのものである。
つぎに拡散Ｍ２の両端において、窒化シリコン（Ｓｉ３
Ｎａ ）股４および酸化シリコン（ＳｉＯｚ）。
Ｎａ ）股４および酸化シリコン（ＳｉＯｚ）。
映３にコンタクト窓５，６を開け、拡散Ｍ２の表向を掲
出さゼる。
出さゼる。
つぎに多結晶半導体１碕として、半導体基板上而にポリ
シリコン膜７を６０００人被着Ｕ３抵抗形成部以外の部
分を酸化してポリシリコンの酸化膜７Ａを得る。この場
合ポリシリコン抵抗層は厚さとポリシリコン中えの不純
物導入量を加減して、所望の層抵抗率を得る。さらにそ
の上に酸化シリコン＜５ｉｏｚ ）ＩＱｓを５０００人
被着人被前記コンタクト窓５，６上で酸化シリコン（Ｓ
ｊｏｚ）膜８にコンタクト窓を開け、アルミニウム電極
９゜】０を形成して、拡散抵抗とポリシリコン抵抗が並
列に接続された合成抵抗が完成する。
シリコン膜７を６０００人被着Ｕ３抵抗形成部以外の部
分を酸化してポリシリコンの酸化膜７Ａを得る。この場
合ポリシリコン抵抗層は厚さとポリシリコン中えの不純
物導入量を加減して、所望の層抵抗率を得る。さらにそ
の上に酸化シリコン＜５ｉｏｚ ）ＩＱｓを５０００人
被着人被前記コンタクト窓５，６上で酸化シリコン（Ｓ
ｊｏｚ）膜８にコンタクト窓を開け、アルミニウム電極
９゜】０を形成して、拡散抵抗とポリシリコン抵抗が並
列に接続された合成抵抗が完成する。
周知のように抵抗層の抵抗値Ｒは
Ｒ＝ρｓ （Ｌ／Ｗ）
で表される。ここにρｓ 、Ｌ、Ｗは抵抗層のＭ抵抗率
、長さ、幅を示す。勿論コンタクト部の周辺効果は通當
の計算により補正する必要がある。層抵抗率ρＳの元は
Ωであるが、抵抗値と区別するため通當単位記号として
Ωもで示される。
、長さ、幅を示す。勿論コンタクト部の周辺効果は通當
の計算により補正する必要がある。層抵抗率ρＳの元は
Ωであるが、抵抗値と区別するため通當単位記号として
Ωもで示される。
抵抗値の温度係数は
拡散抵抗で
／）Ｓ＝０．０５〜ｌｋΩも
に対し、
＋（０，１〜０．２）％／℃。
ポリシリコン抵抗で
ｐ、ｓ ＝０．１〜１．４にΩ七
に対し、
−（０，０３〜０．０７） ％／℃。
である。
この結果を利用して、実施例において拡散抵抗とポリシ
リコン抵抗の温度係数の相殺は抵抗層の幅Ｗと層抵抗率
ρＳを変化さセて行うことができる。
リコン抵抗の温度係数の相殺は抵抗層の幅Ｗと層抵抗率
ρＳを変化さセて行うことができる。
本実施例に係る合成抵抗は、縦積み構造であるため、矩
独抵抗の場合と同等の築積化がβＪ能である。
独抵抗の場合と同等の築積化がβＪ能である。
実施例では拡散抵抗とポリシリコン抵抗の並列接続を行
ったが、直列接続あるいはこれらの接続の組み合わせに
よっても目的を達することができる。またシリコン以外
の半導体基様を用い、半導体基板内の不純物導入層の１
１５抗と、半導体基板上に被着（７た多結晶半導体層の
抵抗を用いても発明の要旨は変わらない。
ったが、直列接続あるいはこれらの接続の組み合わせに
よっても目的を達することができる。またシリコン以外
の半導体基様を用い、半導体基板内の不純物導入層の１
１５抗と、半導体基板上に被着（７た多結晶半導体層の
抵抗を用いても発明の要旨は変わらない。
（ｇ）９発明の効果
以上詳細に説明したように本発明によれば、半導体基鈑
内に形成された不純物導入層と多結晶半導体層を合成し
てなる温度係数が小さい抵抗体を有することを特徴とす
る半導体装置を提供することができる。
内に形成された不純物導入層と多結晶半導体層を合成し
てなる温度係数が小さい抵抗体を有することを特徴とす
る半導体装置を提供することができる。
第１図は本発明の一実施例を示す半導体基板の１１ｉ而
である。 図において、１は半導体基板、２は拡散層、３は酸化シ
リコン（Ｓｉ Ｏ２） ＩＱ、４は窒化シリコン（Ｓｉ
３ Ｎａ ）膜、５．６はコンタクト窓、７はポリシリ
コン膜、７Ａはポリシリコンの酸化膜、８ば酸化シリコ
ン（Ｓｉ Ｏ２） 膜、９．１０はアルミニウム電極を
示す。 寮ｆ 聞
である。 図において、１は半導体基板、２は拡散層、３は酸化シ
リコン（Ｓｉ Ｏ２） ＩＱ、４は窒化シリコン（Ｓｉ
３ Ｎａ ）膜、５．６はコンタクト窓、７はポリシリ
コン膜、７Ａはポリシリコンの酸化膜、８ば酸化シリコ
ン（Ｓｉ Ｏ２） 膜、９．１０はアルミニウム電極を
示す。 寮ｆ 聞
Claims (1)
- 半導体基板内に形成された不純物導入層と多結晶半導体
層とを組合わせ接続してなる抵抗体を有することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23682683A JPS60128651A (ja) | 1983-12-15 | 1983-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23682683A JPS60128651A (ja) | 1983-12-15 | 1983-12-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60128651A true JPS60128651A (ja) | 1985-07-09 |
Family
ID=17006352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23682683A Pending JPS60128651A (ja) | 1983-12-15 | 1983-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128651A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62198148A (ja) * | 1986-02-25 | 1987-09-01 | Sanyo Electric Co Ltd | 半導体装置 |
| JPS6419759A (en) * | 1987-07-14 | 1989-01-23 | Nec Corp | Semiconductor integrated circuit |
| JPH01309365A (ja) * | 1988-06-07 | 1989-12-13 | Nec Ic Microcomput Syst Ltd | 集積回路 |
| US5534460A (en) * | 1995-04-27 | 1996-07-09 | Vanguard International Semiconductor Corp. | Optimized contact plug process |
| US6734075B2 (en) * | 1998-05-20 | 2004-05-11 | Mitsumi Electric Co., Ltd. | CMOS device having high-density resistance elements |
| EP1691415A1 (en) * | 2005-02-14 | 2006-08-16 | Seiko Epson Corporation | Semiconductor device with implanted passive elements |
| JP2007325273A (ja) * | 2006-06-01 | 2007-12-13 | Samsung Electro Mech Co Ltd | 超低電力ｒｃ発振器 |
| US7439146B1 (en) * | 2000-08-30 | 2008-10-21 | Agere Systems Inc. | Field plated resistor with enhanced routing area thereover |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503793A (ja) * | 1973-05-15 | 1975-01-16 | ||
| JPS55120150A (en) * | 1979-03-09 | 1980-09-16 | Toshiba Corp | Semiconductor device |
| JPS55157240A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Semiconductor device |
-
1983
- 1983-12-15 JP JP23682683A patent/JPS60128651A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503793A (ja) * | 1973-05-15 | 1975-01-16 | ||
| JPS55120150A (en) * | 1979-03-09 | 1980-09-16 | Toshiba Corp | Semiconductor device |
| JPS55157240A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Semiconductor device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62198148A (ja) * | 1986-02-25 | 1987-09-01 | Sanyo Electric Co Ltd | 半導体装置 |
| JPH0577296B2 (ja) * | 1986-02-25 | 1993-10-26 | Sanyo Electric Co | |
| JPS6419759A (en) * | 1987-07-14 | 1989-01-23 | Nec Corp | Semiconductor integrated circuit |
| JPH01309365A (ja) * | 1988-06-07 | 1989-12-13 | Nec Ic Microcomput Syst Ltd | 集積回路 |
| US5534460A (en) * | 1995-04-27 | 1996-07-09 | Vanguard International Semiconductor Corp. | Optimized contact plug process |
| US6734075B2 (en) * | 1998-05-20 | 2004-05-11 | Mitsumi Electric Co., Ltd. | CMOS device having high-density resistance elements |
| US7439146B1 (en) * | 2000-08-30 | 2008-10-21 | Agere Systems Inc. | Field plated resistor with enhanced routing area thereover |
| EP1691415A1 (en) * | 2005-02-14 | 2006-08-16 | Seiko Epson Corporation | Semiconductor device with implanted passive elements |
| US7323749B2 (en) | 2005-02-14 | 2008-01-29 | Seiko Epson Corporation | Semiconductor device comprising an integrated circuit |
| JP2007325273A (ja) * | 2006-06-01 | 2007-12-13 | Samsung Electro Mech Co Ltd | 超低電力ｒｃ発振器 |
| JP4510054B2 (ja) * | 2006-06-01 | 2010-07-21 | 三星電機株式会社 | 超低電力ｒｃ発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01130552A (ja) | 高抵抗素子 | |
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| JPS60128651A (ja) | 半導体装置 | |
| JPH0818011A (ja) | 半導体装置及びその製造方法 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JP3113202B2 (ja) | 半導体装置 | |
| JPS6373550A (ja) | 半導体装置 | |
| JPS58225648A (ja) | 半導体装置 | |
| JPS6238865B2 (ja) | ||
| JPS60137051A (ja) | 半導体装置 | |
| JPS62290164A (ja) | 半導体素子の形成方法 | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JPS5830151A (ja) | 半導体装置及びその製造方法 | |
| JPS61216356A (ja) | 半導体抵抗 | |
| JPH0738054A (ja) | 半導体装置 | |
| JPS55125645A (en) | Production of semiconductor device | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPH0770684B2 (ja) | 半導体集積回路用キャパシタ | |
| JPS6076170A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
| JPS60154551A (ja) | 半導体装置用抵抗体装置 | |
| JPH0258227A (ja) | 半導体装置 | |
| JPS59139664A (ja) | 半導体集積回路装置 | |
| JPH0410642A (ja) | 半導体装置及びその製造方法 | |
| JPS61256756A (ja) | 半導体装置 |