JPS6076170A - 絶縁ゲイト型半導体装置作製方法 - Google Patents
絶縁ゲイト型半導体装置作製方法Info
- Publication number
- JPS6076170A JPS6076170A JP58184607A JP18460783A JPS6076170A JP S6076170 A JPS6076170 A JP S6076170A JP 58184607 A JP58184607 A JP 58184607A JP 18460783 A JP18460783 A JP 18460783A JP S6076170 A JPS6076170 A JP S6076170A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulator
- electrode
- gate
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000012212 insulator Substances 0.000 claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 9
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 210000004185 liver Anatomy 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000003517 fume Substances 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基板上の非単結晶半導体を用いた縦チャネル型
の積層型の絶縁ゲイト型半導体装置(以下IGFという
)の作製方法に関する。
の積層型の絶縁ゲイト型半導体装置(以下IGFという
)の作製方法に関する。
本発明はこのICI’に対し、ケイ1−電極を少なくと
も3層に積層させたfI 屠体の側周辺に設けられたチ
ャネル形成領域を構成する非単結晶半導体」二に設け、
さらにこのディト電極の上+7(:)部をIll Ni
された半導体上方に延在することなく設け、より高い周
波数動作をさせることを目的とする。
も3層に積層させたfI 屠体の側周辺に設けられたチ
ャネル形成領域を構成する非単結晶半導体」二に設け、
さらにこのディト電極の上+7(:)部をIll Ni
された半導体上方に延在することなく設け、より高い周
波数動作をさせることを目的とする。
この発明は3層に積層された積層体の2つの側周辺にさ
らにチャネルを形成する非単結晶半導体を設け、この半
導体を用いて2つの1Gliを作製することにより、イ
ンバータ等の回路素子を1つの積1i体で設け、IF1
1簗積化を成就することを目的としている。
らにチャネルを形成する非単結晶半導体を設け、この半
導体を用いて2つの1Gliを作製することにより、イ
ンバータ等の回路素子を1つの積1i体で設け、IF1
1簗積化を成就することを目的としている。
本発明はかかるIGFを用いて複合半導体装置をマトリ
ックス構造に基板上に設け、液晶表示型のディスプレイ
装置を設けることを特徴としている。
ックス構造に基板上に設け、液晶表示型のディスプレイ
装置を設けることを特徴としている。
平面型の固体表示装置を設ける場合、平行な透光性基板
例えばガラス、プラスチック板肉に一対の電極を設けて
、この電極間に液晶を注入した液晶表示装置が知られて
いる。この表示部を複数の絵素とし、それをマトリック
ス構成させ、任意の絵素をその周辺部に設けられたデコ
ーダ、t゛ライバ論理回路により制御してオンまたはオ
フ状態にするには、その絵素に対応したIGFおよびイ
ンバータ、抵抗等を同一プロセス、同一構造で作ること
を必要としていた。そしてこのIGFに制御信号を与え
て、それに対応した絵素をオンまたはオフさせたもので
ある。
例えばガラス、プラスチック板肉に一対の電極を設けて
、この電極間に液晶を注入した液晶表示装置が知られて
いる。この表示部を複数の絵素とし、それをマトリック
ス構成させ、任意の絵素をその周辺部に設けられたデコ
ーダ、t゛ライバ論理回路により制御してオンまたはオ
フ状態にするには、その絵素に対応したIGFおよびイ
ンバータ、抵抗等を同一プロセス、同一構造で作ること
を必要としていた。そしてこのIGFに制御信号を与え
て、それに対応した絵素をオンまたはオフさせたもので
ある。
この液晶表示またはエレクトロクロミック表示素子はそ
の等何回路としてキャパシタ(以下Cという)にて示す
ことができる。このためIGFとCとを例えば2×2の
マトリックス構成(40)せしめたものを第1図(A)
に示す。
の等何回路としてキャパシタ(以下Cという)にて示す
ことができる。このためIGFとCとを例えば2×2の
マトリックス構成(40)せしめたものを第1図(A)
に示す。
第1図(A)において、マトリックス(40)の1個の
番地は1個(7]GF (10)と1個(7)C(31
)により1個の絵素を構成さ・Uている。これを行に(
51)、(52)としてビット線に連結し、他方、ゲイ
トを連結して列(41>、< 42 ) (ワード)を
設けたものである。
番地は1個(7]GF (10)と1個(7)C(31
)により1個の絵素を構成さ・Uている。これを行に(
51)、(52)としてビット線に連結し、他方、ゲイ
トを連結して列(41>、< 42 ) (ワード)を
設けたものである。
すると、例えば(51>、< 41 )を「1」とし、
(52)。
(52)。
(42)を「0」とすると、IGF (10)はオンと
なり、IGF (10’>等の他のJGFはオフとなる
。そして(2,1)番地ののを選択してオンとし、電気
的にC(3])として等hli的に示される表示部を選
択的にオン状態にすることができる。
なり、IGF (10’>等の他のJGFはオフとなる
。そして(2,1)番地ののを選択してオンとし、電気
的にC(3])として等hli的に示される表示部を選
択的にオン状態にすることができる。
本発明は、第4の半導体であるチャネル形成領域を構成
する半導体は水素または弗素が添加された珪素を主成分
とする非単結晶半導体を用いている。さらにキャリア移
動度が小さいという欠点を有するため、第2の絶縁体ま
たは半絶縁体のIQ厚を1μまたはそれ以下として短チ
ャネル長とした。
する半導体は水素または弗素が添加された珪素を主成分
とする非単結晶半導体を用いている。さらにキャリア移
動度が小さいという欠点を有するため、第2の絶縁体ま
たは半絶縁体のIQ厚を1μまたはそれ以下として短チ
ャネル長とした。
その結果、1(1MIlz以上のカットオフ周波数を有
−口しめることができた。
−口しめることができた。
第2図は本発明の積層型IGFの縦断面図およびその製
造工程を示したものである。この図面は一つのIGFを
作製する製造例を示すが、同一基板に複数ケ作る場合も
まったく同様である。
造工程を示したものである。この図面は一つのIGFを
作製する製造例を示すが、同一基板に複数ケ作る場合も
まったく同様である。
第2図(A)において、絶縁基板例えば石英ガラス、透
光性プラスチックまたはホウ珪酸ガラス基板上に第1の
導電膜(2)(以下E1という)を下側電極、リードと
して設りた。この実施例では酸化スズを主成分とする透
光性導電膜を0.2μの厚さに形成している。これに選
択エッチ■を施した。
光性プラスチックまたはホウ珪酸ガラス基板上に第1の
導電膜(2)(以下E1という)を下側電極、リードと
して設りた。この実施例では酸化スズを主成分とする透
光性導電膜を0.2μの厚さに形成している。これに選
択エッチ■を施した。
さらにこの上面にPまたはN型の導電型を有する第1の
非単結晶半導体(2)〈以下単に積層体であるため、ス
タック即ちslという)を1ooo〜3000人、第2
の絶縁体または半絶縁体(4)(以下単にS2というX
o、3〜3μ)、第1の半導体と同一導電型を有する第
3の半導体(5)(以下単にS3というXo、1〜0.
5μ)を積層して積層体(スタック即ちSという)を設
けた。この積層によりNIN、1lIP構造(Iは絶縁
体または半絶縁体)を有せしめた。
非単結晶半導体(2)〈以下単に積層体であるため、ス
タック即ちslという)を1ooo〜3000人、第2
の絶縁体または半絶縁体(4)(以下単にS2というX
o、3〜3μ)、第1の半導体と同一導電型を有する第
3の半導体(5)(以下単にS3というXo、1〜0.
5μ)を積層して積層体(スタック即ちSという)を設
けた。この積層によりNIN、1lIP構造(Iは絶縁
体または半絶縁体)を有せしめた。
図面においては上面にITO(M化インジューム・スズ
)、 Mo5iL+ Ti5iL+ WSiL+ H,
Ti、 Mo等の耐熱性金属導体(6)をココテはTi
Siをpcvo法により0.2μの厚さに積層した。
)、 Mo5iL+ Ti5iL+ WSiL+ H,
Ti、 Mo等の耐熱性金属導体(6)をココテはTi
Siをpcvo法により0.2μの厚さに積層した。
M1層体をさらに厚く作るため、予めLl’ CVII
法(減圧気相法人IT CV 11法または光CVD法
により0.3〜1μのJyさに酸化゛珪詣膜<”t)を
形成しておいてもよい。pcvo法の場合はN、0と5
ill+との反応を250℃で行わしめて作製した。
法(減圧気相法人IT CV 11法または光CVD法
により0.3〜1μのJyさに酸化゛珪詣膜<”t)を
形成しておいてもよい。pcvo法の場合はN、0と5
ill+との反応を250℃で行わしめて作製した。
このN、1)をN’NまたはP+PとしてN’NINN
’ 、 P’ P1円け (1は絶縁体または半絶縁体
)としてI)またはNと電極との接触抵抗を下げること
は有効であった。
’ 、 P’ P1円け (1は絶縁体または半絶縁体
)としてI)またはNと電極との接触抵抗を下げること
は有効であった。
さらに第2図(B)において、マスク■を用い°ζ選択
エツチンダグ法より絶縁膜(7)を除去し、さらに5i
OJ9 (7)をマスクとしてそのドの導体(6)、
S3.52およびSlを除去し、残った積層体を互いに
概略同一形状に形成した。すべて同一マスクでプラズマ
気相エッチ例えば肝気体またはCF十〇の混合気体を用
い、0.1〜0.5torr 30−としてエッチ速度
500人/分とした。
エツチンダグ法より絶縁膜(7)を除去し、さらに5i
OJ9 (7)をマスクとしてそのドの導体(6)、
S3.52およびSlを除去し、残った積層体を互いに
概略同一形状に形成した。すべて同一マスクでプラズマ
気相エッチ例えば肝気体またはCF十〇の混合気体を用
い、0.1〜0.5torr 30−としてエッチ速度
500人/分とした。
かくのごとくして概略同一形状の積層体を設けると、そ
の側面にもプラズマ処理での1n@を一部で得る。さら
にもしS2が半導体である場合、Slと33との不純物
がリークしやす< 、SL、32間、S2.53間での
良好な接合特性を得ることが困難になる。
の側面にもプラズマ処理での1n@を一部で得る。さら
にもしS2が半導体である場合、Slと33との不純物
がリークしやす< 、SL、32間、S2.53間での
良好な接合特性を得ることが困難になる。
このためこの32を絶縁物とし、耐熱性を有せしめかつ
Sl、S3の不純物の異常拡散を防止した。さらにこの
プラズマエッチで多少の損傷を受けても、PまたはNの
Sl、S3は導電性を十分有するため、このSt、S3
に隣接して新しい第4の半導体を接合を有して積層させ
ている。かくすることによりこのS4は何等の不純物を
混合せず、またプラズマ処理もまったくない膜質の々f
ましい被膜とすることができた。この第4の半導体をこ
れら積層体51(13)、S2 (14)、S3 (1
5)、導体(23)、絶縁体(24)を覆って積層させ
た。この第4の半導体(S4という)は、シランのグロ
ー放電法(PCVD法、光CVD法、LT CVIJ法
(IIOMOCVD法ともいう))を利用して室温〜5
00℃の温度例えばpcvo法における250℃、0.
1torr、30W、13.56Ml1zの条件下にて
設けたもので、非晶質(アモルファス)または半非晶質
(セミ5アモルファス)または多結晶構造の非単結晶珪
素半導体を用いている。本発明においてはアモルファス
またはセミアモルファス半導体(以下SASという)を
中心とし−で示す。
Sl、S3の不純物の異常拡散を防止した。さらにこの
プラズマエッチで多少の損傷を受けても、PまたはNの
Sl、S3は導電性を十分有するため、このSt、S3
に隣接して新しい第4の半導体を接合を有して積層させ
ている。かくすることによりこのS4は何等の不純物を
混合せず、またプラズマ処理もまったくない膜質の々f
ましい被膜とすることができた。この第4の半導体をこ
れら積層体51(13)、S2 (14)、S3 (1
5)、導体(23)、絶縁体(24)を覆って積層させ
た。この第4の半導体(S4という)は、シランのグロ
ー放電法(PCVD法、光CVD法、LT CVIJ法
(IIOMOCVD法ともいう))を利用して室温〜5
00℃の温度例えばpcvo法における250℃、0.
1torr、30W、13.56Ml1zの条件下にて
設けたもので、非晶質(アモルファス)または半非晶質
(セミ5アモルファス)または多結晶構造の非単結晶珪
素半導体を用いている。本発明においてはアモルファス
またはセミアモルファス半導体(以下SASという)を
中心とし−で示す。
さらにその上面にこの非単結晶半導体の側とLで同一反
応炉にて第4の半導体表面を大気に触れさせることなく
窒化珪素膜(16)を光CVt+法にてシラン(ジシラ
ンでも可)とアンモニアとを水銀励起法の気相反応によ
り作製して、J7さは300〜2000人とした。
応炉にて第4の半導体表面を大気に触れさせることなく
窒化珪素膜(16)を光CVt+法にてシラン(ジシラ
ンでも可)とアンモニアとを水銀励起法の気相反応によ
り作製して、J7さは300〜2000人とした。
この絶縁映は13.56Ml1z〜2.45GIIzの
周波数の電磁エネルギにより活性化して窒素またはアン
モニア雰囲気に100〜400℃浸して固相−気相反応
の窒化珪素を形成してもよい。
周波数の電磁エネルギにより活性化して窒素またはアン
モニア雰囲気に100〜400℃浸して固相−気相反応
の窒化珪素を形成してもよい。
また、11 CV D法により窒化珪素を形成させても
よい。
よい。
するとS2 (14)の側周辺では、チャネル形成領域
(9)、<9’)とその上のディト絶縁物(16)とし
ての絶縁物(16)を形成させた。第4の半導体はSl
、 S3とはその側面においてダイオード接合を構成さ
せている。
(9)、<9’)とその上のディト絶縁物(16)とし
ての絶縁物(16)を形成させた。第4の半導体はSl
、 S3とはその側面においてダイオード接合を構成さ
せている。
第2図(B)において、さらに第3のマスク■により電
極穴開けを行い、この後この積層体上の窒化珪素膜(1
6)を覆って第2の導電膜(図17)を0.3〜1μの
厚さに形成した。
極穴開けを行い、この後この積層体上の窒化珪素膜(1
6)を覆って第2の導電膜(図17)を0.3〜1μの
厚さに形成した。
この導電膜(17)はITO(酸化インジューム・スズ
)のごとき透光性導電膜* TtStz JoStz
+MSIz 。
)のごとき透光性導電膜* TtStz JoStz
+MSIz 。
W、Ti、No等の耐熱性導電膜としてもよい。ここで
はPまたはN型の不純物の多量にドープされた珪素半導
体をpcvo法で作った。即ち、0.5μの厚さにリン
が1%添加され、かつ微結晶性(粒径50〜300人)
の非単結晶半導体をPCVD法で作製した。
はPまたはN型の不純物の多量にドープされた珪素半導
体をpcvo法で作った。即ち、0.5μの厚さにリン
が1%添加され、かつ微結晶性(粒径50〜300人)
の非単結晶半導体をPCVD法で作製した。
この後この上面にレジスト(18)を形成した。
さらに第2図(C)に示されるごとく、第4のフォトリ
ソグラフィ技術により垂直方向よりの異方性エッチを行
った。即ち例えばCF CI 、CF +0 。
ソグラフィ技術により垂直方向よりの異方性エッチを行
った。即ち例えばCF CI 、CF +0 。
肝等の反応性気体をプラズマ化し、さらにこのプラズマ
を基板の上方より垂直に矢印(28)のごとくに加えた
。すると導体(17)は、平面上−は厚さく0.5μ)
をエッチすると、この被膜は除去されるが、側面では積
層体の厚さおよび被膜のjIさの合計の2〜3μを垂直
方向に有する。このため図面に示すごとき垂直方向より
の異方性エッチを行うと、破線(3B)、<38’)の
ごとくにこれら導体をマスク(18)のある領域以外に
も残すことができた。
を基板の上方より垂直に矢印(28)のごとくに加えた
。すると導体(17)は、平面上−は厚さく0.5μ)
をエッチすると、この被膜は除去されるが、側面では積
層体の厚さおよび被膜のjIさの合計の2〜3μを垂直
方向に有する。このため図面に示すごとき垂直方向より
の異方性エッチを行うと、破線(3B)、<38’)の
ごとくにこれら導体をマスク(18)のある領域以外に
も残すことができた。
その結果、積層体の側周辺のみに選択的にゲイト電極を
設けることができた。さらにこのディト電極は第3の半
導体の上方には存在せず、結果として第3の半導体とゲ
イI−電極との寄生容量を実質的にないに等しくするこ
とができた。
設けることができた。さらにこのディト電極は第3の半
導体の上方には存在せず、結果として第3の半導体とゲ
イI−電極との寄生容量を実質的にないに等しくするこ
とができた。
かくして第2図(C)を得た。
第2図(C)の平面図を第2図CD)として示しである
が、この積層体の外周辺部のすべてに形成されたゲイト
電極(20>、<20’)のうら不要部分を■のフォト
エツチング法により除去している。第2図<D)の番号
はそれぞれ対応させている。
が、この積層体の外周辺部のすべてに形成されたゲイト
電極(20>、<20’)のうら不要部分を■のフォト
エツチング法により除去している。第2図<D)の番号
はそれぞれ対応させている。
第2図(C>、< D )にて明らかなどと<、IGF
(10)はチャネルは(9)、(9’)と2つを有し、
ソースまたはドレイン(13)、ドレインまたはソース
(15)を有し、ゲイト(20>、<20’)を有する
。s3の電4fi (19)はり−F’(21)に延在
し、Slのリードは(22)により設()である。即ら
図面では2つのIGFを文1として設けることができる
。これは2つのIGFのチャネル間の82の絶縁体が数
十N1Ωの抵抗を有し、実質的に独立構成をし謁るノこ
めであり、この構造は結晶半導体とはまったく異なった
構造を有−uしめることができた。
(10)はチャネルは(9)、(9’)と2つを有し、
ソースまたはドレイン(13)、ドレインまたはソース
(15)を有し、ゲイト(20>、<20’)を有する
。s3の電4fi (19)はり−F’(21)に延在
し、Slのリードは(22)により設()である。即ら
図面では2つのIGFを文1として設けることができる
。これは2つのIGFのチャネル間の82の絶縁体が数
十N1Ωの抵抗を有し、実質的に独立構成をし謁るノこ
めであり、この構造は結晶半導体とはまったく異なった
構造を有−uしめることができた。
本発明の第4の半導体はアモルファス珪素を含む非単結
晶半導体を用い、その中の不対結合手の中和用に水素を
用いており、かつ基板と半導体、電極す〜(ζが異種材
料であり、それらの熱膨張によるストレスを少なくする
ため、すべての処理を600℃以下好ましくば300
’C以下でするとよかった。
晶半導体を用い、その中の不対結合手の中和用に水素を
用いており、かつ基板と半導体、電極す〜(ζが異種材
料であり、それらの熱膨張によるストレスを少なくする
ため、すべての処理を600℃以下好ましくば300
’C以下でするとよかった。
またゲイト電極(20)、(20’)をSl (13)
、52 (14)、S3 (15)と同様の半導体で電
気的にフローティングとして設け、さらにごの上面に絶
縁膜を介して第2のゲイトをコン1−ロール・ゲイトと
した不揮発性メモリとすることもできる。
、52 (14)、S3 (15)と同様の半導体で電
気的にフローティングとして設け、さらにごの上面に絶
縁膜を介して第2のゲイトをコン1−ロール・ゲイトと
した不揮発性メモリとすることもできる。
かくしてソースまたは1ζレインをSL (13>、チ
ャネル形成領Jj3i(9)、(9’)を有するS4
(25>、ドレインまたはソースを53 [15)によ
り形成せしめ、チ・)−ネル形成領域側面にはゲイ日色
縁物(16>、その外側面にゲ・イI・7Ii4U (
20)、(20’)をI& LJり(11屑型)IGl
i (10)を作ることができた。
ャネル形成領Jj3i(9)、(9’)を有するS4
(25>、ドレインまたはソースを53 [15)によ
り形成せしめ、チ・)−ネル形成領域側面にはゲイ日色
縁物(16>、その外側面にゲ・イI・7Ii4U (
20)、(20’)をI& LJり(11屑型)IGl
i (10)を作ることができた。
この発明は、チャネル長はS2 (14)の厚さで決め
られ、一般には0.J〜3μここでは0.5μとした。
られ、一般には0.J〜3μここでは0.5μとした。
それは非単結晶半導体の移動度が小結晶とは異なり、そ
の115〜1/l00j、がないため、チャネル長を短
くしてIGI’としての周波数特性を助長さ一口にこと
にある。
の115〜1/l00j、がないため、チャネル長を短
くしてIGI’としての周波数特性を助長さ一口にこと
にある。
S4 (1G)にホウ素不純物を被膜形成の際わずが(
0,1〜l0Ilfll )添加して真性または■)ま
たはN半導体としてスレッシュポール1−電圧の制(1
11を′行うごとは有シJであった。
0,1〜l0Ilfll )添加して真性または■)ま
たはN半導体としてスレッシュポール1−電圧の制(1
11を′行うごとは有シJであった。
か<シ゛ζ、NチャネルIGFにてドレイン(15入ソ
ース(12)、−ゲイト(20)または(20’)とし
て−一5v、v! = 5V、動作周波数15−5NI
iz + 4 ルコトカできた。
ース(12)、−ゲイト(20)または(20’)とし
て−一5v、v! = 5V、動作周波数15−5NI
iz + 4 ルコトカできた。
複合集積化の基礎要素である抵抗、インハークにつき本
発明のIGFを以下に記す。
発明のIGFを以下に記す。
第1図のインバータ(60)の縦断面図を第3図に示す
。
。
第3図(A)および(B)においてIGr’は第2図と
その番号を対応させている。ドライバ(61)ば左側の
JGFを、ロー];は右側のIGFを用いた。
その番号を対応させている。ドライバ(61)ば左側の
JGFを、ロー];は右側のIGFを用いた。
図面(A)ではロートノゲ・fl・電極(20)と’1
b(65)とを連続させるエンハンスメン1〜型、また
図面(B)は出力(62)とゲイ]・電極(20)とを
連続させたディプレッション型のIGFを示す。
b(65)とを連続させるエンハンスメン1〜型、また
図面(B)は出力(62)とゲイ]・電極(20)とを
連続させたディプレッション型のIGFを示す。
さらにこのインバータ(60)の出力は(62)よりな
り、この基板上の2つのIGF (61)、<64)を
互いに離間することなく同一半導体積層体(13)、<
14)。
り、この基板上の2つのIGF (61)、<64)を
互いに離間することなく同一半導体積層体(13)、<
14)。
(15)に複合化して設置、Jたことを特長としζいる
。
。
その製造工程は第2図と同様である。図面において■フ
ォ1−エッチがゲイ1−電極の分割のために必要である
ことはいうまでもない。
ォ1−エッチがゲイ1−電極の分割のために必要である
ことはいうまでもない。
この第3図(Δ)のインハークは−1側電極は図面の前
後方向に配設し、その引出し電極形成用に■を用いてい
る。さらにその一部を■によってエツチング除去しζお
り、図示のBIS分では積層体と同一形状を構成−uし
めている。この時、下側電極(12) 4よ第4の半導
体(25)で覆われているため、ゲイト電極とショート
することがないという特長を(′jする。また、上側電
極を2つのl1ETとして独立〜uしめ(19)、(1
!11’)とした。かくすると1つのIGF([i4>
(Ll−F)を電極(19)、ドレイン(15)、チャ
ネル(9)、ソース(13)、電極(12)即ら出力(
62)かつ他のIGF (+−ライハ)の電極(2)、
1−レイン(13)、チャネル(9′)、ソース(15
’)、電極(66)止して設りることが可能となる。そ
の結果、2つのIGI+を1つの51〜s3のブロック
と一体化してインバータとするこ止ができた。
後方向に配設し、その引出し電極形成用に■を用いてい
る。さらにその一部を■によってエツチング除去しζお
り、図示のBIS分では積層体と同一形状を構成−uし
めている。この時、下側電極(12) 4よ第4の半導
体(25)で覆われているため、ゲイト電極とショート
することがないという特長を(′jする。また、上側電
極を2つのl1ETとして独立〜uしめ(19)、(1
!11’)とした。かくすると1つのIGF([i4>
(Ll−F)を電極(19)、ドレイン(15)、チャ
ネル(9)、ソース(13)、電極(12)即ら出力(
62)かつ他のIGF (+−ライハ)の電極(2)、
1−レイン(13)、チャネル(9′)、ソース(15
’)、電極(66)止して設りることが可能となる。そ
の結果、2つのIGI+を1つの51〜s3のブロック
と一体化してインバータとするこ止ができた。
また第3図(B)は下側電極を2つに分割して図面の前
1多方向に配設せしめている。またこの下側電極のパタ
ーニングに■を用い、さらに積層体の形成の際、この電
極を第4の半導体で覆い、電気的にり・イ1−電極(2
o)、(2o′)と絶縁さゼている。
1多方向に配設せしめている。またこの下側電極のパタ
ーニングに■を用い、さらに積層体の形成の際、この電
極を第4の半導体で覆い、電気的にり・イ1−電極(2
o)、(2o′)と絶縁さゼている。
その他の製造工程は第2図と同様である。
即ら1つのlG11 l:J−ド(64) テVvn
((i5)、下側電極(12)、ドレイン(13)、チ
ャネル(9入ソース(5入電極(62)即ち出力(62
入他のIGF (ドライバ)<61)でのトレイン(1
5)、チャネル(9′)、ソース(13)、電極(12
’)、v、(66)よりなり、入力(63)をゲイト電
極(20’)に出力(62’)を83より引き出させた
。
((i5)、下側電極(12)、ドレイン(13)、チ
ャネル(9入ソース(5入電極(62)即ち出力(62
入他のIGF (ドライバ)<61)でのトレイン(1
5)、チャネル(9′)、ソース(13)、電極(12
’)、v、(66)よりなり、入力(63)をゲイト電
極(20’)に出力(62’)を83より引き出させた
。
第1図の抵抗(70)は第3図(A )、(B >にお
いてロードを用いればよい。
いてロードを用いればよい。
かくのごとく本発明は縦チ中ネルであり、ゲイト電極を
33の上方にわたって設けさせていないため、IGFの
ディト電極と53との寄生容量を少なくすることができ
るという大きな特長を有する。さらにS2が絶縁性であ
るため、30〜100vの大電圧をSl、33間に加え
てもショートすることがない。またSl、S3のいずれ
がドレインとして作用しても、その外部は絶縁であるた
め、最も理想的IGFといえる。さらにS4のチャネル
下もS2の絶縁性のため周波数特性の向上に寄与する2
つのIGFを対をなして同時に作ることができる。製造
マスクも5回で十分であり、マスク精度を必要としない
等の多くのl+長をチートネル長が0.2〜1μときわ
めて短くすることができるごとに加えてYi−1! L
めることができた。
33の上方にわたって設けさせていないため、IGFの
ディト電極と53との寄生容量を少なくすることができ
るという大きな特長を有する。さらにS2が絶縁性であ
るため、30〜100vの大電圧をSl、33間に加え
てもショートすることがない。またSl、S3のいずれ
がドレインとして作用しても、その外部は絶縁であるた
め、最も理想的IGFといえる。さらにS4のチャネル
下もS2の絶縁性のため周波数特性の向上に寄与する2
つのIGFを対をなして同時に作ることができる。製造
マスクも5回で十分であり、マスク精度を必要としない
等の多くのl+長をチートネル長が0.2〜1μときわ
めて短くすることができるごとに加えてYi−1! L
めることができた。
そのため耐圧20〜30V、V ”−4〜4vの範囲で
例えば1±0.2vとして制御J11作製できた。さら
に周波数特性がチャネル長が0.1〜1μのマイクロチ
ャネルのため、これまでの非単結晶半導体を用いた横チ
ャネル型の絶縁ゲイ1−型半導体装置の50倍の101
111z以上を(tlることができた。またs2が絶縁
性の場合は1lliJ圧4〜50V、カットオフ周波数
50MIIz以上をrlすることができた。
例えば1±0.2vとして制御J11作製できた。さら
に周波数特性がチャネル長が0.1〜1μのマイクロチ
ャネルのため、これまでの非単結晶半導体を用いた横チ
ャネル型の絶縁ゲイ1−型半導体装置の50倍の101
111z以上を(tlることができた。またs2が絶縁
性の場合は1lliJ圧4〜50V、カットオフ周波数
50MIIz以上をrlすることができた。
また逆方向リークは、第1図に示ずような51またはS
3を5ixC1−×(0< x < 1 例えばx =
0.2 )とすることにより、さらにs2を絶紅物化す
ることによりこのSl、S3の不純物が32に流入する
ことが少なくなり、このN−−1接合またはP−1接合
のリークは逆方向にIOVを加えてもI O++A /
c+J以下であった。これは単結晶の逆リークよりも
さらに2〜3桁も少なく、非単結晶半導体性nの物性を
積極的に利用したごとによる好ましいものであった。
3を5ixC1−×(0< x < 1 例えばx =
0.2 )とすることにより、さらにs2を絶紅物化す
ることによりこのSl、S3の不純物が32に流入する
ことが少なくなり、このN−−1接合またはP−1接合
のリークは逆方向にIOVを加えてもI O++A /
c+J以下であった。これは単結晶の逆リークよりも
さらに2〜3桁も少なく、非単結晶半導体性nの物性を
積極的に利用したごとによる好ましいものであった。
さらに高温での動作において、電極の金属が非単結晶の
31、S3内に混入して不良になりやずいため、この電
極に密接した側を5ixC1−y (0< x < 1
例えばx=0.2)とした。その結果150℃でioo
。
31、S3内に混入して不良になりやずいため、この電
極に密接した側を5ixC1−y (0< x < 1
例えばx=0.2)とした。その結果150℃でioo
。
時間動作さ(たが何等の動作不良が1000素子を評価
しても見られなかった。これはこの電極に密接してアモ
ルファス珪素のみで31またはS3を形成した場合、1
50℃で10時間も耐えないことを考えると、きわめて
高い信頼性の向上となった。
しても見られなかった。これはこの電極に密接してアモ
ルファス珪素のみで31またはS3を形成した場合、1
50℃で10時間も耐えないことを考えると、きわめて
高い信頼性の向上となった。
さらにかかる積層型のIGFのため、従来のように高精
度のフメトリソグラフィ技術を用いることなく、基板特
に絶縁基板上に複数個のIGF、抵抗、キャパシタを作
ることが可能になった。そして液晶表示ディスプレイに
まで発展させることが可能になった。
度のフメトリソグラフィ技術を用いることなく、基板特
に絶縁基板上に複数個のIGF、抵抗、キャパシタを作
ることが可能になった。そして液晶表示ディスプレイに
まで発展させることが可能になった。
以上の説明において明らかなごとく、この発明はチャネ
ル形成領域を構成する非単結晶半導体を積層体の側面に
設け、さらに大気に触れさせることなくゲイト絶i!膜
およびゲイト電極を形成せしめている。このためIGF
の界面(絶縁膜−第4の半導体、絶i!膜−ゲイト電極
)が不純物にlb染されることがない。また異方性エッ
チを行うため、その際のプラズマの方向が界面に平行に
加わり、絶縁物界面にiJj (Jj;により新たな再
結合中心を発生させないとい・)特長を有する。このた
め本発明の積層体を第4の半導体で覆い、ソース、I−
レインの3電極とゲイ1−電極とがショートシにくい。
ル形成領域を構成する非単結晶半導体を積層体の側面に
設け、さらに大気に触れさせることなくゲイト絶i!膜
およびゲイト電極を形成せしめている。このためIGF
の界面(絶縁膜−第4の半導体、絶i!膜−ゲイト電極
)が不純物にlb染されることがない。また異方性エッ
チを行うため、その際のプラズマの方向が界面に平行に
加わり、絶縁物界面にiJj (Jj;により新たな再
結合中心を発生させないとい・)特長を有する。このた
め本発明の積層体を第4の半導体で覆い、ソース、I−
レインの3電極とゲイ1−電極とがショートシにくい。
s2を絶縁性とするため、ソース、ドレインよりの耐用
を向上できに点いう多くの特長を有する。
を向上できに点いう多くの特長を有する。
本発明におりる非単結晶半導体は珪素、ゲルマニュー、
/Aまたは炭化珪素(SixC1−XQ < x <
l >。
/Aまたは炭化珪素(SixC1−XQ < x <
l >。
絶j3、体は炭化珪素または窒化珪素を用いた。しかし
、半導体としてInl’、 BI’+ GaAs等のm
−v化合物半導体を用いてもよい。
、半導体としてInl’、 BI’+ GaAs等のm
−v化合物半導体を用いてもよい。
第1図は本発明による絶縁ゲイト型半導体装置、インパ
ーク、抵抗、キャパシタまたは絶縁ゲイト型半導体装置
とキャパシタとを絵素とした7トリノクス構造の等何回
路を示す。 第2図は本発明の積屓型絶縁ゲイト型半導体装置の]二
稈を示す[Ili面図である。 第3図は本発明の積層型絶縁ゲイト半導体装置のインバ
ータtt、l造を示J−0 特許出願人 (/、2) (2,2ン
ーク、抵抗、キャパシタまたは絶縁ゲイト型半導体装置
とキャパシタとを絵素とした7トリノクス構造の等何回
路を示す。 第2図は本発明の積屓型絶縁ゲイト型半導体装置の]二
稈を示す[Ili面図である。 第3図は本発明の積層型絶縁ゲイト半導体装置のインバ
ータtt、l造を示J−0 特許出願人 (/、2) (2,2ン
Claims (1)
- 【特許請求の範囲】 1、基板上または基板上の第1の導電体上に第1の非単
結晶半導体、第2の絶縁体または半絶縁体および前記第
1の半導体と同一導電型の第3の非単結晶半導体とを積
層し、概略同一形状とした積層体を形成せしめる工程と
、前記積層体の側部に隣接し′ζチャネル形成領域を構
成する第4の非単結晶半導体と該半導体表面上に絶縁物
を形成せしめる工程と、前記絶縁物に隣接してゲイト電
極を形成する導体または半導体を該ゲイト電極の上端部
が前記第3の半導体上に残存することなく形成する工程
とを有することを特徴とする絶縁ゲイト型半導体装置作
製方法。 2、特許請求の範囲第1項において、ゲイトを構成する
導体または半導体を上刃よりの垂直異方性エッチを行う
ことにより該ゲイ1−電極の上端部を第3の半導体上方
に残存することなく、ゲイト絶縁物に隣接して形成−u
しめることを特徴とする絶縁ゲイト型半導体装置作製方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58184607A JPS6076170A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58184607A JPS6076170A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6076170A true JPS6076170A (ja) | 1985-04-30 |
JPH0465550B2 JPH0465550B2 (ja) | 1992-10-20 |
Family
ID=16156175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58184607A Granted JPS6076170A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6076170A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63249373A (ja) * | 1987-02-27 | 1988-10-17 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 薄膜トランジスタ、このようなトランジスタを有する表示デバイスおよび薄膜トランジスタの製造方法 |
US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115870A (en) * | 1981-11-09 | 1982-07-19 | Semiconductor Energy Lab Co Ltd | Insulated gate type field effect semiconductor device |
JPS5897868A (ja) * | 1981-12-08 | 1983-06-10 | Canon Inc | 多結晶薄膜トランジスタ |
JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
-
1983
- 1983-10-03 JP JP58184607A patent/JPS6076170A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115870A (en) * | 1981-11-09 | 1982-07-19 | Semiconductor Energy Lab Co Ltd | Insulated gate type field effect semiconductor device |
JPS5897868A (ja) * | 1981-12-08 | 1983-06-10 | Canon Inc | 多結晶薄膜トランジスタ |
JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63249373A (ja) * | 1987-02-27 | 1988-10-17 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 薄膜トランジスタ、このようなトランジスタを有する表示デバイスおよび薄膜トランジスタの製造方法 |
US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
US8026886B2 (en) | 1990-11-26 | 2011-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0465550B2 (ja) | 1992-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
JPH02210330A (ja) | 液晶電気光学装置 | |
JP2564501B2 (ja) | 半導体装置 | |
JPS6076170A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
JP2616755B2 (ja) | 半導体装置 | |
JP2564502B2 (ja) | 半導体装置 | |
JPH02230130A (ja) | 液晶電気光学装置 | |
JPS6366428B2 (ja) | ||
JP2535721B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP2564503B2 (ja) | 半導体被膜作製方法 | |
JP2816421B2 (ja) | 液晶電気光学装置 | |
JPH0685255A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS60124974A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
JPS6076169A (ja) | 絶縁ゲイト型半導体装置 | |
JPS60124973A (ja) | 絶縁ゲイト型半導体装置 | |
JP2588382B2 (ja) | 絶縁ゲイト型半導体装置 | |
JPH0466004B2 (ja) | ||
JPS60124963A (ja) | 絶縁ゲイト型半導体装置 | |
JPS6089958A (ja) | 半導体装置 | |
JPS6076168A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
JPS60164361A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
JP2593640B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
JPS6092656A (ja) | 絶縁ゲイト型半導体装置 | |
JPS6076167A (ja) | 絶縁ゲイト型半導体装置 | |
JPH0473764B2 (ja) |