JPS599941A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPS599941A JPS599941A JP57119460A JP11946082A JPS599941A JP S599941 A JPS599941 A JP S599941A JP 57119460 A JP57119460 A JP 57119460A JP 11946082 A JP11946082 A JP 11946082A JP S599941 A JPS599941 A JP S599941A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- layer
- thin film
- conductor
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係り、とりわけ非晶質シリコン等
の非単結晶シリコン又はシリコン化合物半導体薄膜等の
■族元素を主成分とする半導体薄膜を用いた薄膜電界効
果トランジスタ（以降ＴＰＴと略す。）アレーに代表さ
れる様な薄膜半導体装置に関するものである。
の非単結晶シリコン又はシリコン化合物半導体薄膜等の
■族元素を主成分とする半導体薄膜を用いた薄膜電界効
果トランジスタ（以降ＴＰＴと略す。）アレーに代表さ
れる様な薄膜半導体装置に関するものである。
ＴＰＴアレーを例にとって説明すると、本発明は、ＴＰ
Ｔのゲート絶縁体及び層間絶縁体の膜べりを防止して層
間絶縁を確実にし大面積にわたってゲート及びゲートバ
ス金属層とソース・ドレイン及びソースバス、ドレイン
バスとの電気的短絡をなくすることを目的とする。更に
、ゲート及びゲートバス配線金属からの反射光を減らし
、画像表示素子のグイナミノクレンジを向上されること
を目的とする。
Ｔのゲート絶縁体及び層間絶縁体の膜べりを防止して層
間絶縁を確実にし大面積にわたってゲート及びゲートバ
ス金属層とソース・ドレイン及びソースバス、ドレイン
バスとの電気的短絡をなくすることを目的とする。更に
、ゲート及びゲートバス配線金属からの反射光を減らし
、画像表示素子のグイナミノクレンジを向上されること
を目的とする。
６０ｏ ’ｃ以下という比較的低温で、プラズマ堆積法
、スパッタ法あるいは熱ＣｖＤ等で作製され、水素、フ
ッ素等によって原子結合対の不安全性が補償された非晶
質又は多結晶シリコン又はシリコン化合物半導体等の■
族元素を成分とする半導体は、その電子及び正孔易動度
が０．０１〜１ｏｃｒｔ１７Δ・ｓｅｃ と比較的大
きいこと、安定性がよいこと、無公害であること、大面
積化が容易なこと、基板を選ばずガラス板等の低コスト
基板の使用が可能であること等の利点がある。又、単結
晶シリコン等と比べて膜面方向の比抵抗が大きく、ＴＰ
Ｔにした場合０Ｎ−ＯＦＦ比が大きくとれると言った利
点を有する。
、スパッタ法あるいは熱ＣｖＤ等で作製され、水素、フ
ッ素等によって原子結合対の不安全性が補償された非晶
質又は多結晶シリコン又はシリコン化合物半導体等の■
族元素を成分とする半導体は、その電子及び正孔易動度
が０．０１〜１ｏｃｒｔ１７Δ・ｓｅｃ と比較的大
きいこと、安定性がよいこと、無公害であること、大面
積化が容易なこと、基板を選ばずガラス板等の低コスト
基板の使用が可能であること等の利点がある。又、単結
晶シリコン等と比べて膜面方向の比抵抗が大きく、ＴＰ
Ｔにした場合０Ｎ−ＯＦＦ比が大きくとれると言った利
点を有する。
以上の理由により、これらの半導体薄膜は、液晶等と組
み合わせることによって画像表示装置等を構成する薄膜
電界効果トランジスタのスイッチングアレー等への応用
が有望である。
み合わせることによって画像表示装置等を構成する薄膜
電界効果トランジスタのスイッチングアレー等への応用
が有望である。
第１図、第２図は、液晶セル等の透光型画像表示装置用
薄膜電界トランジスタ・スイッチングアレーの要部平面
図と第１図に於けるＡ −Ａ’線部分における工程断面
図である。第１図に於いて１は液晶、駆動用透明電極で
あり、２はゲート電極、２′はゲート電極２につながる
ゲートバス配線である。
薄膜電界トランジスタ・スイッチングアレーの要部平面
図と第１図に於けるＡ −Ａ’線部分における工程断面
図である。第１図に於いて１は液晶、駆動用透明電極で
あり、２はゲート電極、２′はゲート電極２につながる
ゲートバス配線である。
３はソース電極、３′はソース電極３につながるソース
バス配線、４はドレイン電極である。ゲート電極２及び
ゲートバス２′とソース電極２．ソースバス２′及びド
レイン電極４との間には窒化シリコン、酸化シリコン等
の絶縁膜層が全面に設置されており、コンタクトホール
５によってドレイン４と透明電極１との電気的なオーミ
ック接触を形成している。
バス配線、４はドレイン電極である。ゲート電極２及び
ゲートバス２′とソース電極２．ソースバス２′及びド
レイン電極４との間には窒化シリコン、酸化シリコン等
の絶縁膜層が全面に設置されており、コンタクトホール
５によってドレイン４と透明電極１との電気的なオーミ
ック接触を形成している。
以上の素子の従来性なわれている製造方法について第２
図の工程断面図を用いて順次説明する。
図の工程断面図を用いて順次説明する。
まず、第２図ａに示す様に、透光型絶縁基板２０上に液
晶を駆動し画像を表示するだめの透明電極１を各絵素ご
とに選択的に被着形成し、同一面上に透明電極１と重な
らない様にＭｏ等の金属膜層よりなるゲート電極２及び
ゲートバス２′として選択的に被着形成する０次いで全
面に渡って、窒化ノリコン、酸化シリコン、アルミナ等
よりなるゲート絶縁膜層６及び層間絶縁膜６′をプラズ
マ堆積法、スパッタ法、熱ＣＶＤ法等で被着形成し、更
にシリコンを主成分とする非単結晶半導体層７をプラズ
マ堆積法、スパッタ法、熱ＣＶＤ法等で堆積する。
晶を駆動し画像を表示するだめの透明電極１を各絵素ご
とに選択的に被着形成し、同一面上に透明電極１と重な
らない様にＭｏ等の金属膜層よりなるゲート電極２及び
ゲートバス２′として選択的に被着形成する０次いで全
面に渡って、窒化ノリコン、酸化シリコン、アルミナ等
よりなるゲート絶縁膜層６及び層間絶縁膜６′をプラズ
マ堆積法、スパッタ法、熱ＣＶＤ法等で被着形成し、更
にシリコンを主成分とする非単結晶半導体層７をプラズ
マ堆積法、スパッタ法、熱ＣＶＤ法等で堆積する。
次に第２図すに示す様に、トランジスタのチャンネル部
となる領域８にだけ選択的に非晶質半導体層７を残す。
となる領域８にだけ選択的に非晶質半導体層７を残す。
このシリコンを主成分とする非単結晶半導体層７を選択
的に残し他の部分を除去するには光レジストパターン等
によるマスク２１を用いＦＨとＨＮＯ３の混合液（ＣＨ
３ＣＯ０Ｈ，ＮＨ４Ｆを含む場合もある）、ＮａＯＨ水
溶液等でエツチングする。Ｎ ａ ＯＨ水溶液は、その
成分のＮａがトランジスタ特性に悪影響をもたらすので
使用しない方が好ましい。ところで、ＦＨ，ＨＮＯ３を
主成分とするエツチング液に対してプラズマ堆積法等で
堆清さｆｌ、露出した窒化シリコンや酸化ノリコン等の
絶縁膜６′は非晶質半導体層７よりはエツチングレート
１ハ小さいが破線のようにエツチングされ、工、ノチン
グの制御か悪い場合にはゲートバス２′が第２図すのご
とく露出してしまう場合があった。
的に残し他の部分を除去するには光レジストパターン等
によるマスク２１を用いＦＨとＨＮＯ３の混合液（ＣＨ
３ＣＯ０Ｈ，ＮＨ４Ｆを含む場合もある）、ＮａＯＨ水
溶液等でエツチングする。Ｎ ａ ＯＨ水溶液は、その
成分のＮａがトランジスタ特性に悪影響をもたらすので
使用しない方が好ましい。ところで、ＦＨ，ＨＮＯ３を
主成分とするエツチング液に対してプラズマ堆積法等で
堆清さｆｌ、露出した窒化シリコンや酸化ノリコン等の
絶縁膜６′は非晶質半導体層７よりはエツチングレート
１ハ小さいが破線のようにエツチングされ、工、ノチン
グの制御か悪い場合にはゲートバス２′が第２図すのご
とく露出してしまう場合があった。
すなわち、ゲートバス２′上の絶縁膜６′が完全に除去
されないまでも、絶縁膜６′のピンホール１０を通して
前記エツチング液がゲートバス２′をエツチングし、ゲ
ートバス２′の断線が生じる。また、バス２′の段差部
における絶縁膜６′には通常マイコロクラックの生じて
いることが多くてこの部分は弱くなっており、第２図す
のごとく異常エツチングが生じ、バス２′が露出する。
されないまでも、絶縁膜６′のピンホール１０を通して
前記エツチング液がゲートバス２′をエツチングし、ゲ
ートバス２′の断線が生じる。また、バス２′の段差部
における絶縁膜６′には通常マイコロクラックの生じて
いることが多くてこの部分は弱くなっており、第２図す
のごとく異常エツチングが生じ、バス２′が露出する。
この様な状況下で、ソース、ドレイン及びソースバスと
なる金属層を堆積し、ソース、ドレイン電極３，４及び
ソースバス３′をエツチング等により選択的にパターニ
ングしてＴＰＴを完成する。
なる金属層を堆積し、ソース、ドレイン電極３，４及び
ソースバス３′をエツチング等により選択的にパターニ
ングしてＴＰＴを完成する。
なお、画像表示装置は基板２ｏと他の透明基板２１間に
液晶２２を封入して形成される（ｄ）。２３は透明電極
である。この様にして作製されたＴＰＴアレーば、第２
図Ｃに示すようにソースバス３′とゲートバス２′の電
気的短絡率やゲートバスの断線率が大きく、大面積に渡
って完全な多数のＴＰＴを形成するＴＰＴアレーを作製
することが困難であった。
液晶２２を封入して形成される（ｄ）。２３は透明電極
である。この様にして作製されたＴＰＴアレーば、第２
図Ｃに示すようにソースバス３′とゲートバス２′の電
気的短絡率やゲートバスの断線率が大きく、大面積に渡
って完全な多数のＴＰＴを形成するＴＰＴアレーを作製
することが困難であった。
従って本発明はこの様な状況に鑑みなされたもので、非
単結晶半導体層をＴＰＴのチャンネル部のみならずゲー
ト又はゲートバスとソース・ドレイン又はソースバスと
の重り合う部分にもエツチングせずに残すことにより、
以上の欠点を除去しようとするものである。更に本発明
は画像表示に必要な領域（ＴＰＴのチャンネル部分）以
外に非晶質半導体層を残すことにより、金属層からなる
ゲート及びゲートバス表面からの反射光をおさえ、画像
表示の際のダイナミックレンジを向上させるものである
。
単結晶半導体層をＴＰＴのチャンネル部のみならずゲー
ト又はゲートバスとソース・ドレイン又はソースバスと
の重り合う部分にもエツチングせずに残すことにより、
以上の欠点を除去しようとするものである。更に本発明
は画像表示に必要な領域（ＴＰＴのチャンネル部分）以
外に非晶質半導体層を残すことにより、金属層からなる
ゲート及びゲートバス表面からの反射光をおさえ、画像
表示の際のダイナミックレンジを向上させるものである
。
たとえば、ＴＰＴに用いるプラズマ堆積法等により作製
されたシリコンを主成分とする非単結晶半導体層は比抵
抗が１０〜１０ Ω・鋸 と大きい値を有しており、膜
厚方向のアイソレーションが非単結晶半導体層を島化し
なくてもＴＦＴアレーのｆ重用に酎える。
されたシリコンを主成分とする非単結晶半導体層は比抵
抗が１０〜１０ Ω・鋸 と大きい値を有しており、膜
厚方向のアイソレーションが非単結晶半導体層を島化し
なくてもＴＦＴアレーのｆ重用に酎える。
以下実施例によって本発明の詳細な説明する。
本発明にかかるＴＰＴでも、基本的な構造は従来ど同様
であり、第１図に示される構造のアレーで説明出来る。
であり、第１図に示される構造のアレーで説明出来る。
第１図Ａ −Ａ’線部分に相当する断面工程の製造にお
ける第３図にて本発明の一実施例の方法を詳細に説明す
る。第３図において共通する機能の各部については第１
．第２図と同じ番号を付す。
ける第３図にて本発明の一実施例の方法を詳細に説明す
る。第３図において共通する機能の各部については第１
．第２図と同じ番号を付す。
才ず、第３図ａのごとく、透光性絶縁性基板２０上に１
０００八程度の厚さの透明電極１を選択的に被着し、さ
らに基板２ｏの同一面上に３０００八程度の厚さのＭＯ
金属をゲート電極、ゲートバス２，２′として選択的に
被着形成する。次いで全面に渡って、シランとアンモニ
アの混合ガス（Ｎ２゜Ａｒ 、Ｎ２等を含める場合もあ
る。）等のプラズマ放電によって空化シリコンを４００
０八程度ゲート絶縁膜６１層間絶縁膜６′として堆積さ
せる。なお絶縁膜６，６′はスパッタ法、熱ＣＶＤ法で
堆積させる場合もあり、又酸化シリコンその他の絶縁体
層でもかまわない。次いでシランを原材料ガスとしたプ
ラズマ放電又は単結晶、多結晶シリコンターゲットをＮ
２ 、 Ａｒ混合ガス中でスパッタさせる反応性スパッ
タ法等によって非晶質シリコン層をＴＰＴのチャンネル
部形成用等の非単結晶半導体層７として５０００八程度
堆積させる。
０００八程度の厚さの透明電極１を選択的に被着し、さ
らに基板２ｏの同一面上に３０００八程度の厚さのＭＯ
金属をゲート電極、ゲートバス２，２′として選択的に
被着形成する。次いで全面に渡って、シランとアンモニ
アの混合ガス（Ｎ２゜Ａｒ 、Ｎ２等を含める場合もあ
る。）等のプラズマ放電によって空化シリコンを４００
０八程度ゲート絶縁膜６１層間絶縁膜６′として堆積さ
せる。なお絶縁膜６，６′はスパッタ法、熱ＣＶＤ法で
堆積させる場合もあり、又酸化シリコンその他の絶縁体
層でもかまわない。次いでシランを原材料ガスとしたプ
ラズマ放電又は単結晶、多結晶シリコンターゲットをＮ
２ 、 Ａｒ混合ガス中でスパッタさせる反応性スパッ
タ法等によって非晶質シリコン層をＴＰＴのチャンネル
部形成用等の非単結晶半導体層７として５０００八程度
堆積させる。
次に、第３図すのようにゲート電極２より大きな領域８
とゲートバス２′及びソースバス３′との重り合う領域
より大きな領域１１に非晶質シリコン７１、了■を残し
て他をエツチングする。そして、Ａｔ等の金属を形成し
て選択エツチングにより、第３図Ｃに示すようにソース
電極２．ドレイン電極４及びソースバス３′を形成する
。
とゲートバス２′及びソースバス３′との重り合う領域
より大きな領域１１に非晶質シリコン７１、了■を残し
て他をエツチングする。そして、Ａｔ等の金属を形成し
て選択エツチングにより、第３図Ｃに示すようにソース
電極２．ドレイン電極４及びソースバス３′を形成する
。
第３図から明らかなように、ＴＰＴのチャンネルとなる
部分のシリコン層ＴＩ 以外にソースバス３′とゲート
バス２′間に非晶質シリコン７■ を残存させておく
と、シリコン７■ の下の絶縁膜６′のエツチングが起
らないため第２図のごとくソースバス３′とゲートバス
２′の短絡が生じなくすることが可能となる。
部分のシリコン層ＴＩ 以外にソースバス３′とゲート
バス２′間に非晶質シリコン７■ を残存させておく
と、シリコン７■ の下の絶縁膜６′のエツチングが起
らないため第２図のごとくソースバス３′とゲートバス
２′の短絡が生じなくすることが可能となる。
次に、本発明に於いて、シリコンを主成分とする非晶質
半導体層７１．７１を残す領域を第４，５゜６図のＴＰ
Ｔアレー１絵素拡大図にて詳細に説明する。第１の具体
例としては、第６図に示す様にゲート電極２より大きな
領域正確に言えば、ＴＦＴのチャンネル部となりＴＰＴ
動作させるゲート電＠２の領域（Ｂ Ｂ’Ｄ’Ｄで囲ま
れた領域）にシリコン層７Ｉ を残し、さらにソース
バス３′とゲートバス２′とが重なり合う部分に、フォ
トマス合せ余裕を考慮して重なり合う部分より大きな領
域（ＤＤ−Ｃ’Ｃ）の部分にも非晶質シリコン７■
を残す。
半導体層７１．７１を残す領域を第４，５゜６図のＴＰ
Ｔアレー１絵素拡大図にて詳細に説明する。第１の具体
例としては、第６図に示す様にゲート電極２より大きな
領域正確に言えば、ＴＦＴのチャンネル部となりＴＰＴ
動作させるゲート電＠２の領域（Ｂ Ｂ’Ｄ’Ｄで囲ま
れた領域）にシリコン層７Ｉ を残し、さらにソース
バス３′とゲートバス２′とが重なり合う部分に、フォ
トマス合せ余裕を考慮して重なり合う部分より大きな領
域（ＤＤ−Ｃ’Ｃ）の部分にも非晶質シリコン７■
を残す。
この場合、ドレイン電極４とゲート電極２間、ソース電
極３とゲート電極２間、ソースバス３′とゲートハス２
′間には非晶質シリコンが介在しており、絶縁膜６，６
′のピンホールや周辺段差部のマイクロクラック等にも
とすく各配線間の短絡率が非常に小さくなる。したがっ
て、本発明の方法を用いれば、ＴＰＴアレーの製作条件
がゆるやかになり、全面に渡って完全なＴＰＴアレーを
作製することとなる。
極３とゲート電極２間、ソースバス３′とゲートハス２
′間には非晶質シリコンが介在しており、絶縁膜６，６
′のピンホールや周辺段差部のマイクロクラック等にも
とすく各配線間の短絡率が非常に小さくなる。したがっ
て、本発明の方法を用いれば、ＴＰＴアレーの製作条件
がゆるやかになり、全面に渡って完全なＴＰＴアレーを
作製することとなる。
本発明の第２の実施例としては、第５図に示す様にゲー
ト電極及びゲートバスフォトマスク合せ精度程度より大
きな領域、凸Ｂ Ｂ’Ｄ’Ｄ″Ｃ−ＣＤに非晶質シリコ
ン層をエツチングせずに残すというものである。元々ゲ
ート及びゲートバスにＭＯ等の金属膜を用いた場合、そ
の部分の光は透過しないし、液晶駆動用電極もその部分
には通常設置しないので、画像表示に寄与しない部分で
あり非晶質シリコンを残しても画像表示になんら影響を
与えない。この様に非晶質シリコン層を残した場合、ゲ
ー１− 、ゲートバス上にはかならず絶縁膜と共に非晶
質シリコンが残っており、ゲート、ゲートバス金属のピ
ンホール等を通じてＴＰＴ製作プロセスにおける耐エツ
チング性が増し断線率が極減する。そして、ソース、ド
レイン及びソースバストゲート及びゲートバスとの電気
的短絡率も非常に減少する。
ト電極及びゲートバスフォトマスク合せ精度程度より大
きな領域、凸Ｂ Ｂ’Ｄ’Ｄ″Ｃ−ＣＤに非晶質シリコ
ン層をエツチングせずに残すというものである。元々ゲ
ート及びゲートバスにＭＯ等の金属膜を用いた場合、そ
の部分の光は透過しないし、液晶駆動用電極もその部分
には通常設置しないので、画像表示に寄与しない部分で
あり非晶質シリコンを残しても画像表示になんら影響を
与えない。この様に非晶質シリコン層を残した場合、ゲ
ー１− 、ゲートバス上にはかならず絶縁膜と共に非晶
質シリコンが残っており、ゲート、ゲートバス金属のピ
ンホール等を通じてＴＰＴ製作プロセスにおける耐エツ
チング性が増し断線率が極減する。そして、ソース、ド
レイン及びソースバストゲート及びゲートバスとの電気
的短絡率も非常に減少する。
更に、ゲート及びゲートバス等を金属膜で作製じた時の
ゲート及びゲート膜からの光の反射を極力押えることが
出来るため画像表示に対してバックグラウンドの光を小
さく出来ダイナミックレンジを上げることが出来る。
ゲート及びゲート膜からの光の反射を極力押えることが
出来るため画像表示に対してバックグラウンドの光を小
さく出来ダイナミックレンジを上げることが出来る。
本発明の第３の実施例は、第６図の画像表示に寄与する
領域つまり本実施例では透明電極１の領域よりフォトマ
ス合せ精度程度の小さい領域の非晶質シリコン層だけエ
ツチングで除去しその他の部分は残すものである。すな
わち、第６図Ｅ１〜Ｅ４とＦ１〜Ｆ６に囲まれた部分に
非晶質シリコン層を残すものである。この様にすればす
べての段差部分の上に絶縁膜と非晶質シリコン層が残る
ことになり効果は最大である０ なお、■族元素を主成分とする水素、７ノ素等でダン′
グリングボンドが補償された非晶質半導体の比抵抗は１
０〜１ｏ Ω・ｃｎＴ（光照射時たとえば太陽光１００
ｙｎＷ照射下の状態の時でも１ｏ５〜１０６Ω・ｍと
非常に大きいので、第６図のように各絵素の半導体層が
連結された構造となっても、各絵素間を電気的に分離す
ることができ、アイソレーションに関しては何ら問題は
生じない。
領域つまり本実施例では透明電極１の領域よりフォトマ
ス合せ精度程度の小さい領域の非晶質シリコン層だけエ
ツチングで除去しその他の部分は残すものである。すな
わち、第６図Ｅ１〜Ｅ４とＦ１〜Ｆ６に囲まれた部分に
非晶質シリコン層を残すものである。この様にすればす
べての段差部分の上に絶縁膜と非晶質シリコン層が残る
ことになり効果は最大である０ なお、■族元素を主成分とする水素、７ノ素等でダン′
グリングボンドが補償された非晶質半導体の比抵抗は１
０〜１ｏ Ω・ｃｎＴ（光照射時たとえば太陽光１００
ｙｎＷ照射下の状態の時でも１ｏ５〜１０６Ω・ｍと
非常に大きいので、第６図のように各絵素の半導体層が
連結された構造となっても、各絵素間を電気的に分離す
ることができ、アイソレーションに関しては何ら問題は
生じない。
このように、本発明はたとえばシリコン等の■族元素を
主成分とする非単結晶半導体層を用いたＴＰＴアレーの
製作において、たとえばＴＰＴのチャンネル部の非晶質
半導体層のみでなく、ＴＦＴのチャンネル部以外にも積
極的に設置するというものである。本発明によれば、液
晶セル等ち組み合わせることによって画像表示装置等を
構成する薄膜電界効果トランジスタのスイッチングアレ
ーに於いて、絶縁層を介して位置する導体配線間たとえ
ばゲート電極及びゲートバス、又はゲート電極及びゲー
トバスとソース、ドレイン電極又はソースバスとの重り
合う部分の上等に積極的に非晶質半導体層を設置するこ
とにより、ゲート電極及びゲートバスの断線率、ゲート
電極又はゲートバスとソース、ドレイン又はソースバス
との電気的短絡率を極減させ、ＴＦＴアレーの大面積に
わたって完全な製品を歩止まりよく提供するものである
。更に、金属膜等からなるゲート電極及びゲートバスか
らの光の反射を押さえることができ、画像表示のダイナ
ミックレンジを向上させる効果も有する。更に、ゲート
電極及びゲートノクスとソース、ドレイン電極及びソー
スバス間に発生する浮遊容量も減らす効果も発揮できる
Ｏ なお、以上の説明からも明らかな様に本発明はたとえば
水素又はフッ素を含むシリコン等の■族元素を主成分と
する非単結晶半導体が好適で、この半導体を用いたＴＰ
Ｔ等との一体化に特に好都合である。また、配線間の絶
縁層も窒化シリコン。
主成分とする非単結晶半導体層を用いたＴＰＴアレーの
製作において、たとえばＴＰＴのチャンネル部の非晶質
半導体層のみでなく、ＴＦＴのチャンネル部以外にも積
極的に設置するというものである。本発明によれば、液
晶セル等ち組み合わせることによって画像表示装置等を
構成する薄膜電界効果トランジスタのスイッチングアレ
ーに於いて、絶縁層を介して位置する導体配線間たとえ
ばゲート電極及びゲートバス、又はゲート電極及びゲー
トバスとソース、ドレイン電極又はソースバスとの重り
合う部分の上等に積極的に非晶質半導体層を設置するこ
とにより、ゲート電極及びゲートバスの断線率、ゲート
電極又はゲートバスとソース、ドレイン又はソースバス
との電気的短絡率を極減させ、ＴＦＴアレーの大面積に
わたって完全な製品を歩止まりよく提供するものである
。更に、金属膜等からなるゲート電極及びゲートバスか
らの光の反射を押さえることができ、画像表示のダイナ
ミックレンジを向上させる効果も有する。更に、ゲート
電極及びゲートノクスとソース、ドレイン電極及びソー
スバス間に発生する浮遊容量も減らす効果も発揮できる
Ｏ なお、以上の説明からも明らかな様に本発明はたとえば
水素又はフッ素を含むシリコン等の■族元素を主成分と
する非単結晶半導体が好適で、この半導体を用いたＴＰ
Ｔ等との一体化に特に好都合である。また、配線間の絶
縁層も窒化シリコン。
酸化シリコンの他に炭化シリコン、アルミナその他等も
適宜使用される。またソース、ドレインの呼び方も互い
に交換しても一向にさしつかえなく、ゲート電極、ゲー
トバス、ソース、ドレイン電極、ソースバス及び画像信
号印加電極に使用する膜も導電性を有するものであれば
、Ｍｏ 、 Ａｔ、透明電極等の他機々なものを用いる
ことができる。
適宜使用される。またソース、ドレインの呼び方も互い
に交換しても一向にさしつかえなく、ゲート電極、ゲー
トバス、ソース、ドレイン電極、ソースバス及び画像信
号印加電極に使用する膜も導電性を有するものであれば
、Ｍｏ 、 Ａｔ、透明電極等の他機々なものを用いる
ことができる。
更にＴＰＴに関して本発明の詳細な説明したが、本発明
は、絶縁層を介して２つ以上の導体層がありこれらの導
体層の層間絶縁が重要となるその他の薄膜半導体装置す
べてに有効であることは言うまでもない。
は、絶縁層を介して２つ以上の導体層がありこれらの導
体層の層間絶縁が重要となるその他の薄膜半導体装置す
べてに有効であることは言うまでもない。
以上のように、本発明は薄膜半導体装置における配線間
の短絡をなくすことができ、かつその製造方法も容易で
あって、画像表示装置の性能面上等にも大きく寄与する
ものである。
の短絡をなくすことができ、かつその製造方法も容易で
あって、画像表示装置の性能面上等にも大きく寄与する
ものである。
第１図はシリコンを主成分とする非晶質半導体を用いた
ＴＰＴ画像表示用のスイッチングアレーの部分平面図、
第２図ａ −ｄは従来のＴＰＴ画像表示装置の第１図の
Ａ −Ａ’線部分の製造工程断面図、第３図ａ −ｃは
本発明の一実施例にかかるＴＰＴアレーの製造工程断面
図、第４図、第５図。 第６図は本発明の実施例にかかるＴＰＴアレーの部分平
面図である。 １・・・・・・・・透明電極、２・・・・・・ゲート電
極、２′・・・・・・ケートバス、３・・・・・・ソー
ス電極、３′・・・・・・・ソースバス、４・・・・・
・ドレイン電極、６１６’・・・・・・絶縁膜、７ 、
７１ 、７■・・・・・・シリコンを主成分とする非晶
質半導体膜、２０・・・・・・透光性絶縁基板、２２・
・・・・・液晶。 第１図 第２図 Ｏｙ） 第３図 −１９：２− 第３図 ２ρ２’ ／ ２’ （Ｃ） 第４図 第５図 ３′
ＴＰＴ画像表示用のスイッチングアレーの部分平面図、
第２図ａ −ｄは従来のＴＰＴ画像表示装置の第１図の
Ａ −Ａ’線部分の製造工程断面図、第３図ａ −ｃは
本発明の一実施例にかかるＴＰＴアレーの製造工程断面
図、第４図、第５図。 第６図は本発明の実施例にかかるＴＰＴアレーの部分平
面図である。 １・・・・・・・・透明電極、２・・・・・・ゲート電
極、２′・・・・・・ケートバス、３・・・・・・ソー
ス電極、３′・・・・・・・ソースバス、４・・・・・
・ドレイン電極、６１６’・・・・・・絶縁膜、７ 、
７１ 、７■・・・・・・シリコンを主成分とする非晶
質半導体膜、２０・・・・・・透光性絶縁基板、２２・
・・・・・液晶。 第１図 第２図 Ｏｙ） 第３図 −１９：２− 第３図 ２ρ２’ ／ ２’ （Ｃ） 第４図 第５図 ３′
Claims (8)
- （１）絶縁性基板上に選択的に形成された半導体素子と
前記半導体素子から前記基板上に延在し、前記基板上で
互いに交差する第１．第２の導体配線間に設置された絶
縁層と、前記第１と第２の導体配線層の交差部の前記第
１と第２の導体配線間に設置された非単結晶半導体層と
を有してなる薄膜半導体装置。 - （２）半導体素子が、第１と第２の導体配線層間に設置
された非単結晶半導体層より形成されてなる特許請求の
範囲第１項記載の薄膜半導体装置。 - （３）半導体素子が薄膜電界効果トランジスタであり、
第１の導体配線をゲートバスとし、第２の導体配線をソ
ースバス又はドレインバスとしてなる特許請求の範囲第
１項記載の薄膜半導体装置。 - （４）第１又は第２の導体配線間に於いて、前記配線の
上又は下に全面又は選択的に非単結晶半導体層を設置し
てなる特許請求の範囲第１項記載の薄膜半導体装置。 - （５）絶縁性基板上に光透過型の画像表示部を有し、前
記画像表示部以外の基板上に非単結晶半導体層を選択的
に被着形成させたことを特徴とする特許請求の範囲第１
項記載の薄膜半導体装置。 - （６）絶縁性基板上に、選択的に第１の導体層を被着形
成する工程と、全面に絶縁層と非単結晶半導体層とを順
次被着形成する工程と、前記非単結晶半導体層を選択的
に除去する工程と、更に選択的に第２の導体層を被着形
成する工程とを有し、前記非単結晶半導体層を除去する
工程が、少なくとも前記第１の導体層と第２の導体層の
交差部の前記第１と第２の導体層間に設置された前記非
単結晶半導体層を残す工程であることを特徴とする薄膜
半導体装置の製造方法。 - （７）非単結晶半導体層の除去工程が、少なくとも選択
的に被着形成された第１の導体層又は第２の導体層の上
又は下に選択的又は全面に前記非単結晶半導体層を残す
工程であることを特徴とする特許請求の範囲第６項記載
の薄膜半導体装置の製造方法。 - （８）絶縁性基板上に、透光性の画像表示部を有し、非
単結晶半導体層の除去工程が、少なくとも画像表示部以
外の領域に全面又は選択的に前記非単結晶半導体層を残
す工程であることを特徴とする特許請求の範囲第６項記
載の薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119460A JPS599941A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119460A JPS599941A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599941A true JPS599941A (ja) | 1984-01-19 |
| JPH0542831B2 JPH0542831B2 (ja) | 1993-06-29 |
Family
ID=14761903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57119460A Granted JPS599941A (ja) | 1982-07-08 | 1982-07-08 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599941A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189265A (ja) * | 1984-03-08 | 1985-09-26 | Matsushita Electric Ind Co Ltd | 薄膜電界効果型半導体装置 |
| JPS60201379A (ja) * | 1984-03-26 | 1985-10-11 | キヤノン株式会社 | 薄膜トランジスタ基板及びその製造方法 |
| JPS60261174A (ja) * | 1984-06-07 | 1985-12-24 | Nippon Soken Inc | マトリツクスアレ− |
| JPS613459A (ja) * | 1984-06-15 | 1986-01-09 | Seiko Instr & Electronics Ltd | アクテイブマトリクス表示装置の基板 |
| JPS6144468A (ja) * | 1984-08-09 | 1986-03-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS6156383A (ja) * | 1984-08-28 | 1986-03-22 | セイコーインスツルメンツ株式会社 | アクテイブマトリクス表示装置用基板 |
| JPS61116872A (ja) * | 1984-11-13 | 1986-06-04 | Sharp Corp | 薄膜トランジスタ |
| JPS62126677A (ja) * | 1985-11-27 | 1987-06-08 | Sharp Corp | 薄膜トランジスタアレイ |
| JPS62179090A (ja) * | 1986-01-31 | 1987-08-06 | 古野電気株式会社 | 記憶カ−ドを利用したカ−ドの不正使用防止方法 |
| JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
| JPS6422066A (en) * | 1987-07-17 | 1989-01-25 | Toshiba Corp | Thin film transistor |
| EP0317247A2 (en) | 1987-11-16 | 1989-05-24 | Konica Corporation | Silver halide photographic light-sensitive material and the method of preparing the same |
| JPH05203992A (ja) * | 1992-07-20 | 1993-08-13 | Canon Inc | 表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140321A (en) * | 1980-04-01 | 1981-11-02 | Canon Inc | Display device |
| JPS58190042A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Corp | 薄膜半導体装置 |
| JPS596578A (ja) * | 1982-07-02 | 1984-01-13 | Sanyo Electric Co Ltd | 電界効果型トランジスタアレイ |
-
1982
- 1982-07-08 JP JP57119460A patent/JPS599941A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140321A (en) * | 1980-04-01 | 1981-11-02 | Canon Inc | Display device |
| JPS58190042A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Corp | 薄膜半導体装置 |
| JPS596578A (ja) * | 1982-07-02 | 1984-01-13 | Sanyo Electric Co Ltd | 電界効果型トランジスタアレイ |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457113B2 (ja) * | 1984-03-08 | 1992-09-10 | Matsushita Electric Ind Co Ltd | |
| JPS60189265A (ja) * | 1984-03-08 | 1985-09-26 | Matsushita Electric Ind Co Ltd | 薄膜電界効果型半導体装置 |
| JPS60201379A (ja) * | 1984-03-26 | 1985-10-11 | キヤノン株式会社 | 薄膜トランジスタ基板及びその製造方法 |
| JPH0580677B2 (ja) * | 1984-03-26 | 1993-11-09 | Canon Kk | |
| JPS60261174A (ja) * | 1984-06-07 | 1985-12-24 | Nippon Soken Inc | マトリツクスアレ− |
| JPS613459A (ja) * | 1984-06-15 | 1986-01-09 | Seiko Instr & Electronics Ltd | アクテイブマトリクス表示装置の基板 |
| JPS6144468A (ja) * | 1984-08-09 | 1986-03-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS6156383A (ja) * | 1984-08-28 | 1986-03-22 | セイコーインスツルメンツ株式会社 | アクテイブマトリクス表示装置用基板 |
| JPS61116872A (ja) * | 1984-11-13 | 1986-06-04 | Sharp Corp | 薄膜トランジスタ |
| JPS62126677A (ja) * | 1985-11-27 | 1987-06-08 | Sharp Corp | 薄膜トランジスタアレイ |
| JPS62179090A (ja) * | 1986-01-31 | 1987-08-06 | 古野電気株式会社 | 記憶カ−ドを利用したカ−ドの不正使用防止方法 |
| JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
| JPS6422066A (en) * | 1987-07-17 | 1989-01-25 | Toshiba Corp | Thin film transistor |
| EP0317247A2 (en) | 1987-11-16 | 1989-05-24 | Konica Corporation | Silver halide photographic light-sensitive material and the method of preparing the same |
| JPH05203992A (ja) * | 1992-07-20 | 1993-08-13 | Canon Inc | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0542831B2 (ja) | 1993-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100898694B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| KR900004732B1 (ko) | 박막 트랜지스터 배열기판의 제조방법 | |
| JPS59208783A (ja) | 薄膜トランジスタ | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| JPH0553147A (ja) | 液晶表示装置およびその製造方法 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0555570A (ja) | 薄膜半導体装置及びその製造方法 | |
| WO2015024350A1 (zh) | 显示基板及其制造方法、显示装置 | |
| WO2013123786A1 (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| JPH06196697A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS58170065A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPS6042868A (ja) | 非晶質シリコン薄膜電界効果トランジスタの製造方法 | |
| CN110828579B (zh) | 背沟道蚀刻型结构有源层为igzo的tft器件及其制作方法 | |
| JPH0352228B2 (ja) | ||
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN105118838B (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| JP3238072B2 (ja) | 薄膜トランジスタ | |
| JPH0323429A (ja) | 薄膜トランジスタ | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2752617B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07112068B2 (ja) | アクテイブマトリクスアレ−の製造方法 |