KR100898694B1 - Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 - Google Patents

Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR100898694B1
KR100898694B1 KR1020070039430A KR20070039430A KR100898694B1 KR 100898694 B1 KR100898694 B1 KR 100898694B1 KR 1020070039430 A KR1020070039430 A KR 1020070039430A KR 20070039430 A KR20070039430 A KR 20070039430A KR 100898694 B1 KR100898694 B1 KR 100898694B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
gate
electrode
ohmic contact
Prior art date
Application number
KR1020070039430A
Other languages
English (en)
Other versions
KR20070104296A (ko
Inventor
챠오양 덩
임승무
Original Assignee
베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN 200610074457 external-priority patent/CN100544004C/zh
Priority claimed from CNB2006100806418A external-priority patent/CN100489631C/zh
Application filed by 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20070104296A publication Critical patent/KR20070104296A/ko
Application granted granted Critical
Publication of KR100898694B1 publication Critical patent/KR100898694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 TFT LCD 어레이 기판 및 이를 제조하는 방법에 관한 것이다. 상기 제조 방법은 기판상에 박막 트랜지스터 부분을 형성하여 상기 게이트 전극 상에 게이트 라인 및 상기 기판상에 게이트 라인과 결합한 게이트 전극을 형성하고, 상기 게이트 전극 상에 게이트 절연층 및 반도체층을 형성하고, 상기 반도체층 상에 오믹 콘택층을 형성하며; 상기 결과물인 기판상에 순차적으로 투명 화소 전극층 및 소스/드레인 전극 금속층을 형성하되, 상기 투명 화소 전극층은 상기 게이트 라인 및 상기 게이트 전극으로부터 전기적으로 절연되며, 상기 투명 화소 전극층은 상기 오믹 콘택층을 통해 상기 반도체층의 양측과 오믹 콘택을 이루고; 그레이 톤 마스크를 사용해 상기 결과물인 기판에 대해 마스킹 및 식각을 실시하여, 동시에 투명 화소 전극, 소스/드레인 전극 및 데이터 라인을 형성하는 것을 포함한다.
TFT LCD 어레이 기판, 3 마스크 공정, 오믹 콘택

Description

ＴＦＴ ＬＣＤ 어레이 기판 및 이를 제조하는 방법{TFT LCD ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF}
도 1은 TFT LCD 어레이 기판의 전형적인 화소 단위의 평면도이다.
도 2는 종래의 5 마스크 방법의 순서도이다.
도 3은 본 발명의 제 1 실시예에 따른 순서도이다.
도 4는 본 발명의 제 1 실시예에 따라 얻어진 TFT LCD 어레이 기판의 전형적인 화소 단위를 나타내는 평면도이다.
도 5는 도 4의 A-A 라인에 따른 단면도이다.
도 6a는 제 1 실시예에 따른 제 1 단계(S11)인 게이트 마스크 이후의 단계를 설명하는 평면도이다.
도 6b는 도 6a의 A-A 라인에 따른 단면도이다.
도 7a는 제 1 실시예에 따른 제 2 단계(S12)인 활성 마스크 이후의 단계를 설명하는 평면도이다.
도 7b는 도 7의 A-A 라인에 따른 단면도이다.
도 8a는 G/T S/D 마스크 이후의 단계를 설명하는 평면도이다.
도 8b는 도 8a의 A-A 라인에 따른 단면도이다.
도 9a는 비아 홀 마스크 이후의 단계를 설명하는 평면도이다.
도 9b는 도 9a의 A-A 라인에 따른 단면도이다.
도 10은 본 발명의 제 2 실시예에 따른 순서도이다.
도 11은 본 발명의 제 2 실시예에 따라 얻어진 TFT LCD 어레이 기판의 전형적인 화소 단위를 나타내는 평면도이다.
도 12a는 도 11의 A-A 라인에 따른 단면도이다.
도 12b 는 도 11의 B-B 라인에 따른 단면도이다.
도 13a는 본 발명의 제 2 실시예에 따른 그레이 톤 마스크를 사용한 제 1 마스킹 및 식각 이후의 단계를 설명하는 평면도이다.
도 13b는 도 13a의 C-C 라인에 따른 단면도이다.
도 14a는 본 발명의 제 2 실시예에 따른 비아 홀 마스킹 및 식각 이후의 단계를 설명하는 평면도이다.
도 14b 는 도 14a의 D-D 라인에 따른 단면도이다.
도 15a는 본 발명의 제 2 실시예에 따른 제 1 방법에 의해 형성된 오믹 콘택층을 나타내는 단면도이다.
도 15b는 본 발명의 제 2 실시예에 따른 제 2 방법에 의해 형성된 오믹 콘택층을 나타내는 단면도이다.
도 15c는 본 발명의 제 2 실시예에 따른 제 3 방법에 의해 형성된 오믹 콘택층을 나타내는 단면도이다.
<도면의 주요 부호에 대한 부호의 설명>
1: 기판
2: 게이트 라인 및 게이트 전극
3: 게이트 절연층
4: 반도체층
15: 오믹 콘택층
5: 화소 전극
6: 소스/드레인 전극(데이터 라인)
7: 보호막
9: 고온 포토레지스터
10: Mo (W, Cr, 또는 이들의 합금)막
17: 분리 유전층
본 발명은 박막 트랜지스터 액정 디스플레이 (TFT LCD) 어레이 기판 및 이를 제조하는 방법에 관한 것으로, 더욱 상세하게는, 감소된 개수의 마스크들을 사용하여 사진 식각공정에 의해 제조되는 TFT LCD 어레이 기판 및 이를 제조하는 방법에 관한 것이다.
평판 디스플레이의 중요한 타입 중 하나로서, TFT LCD와 같은 LCD는 최근 10년간 빠르게 개발되어 왔으며, 주목을 받고 있다. 제조사들 간의 치열한 경쟁과 TFT LCD 제조 기술의 발전으로 인해, 우수한 디스플레이 성능과 저렴한 가격의 LCD 들이 점점 시장에 선보이고 있다. 따라서, 상기 생산 과정을 간소화하고 생산 원가를 낮추기 위한 더욱 진보된 제조 기술의 도입은 제조사들이 이러한 치열한 경쟁에서 살아남기 위한 중요한 담보가 되었다.
상기 TFT LCD 어레이 기판의 제조 기술은 7 마스크 기술을 거쳐 현재의 5 마스크 기술로 발전 되었으며, 오늘날, 상기 5 마스크 기술은 TFT LCD 어레이 기판을 제조하기 위한 주요 기술이 되었다.
몇몇 제조사들은 제조시 4 마스크 기술을 활용하려는 시도를 하고 있다. 이러한 4 마스크 기술은 이전의 5 마스크 기술을 기반으로, 활성층(활성 마스크)을 형성하기 위한 마스크 및 소스/드레인 전극을 형성하기 위한 마스크(S/D Mask)를 그레이 톤 마스크의 도움으로 단일 마스크로 합쳐, 원래의 두 마스크들(즉, 활성 마스크 및 소스/드레인 마스크)의 기능들이 식각 공정들의 변경을 통해 상기 단일 마스크에 의해 얻어지도록 하는 것이다.
그레이 톤 마스크는 그 상부에 분할된 형태의 패턴을 가지며, 상기 패터닝된 영역들을 투과하는 빛의 간섭 및 회절에 의해 일부 투명하게 패터닝된 영역들이 상기 마스크 상에 형성된다. 노출시, 빛은 상기 일부 투명한 부분들을 부분적으로만 통과한다. 상기 노출량을 조절함에 따라, 상기 일부 투명한 부분들을 통과하는 빛이 포토레지스트 부분들을 비추어 일부 노출된 부분들이 생기고, 상기 마스크에 남은 완전히 투명한 부분들을 통과한 빛은 상기 포토레지스트의 나머지 부분들을 비추어 이러한 완전히 노출된 영역들이 생긴다. 현상 후에는, 상기 완전히 노출된 부분들에는 포토레지스트가 전혀 남아있지 않으며, 상기 일부 노출된 영역들 에서의 포토레지스트의 두께는 상기 비노출 영역들의 두께보다 적어, 상기 노출된 포토레지스트는 3차원 형상을 띠게 된다. 상기 포토레지스트의 두께는 상기 그레이 톤 마스크의 영역들 사이에 투과율, 즉, 상기 빈 영역에 대한 상기 분할된 영역의 "듀티비"를 조절함으로써 조절될 수 있다. 일부 투명한 패턴을 가진 마스크를 통해 상기 서로 다른 두께를 가진 포토레지스트의 3차원 패턴을 형성하는 방법을 통칭하여 그레이 톤 마스크 기술이라 한다.
종래의 5 마스크 기술은 사진 식각 공정을 위해 게이트 전극 (게이트 마스크), 활성층 (활성 마스크), 소스/드레인 전극 (S/D 마스크), 비아 홀 (비아 홀 마스크) 및 화소 전극 (화소 마스크)을 형성하기 위한 마스크들을 포함하는 다섯 개의 마스크를 사용하였다. 상기 각각의 마스크들을 사용하는 공정들은 하나 이상의 박막 증착 및 식각 공정(건식 또는 습식 식각 공정)을 더 포함하며, 도 2에 나타난 바와 같이, 박막 증착, 사진 및 식각 공정들을 5회 반복하게 된다.
상술한 종래의 5 마스크 기술에 의해 제조된 TFT LCD 어레이 기판의 통상의 화소 단위를 도 1에 나타내었다.
당해 기술 경향에 따라, 본 발명은 마스크를 사용하는 상기 사진 식각 공정을 축소시켜 상기 공정 단계들을 줄이고, 생산능력 향상, 원가 절감, 또한 장비의 활용도 향상과 공정 시간 절감 및 수율을 향상시키는 TFT LCD 어레이 기판 및 이를 제조하는 방법을 제공한다.
상기 목적들을 달성하기 위해, 본 발명의 일 양태에 따르면, 박막 트랜지스 터 액정 디스플레이(TFT LCD)는 기판 및 상기 기판상의 화소 어레이를 포함하며 각 화소는, 게이트 라인 및 상기 기판상에 형성된 게이트 라인에 연결된 게이트 전극; 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성된 반도체층 및 상기 반도체층 상에 형성된 오믹 콘택층; 상기 반도체층 및 상기 오믹 콘택층 상에 형성된 투명 화소 전극; 상기 투명 화소 전극 상에 형성된 소스/드레인 전극 및 상기 소스/드레인 전극과 연결된 데이터 라인; 및 상기 소스/드레인 전극, 상기 데이터 라인 및 상기 투명 화소 전극 상에 형성된 보호막을 포함하되, 상기 투명 화소 전극은 상기 반도체층의 양 측면상의 상기 오믹 콘택층을 통해 상기 반도체층과 오믹 콘택을 이루는 것을 특징으로 하는 TFT LCD 어레이 기판이 제공된다.
본 발명의 다른 양태에 따르면, 게이트 금속층을 기판상에 증착한 후, 마스킹 및 식각을 실시하여 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 얻는 제 1 단계; 게이트 절연층, 반도체층 및 오믹 콘택층을 상기 제 1 단계 후 결과물인 기판상에 증착한 후, 마스킹 및 식각을 실시하여 박막 트랜지스터를 형성하는 제 2 단계; 투명 화소 전극층 및 소스/드레인 전극층을 상기 제 2 단계 후 결과물인 기판상에 증착한 후, 그레이 톤 마스크(gray tone mask)를 사용해 마스킹을 실시하여 TFT용 투명 화소 전극, 소스/드레인 전극 및 채널을 형성하는 제 3 단계; 및 상기 제 3 단계 후 결과물인 기판상에 보호막을 증착한 후, 마스킹 및 식각을 실시하여 비아 홀들을 형성하고, 그 안에 노출된 패드로 상기 채널들을 보호하는 제 4 단계를 포함하는 것을 특징으로 하는 TFT LCD 어레이 기판의 제조 방법이 제 공된다.
상기 방법에 따르면, TFT LCD 어레이 기판은 4 마스크 방법으로 얻을 수 있고, 종래의 5 마스크 공정과 비교해 적은 과정들, 낮은 제조 원가를 가지고 높은 수율로 구현될 수 있다. 더 나아가, 상기 소스/드레인 전극용 마스크 및 투명 화소 전극용 마스크를 하나의 마스크로 통합해, 상기 소스/드레인 금속층 및 상기 투명막을 동일한 스퍼터 내에서 순차적으로 증착할 수 있어, 수율 및 상기 스퍼터의 활용도를 향상시킬 수 있다.
본 발명의 또 다른 양태에 따르면, TFT LCD 어레이 기판은 기판 및 상기 기판상의 화소 어레이를 포함하며, 각 화소는, 게이트 라인 및 상기 기판상에 형성된 상기 게이트 라인에 연결된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층 및 상기 게이트 절연층 상에 형성된 반도체층; 및 상기 기판, 상기 게이트 라인, 상기 게이트 전극, 상기 게이트 절연층 및 상기 반도체층을 덮는 분리 유전막을 포함하며, 상기 반도체층의 양측 상부 상기 분리 유전막 내에 오믹 콘택층이 증착된 비아 홀들이 형성되고, 투명 화소 전극이 상기 분리 유전막 상에 형성되어 상기 비아 홀들 내에 상기 오믹 콘택층을 통해 상기 반도체층과 오믹 콘택을 이루고, 소스 전극, 드레인 전극 및 데이터 라인이 상기 투명 화소 전극 상에 형성되는 것을 특징으로 하는 또 다른 TFT LCD 어레이 기판이 제공된다.
본 발명의 또 다른 양태에 따르면, 게이트 금속층, 게이트 절연 유전막 및 반도체층을 기판상에 순차적으로 증착한 후, 그레이 톤 마스크를 이용하여 마스킹 및 식각을 실시하여 게이트 라인, 상기 게이트 라인에 연결된 게이트 전극, 게이트 절연층 및 박막 트랜지스터용 반도체층을 얻는 제 1 단계; 제 1 단계 후 결과물인 기판상에 분리 유전막을 증착한 후, 상기 분리 유전막에 대해 마스킹 및 식각 공정들을 실시하여 상기 반도체층의 양측 상 상기 분리 유전막 내에 비아 홀들을 형성하는 제 2 단계; 제 2 단계에서 얻어진 상기 비아 홀들 내에 오믹 콘택층을 형성하는 제 3 단계; 및 제 3 단계 후 결과물인 기판상에 화소 전극층 및 소스/드레인 전극 금속층을 증착한 후, 그레이 톤 마스크를 사용하여 마스킹 및 식각을 실시하여 투명 화소 전극, 소스 전극, 드레인 전극 및 데이터 라인을 형성하되, 상기 드레인 전극은 상기 데이터 라인과 통합되는 제 4 단계를 포함하는 것을 특징으로 하는 TFT LCD 어레이 기판의 제조 방법이 제공된다.
상기 방법에 따르면, TFT LCD 어레이 기판의 제조에 사용되는 마스크들을 감소할 수 있으며, 단지 세 개의 마스크들만으로 상기 TFT LCD 어레이 기판을 얻을 수 있다. 이러한 3 마스크 방법은 종래의 제조 공정과 비교해 적은 과정들, 낮은 제조 원가 및 높은 수율로 진행된다. 더 나아가, 상기 소스/드레인 전극용 마스크 및 투명 화소 전극용 마스크를 통합해, 상기 소스/드레인 금속층 및 상기 투명 화소 전극막을 동일 스퍼터 장치 내에서 순차적으로 증착할 수 있어, 수율 및 상기 스퍼터의 활용도를 향상시킬 수 있다.
나아가, 본 발명의 또 다른 양태에 따르면, TFT LCD 어레이 기판은 기판 및 상기 기판상의 화소 어레이를 포함하며 각 화소는, 게이트 라인 및 상기 기판상에 형성된 상기 게이트 라인과 연결된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연층, 반도체층 및 상기 반도체층의 적어도 두 말단들 상에 형성된 오믹 콘 택층을 포함하며 상기 기판상에 형성된 박막 트랜지스터; 상기 게이트 전극 및 상기 게이트 라인으로부터 전기적으로 절연되고, 상기 오믹 콘택층을 통해 각각 상기 반도체층의 두 말단들과 전기적으로 접촉하며 상기 박막 트랜지스터 상에 형성된 투명 화소 전극; 및 상기 투명 화소 전극 상에 형성되어 상기 투명 화소 전극을 통해 상기 반도체층에 전기적으로 연결된 소스/드레인 전극 및 데이터 라인을 포함하는 TFT LCD 어레이 기판이 제공된다.
본 발명의 또 다른 양태에 따르면, 기판상에 박막 트랜지스터를 형성하여 게이트 라인 및 상기 기판상에 게이트 라인에 연결된 게이트 전극, 게이트 절연층, 상기 게이트 전극 상에 반도체층 및 상기 반도체층 상에 오믹 콘택층을 형성하고; 상기 결과물인 기판상에 순차적으로 투명 화소 전극층 및 소스/드레인 전극 금속층을 형성하되, 상기 투명 화소 전극층은 상기 게이트 라인 및 상기 게이트 전극으로부터 전기적으로 절연되며, 상기 투명 화소 전극층은 상기 오믹 콘택층을 통해 상기 반도체층의 양측과 오믹 콘택을 이루고; 및 그레이 톤 마스크를 사용해 상기 결과물인 기판에 대해 마스킹 및 식각을 실시하여, 동시에 투명 화소 전극, 소스/드레인 전극 및 데이터 라인을 형성하는 것을 포함하되, 상기 그레이 톤 마스크 중 일부 투명한 부분은 투명한 화소 전극에 대응하고, 상기 그레이 톤 마스크 중 불투명한 부분은 상기 소스/드레인 전극 및 상기 데이터 라인에 대응하며, 상기 그레이 톤 마스크 중 완전히 투명한 부분은 상기 기판의 잔여 부분에 대응하는 것을 특징으로 하는 TFT LCD 어레이 기판의 제조 방법이 제공된다.
이하, 본 발명은 발명의 바람직한 실시예들을 도시한 첨부된 도면들을 참조하여 더욱 상세히 설명될 것이다. 본 발명은 다양한 방법으로 수행될 수 있으나, 상기 기재된 바람직한 실시예들에 의해 한정되는 것으로 이해되어서는 안 될 것이다. 이와 달리, 이들 실시예들은 공개된 내용을 더욱 충분히 그리고 완전하게 설명하여, 당업자들에게 본 발명의 범위를 잘 전달하기 위해 제공된 것이다.
<제 1 실시예>
도 3은 본 발명의 제 1 실시예에 따른 TFT LCD 어레이 기판의 제조 방법을 상세히 설명하는 순서도로, 이하의 단계들을 포함한다.
제 1 단계(S11) 유리 기판과 같은 기판(1)상에, Mo/AlNd/Mo (400Å/4000Å/600Å) 적층막과 같은 게이트 금속층을 마그네트론 스퍼터링법(magnetron sputtering)을 이용하여 증착한다. 그 다음, 도 6a 및 도 6b에 도시된 바와 같이, 마스킹(게이트 마스크)을 상기 게이트 금속층 상에서 실시하고, 게이트 라인(미도시) 및 게이트 전극(2)을 형성하기 위해 습식 식각을 실시한다.
이와는 달리, 상기 단계에서 증착된 상기 게이트 금속층은 AlNd, Al, Cu, Mo, MoW 또는 Cr의 단일막일 수 있고, 또한 AlNd, Al, Cu, Mo, MoW, Cr의 임의의 조합으로 구성된 복합막, 예를 들어, Mo/AlNd/Mo 또는 AlNd/Mo로 이루어진 금속 복합막일 수 있다.
제 2 단계(S12) 상기 게이트 금속층의 식각 후 결과물인 상기 기판상에, 게이트 절연층(3), 반도체층(활성층)(4) 및 오믹 콘택층(즉, SiNx/a-Si/μc-Si(5000Å/2000Å/500Å)층들)을 플라즈마 화학 기상 증착법(PECVD)에 의해 순차적으로 증 착한다. 이때, 상기 반도체층 및 이후 형성될 투명 화소 전극 사이의 오믹 콘택을 확보하기 위해, n+ a-Si 대신에, 마이크로크리스탈 실리콘(μc-Si) 물질을 상기 오믹 콘택층으로 사용한다. 다음, 도 7a 및 도 7b에 도시된 바와 같이(상기 μc-Si로 형성된 오믹 콘택층 미도시), 상기 활성층 상에 마스킹(활성 마스크)을 실시하고, 상기 TFT의 활성층을 형성하기 위해 식각을 실시한다. 마이크로크리스탈 실리콘 물질은 예를 들면, n+μc-Si와 같은 P-도핑된 마이크로크리스탈 실리콘을 사용하여 향상된 전도성을 얻을 수 있다.
이와 달리, 상기 단계의 상기 게이트 절연층은 SiNx, SiOx 또는 SiOxNy와 같은 단일막이거나, SiNx, SiOx, SiOxNy의 임의의 조합으로 구성된 복합막일 수 있다.
제 3 단계(S13) 투명 화소 전극층(예: 500Å의 ITO) 및 소스/드레인 전극층(예: 3000Å의 Mo)을 마그네트론 스퍼터링법을 이용하여 순차적으로 증착한다. 그 다음, 마스크를 상기 그레이 톤 마스크 기술에 따라 결과물인 상기 기판상에 도포하되, 이후 형성될 상기 투명 화소 전극에 대응하는 상기 마스크의 부분은 일부 투명하며, 이후 형성될 상기 소스/드레인 전극 및 상기 데이터 라인에 대응하는 마스크의 부분은 불투명하고, 상기 마스크의 잔여 부분은 투명하여, 3차원 마스크가 포토레지스트의 노출 및 현상에 의해 상기 기판상에 형성된다. 도 8a 및 도 8b (상기 채널에서 μc-Si 미도시)에 도시된 바와 같이, 노출 및 현상 후에 형성된 상기 3차원 마스크를 이용해, 상기 투명 화소 전극 및 상기 소스/드레인 전극을 위한 식각 및 μc-Si 오믹 콘택층을 위한 식각을 실시하여, 상기 TFT용 채널을 형성하는 동안, 상기 투명 화소 전극, 소스/드레인 전극 및 데이터 라인들을 형성한다. 이러한 단계에서, 상기 소스/드레인 전극층 및 투명 화소 전극층은 동일한 스퍼터 내에서 순차적으로 증착될 수 있어, 수율뿐 아니라 상기 스퍼터의 활용도도 향상될 수 있다.
이와는 달리, 상기 소스/드레인 전극층은 Mo, MoW 또는 Cr의 단일막이거나, Mo, MoW, Cr의 조합 중 어느 하나로 구성된 복합막일 수 있다. 상기 소스/드레인 전극층 및 투명 화소 전극층은 서로 다른 스퍼터에서 순차적으로 증착될 수 있다. 제 4 단계(S14) 보호막(7)이 PECVD에 의해 상기 기판상에 약 2600Å의 두께로 증착된다. 그 다음, 도 9a 및 도 9b에 도시된 바와 같이, 상기 보호막(7)을 위한 마스킹 및 식각을 순차적으로 실시하여, 비아 홀들을 형성하고 상기 노출된 패드를 이용해 상기 채널을 보호한다.
본 발명의 제 1 실시예는 기존의 5 마스크 및 4 마스크 공정들과는 다른 TFT LCD 어레이 기판을 제조하기 위한 새로운 4 마스크 공정을 제공한다. 상기 실시예에서 발명된 4 마스크 공정으로, 완전한 TFT 어레이 기판을 적은 과정, 적은 생산 원가 및 높은 수율로 얻을 수 있다. 한편, 상기 소스/드레인 금속층 및 상기 투명 화소 전극층을 동일한 스퍼터 내에서 순차적으로 증착하여, 수율 및 상기 스퍼터의 활용도를 향상시킬 수 있다.
더 나아가, 상기 제 1 실시예는 도 4 및 도 5에 도시된 바와 같이, TFT LCD 어레이 기판을 제공한다. 상기 TFT LCD 어레이 기판은 기판(1), 상기 기판상에 형성된 게이트 라인 및 게이트 전극(2), 상기 게이트 전극(2) 상에 형성된 게이트 절연층(3), 반도체층(4) 및 상기 반도체층(4) 상에 형성된 오믹 콘택층, 투명 화소 전극(5), 소스/드레인 전극(6) 및 데이터 라인, 및 보호막(7)을 포함한다. 이때, 상기 오믹 콘택층은 P-도핑된μc-Si 물질로 구성되고, 상기 투명 화소 전극(5)은 상기 반도체층(4)의 양 측면 상의 소스/드레인 영역내의 상기 오믹 콘택층 상에 제공된다. 오믹 콘택은 상기 μc-Si 물질을 통해 이루어지며, 상기 투명 화소 전극(5) 상부에 소스/드레인 전극이 형성된다.
이러한 실시예는 단지 본 발명을 구현하기 위한 특정한 해결책을 제시하는 것일 뿐, 상기 실시예의 장치의 구성 및 공정 조건들은 원하는 바에 따라 변화할 수 있다. 예를 들어, 음성 포토레지스트가 사용될 수 있고, 개별 층들의 구조 및 두께는 변경될 수 있으며, 진공증착, 전자 빔 진공증착, 플라즈마 스프레이 등과 같은 다른 물리적 기상 증착법(PVD)들이 사용될 수 있고, 플라즈마 식각, 반응성 이온 식각(RIE) 등과 같은 건식 식각이 사용될 수도 있다. 이러한 방법들의 특정한 공정 조건들은 LCD의 제조시 특정한 요구조건에 따라 변경될 수 있으나, 이러한 변경들은 상기 투명 화소 전극층 및 상기 소스/드레인 전극층의 순차적인 증착 및 동일한 그레이 톤 마스크로 상기 투명 화소 전극 및 소스/드레인 전극을 형성하는 목적 및 범위를 벗어나지 않아야 한다.
<제 2 실시예>
도 10은 본 발명의 제 2 실시예에 따라 TFT LCD 어레이 기판의 제조 방법을 상세히 설명하는 순서도로, 하기의 단계들을 포함한다.
제 1 단계(S21) 게이트 금속층은 스퍼터링에 의해 깨끗한 유리 기판상에 증착된다. 그 다음으로, 게이트 절연층 및 반도체층이 플라즈마 화학 기상 증착법에 의해 순차적으로 증착된다. 그레이 톤 마스크를 사용해, 상기 TFT의 상기 게이트 절연층 및 상기 반도체층 뿐 아니라 상기 게이트 라인 및 게이트 전극이 얻어지고, 노출, 현상 및 식각에 의해, 도 13a 및 도 13b에 도시된 바와 같이, 상기 마스크의 일부 투명한 부분은 형성될 상기 게이트 라인 및 게이트 전극에 대응하고, 상기 마스크의 불투명한 부분은 형성될 TFT의 상기 반도체층에 대응하며 상기 마스크의 투명한 부분은 상기 기판의 잔여 부분에 대응한다.
이 단계에서 증착된 상기 게이트 금속층은 AlNd, Al, Cu, Mo, MoW 또는 Cr의 단일막일 수 있고, 또한 AlNd, Al, Cu, Mo, MoW, Cr의 조합 중 어느 하나로 구성된 복합막일 수도 있다. 이 단계에서 증착된 상기 게이트 절연층은 SiNx, SiOx 또는 SiOxNy의 단일막이거나, SiNx, SiOx, SiOxNy의 조합 중 어느 하나로 구성된 복합막일 수 있다.
제 2 단계(S22) 전 단계의 결과물인 기판상에, 분리 유전막이 플라즈마 화학 기상 증착법(PECVD)에 의해 증착된다. 그 다음, 도 14a 및 도 14b에 도시된 바와 같이, 마스킹 및 식각 공정들을 실시하여 상기 TFT의 반도체층의 양측 상에 각각 비아 홀들을 형성하며, 이들은 상기 화소 전극층 및 반도체층간의 오믹 콘택을 위해 준비된다.
이 단계에서 증착된 상기 분리 유전막은 SiNx, SiOx 또는 SiOxNy의 단일막 이거나, SiNx, SiOx, SiOxNy의 조합 중 어느 하나로 구성된 복합막일 수 있다.
제 3 단계(S23) 다음으로, 오믹 콘택층이 전 단계에서 형성된 비아 홀들 내에 형성된다.
상기 화소 전극 (상기 소스/드레인 전극뿐 아니라) 및 상기 반도체층간의 상기 오믹 콘택은 다양한 접근법들로 구현될 수 있고, 상기 비아 홀 내에 가능한 한 오래 오믹 콘택을 형성할 수 있다. 도 15a 내지 도 15c는 하기와 같은 세 가지 각기 다른 접근법들을 설명한다.
(1) 도 15a에 도시된 바와 같이, PH3 및 H2를 특정비율로 혼합한 가스는 상기 PECVD 챔버 내에 도입되고, 가스 비율, 반응 온도, 플라즈마 전력 등과 같은 반응조건이 적절하게 조절되면 비아 홀 내의 반도체 a-Si층의 노출부분 상에서 계면반응이 발생한다. 비정질 실리콘은 H2 플라즈마에 의해 결정화되고, μc-Si 층을 형성한다. 더욱이, PH3 플라즈마의 존재로 인해, P는 표면에서 확산하여, 결국 오믹 콘택층으로서 P-도핑된 μc-Si(n+μc-Si)층을 형성하는데, 이 오믹 콘택층은 이후 증착될 화소 전극 층과 P-도핑된 μc-Si층을 가진 반도체층간의 오믹 콘택을 위해 마련된다.
(2) 도 15b에 도시된 바와 같이, 고온 포토레지스트는 상기 제 2 단계에서 마스크로 사용되며, 상기 포토레지스트 리프트-오프 공정은 상기 공정의 마지막에는 수행되지 않는다. P-도핑된 μc-Si층은 PECVD에 의해 상기 기판상에 바로 증착되고, 상부의 P-도핑된 μc-Si층과 함께 상기 포토레지스트는 포토레지스트 리프트-오프 공정에 의해 제거되어 상기 접근법 (1)과 동일한 구조를 얻는데, 이 구조 는 상기 P-도핑된 μc-Si층을 이용하여 이후 증착될 상기 화소 전극층 및 상기 반도체층간의 오믹 콘택을 위해 마련된다.
(3) 도 15c에 도시된 바와 같이, 고온 포토레지스트는 상기 제 2 단계에서 마스크로 사용되며, 상기 포토레지스트 리프트-오프 공정은 상기 공정의 마지막에는 수행되지 않는다. 상기 결과물인 기판 상에, n+ a-Si막을 PECVD에 의해 증착한 후, 매우 얇은 Mo(또는 Cr, W 또는 이들의 합금) 금속층을 증착한다. 상부의 상기 n+ a-Si막 및 Mo(또는 Cr, W 또는 이들의 합금) 금속층과 함께 상기 포토레지스트는 포토레지스트 리프트-오프 공정에 의해 제거되며, 상기 접근법들과 동일한 구조를 가지게 되어, 상기 n+ a-Si막 및 Mo(또는 Cr, W 또는 이들의 합금)금속층을 이용하여 이후 증착될 상기 화소 전극층 및 상기 반도체층간의 상기 오믹 콘택을 이루도록 준비된다.
제 4 단계(S24) 상술한 단계들 이후, 상기 화소 전극층 및 소스/드레인 전극 금속층을 스퍼터링법에 의해 순차적으로 증착한다. 그 다음, 그레이 톤 마스크를 사용해 상기 화소 전극, 상기 소스/드레인 전극 및 상기 데이터 라인을 얻을 수 있고, 노출, 현상 및 식각에 의해, 상기 마스크의 일부 투명한 부분은 형성될 상기 화소 전극에 대응하고, 상기 마스크의 불투명한 부분은 형성될 상기 소스/드레인 전극 및 상기 데이터 라인에 대응하며, 상기 마스크의 투명한 부분은 상기 기판의 잔여 부분에 대응한다.
이 단계에서 증착된 상기 소스/드레인 전극 금속층은 Mo, MoW 또는 Cr의 단 일막일 수 있고, 또한 Mo, MoW, Cr의 조합 중 어느 하나로 구성된 복합막일 수 있다.
상술한 단계들을 완료한 후, 도 11, 도 12a 및 도 12b에 도시된 바와 같이, 상기 기판(1)상에 형성된 상기 게이트 라인 및 게이트 전극(2), 상기 게이트 절연층(3) 및 상기 반도체층(4)을 포함하는 TFT LCD 어레이 기판이 제공된다. 이때, 분리 유전막(17)은 상기 기판(1), 상기 게이트 라인 및 게이트 전극(2), 상기 게이트 절연층(3) 및 상기 반도체층(4)을 덮는다. 내부에 상기 오믹 콘택층(15)이 증착된 비아 홀들을 상기 반도체층(4)의 양측 상 상기 분리 유전막(17) 내에 형성한다. 상기 화소 전극(5)은 상기 비아 홀들 내에서 상기 오믹 콘택층(15)을 통해 상기 반도체층(4)과 오믹 콘택을 이룬다. 상기 소스/드레인 전극은 상기 화소 전극(5) 상부에 위치하고, 상기 데이터 라인(6)은 상기 드레인 전극과 하나로 통합된다.
상기 P-도핑된 μc-Si 물질 외에도, 상기 오믹 콘택층(15)은 n+ a-Si막 및 Mo, Cr, W 또는 이들의 합금 금속층으로 구성된 복합막일 수 있다. 상기 게이트 라인 및 상기 게이트 전극은 AlNd, Al, Cu, Mo, MoW 또는 Cr의 단일막일 수 있고, 또한 AlNd, Al, Cu, Mo, MoW 및 Cr의 조합 중 어느 하나로 구성된 복합막일 수 있다. 상기 게이트 절연층(3) 또는 상기 분리 유전막(17)은 SiNx, SiOx 또는 SiOxNy의 단일막이거나, SiNx, SiOx, SiOxNy의 조합 중 어느 하나로 구성된 복합막일 수 있다. 상기 소스/드레인 전극 또는 상기 데이터 라인(6)은 Mo,MoW 또는 Cr의 단일막일 수 있고, 또한 Mo, MoW 및 Cr의 조합 중 어느 하나로 구성된 복합막일 수 있다.
이하, 본 발명에 따른 제 2 실시예의 제조 방법의 상기 바람직한 예를 첨부된 도면들을 참조하여 설명할 것이다.
본 발명의 제 2 실시예에 따른 상기 TFT LCD 어레이 기판의 제조 방법은 다음과 같은 과정들을 포함한다.
제 1 단계(S21) 도 13a 및 도 13b에 도시된 바와 같이, Mo/AlNd/Mo (400Å/4000Å/600Å) 적층막과 같은 금속층을 스퍼터링법을 이용하여 의해 상기 기판(1, 유리 또는 석영으로 형성된)상에 증착한다. 그 다음, SiNx/a-Si막들(5000Å/1000Å)은 PECVD에 의해 순차적으로 증착된다. 다음으로, 그레이 톤 마스크를 사용해 마스킹, 노출 및 현상을 실시하고, 반응성 이온 식각(RIE)을 사용해 상기 TFT의 상기 게이트 라인들 및 게이트 전극(2), 상기 게이트 절연층(3) 및 상기 반도체층(4)을 형성한다.
제 2 단계(S22) 도 14a 및 도 14b에 도시된 바와 같이, SiNx막(2000Å)인 분리 유전막(7)을 PECVD에 의해 제 1 단계 후 결과물인 기판상에 증착한다. 비아 홀들을 마스킹한 후에, 오믹 콘택층을 통하여 ITO가 a-Si과 결합한 상기 반도체층 상부 상기 분리 유전막의 양측 상에 비아 홀들을 식각하기 위해 건식 식각을 사용한다.
제 3 단계(S23) 오믹 콘택층(15)을 하기의 접근법들을 포함한 제 2 단계 이후 결과물인 기판상에 형성한다.
(1) 도 15a에 도시된 바와 같이, PH3와 H2의 혼합가스는 PECVD 챔버내에 유입되고, 적절한 온도(300℃), 챔버압력(2500mTorr), 플라즈마 전력(3000W)의 조건이 갖추어지면 상기 제 2 단계에서 형성된 상기 비아 홀들 내의 a-Si층의 노출부분 상에서 계면 반응이 일어나, n+μc-Si층(~200Å)을 형성한다.
(2) 도 15b에 도시된 바와 같이, 고온 포토레지스트(9)는 상기 제 2 단계에서 비아 홀들을 위한 마스크로 사용되어, 식각 후 상기 고온 포토레지스트(9)는 벗겨지지 않는다. n+μc-Si층(200Å)을 PECVD에 의해 증착하고, 원치 않는 n+μc-Si층의 부분들을 상기 포토레지스트와 함께 포토레지스트 리프트-오프 공정에 의해 제거하여, 상기 n+μc-Si층만을 상기 비아 홀들 내에 남긴다.
(3) 도 15c에 도시된 바와 같이, 고온 포토레지스트(9)는 상기 단계 2에서 비아 홀들을 위한 마스크로 사용되어, 식각 후 상기 고온 포토레지스트(9)는 벗겨지지 않는다. n+ a-Si막 (200Å)을 PECVD에 의해 증착하고, Mo(Cr, W 또는 이들의 합금들) 금속층을 스퍼터링법에 의해 증착하며, 상기 n+ a-Si막 및 Mo(Cr, W 또는 이들의 합금들) 금속층만을 상기 비아 홀들 내에 남긴다.
제 4 단계(S24) 상기 제 3 단계 후 결과물인 상기 기판상에, ITO (500Å)막 및 Mo(Cr, W 또는 이들의 합금들, 3000Å) 금속층을 스퍼터링법에 의해 순차적으로 증착한다. 그 다음, 도 11, 도 12a 및 도 12b에 도시된 바와 같이, 그레이 톤 마스크를 사용해 마스킹, 노출, 현상 및 식각을 실시하여 상기 화소 전극(5), 상기 소스/드레인 전극 및 데이터 라인(6)을 형성하며, 상기 데이터 라인(6)은 상기 드레인 전극과 통합된다.
본 발명의 상기 제 2 실시예는 TFT LCD 어레이 기판을 제조하기 위한 새로운 3 마스크 방법을 제공하며, 이는 상기 기존의 5 마스크 및 4 마스크 방법들과 다르다. 상기 발명된 3 마스크 공정에서, 완성된 TFT 어레이 기판은 더 적은 공정 단계들, 낮은 생산 원가 및 더 높은 수율로 얻어질 수 있고, 수율 및 상기 스퍼터 장치의 활용도 또한 향상될 수 있다.
상기 제 2 실시예 역시 본 발명을 구현하기 위한 특정한 해결책을 제시할 뿐, 이 실시예에서는 상기 장치 구성 및 공정 조건들은 다양하게 변화할 수 있으나, 이들 변화들은 상기 투명 화소 전극층 및 상기 소스/드레인 전극층을 순차적으로 증착하고, 동일한 그레이 톤 마스크를 사용하여 상기 투명 화소 전극 및 상기 소스/드레인 전극을 형성하는 목적 및 범위를 벗어나지 않아야 한다. 더 나아가, 상기 제 1 실시예와 유사하게, 당해 기술분야에 잘 알려진 다른 방법들을 증착, 식각 및 개별층 등을 구현하기 위해 사용할 수 있다. 더욱이, 상술한 μc-Si 콘택층의 형성 방법에서, 도핑된 μc-Si 층은 전도성을 얻기 위해 비소(As)와 같은 불순물로도 도핑될 수 있다.
본 발명은 발명의 목적 및 범위를 벗어나지 않는 범위에서 수정 및 변형될 수 있음을 당업자들이 이해해야 할 것이다. 따라서, 본 발명은 첨부된 청구항들 및 이들과 동등한 것들에 포함되는 한 모든 변화와 수정을 포함하도록 하고 있다.
본 발명에 따르면, 상기 사진 식각 공정에서 사용되는 마스크의 수를 줄여 상기 공정 단계들을 감소시키고, 생산능력 향상, 원가 절감, 또한 장비의 활용도 향상과 공정 시간 절감 및 수율을 향상시킬 수 있다.

Claims (27)

  1. 삭제
  2. 삭제
  3. 게이트 금속층을 기판상에 증착한 후, 마스킹 및 식각을 실시하여 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 얻는 제 1 단계;
    게이트 절연층, 반도체층 및 오믹 콘택층을 상기 제 1 단계 후 결과물인 기판상에 증착한 후, 마스킹 및 식각을 실시하여 박막 트랜지스터를 형성하는 제 2 단계 ― 상기 제 2 단계에서 증착된 상기 오믹 콘택층은 μc-Si 물질 또는 n+ a-Si막 및 Mo, Cr, W 또는 이들의 합금 금속층들로 구성된 복합막임 ―;
    투명 화소 전극층 및 소스/드레인 전극층을 상기 제 2 단계 후 결과물인 기판상에 증착한 후, 그레이 톤 마스크(gray tone mask)를 사용해 마스킹을 실시하여 TFT용 투명 화소 전극, 소스/드레인 전극 및 채널을 형성하는 제 3 단계; 및
    상기 제 3 단계 후 결과물인 기판상에 보호막을 증착한 후, 마스킹 및 식각을 실시하여 비아 홀들을 형성하고, 그 안에 노출된 패드로 상기 채널들을 보호하는 제 4 단계를 포함하는, TFT LCD 어레이 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 3 단계에서 그레이 톤 마스크를 사용해 마스킹하는 동안, 상기 그레이 톤 마스크 중 일부 투명한 부분들은 형성될 상기 투명 화소 전극에 대응하고, 상기 그레이 톤 마스크 중 불투명한 부분은 형성될 상기 소스/드레인 전극 및 상기 데이터 라인에 대응하며, 상기 그레이 톤 마스크 중 완전히 투명한 부분은 상기 기판의 잔여 부분에 대응하는, TFT LCD 어레이 기판의 제조 방법.
  5. 삭제
  6. 제 3 항에 있어서,
    상기 투명 화소 전극층 및 소스/드레인 전극 금속층은 상기 제 3 단계에서 동일 또는 다른 장치 내에서 순차적으로 증착되는, TFT LCD 어레이 기판의 제조 방법.
  7. 기판과 상기 기판 상의 화소 어레이를 포함하며,
    상기 각 화소는,
    게이트 라인 및 상기 기판상에 형성된 상기 게이트 라인에 연결된 게이 트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연층 및 상기 게이트 절연층 상 에 형성된 반도체층;
    상기 기판, 상기 게이트 라인, 상기 게이트 전극, 상기 게이트 절연층 및 상기 반도체층을 덮고, 상기 반도체층의 양측 상부에 비아 홀 ― 상기 비아홀에는 오믹 콘택층이 증착됨 ― 들이 형성되는 분리 유전막;
    상기 분리 유전막 상에 형성된 투명 화소 전극 및 상기 비아 홀들 내에 상기 오믹 콘택층을 통해 상기 반도체층과 오믹 콘택을 이루는 투명 화 소 전극; 및
    상기 투명 화소 전극 상에 형성된 소스 전극, 드레인 전극 및 데이터 라인을 포함하는, TFT LCD 어레이 기판.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 오믹 콘택층은 μc-Si 물질 또는 n+ a-Si막 및 Mo, Cr, W 또는 이들의 합금 금속층들로 구성된 복합막인, TFT LCD 어레이 기판.
  10. 제 7 항에 있어서,
    상기 데이터 라인 및 드레인 전극은 서로 통합된, TFT LCD 어레이 기판.
  11. 게이트 금속층, 게이트 절연 유전막 및 반도체층을 기판상에 순차적으로 증착한 후, 그레이 톤 마스크를 이용하여 마스킹 및 식각을 실시하여 게이트 라인, 상기 게이트 라인에 연결된 게이트 전극, 게이트 절연층 및 박막 트랜지스터용 반도체층을 얻는 제 1 단계;
    제 1 단계 후 결과물인 기판상에 분리 유전막을 증착한 후, 상기 분리 유전막에 대해 마스킹 및 식각 공정들을 실시하여 상기 반도체층의 양측 상 상기 분리 유전막 내에 비아 홀들을 형성하는 제 2 단계;
    제 2 단계에서 얻어진 상기 비아 홀들 내에 오믹 콘택층을 형성하는 제 3 단계; 및
    제 3 단계 후 결과물인 기판상에 화소 전극층 및 소스/드레인 전극 금속층을 증착한 후, 그레이 톤 마스크를 사용해 마스킹 및 식각을 실시하여 투명 화소 전극, 소스 전극, 드레인 전극 및 데이터 라인을 형성하며, 상기 드레인 전극은 상기 데이터 라인과 통합되는 제 4 단계를 포함하는, TFT LCD 어레이 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 1 단계에서 그레이 톤 마스크를 사용해 마스킹을 하는 동안, 상기 그레이 톤 마스크 중 일부 투명한 부분은 형성될 상기 게이트 라인 및 게이트 전극에 대응하고, 상기 그레이 톤 마스크 중 불투명한 부분은 형성될 상기 TFT의 반도체층에 대응하며, 상기 그레이 톤 마스크 중 투명한 부분은 상기 기판의 잔여 부분에 대응하는, TFT LCD 어레이 기판의 제조 방법.
  13. 제 11 항에 있어서,
    상기 제 4 단계에서 그레이 톤 마스크를 사용해 마스킹을 하는 동안, 상기 그레이 톤 마스크 중 일부 투명한 부분은 형성될 투명 화소 전극에 대응하고, 상기 그레이 톤 마스크 중 불투명한 부분은 형성될 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 라인에 대응하며, 상기 그레이 톤 마스크 중 투명한 부분은 상기 기판의 잔여 부분에 대응하는, TFT LCD 어레이 기판의 제조 방법.
  14. 제 11 항에 있어서,
    오믹 콘택층을 제조하는 상기 제 3 단계는 PH3 및 H2를 플라즈마 화학 기상 증착 챔버 내로 도입하고, 상기 비아 홀들 내에서 플라즈마 상태에서 반응가스 비율, 반응온도, 플라즈마 전력 등의 반응조건을 조절하여 상기 H2 및 상기 PH3 및 상기 비정질 실리콘 사이에 계면 반응을 유도함으로써, 상기 비아홀들 내에 uc-Si막을 형성하는, TFT LCD 어레이 기판의 제조 방법.
  15. 제 11 항에 있어서,
    오믹 콘택층을 제조하는 상기 제 3 단계는 상기 비아 홀들을 마스킹하는 동안 고온 포토레지스트를 사용한 후, 플라즈마 화학 기상 증착법에 의해 μc-Si막을 바로 증착하며, 포토레지스트 리프트-오프 공정에 의해 상부의 상기 포토레지스트 및 상기 μc-Si막을 벗겨내어, 상기 비아 홀들 내에 μc-Si막을 형성하는, TFT LCD 어레이 기판의 제조 방법.
  16. 제 11 항에 있어서,
    오믹 콘택층을 제조하는 상기 제 3 단계는 상기 비아 홀들을 위해 마스킹하는 동안 고온 포토레지스트를 사용한 후, 화학 기상 증착법에 의해 n+ a-Si막을 증착하며, Mo, Cr, W 또는 이들의 합금으로 구성된 금속층을 증착하고, 포토레지스트 리프트-오프 공정에 의해 상기 포토레지스트, 상기 n+ a-Si막 및 상기 포토레지스트 상에 있는 Mo, Cr, W 또는 이들의 합금으로 구성된 상기 금속층을 벗겨내어, 상기 비아 홀들 내에 n+ a-Si막 및 Mo, Cr, W 또는 이들의 합금으로 구성된 금속층을 형성하는, TFT LCD 어레이 기판의 제조 방법.
  17. 제 11 항에 있어서,
    상기 화소 전극층 및 상기 소스/드레인 전극 금속층을 증착하는 상기 제 4 단계는 동일 또는 다른 장치 내에서 순차적으로 수행되는, TFT LCD 어레이 기판의 제조 방법.
  18. 게이트 라인과 기판상의 게이트 라인에 연결된 게이트 전극, 게이트 절연층, 상기 게이트 전극 상의 반도체 층 및 상기 반도체층 상의 오믹 콘택층을 형성하는 것을 포함하는, 기판상에 박막 트랜지스터를 형성하는 단계;
    그 결과물인 기판상에 투명 화소 전극층 및 소스/드레인 전극 금속층을 순차적으로 형성하는 단계 ― 상기 투명 화소 전극층은 상기 게이트 라인 및 상기 게이트 전극으로부터 전기적으로 절연되며, 상기 투명 화소 전극층은 상기 오믹 콘택층을 통해 상기 반도체층의 양측과 오믹 콘택을 이루고, 상기 오믹 콘택층은 μc-Si 물질 또는 n+ a-Si막 및 Mo, Cr, W 또는 이들의 합금 금속층들로 구성된 복합막을 증착하여 형성됨 ― ; 및
    투명 화소 전극, 소스/드레인 전극 및 데이터 라인을 동시에 형성하기 위해 그레이 톤 마스크를 사용해 상기 결과물인 기판에 대해 마스킹 및 식각을 실시하는 단계는 단계
    를 포함하며
    상기 그레이 톤 마스크 중 일부 투명한 부분은 형성될 상기 투명한 화소 전극에 대응하고, 상기 그레이 톤 마스크 중 불투명한 부분은 형성될 상기 소스/드레인 전극 및 상기 데이터 라인에 대응하며, 상기 그레이 톤 마스크 중 투명한 부분은 상기 기판의 잔여부분에 대응하는, TFT LCD 어레이 기판의 제조 방법.
  19. 제 18 항에 있어서,
    상기 기판상에 박막 트랜지스터를 형성하는 단계는,
    상기 기판상에 게이트 금속층을 증착한 후, 상기 게이트 라인 및 상기 게이트 라인에 연결된 상기 게이트 전극을 얻기 위해 상기 게이트 금속층에 대해 마스킹 및 식각을 실시하는 단계; 및
    상기 결과물인 기판상에 게이트 절연층, 반도체층 및 오믹 콘택층을 증착한 후, 상기 박막 트랜지스터를 형성하기 위해 마스킹 및 식각을 실시하는 단계
    를 포함하며,
    상기 투명 화소 전극층은 상기 게이트 절연층을 통해 상기 게이트 라인 및 게이트 전극으로부터 절연되는, TFT LCD 어레이 기판의 제조 방법.
  20. 제 19 항에 있어서,
    상기 투명 화소 전극, 소스/드레인 전극 및 데이터 라인을 형성한 후, 상기 결과물인 기판상에 보호막을 증착하고, 그 후 마스킹 및 식각을 실시하여 비아 홀들을 형성하고 이들 내에 노출된 패드를 사용해 상기 TFT의 채널을 보호하는 단계를 더 포함하는, TFT LCD 어레이 기판의 제조 방법.
  21. 제 18 항에 있어서,
    상기 기판상에 박막 트랜지스터를 형성하는 단계는,
    기판상에 게이트 금속층, 게이트 절연 유전막 및 반도체층을 순차적으로 증착한 후, 그레이 톤 마스크를 사용해 마스킹 및 식각을 실시하여 상기 게이트 라인, 상기 게이트 라인에 연결된 게이트 전극, 상기 게이트 절연층 및 상기 반도체층을 형성하는 단계;
    상기 결과물인 기판상에 분리 유전막을 증착하고, 그 후 마스킹 및 식각을 실시하여 상기 반도체층의 양측 상 상기 분리 유전막 내에 비아 홀들을 형성하는 단계; 및
    상기 결과물인 비아 홀들 내에 오믹 콘택층을 형성하는 단계
    를 포함하며, 상기 투명 화소 전극층은 상기 분리 유전막을 통해 상기 게이트 라인 및 상기 게이트 전극으로부터 절연되는, TFT LCD 어레이 기판의 제조 방법.
  22. 삭제
  23. 기판 및 상기 기판 상의 화소 어레이를 포함하며,
    상기 각 화소는,
    상기 기판상에 형성되며, 게이트 라인 및 상기 기판상에 형성된 상기 게이트 라인과 결합한 게이트 전극, 상기 게이트 전극상에 형성된 게이트 절연층, 반도체층 및 상기 반도체층의 적어도 두 말단들 상에 형성된 오믹 콘택층 ― 상기 오믹 콘택층은 μc-Si 물질 또는 n+ a-Si막 및 Mo, Cr, W 또는 이들의 합금 금속층들로 구성된 복합막임 ― 을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 형성되며 상기 게이트 전극 및 상기 게이트 라인으로부터 전기적으로 절연되어 있고, 상기 오믹 콘택층을 통해 각각 상기 반도체층의 두 말단들과 전기적으로 접촉하는 투명 화소 전극; 및
    상기 투명 화소 전극 상에 형성되어 상기 투명 화소 전극을 통해 상기 반도체층에 전기적으로 연결된 소스/드레인 전극 및 데이터 라인
    을 포함하는, TFT LCD 어레이 기판.
  24. 삭제
  25. 제 23 항에 있어서,
    상기 투명 화소 전극층은 상기 게이트 절연층을 통해 상기 게이트 라인 및 게이트 전극으로부터 절연되어 있는, TFT LCD 어레이 기판.
  26. 제 25 항에 있어서,
    상기 투명 화소 전극, 상기 소스/드레인 전극 및 상기 데이터 라인을 덮는 보호막을 더 포함하는, TFT LCD 어레이 기판.
  27. 제 23 항에 있어서,
    상기 게이트 전극, 상기 게이트 라인, 상기 게이트 절연층 및 상기 반도체층 상에 형성된 분리 유전막 ― 상기 투명 화소 전극층은 상기 분리 유전막을 통해 상기 게이트 라인 및 게이트 전극으로부터 절연되어 있음 ― ; 및
    상기 반도체층 상부에 상기 분리 유전막의 양측 상에 형성되고, 오믹 콘택층이 증착된 비아 홀들을 더 포함하는, TFT LCD 어레이 기판.
KR1020070039430A 2006-04-21 2007-04-23 Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 KR100898694B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN 200610074457 CN100544004C (zh) 2006-04-21 2006-04-21 一种tft lcd阵列基板及其制造方法
CN200610074457.2 2006-04-21
CNB2006100806418A CN100489631C (zh) 2006-05-23 2006-05-23 一种tft lcd阵列基板结构及其制造方法
CN200610080641.8 2006-05-23

Publications (2)

Publication Number Publication Date
KR20070104296A KR20070104296A (ko) 2007-10-25
KR100898694B1 true KR100898694B1 (ko) 2009-05-22

Family

ID=38618639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070039430A KR100898694B1 (ko) 2006-04-21 2007-04-23 Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법

Country Status (3)

Country Link
US (4) US7952099B2 (ko)
JP (2) JP2007294970A (ko)
KR (1) KR100898694B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716710B2 (en) 2011-02-01 2014-05-06 Samsung Display Co., Ltd. Thin-film transistor array substrate and method of fabricating the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
KR100867866B1 (ko) 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
CN100423082C (zh) 2006-11-03 2008-10-01 北京京东方光电科技有限公司 一种平板显示器系统内接口单元
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100442132C (zh) 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100432770C (zh) * 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
CN100462795C (zh) 2006-11-29 2009-02-18 北京京东方光电科技有限公司 取向液和隔垫物的制备方法
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
KR20080060861A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
TWI481029B (zh) 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
CN101770124B (zh) * 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101807586B (zh) * 2009-02-13 2013-07-31 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8599118B2 (en) * 2011-02-16 2013-12-03 Global Oled Technology Llc Chiplet display with electrode connectors
CN102709237B (zh) 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9530808B2 (en) 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
CN106298523B (zh) * 2015-05-22 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN104850279B (zh) 2015-05-29 2017-11-28 京东方科技集团股份有限公司 一种声波触控装置及电子设备
CN105140181A (zh) * 2015-09-21 2015-12-09 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示装置
CN105304653B (zh) * 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN105632382B (zh) 2016-01-04 2018-05-18 京东方科技集团股份有限公司 显示装置及其检测绑定区域绑定情况的方法
WO2020027804A1 (en) * 2018-07-31 2020-02-06 Hewlett-Packard Development Company, L.P. Displays with partial transparent areas
CN109524356B (zh) * 2018-09-03 2021-08-31 重庆惠科金渝光电科技有限公司 一种阵列基板的制造方法、阵列基板及显示面板
CN109742158A (zh) 2019-01-31 2019-05-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
CN113557205B (zh) * 2019-03-20 2023-03-28 雅马哈发动机株式会社 线性输送机

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313934A (ja) * 1995-05-22 1996-11-29 Toshiba Corp アレイ基板、その製造方法、液晶表示装置およびその製造方法
KR100222961B1 (ko) * 1996-03-26 1999-10-01 윤종용 Tft-lcd 소자 및 그 제조 방법
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
KR20000039288A (ko) * 1998-12-12 2000-07-05 윤종용 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203484A (ja) * 1985-03-06 1986-09-09 株式会社東芝 表示装置用駆動回路基板及びその製造方法
JPS63119577A (ja) 1986-11-07 1988-05-24 Toshiba Corp 薄膜トランジスタ
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
JPH0736443B2 (ja) 1989-08-10 1995-04-19 インダストリアル テクノロジー リサーチ インスチチュート 反転共面薄膜トランジスタ及び製造法
JPH03159248A (ja) * 1989-11-17 1991-07-09 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH0562996A (ja) * 1991-03-06 1993-03-12 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JPH06326314A (ja) 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3222762B2 (ja) * 1996-04-26 2001-10-29 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3436487B2 (ja) 1998-05-18 2003-08-11 シャープ株式会社 アクティブマトリクス基板の製造方法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP2001311965A (ja) 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
KR100397875B1 (ko) * 2000-05-18 2003-09-13 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
TW499605B (en) * 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
US6953934B2 (en) * 2002-03-06 2005-10-11 Canon Kabushiki Kaisha Radiation detection apparatus and system
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR100951898B1 (ko) * 2002-12-09 2010-04-09 삼성전자주식회사 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
KR100558985B1 (ko) * 2003-06-27 2006-03-10 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
JP2005258387A (ja) * 2003-07-29 2005-09-22 Sony Corp 露光用マスクおよびマスクパターンの製造方法
JP2005108912A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
GB0411968D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Transflective liquid crystal display device
US7527994B2 (en) * 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
KR101085137B1 (ko) * 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100919636B1 (ko) * 2005-06-30 2009-09-30 엘지디스플레이 주식회사 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
KR100867866B1 (ko) 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
CN100499138C (zh) 2006-10-27 2009-06-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100463193C (zh) 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN1959508A (zh) 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种tft lcd阵列基板结构和制造方法
CN100442132C (zh) 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100432770C (zh) 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313934A (ja) * 1995-05-22 1996-11-29 Toshiba Corp アレイ基板、その製造方法、液晶表示装置およびその製造方法
KR100222961B1 (ko) * 1996-03-26 1999-10-01 윤종용 Tft-lcd 소자 및 그 제조 방법
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
KR20000039288A (ko) * 1998-12-12 2000-07-05 윤종용 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716710B2 (en) 2011-02-01 2014-05-06 Samsung Display Co., Ltd. Thin-film transistor array substrate and method of fabricating the same
US9190431B2 (en) 2011-02-01 2015-11-17 Samsung Display Co., Ltd. Thin-film transistor array substrate and method of fabricating the same

Also Published As

Publication number Publication date
US20110223700A1 (en) 2011-09-15
US20130122624A1 (en) 2013-05-16
US8642404B2 (en) 2014-02-04
KR20070104296A (ko) 2007-10-25
US20070246707A1 (en) 2007-10-25
JP5564464B2 (ja) 2014-07-30
JP2011155303A (ja) 2011-08-11
US20140038371A1 (en) 2014-02-06
JP2007294970A (ja) 2007-11-08
US8354305B2 (en) 2013-01-15
US7952099B2 (en) 2011-05-31

Similar Documents

Publication Publication Date Title
KR100898694B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법
KR100845699B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
CN103489877B (zh) 阵列基板及其制造方法和显示装置
US20100012945A1 (en) Method of forming photoresist burr edge and method of manufacturing array substrate
US9372378B2 (en) TFT-LCD array substrate and method of manufacturing the same
KR101212554B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN101963726A (zh) Ffs型tft-lcd阵列基板及其制造方法
JPS599941A (ja) 薄膜半導体装置の製造方法
US7125756B2 (en) Method for fabricating liquid crystal display device
CN102097390B (zh) 像素结构的制作方法
US20040197964A1 (en) Method for fabricating thin film transistor for liquid crystal display device
CN110828579A (zh) Bce igzo tft器件及其制作方法
US20240204001A1 (en) Display panel and manufacturing method thereof
CN101140913A (zh) 像素结构的制作方法
KR20070019454A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140429

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 11