KR100951898B1 - 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법 - Google Patents

포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR100951898B1
KR100951898B1 KR1020020078016A KR20020078016A KR100951898B1 KR 100951898 B1 KR100951898 B1 KR 100951898B1 KR 1020020078016 A KR1020020078016 A KR 1020020078016A KR 20020078016 A KR20020078016 A KR 20020078016A KR 100951898 B1 KR100951898 B1 KR 100951898B1
Authority
KR
South Korea
Prior art keywords
layer
gate
pattern
forming
acetic acid
Prior art date
Application number
KR1020020078016A
Other languages
English (en)
Other versions
KR20040050244A (ko
Inventor
송근규
홍문표
노남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020078016A priority Critical patent/KR100951898B1/ko
Priority to PCT/KR2003/002660 priority patent/WO2004053970A1/en
Priority to AU2003302798A priority patent/AU2003302798A1/en
Priority to US10/538,511 priority patent/US7879725B2/en
Publication of KR20040050244A publication Critical patent/KR20040050244A/ko
Application granted granted Critical
Publication of KR100951898B1 publication Critical patent/KR100951898B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/26—Organic compounds containing oxygen
    • C11D7/265—Carboxylic acids or salts thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Emergency Medicine (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

식각 공정의 완료후 잔류하는 포토레지스트의 제거가 용이한 스트리핑 조성물 및 이를 사용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법이 개시되어 있다. 상기 스트리핑 조성물은 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 것으로서, 노볼락계 포토레지스트 제거에 용이하게 적용될 수 있다. 이러한 조성물을 사용하여 다음과 같이 패턴을 형성한다. 먼저, 기판상의 소정의 막상에 노볼락계 포토레지스트 패턴을 형성하도록 한다. 형성된 포토레지스트 패턴을 마스크로 이용하여 식각 공정을 수행하는 것에 의해 상기 막의 패턴을 형성한다. 식각 공정의 완료후 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하도록 한다. 이상과 같은 본 발명에 따른 스트리핑 조성물을 사용하면 포토레지스트 패턴을 이용한 식각 공정의 완료후 잔류하는 포토레지스트 패턴의 제거가 용이하고 부작용이 적다. 또한 기존에 사용되던 유기 용매나 알칼리성 수용액에 비하여 환경 친화적이며 비용이 저렴하며 공정이 단순화되어 생산 단가가 감소된다.

Description

포토레지스트 제거용 스트리핑 조성물 및 이를 사용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법{Stripping Composition of Photoresist And Method Of Manufacturing Thin Film Transistor Of Liquid Crystal Display Device Using The Same}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 2는 도 1의 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3 내지 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 8 및 도 9는 각각 도 7의 VII-VII' 선 및 IX-IX'선에 대한 단면도이고,
도 10a 및 10b 내지 도 17a 및 17b는 각각 도 8 및 도 9에 나타난 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도이다.
도 18은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 19는 도 18에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이고,
도 20 내지 27은 도19에 나타난 박막 트랜지스터 기판의 제조 공정을 설명하기 위한 단면도이거,
도 28은 기판상에 형성된 포토레지스트 패턴의 스트리핑 공정을 나타낸 흐름도이다.
본 발명은 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 상세하게는 포토레지스트의 제거 능력이 우수하고 부작용이 적은 신규한 포토레지스트 스트리핑 조성물 및 이를 사용한 액정 표시 장치의 박막 트랜지스터 기판의 용이한 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 이러한 전자 디스플레이 분야는 발전을 거듭하여 다양화하는 정보화 사회의 요구에 적합한 새로운 기능의 전자 디스플레이 장치로 지속적으로 개발되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 각종 전자 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의될 수 있으며, 인간과 전자기기를 연결하는 가교적인 역할을 담당하는 장치로 정의될 수도 있다.
이러한 전자 디스플레이 장치는 광 정보 신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display) 장치로 불려지며, 반사, 산란, 간섭 현상 등에 의하여 광 변조로 표시되는 경우에는 수광형 표시(non-emissive display) 장치로 일컬어진다. 능동형 표시 장치라고도 불리는 상기 발광형 표시 장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(plasma display panel; PDP), 발광 다이오드(light emitting diode; LED) 및 일렉트로 루미네슨트 디스플레이(electroluminescent display; ELD) 등을 들 수 있다. 또한, 수동형 표시 장치인 상기 수광형 표시 장치에는 액정표시장치(liquid crystal display; LCD) (electrochemical display; ECD) 및 전기 영동 표시 장치(electrophoretic image display; EPID) 등이 해당된다.
텔레비전이나 컴퓨터용 모니터 등과 같은 화상 표시 장치에 사용되는 가장 오랜 역사를 갖는 디스플레이 장치인 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.
그러나, 반도체 기술의 급속한 진보에 의하여 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형화 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치가 필요하게 되었다. 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치 에 대한 요구가 급격히 증대하고 있는 것이다.
현재 개발된 여러 가지 평판 디스플레이 장치 가운데 액정표시장치는 다른 디스플레이 장치에 비하여 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있는 동시에 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다. 또한, 액정표시장치는 제조가 용이하기 때문에 더욱 그 적용 범위를 확장해가고 있다.
이러한 액정표시장치의 제조에 있어서는 글래스의 대형화, 패널의 고정세화 추세에 따라 글래스 조건과 부합된 관련 공정의 조건에 적합한 포토레지스트 조성물이 적용되고 있다. 특히, 미세 회로의 제조 공정중에서 포토레지스트막의 형성 공정은 라인 생산량을 결정하는 중요한 공정으로서, 포토레지스트막의 감도 특성, 현상 콘트라스트, 해상도, 기판과의 접착력, 잔막 특성 등이 후속되는 식각 공정에 의해 제조되는 미세 회로의 품질이 직접적인 영향을 미치게 된다. 포토레지스트 조성물을 사용한 일반적인 포토리소그라피 기술에 의한 패턴의 형성방법은 다음과 같다.
먼저, 절연막 또는 도전성막등 패턴을 형성하고자 하는 막이 형성된 기판상에 자외선이나 X선과 같은 광을 조사하면 알칼리성 용액에 대한 용해도 변화가 일어나게 되는 유기층인 포토레지스트막을 형성한다. 이 포토레지스트막의 상부에 소정 부분만을 선택적으로 노광할 수 있도록 패터닝된 마스크 패턴을 개재하여 포토레지스트막에 선택적으로 빛을 조사한 다음, 현상하여 용해도가 큰 부분(포지티브형 포토레지스트의 경우, 노광된 부분)은 제거하고 용해도가 작은 부분은 남겨 레 지스트 패턴을 형성한다. 포토레지스트가 제거된 부분의 기판은 에칭에 의해 패턴을 형성하고 이후 남은 레지스트를 제거하여 각종 배선, 전극 등에 필요한 패턴을 형성하도록 한다.
이러한 포토레지스트 조성물의 다양한 종류가 개시되어 있는데, 예를들면 크레졸-포름알데히드의 노볼락 수지와 나프토퀴논디아지드기가 치환된 감광성 물질을 포함하는 포토레지스트 조성물이 미합중국 특허 제3,046,118호, 제4,115,128호, 제4,173,470호, 일본국 특개소62-28457호 등에 기술되어 있다. 또한 미합중국 특허 제5,648,194호에는 알칼리 가용성 수지, o-나프토퀴논 디아지드 술폰산 에스테르와 비닐 에테르 화합물을 포함하는 포토레지스트 조성물이 개시되어 있다. 미합중국 특허 제5,468,590호에는 퀴논 디아지드 화합물과 다가의 폴리 페놀을 이용하여 제조한 알칼리 가용성 수지를 포함하는 포토레지스트 조성물이 개시되어 있다. 미합중국 특허 제5,413,895호에는 노볼락 수지, 퀴논디아지드 화합물에 폴리 페놀을 포함시켜 물성을 개선시킨 포토레지스트 조성물이 개시되어 있다.
LCD 제조 공정에서 적용되는 상기한 포토리소그라피 공정에서 패터닝이 완료된 후에는 마스크로 사용된 포토레지스트 패턴을 유기 용매나 알칼리 수용액 등으로 이루어진 스트리핑 조성물을 사용하여 제거하고 있다. 특히 포토레지스트의 제거 능력이 탁월하고 부식 등의 부작용이 적기 때문에 대부분의 경우 유기 용매를 많이 사용하고 있다. 그런데 이는 가격이 고가이고 폐액의 환경 부하도 상당히 높은 수준이기 때문에 이를 대체할 수 있는 스트리핑 조성물이 요구되고 있는 실정이다.
본 발명의 목적은 상기한 최근의 요구에 부응한 것으로서, 포토레지스트의 제거 능력이 우수하며 환경에 대한 오염이 거의 없는 포토레지스트 제거용 스트리핑 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상기한 스트리핑 조성물을 사용하여 소정의 막을 식각하기 위항 사용된 포토레지스트 패턴을 제거하는 것에 의해 용이한 방법으로 패턴을 형성하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기한 스트리핑 조성물 채용하는 것에 의해 공정이 단순화되고 공정 시간을 감소시킬 수 있는 액정표시장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 노볼락계 포토레지스트 제거용 스트리핑 조성물을 제공한다.
상기한 본 발명의 다른 목적은
기판상의 소정의 막상에 노볼락계 포토레지스트 패턴을 형성하는 단계;
형성된 포토레지스트 패턴을 마스크로 이용하여 식각 공정을 수행하는 것에 의해 상기 막의 패턴을 형성하는 단계; 및
식각 공정의 완료후 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계를 포함하는 패턴의 형성 방법에 의해 달성된다.
특히 상기 스트리핑 조성물은 아세트산 내에 오존 가스를 버블링시켜 제조하는 것이 바람직하며, 상기 아세트산 내에 버블링시키는 오존 가스의 농도는 80,000∼90,000 ppm 범위인 것이 또한 바람직하다.
상기 식각 공정의 완료후 상기 포토레지스트 패턴상에 상기 스트리핑 조성물을 스프레이하여 습윤시킨 후 물로 린스하는 것에 의해 상기 포토레지스트 패턴을 제거하도록 하며, 상기 스트리핑 조성물의 pH는 1.6∼5 범위다 되도록 조절하는 것이 좋다.
또한 상기 스트리핑 조성물을 습윤시키기 위하여 상기 기판의 이송시, 진행 방향과 반대 방향으로 한 번 더 이송하여 상기 습윤 공정을 2회 수행하는 것에 의해 기판상에 잔류되는 포토레지스트 성분이 없이 깨끗한 스트리핑이 가능하다.
구체적으로는 상기 소정의 막이 제2 게이트 배선층/제1 게이트 배선층의 이중막으로서, 상기 포토레지스트 패턴을 마스크로 사용하여 제2 게이트 배선층을 식각하고, 포토레지스트 패턴을 상기 스트리핑 조성물을 사용하여 제거 한 후 제1 게이트 배선층을 식각하는 단계를 통하여 Cr/Al 게이트 이중막의 패턴을 형성하는 것을 예로 들 수 있다. 이 때 상기 게이트 이중막이 Cr/Al 이중막이고 상기 식각 공정이 염소 가스를 포함하는 식각 가스를 사용하여 수행되는 것이 바람직하다.
구체적인 다른 실시예로서 상기 식각 공정으로서 콘택홀 형성 공정을 예로 들 수 있다.
상기한 본 발명의 또 다른 목적을 달성하기 위하여
기판상에 제1 게이트 배선층 및 제2 게이트 배선층을 형성하는 단계;
제1 노볼락계 포토레지스트 패턴을 형성하는 단계;
상기 제 1 포토레지스트 패턴을 사용하여 상기 제2 게이트 배선층을 식각하는 단계;
상기 제 1포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계;
제1 게이트 배선층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
상기 기판 위에 게이트 절연막을 적층하는 단계;
상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
배선 물질을 도포한 후 사진 식각하여 데이터선 및 소스/드레인 전극을 형성하는 단계;
상기 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 제2 노볼락계 포토레지스트 패턴을 형성하는 단계;
식각 공정을 수행하여 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
상기 제2 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계;
투명 도전 물질막을 적층하고 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법이 제공된다.
상기한 본 발명의 또 다른 목적은
기판상에 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
상기 기판 위에 게이트 절연막을 적층하는 단계;
상기 게이트 절연막 상부에 반도체층, 중간층, 및 도전체층을 형성하는 단계;
노볼락계 포토레지스트막을 형성한 후, 노광 및 현상하여 이후 형성될 소스 전극과 드레인 전극 사이에 위치한 채널부에서의 두께가 이후 형성될 데이터 배선부의 두께보다 작게 형성되고, 나머지 부분은 제거된 포토레지스트 패턴을 형성하는 단계;
얻어지는 포토레지스트 패턴을 사용하여 상기 도전체층, 중간층 및 반도체층을 식각하여 상기 채널부에는 반도체층을 남기고, 상기 데이터 배선부에는 하부의 막을 모두 남기고, 나머지 부분에는 상기 도전체층, 중간층 및 반도체층을 모두 제거시키는 단계;
상기 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계;
얻어지는 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
투명 도전 물질막을 적층하고 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.
상기한 본 발명의 또 다른 목적은
절연 기판상에 데이터선을 포함하는 데이터 배선을 형성하는 단계;
상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;
버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;
상기 버퍼층 상부에 게이트 배선층을 형성하는 단계;
노볼락계 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 마스크로 사용하여 식각 공정을 수행하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
상기 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계;
상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;
상기 섬 모양의 저항성 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계;
상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서도 달성된다.
이하, 본 발명의 좀 더 상세히 설명하기로 한다.
포토레지스트 조성물은 통상 고분자 수지, 감광성 화합물 및 유기 용매 등을 포함하여 이루어진다.
포토레지스트 조성물을 제조하기 위하여 주성분으로 사용되는 고분자 수지는 당 분야에 널리 알려져 있는 수지를 예외없이 사용할 수 있지만 본 발명에서는 그 중에서도 특히 노볼락 수지가 바람직하게 적용된다. 노볼락 수지는 포지티브형 포토레지스트에 적용가능한 수지의 대표적인 예로서 알칼리 가용성 수지이다. 이는 메타 및/또는 파라 크레졸 등의 방향족 알콜과 알데히드류를 산촉매하에서 반응시켜 합성한 고분자 중합체이다.
사용할 수 있는 페놀류로서는 페놀, m-크레졸, p-크레졸 및 o-크레졸과 같은 크레졸류, 크시레놀류, 알킬 페놀류, 알콕시 페놀류, 이소프로페닐 페놀류, 폴리하이드록시 페놀류 등을 들 수 있다. 이들은 단독 또는 2종 이상을 배합하여 사용할 수 있다.
또한 사용되는 알데히드류로서는 포름알데히드, 파라포름알데히드, 아세트알데히드, 프로피온알데히드, 부틸알데히드, 트리메틸아세트알데히드, 벤즈알데히드, 테레프탈알데히드, 페닐아세트알데히드, 하이드록시벤즈알데히드 등을 들 수 있으 며 이들은 단독 혹은 2종 이상을 배합하여 사용할 수 있다. 특히 포름알데히드를 사용하는 것이 바람직하다.
축합 반응에 사용되는 산촉매로서는 염산, 황산, 인산 등의 무기산과 초산, p-톨루엔설폰산, 옥살산 등의 유기산류를 들 수 있다. 그 중에서도 특히 옥살산을 사용하는 것이 바람직하다. 축합 반응은 60∼120℃의 온도에서 2∼30 시간 동안 수행한다.
기재상에 포토레지스트 조성물을 도포하고 노광 및 현상공정을 수행한 후 하드베이크(hard-bake) 공정을 수행하면 포토레지스트 패턴이 열에 의하여 유동(flow)하는 현상이 나타나게 된다. 이러한 열유동(thermal flow)은 노볼락 수지의 경우 메타 크레졸과 파라 크레졸의 비율을 적절히 조절하거나 고분자 중합체의 분자량을 적절하게 조절하는 것에 의해 방지할 수 있다.
감광성 화합물로서는 디아지드계 화합물이 바람직하게 사용되며, 구체적으로는 폴리하이드록시 벤조페논과 1,2-나프토퀴논디아지드, 2-디아조-1-나프톨-5-술폰산 등의 디아지드계 화합물을 반응시켜 제조할 수 있으며, 더욱 바람직하게는 2,3,4,4'-테트라하이드록시 벤조페논과 1,2-나프토퀴논디아지드를 에스테르화 반응시켜 제조된 2,3,4,4'-테트라하이드록시 벤조페논-1,2-나프토퀴논디아지드-4-설포네이트, 2,3,4,4'-테트라하이드록시 벤조페논-1,2-나프토퀴논디아지드-5-설포네이트, 2,3,4,4'-테트라하이드록시 벤조페논-1,2-나프토퀴논디아지드-6-설포네이트 등이 사용된다.
상기 고분자 수지와 감광성 화합물을 포함하는 포토레지스트 조성물을 기판 상에 도포하고 건조하여 포토레지스트막을 형성한 후, 마스크를 사용하여 원하는 부분을 노광하면 노광된 부분은 알칼리 가용성으로서 현상에 의해 제거되고 노광되지 않은 부분은 알칼리 비수용성으로서 현상후 남아서 포토레지스트 패턴을 형성하게 된다.
이러한 포토레지스트 패턴을 이용하여 하부막에 대한 식각 공정을 수행한 후, 포토레지스트 패턴을 제거하기 위하여 본 발명에서와 같이 아세트산과 오존 가스를 함유하는 스트리핑 조성물을 사용하면 다음 반응식과 같은 기본적인 반응 메카니즘에 의하여 포토레지스트 패턴은 제거된다.
다음 반응식에서는 예시로서, 기본적인 노볼락 수지로서는 포름알데히드와 크레졸의 합성 수지롤 사용하고, 감광성 화합물로서는 2-디아조-1-나프톨-5-술폰산계 디아지드 화합물을 사용하여 제조된 포토레지스트 조성물을 사용한 경우에 오존 에 의한 분해 과정을 나타낸 것이다.
Figure 112002040863636-pat00001

Figure 112002040863636-pat00002

먼저, 노볼락계 포토레지스트 성분인 화합물 (Ⅰ)에 본 발명의 스트리핑 조성물인 오존 가스와 아세트산을 함유하는 조성물에 노출시키면 오존 가스로부터 생성된 각종 활성 라디칼, 양이온 등에 의해 화합물 (Ⅰ)은 케톤 화합물이나 알데히드 화합물과 같은 화합물(Ⅱ)로 분해된다. 이러한 분해에 수반되어 휘발성 성분인 이산화탄소 가스, 수증기 등이 생성되기도 한다. 화합물 (Ⅱ)에서 R1 및 R2는 수소, 수산기, 알킬기 등을 나타내며 특정화된 성분은 아니고 상기한 활성 성분에 의해 분해된 각종 성분이다. 이러한 케톤 및/또는 알데히드 성분이 오존에 의해 더욱 분해되면 카르복실산(Ⅲ, Ⅳ)으로 얻어지게 된다. 얻어지는 카르복실산 화합물은 수용성이므로 이후 린스 단계에서 완전히 세정되어 제거된다.
아세트산은 포토레지스트 성분을 용해시키는 용매로서의 역할도 하며 조성물의 pH를 약 1.6∼5 범위로, 더욱 바람직하게는 약 1.6∼2.4 범위로 유지시켜 주는 작용을 하게 된다. 오존은 그 특성상 강한 산성 분위기 하에서 포토레지스트 박리 공정을 수행한다. 즉, 오존에 의한 강한 산화력으로 ORP (oxidation-reduction potential)가 1 V 이상이 되고, 포토레지스트 성분이 카르복실산으로 변하면서 pH 5 이하의 산성으로 변하게 된다. 아세트산은 이러한 산성 분위기를 용이하게 유지시켜 주는 역할을 하는 것이다. 적용 가능한 아세트산으로서는 시판되는 제품은 모두 예외없이 사용될 수 있으나, 바람직하게는 95% 농도의 아세트산 또는 99.5% 농도의 아세트산이 사용될 수 있다.
이러한 스트리핑 조성물은 다음과 같은 방법으로 제조하여 적용할 수 있다. 먼저, 아세트산이 담긴 용기나 탱크내에 가느다란 관을 담그도록 한다. 이후 전기 분해 방식 등에 의해 생성된 오존 가스를 상기 관을 통하여 아세트산 용액 내에서 버블링 시키고 별도의 관을 통하여 아세트산과 오존 가스 기포를 포함하는 조성물을 배출시키도록 한다. 노즐을 통하여 제거될 포토레지스트 패턴이 형성된 기판상에 스프레이 등의 방법에 의해 도포하도록 한다. 그러면 포토레지스트 패턴이 상기 스트리핑 조성물에 의해 습윤되면서 포토레지스트 패턴 성분이 분해 반응을 일으키게 되는 것이다. 따라서, 이러한 방식의 포토레지스트 제거 공정을 "오존 습윤 박리" 공정이라 칭하기도 한다. 이후 초순수 등으로 린스하는 단계를 통하여 포토레지스트 패턴은 깨끗하게 제거되는 것이다.
상술한 포토레지스트 스트리핑 조성물을 사용하면 우선 포토레지스트 성분이 수용성 카르복실산, 휘발성 이산화탄소 가스, 수증기 등으로 분해되므로 인체에 유해한 유기 용매의 사용도 방지할 수 있을 뿐아니라 생성되는 물질의 환경에 대한 부담도 없기 때문에 환경 문제를 고려할 때 매우 유용한 공정이 된다. 이에 더하여, 본 발명의 방법에 따라 오존 습윤 박리 공정을 적용하면 식각 공정의 수행후, 또는 스트리핑 공정의 수행후 별도로 적용되는 O2 애싱 공정이 생략가능하기 때문에 공정이 단순화되는 잇점이 있다.
먼저, 게이트 이중막 공정에 적용하는 경우를 예로 들어 설명하기로 한다.
일반적으로 게이트 이중막 공정은 다음과 같이 수행된다. 먼저, 기판상에 제1 게이트 배선층 및 제2 게이트 배선층을 형성하도록 한다. 이의 상부에 노볼락 계 포토레지스트 패턴을 형성하도록 한다. 형성된 포토레지스트 패턴을 마스크로 이용하여 먼저 제2 게이트 배선층을 식각하도록 한다. 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거하도록 한고 난후 O2 애싱 공정을 수행한다. 이후 제1 게이트 배선층에 대한 식각 공정을 수행하도록 한다.
그런데 본 발명에서와 같이 오존 습윤 박리 공정을 적용하는 경우에는 오존의 강력한 산화력 덕분에 스트리핑 공정의 수행시 O2 애싱 효과까지 얻을 수 있기 때문에 이러한 O2 애싱 공정을 생략할 수 있다. 즉, Cr/Al 게이트 이중막 패턴을 형성하는 경우를 예로 들면, 먼저 Cr 층을 형성하고 Al 층을 형성한 후, 상부에 포토레지스트 패턴을 형성하도록 한다. 포토레지스트 패턴을 이용하여 제2 게이트 배선층을 식각한 후 본 발명에 따른 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거하도록 한다. 이후 곧이어서 제1 게이트 배선층을 식각하도록 한다. 이러한 공정을 통하여 Cr/Al 게이트 이중막의 패턴을 형성하도록 하는 것이다.
또한 게이트 패턴 형성 공정이 끝난 후에는 질화 규소로 이루어진 게이트 절연막을 형성하고, 비정질 규소로 이루어진 반도체층 및 도핑된 비정질 규소층을 연속하여 적층하고, 도핑된 비정질 규소층과 반도체층을 사진 식각하여 게이트 절연막위에 섬 모양의 반도체층과 저항성 접촉층을 형성하도록 한다. 포토레지스트 패턴을 이용하여 상기 도핑된 비정질 규소층을 식각한 후에는 식각에 사용되는 염소 가스 성분에 의해 생성된 폴리머의 제거를 위하여 O2 애싱 공정을 적용하고 포토레지스트 패턴 스트립 공정을 수행해야만 한다. 그런데, 이러한 공정에서도 본 발명 에 따른 스트리핑 조성물을 적용하면 O2 애싱 공정을 생략하고 바로 스트리핑 공정을 수행하는 것으로 액티브 스트립 공정을 완료할 수 있다.
콘택홀 형성을 위한 콘택 식각 공정은, 게이트 콘택과 데이터 콘택을 통시에 형성하는 방식으로 수행되기 때문에 포토레지스트 패턴에 상당히 많은 손상이 가해져서 경화가 많이 일어나게 된다. 기존의 일반 유기 용매로 포토레지스트 패턴을 스트리핑 하면 이렇게 경화된 포토레지스트 성분의 제거가 원활하게 이루어지지 않기 때문에 스트리핑 공정의 수행전에 O2 애싱 공정을 추가로 진행해야만 한다. 그러나 본 발명에 따른 오존 습윤 공정을 적용하면 손상을 받은 부분도 카르복실산으로 분해되어 용이하게 제거할 수 있으므로 O2 애싱 공정을 생략하는 것이 가능하다.
이상과 같이 본 발명에 따른 오존 습윤 공정을 적용하면 여러 가지 패턴의 형성을 위한 사진 식각 공정의 적용후 포토레지스트 패턴의 제거를 위한 공정이 단순화 되기 때문에 공정이 크게 단순화되는 효과를 얻을 수 있는 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판의 Ⅱ-Ⅱ 선에 대한 단면도이 다.
절연 기판(10) 위에 크롬으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.
저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 이루어진 데이터 배선층(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리 되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 ITO(indium tin oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되 는 기생 용량은 문제가 되지 않을 정도로 작다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3 내지 도 7를 참고로 하여 상세히 설명한다.
먼저, 도 3에 도시한 바와 같이, 기판(10) 위에 물리 화학적 특성이 우수한 크롬을 증착하여 제1 게이트 배선층(221, 241, 261)을 적층하고, 저항이 작은 알루미늄을 증착하여 제2 게이트 배선층(222, 242, 262)을 적층한 다음, 상부에 노볼락계 포토레지스트층을 형성한다. 이를 소정의 마스크를 사용하여 노광, 현상 및 건조하여 포토레지스트 패턴을 형성하도록 한다. 얻어지는 포토레지스트 패턴을 사용하여 알루미늄층에 대한 식각 공정을 수행함으로써 상기 제2 게이트 배선층(222, 242, 262)을 형성하도록 한다. 식각이 완료된 후 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거하도록 한다. 이후 O2 애싱 공정을 생략하고 크롬층에 대한 식각 공정을 수행함으로써 상기 제1 게이트 배선층(221, 241, 261) 형성하도록 한다. 이러한 공정을 통하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다.
이 때, 스트리핑 조성물로서 오존과 초순수가 함유된 조성물을 사용하면 알루미늄의 ORP(oxidation-reduction potential) 가 높아서 용해되는 문제점이 있다. 이를 해결하기 위하여 기존에는 NH4OH를 첨가하여 사용하는 경우도 있으나, 본 발명 에서처럼 오존과 아세트산을 함유하는 스트리핑 조성물을 사용하면 이러한 문제가 나타나지 않는다.
또한 오존과 초순수를 함유하는 기존의 스트리핑 조성물과 오존과 아세트산을 함유하는 본 발명의 스트리핑 조성물의 포토레지스트 스트리핑 효율을 비교하면, 기존의 오존과 초순수를 함유하는 스트리핑 조성물의 경우 약 0.1㎛/min 정도인 것에 비하여 본 발명의 스트리핑 조성물의 경우 약 6㎛/min 정도로서 포토레지스트 제거 효율이 월등히 높다는 것을 확인할 수 있다.
또한, 본 발명에 따른 스트리핑 조성물을 사용함으로써 크롬 식각 공정의 수행전에 O2 애싱 공정을 생략하면, EPD (end point detection) 시간이 30초 정도로서 절약되는 잇점이 있다. 기존에 적용되던 스트리핑 조성물인 SC2002(동진화성, 주요 구성 성분은 다음과 같음: N-ethyl methyleamine 9%, N-methyl pyrrolidone 39%, Butyl diglycol 49%, gallic acid 3%) 또는 SC2001(동진화성, 주요 구성 성분은 다음과 같음: N-ethyl methylamine 10%, N-methyl pyrrolidone 40%, Butyl diglycol 50%)의 경우 EPD 시간이 약 40∼60초 정도로서 더 길다.
다음, 도 4에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 상부에 노볼락계 포토레지스트 패턴을 형성한다. 형성된 포토레지스트 패턴을 이용하여 도핑된 비정질 규소층을 사진 식각한다. 식각이 완료된 후 O2 애싱 공정은 생략하고 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 포토레지스트 패턴을 스트리핑하여 제거하도록 한다. 이후 반도체층을 식각하여 게이트 전극(26) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다.
다음, 도 5에 도시한 바와 같이, 몰리브덴 또는 몰리브덴-텅스텐 합금을 증착하여 데이터 배선층(65, 66, 68)을 적층하고 사진 식각하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
데이터 패턴은 몰리브덴 또는 몰리브덴 합금중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 특히, 몰리브덴 합금의 경우에 10 중량% 정도의 텅스텐이 함유되어 있는 몰리브덴-텅스텐 합금을 사용하는 것이 바람직하다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다. 다음으로, 도 6에 나타난 바와 같은 보호막을 형성한다.
이어, 보호막의 상부에 노볼락계 포토레지스트 패턴을 형성하고 이를 마스크로 사용하여 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막을 패터닝하도록 한다. 식각이 완료된 후 O2 애싱 공정을 생략하고 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거하고 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
다음, 마지막으로 도 1 및 2에 도시한 바와 같이, ITO막을 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성한다. ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 7 내지 도 9를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 8 및 도 9는 각각 도 7에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 IX-IX' 선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 크롬 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄 등으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다.
기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 역시 제1 게이트 배선층(281)과 제2 게이트 배선층(282)의 이중층으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 몰리브덴 또는 몰리브덴 합금막으로 이루어진 데이터 배선층(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적, 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도 전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 7 내지 도 9의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 8 내지 도 10과 도 10a 내지 도 17b를 참조하여 설명하기로 한다.
먼저, 도 10a 및 10b에 도시한 바와 같이, 제1 실시예와 동일하게 물리 화학적 특성이 우수한 크롬 등을 증착하여 제1 게이트 배선층(221, 241, 261, 281)을 적층하고, 저항이 작은 알루미늄 등을 증착하여 제2 게이트 배선층(222, 242, 262, 282)을 적층한 다음, 그 상부에 노볼락계 포토레지스트 패턴을 형성하도록 한다. 형성된 포토레지스트 패턴을 마스크로 사용하여 제2 게이트 배선층을 사진 식각한다. 식각이 완료된 후 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거한다. 이후 제1 게이트 배선층을 식각하여 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다.
다음, 도 11a 및 11b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 이 어 MoW를 스퍼터링 등의 방법으로 증착하여 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 12a 및 12b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부 분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 13a 및 13b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 13a 및 도 13b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 14a 및 14b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 14a 및 14b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 15a 및 15b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하 에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만 을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. 다음, 도 16a 및 도 16b에 도시한 바와 같이 보호막(70)을 형성한다.
이어, 보호막의 상부에 노볼락계 포토레지스트 패턴을 형성한 후 도 17a 및 17b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 식각하도록 한다. 식각이 완료된 후 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
마지막으로, 도 8 내지 도 10에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(86) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
본 발명에 따른 방법은 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(array on color filter) 구조에도 용이하게 적용될 수 있다.
도 18은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 19는 도 18에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이다. 도 19에는 박막 트랜지스터 기판인 하부 기판과 이와 마주하는 상부 기판도 함께 도시하였다.
먼저, 하부 기판에는, 절연 기판(100)의 상부에 몰리브덴 또는 몰리브덴-텅스텐 합금으로 이루어진 데이터 배선(120, 121, 124)이 형성되어 있다.
데이터 배선(120, 121, 124)은 세로 방향으로 뻗어 있는 데이터선(120), 데이터선(120)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(120)으로 전달하는 데이터 패드(124) 및 데이터선(120)의 분지로 기판(100)의 하부로부터 이후에 형성되는 박막 트랜지스터의 반도체층(170)으로 입사하는 빛을 차단하는 광 차단부(121)를 포함한다. 여기서, 광 차단부(121)는 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지는데, 데이터선(120)과 분리하여 단절된 배선으로 형성할 수 있다.
여기서는, 데이터 배선(120, 121, 124)을 이후에 형성되는 화소 배선(410, 411, 412) 및 보조 패드(413, 414)가 ITO(indium zinc oxide)인 것을 고려하여 저항이 작은 물질인 몰리브덴-텅스텐 합금층으로 제조하는 것이 바람직하다.
하부 절연 기판(100)의 위에는 가장자리 부분이 데이터 배선(120, 121)의 가장 자리와 중첩하는 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)가 각각 형성되어 있다. 여기서, 색필터(131, 132, 133)는 데이터선(120)을 모두 덮도록 형성할 수 있다.
데이터 배선(120, 121, 124) 및 색필터(131, 132, 133) 위에는 버퍼층(140)이 형성되어 있다. 여기서, 버퍼층(140)은 색필터(131, 132, 133)로부터의 아웃개싱(outgassing)을 막고 색필터 자체가 후속 공정에서의 열 및 플라스마 에너지에 의하여 손상되는 것을 방지하기 위한 층이다. 또, 버퍼층(140)은 최하부의 데이터 배선(120, 121, 124)과 박막 트랜지스터 어레이를 분리하고 있으므로 이들 사이의 기생 용량 저감을 위해서는 유전율이 낮고 두께가 두꺼울수록 유리하다.
버퍼층(140) 위에는 상부에 크롬 등의 물질로 이루어진 하층(501)과 알루미늄 등의 물질로 이루어진 상층(502)을 포함하는 이중층 구조의 게이트 배선이 형성되어 있다.
게이트 배선은 가로 방향으로 뻗어 데이터선(120)과 교차하여 단위 화소를 정의하는 게이트선(150), 게이트선(150)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(150)으로 전달하는 게이트 패드(152) 및 게이트선(150)의 일부인 박막 트랜지스터의 게이트 전극(151)을 포함한다.
여기서, 게이트선(150)은 후술할 화소 전극(410)과 중첩되어 화소의 전하 보 존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(410)과 게이트선(150)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 공통 전극을 형성할 수도 있다.
이와 같이, 게이트 배선을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr＼Al의 이중층이 그 예이다.
게이트 배선(150, 151, 152) 및 버퍼층(140) 위에는 저온 증착 게이트 절연막(160)이 형성되어 있다. 이 때, 저온 증착 게이트 절연막(160)은 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등으로 형성할 수 있다. 본 발명에 따른 박막 트랜지스터 구조에서는 색필터가 하부 기판에 형성되므로, 게이트 절연막은 고온으로 증착되는 통상의 절연막이 아닌 저온에서 증착이 가능한 예를 들어, 250℃ 이하의 저온 조건에서 증착이 가능한 저온 증착 절연막을 사용한다.
그리고, 게이트 전극(151)의 게이트 절연막(160) 위에는 이중층 구조의 반도체층(171)이 섬 모양으로 형성되어 있다. 이중층 구조의 반도체층(171)에서 하층 반도체층(701)은 밴드 갭이 높은 비정질 규소로 이루어지고, 상층 반도체층(702)은 하층 반도체(701)에 비하여 밴드 갭이 낮은 통상의 비정질 규소로 이루어진다. 예를 들어, 하층 반도체층(701)의 밴드 갭을 1.9∼2.1 eV로, 상층 반도체층(702)의 밴드 갭을 1.7∼1.8 eV로 하여 형성할 수 있다. 여기서, 하층 반도체층(701)이 50∼200Å의 두께로 형성하고, 상층 반도체층(702)은 1000∼2000Å의 두께로 형성한다.
이와 같이, 밴드 갭이 서로 다른 상층 반도체층(702)과 하층 반도체층(701)의 사이에는 두 층의 밴드 갭의 차이에 해당하는 만큼의 밴드 오프셋이 형성된다. 이 때, TFT가 온(ON) 상태가 되면, 두 반도체층(701, 702)의 사이에 위치하는 밴드 오프셋 영역에 채널이 형성된다. 이 밴드 오프셋 영역은 기본적으로 동일한 원자 구조를 가지고 있으므로, 결함이 적어 양호한 TFT의 특성을 기대할 수 있다. 반도체층(171)은 단일층으로 형성할 수도 있다.
반도체층(171) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(182, 183)이 서로 분리되어 형성되어 있다.
저항성 접촉층(182, 183) 위에는 ITO로 이루어진 소스용 및 드레인용 전극(412, 411) 및 화소 전극(410)을 포함하는 화소 배선(410, 411, 412)이 형성되어 있다. 소스용 전극(412)은 게이트 절연막(160) 및 버퍼층(140)에 형성되어 있는 접촉 구멍(161)을 통하여 데이터선(120)과 연결되어 있다. 드레인용 전극(411)은 화소 전극(410)과 연결되어 있고, 박막 트랜지스터로부터 화상 신호를 받아 화소 전극(410)으로 전달한다. 화소 배선(410. 411, 412)은 ITO의 투명한 도전 물질로 만들어진다.
또한, 화소 배선(410, 411, 412)과 동일한 층에는 접촉 구멍(162, 164)을 통하여 게이트 패드(152) 및 데이터 패드(124)와 각각 연결되어 있는 보조 게이트 패드(413) 및 보조 데이터 패드(414)가 형성되어 있다. 여기서, 보조 게이트 패드(413)는 게이트 패드(152)의 상부막(502)인 몰리브덴-텅스텐 합금막과 직접 접 촉하고 있으며, 보조 데이터 패드(414) 또한 데이터 패드(124)의 상부막(202)인 몰리브덴-텅스텐 합금막과 직접 접촉하고 있다. 화소 전극(410)은 또한 이웃하는 게이트선(150) 및 데이터선(120)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
소스용 및 드레인용 전극(412, 411)의 상부에는 박막 트랜지스터를 보호하기 위한 보호막(190)이 형성되어 있으며, 그 상부에는 광 흡수가 우수한 짙은 색을 가지는 감광성 유색 유기막(430)이 형성되어 있다. 이때, 유색 유기막(430)은 박막 트랜지스터의 반도체층(171)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기막(430)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 스페이서로 사용된다. 여기서, 보호막(190)과 유기막(430)은 게이트선(150)과 데이터선(120)을 따라 형성될 수도 있으며, 유기막(430)은 게이트 배선과 데이터 배선 주위에서 누설되는 빛을 차단하는 역할을 가질 수 있다.
한편, 상부 기판(200)에는 ITO 또는 IZO로 이루어져 있으며, 화소 전극(410)과 함께 전기장을 생성하는 공통 전극(210)이 전면적으로 형성되어 있다.
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 20 내지 27과 앞서의 도 18 및 도 19를 참조하여 상세히 설명한다.
먼저, 도 20에 도시한 바와 같이, ITO와 접촉 특성이 우수한 도전 물질을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 데이터선(120), 데이터 패드(124) 및 광 차단부(121)를 포함하는 데이터 배선(120, 121, 124)을 형성한다.
이어, 도 21에 도시한 바와 같이 적(R), 녹(G), 청(B)의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)를 차례로 형성한다. 이 때, 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같이. 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)의 가장자리는 데이터선(120)과 중첩되도록 형성하는 것이 바람직하다. 이어, 도 22에서 보는 바와 같이, 절연 기판(100) 상부에 버퍼층(140)을 형성한다.
이어, 크롬과 알루미늄과 같은 도전 물질을 스퍼터링 따위의 방법으로 연속 증착하고 노볼락계 포토레지스트 패턴을 형성한다. 이를 마스크 이용하여 사진 식각 공정으로 알루미늄을 패터닝하고, 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거한다. 이후 크롬을 패터닝하여, 버퍼층(140) 위에 게이트선(150), 게이트 전극(151) 및 게이트 패드(152)를 포함하는 게이트 배선(150, 151, 152)을 형성한다. 이 때, 게이트 배선(150, 151, 152)은 단일층 구조로 형성할 수 있다.
이어, 도 23에 보인 바와 같이, 게이트 배선(150, 151, 152) 및 유기 절연막(140) 위에 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 순차적으로 증착한다.
저온 증착 게이트 절연막(160)은 250℃ 이하의 증착 온도에서도 증착될 수 있는 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용하여 형성할 수 있다.
제 1 비정질 규소막(701)은 밴드 갭이 높은 예를 들어, 1.9∼2.1 eV의 밴드 갭을 가지는 비정질 규소막으로 형성하고, 제 2 비정질 규소막(702)은 밴드 갭이 제 1 비정질 규소막(701)보다는 낮은 예를 들어, 1.7∼1.8 eV의 밴드 갭을 가지는 통상의 비정질 규소막으로 형성한다. 이 때, 제 1 비정질 규소막(701)은 비정질 규소막의 원료가스인 SiH4에 CH4, C2H2, 또는, C2H 6등을 적절한 양으로 첨가하여 CVD법에 의하여 증착할 수 있다. 예를 들어, CVD 장치에 SiH4 : CH4를 1:9의 비율로 투입하고, 증착 공정을 진행하면, C가 50%정도의 함유되며, 2.0∼2.3 eV의 밴드 갭을 가지는 비정질 규소막을 증착할 수 있다. 이와 같이, 비정질 규소층의 밴드 갭은 증착 공정 조건에 영향을 받는데, 탄소 화합물의 첨가량에 따라 대개 1.7∼2.5 eV 범위에서 밴드 갭을 용이하게 조절할 수 있다.
이 때, 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701) 및 제 2 비정질 규소막(702), 불순물이 도핑된 비정질 규소막(180)은 동일한 CVD 장치에서 진공의 깨짐이 없이 연속적으로 증착할 수 있다.
다음, 도 24에 도시한 바와 같이, 제 1 비정질 규소막(701), 제 2 비정질 규 소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 섬 모양의 반도체층(171) 및 저항성 접촉층(181)을 형성하고 동시에, 저온 증착 게이트 절연막(160)과 유기 절연막(140)에 데이터선(120), 게이트 패드(152) 및 데이터 패드(124)를 각각 드러내는 접촉 구멍(161, 162, 164)을 형성한다.
이때, 게이트 전극(151)의 상부를 제외한 부분에서는 제 1, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)을 모두 제거해야 하며, 게이트 패드(152) 상부에서는 제 1 및, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)과 함께 게이트 절연막(160)도 제거해야 하며, 데이터선(120) 및 데이터 패드(124) 상부에서는 제 1 및 제 2 비정질 규소막(701, 702), 불순물이 도핑된 비정질 규소막(180) 및 저온 증착 게이트 절연막(160)과 함께 유기 절연막(140)도 제거해야 한다.
이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 25와 도 26을 함께 참조하여 설명한다.
우선, 도 25에 보인 바와 같이, 불순물이 도핑된 비정질 규소막(180)의 상부에 감광막을 1㎛ 내지 2㎛의 두께로 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(312, 314)을 형성한다.
이 때, 감광막 패턴(312, 314) 중에서 게이트 전극(151)의 상부에 위치한 제 1 부분(312)은 나머지 제 2 부분(314)보다 두께가 두껍게 되도록 형성하며, 데이터 선(120), 데이터 패드(124) 및 게이트 패드(152)의 일부 위에는 감광막이 존재하지 않도록 한다. 제 2 부분(314)의 두께를 제 1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는 데, 여기에서는 포지티브형 감광막을 사용하는 경우에 대하여 설명한다.
노광기의 분해능보다 작은 패턴, 예를 들면 B 영역에 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 형성해 둠으로써 빛의 조사량을 조절할 수 있는 마스크(1000)를 통하여 감광막에 빛을 조사하면, 조사되는 빛의 양 또는 세기에 따라 고분자들이 분해되는 정도가 다르게 된다. 이때, 빛에 완전히 노출되는 C 영역의 고분자들이 완전히 분해되는 시기에 맞추어 노광을 중단하면, 빛에 완전히 노출되는 부분에 비하여 슬릿이나 반투명막이 형성되어 있는 B 영역을 통과하는 빛의 조사량이 적으므로 B 영역의 감광막은 일부만 분해되고 나머지는 분해되지 않은 상태로 남는다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다.
이러한 감광막을 현상하면, 분자들이 분해되지 않은 제 1 부분(312)은 거의 그대로 남고, 빛이 적게 조사된 제 2 부분(314)은 제 1 부분(312)보다 얇은 두께로 일부만 남고, 빛에 완전히 노광된 C 영역에 대응하는 부분에는 감광막이 거의 제거된다. 이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.
다음, 도 26에 도시한 바와 같이, 이러한 감광막 패턴(312, 314)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180), 제 2 비정질 규소막(702), 제 1 비정질 규소막(702) 및 저온 증착 게이트 절연막(160)을 건식 식각하여 게이트 패드(152)를 드러내는 접촉 구멍(162)을 완성하고, C 영역의 버퍼층(140)을 드러낸다. 계속해서, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역의 버퍼층(140)을 건식 식각하여 데이터선(120) 및 데이터 패드(124)를 드러내는 접촉 구멍(161, 164)을 완성한다.
이어, 감광막의 제 2 부분(314)을 완전히 제거하는 작업을 진행한다. 여기서, 제 2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
이렇게 하면, 감광막 패턴의 제 2 부분(314)은 제거되고, 불순물이 도핑된 비정질 규소막(180)이 드러나게 되며, 감광막 패턴의 제 1 부분(312)은 감광막 패턴의 제 2 부분(312)의 두께만큼 감소된 상태로 남게 된다.
다음, 남아 있는 감광막 패턴의 제 1 부분(312)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180) 및 그 하부의 제 1 및 제 2 비정질 규소막(701, 702)을 식각하여 제거함으로써 게이트 전극(151) 상부의 저온 증착 게이트 절연막(160) 위에 섬 모양의 반도체층(171)과 저항성 접촉층(181)을 남긴다.
마지막으로 남아 있는 감광막의 제 1 부분(312)을 제거한다. 여기서, 제 1 부분(312)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
다음, 도 27에서 보는 바와 같이, ITO층을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(410), 소스용 전극(412), 드레인용 전극(411), 보조 게이트 패드(413) 및 보조 데이터 패드(414)를 형성한다.
이어, 소스용 전극(412)과 드레인용 전극(411)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(181)을 식각하여 두 부분(182, 183)으로 분리된 저항성 접촉층 패턴을 형성하여, 소스용 전극(412)과 드레인용 전극(411) 사이로 반도체층(171)을 노출시킨다.
마지막으로 도 18 및 도 19에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(430)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(190)을 형성한다. 이때, 유색 유기막(430)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 실시예와 같이 유기막(430)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.
한편, 상부 절연 기판(200)의 위에는 ITO 또는 IZO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.
한편, 기존에 존재하는 포토레지스트 패턴 스트리핑 공정의 수행에 있어서, 대형 기판에 대하여는 완전한 스트리핑이 어렵다는 문제가 있다. 이는 현재 적용되 는 설비가 진행 방향이 편도성이고 스트리핑 속도가 스트리핑 단계에서의 반송 속도에 의해서 제어된다는 점에 기인한다. 이를 첨부된 도 28을 참고로 하여 좀 더 상세히 설명하면 다음과 같다.
먼저 기판이 설비에 로딩되면(S1) 저속 반송 영역에서 오존과 아세트산을 포함하는 스트리핑 조성물이 기판을 습윤시키고 포토레지스트 스트리핑이 이루어진다(S2). 스트리핑이 완료되면 증류수로 기판을 린스하는데 이 때 본격적으로 포토레지스트가 제거된다(S3). 이후 기판을 건조시킨후(S4) 언로딩하는 것이다(S5). 이러한 공정의 완료를 위해서 전체적으로는 약 55초 정도가 소요된다. 이 때, 저속 반송 영역은 진행 속도에 따라 세 영역으로 구분된다. 즉 처음에는 기판이 약 6m/min 의 속도로 빨리 지나가고 두 번째 영역에서는 0.8m/min, 마지막 영역에서는 다시 6m/min 의 속도로 지나가게 된다. 상기한 공정은 300 x 400(mm) 정도의 사이즈에는 용이하게 적용가능하다. 그런데, 550 x 650(mm) 이상의 대형 기판이 적용되는 경우에, 진행하는 전반부는 입구에서 출구까지 모두 오존과 아세트산을 함유하는 스트리핑 조성물에 충분한 시간 동안 노출되지만 후반부는 이보다 짧은 시간 동안 노출된다. 그럼으로써 후반부가 완전히 스트리핑에 의해 제거되지 않고 약간 남는다는 단점이 있다. 이러한 문제를 해결하기 위하여 스트리핑 공정을 2회 이상 진행하거나, 스트리핑 공정과 린스 공정 사이에 버퍼링 단계를 추가하거나 기판의 전송 방향을 편도성으로만 하는 것이 아니라 왕복성 기능을 추가하는 것으로 해결할 수 있다.
따라서, 본 발명에 따른 포토레지스트 스트리핑 공정을 수행함에 있어서, 대 상 기판이 대형 기판인 경우에 상술한 방식을 적용하는 것이 바람직하다.
이상과 같은 본 발명에 따른 스트리핑 조성물을 사용하면 포토레지스트 패턴을 이용한 식각 공정의 완료후 잔류하는 포토레지스트 패턴의 제거가 용이하고 부작용이 적다. 기존에 사용되던 유기 용매나 알칼리성 수용액에 비하여 환경 친화적이며 비용이 저렴하여 생산 단가가 감소된다. 이에 더하여, 본 발명의 스트리핑 조성물에 함유된 오존의 강력한 산화력에 기인하여 스트리핑 공정의 수행 전,후에 수행되는 O2 애싱 공정의 생략이 가능하여 공정이 단순화되는 효과도 얻을 수 있다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하고,
    pH가 1.6~5 범위인 것을 특징으로 하며,
    상기 아세트산 내에 함유된 오존 가스의 농도는 80,000~90,000ppm 범위인 것을 특징으로 하는 노볼락계 포토레지스트 제거용 스트리핑 조성물.
  2. 삭제
  3. 기판상의 소정의 막상에 노볼락계 포토레지스트 패턴을 형성하는 단계;
    형성된 포토레지스트 패턴을 마스크로 이용하여 식각 공정을 수행하는 것에 의해 상기 막의 패턴을 형성하는 단계; 및
    식각 공정의 완료후 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계를 포함하고,
    상기 스트리핑 조성물의 pH가 1.6~5 범위인 것을 특징으로 하며,
    상기 스트리핑 조성물은 아세트산 내에 오존 가스를 80,000~90,000 ppm 범위의 농도로 버블링 시켜 제조하는 것을 특징으로 하는 패턴의 형성 방법.
  4. 삭제
  5. 삭제
  6. 제3항에 있어서, 상기 식각 공정의 완료후 상기 포토레지스트 패턴상에 상기 스트리핑 조성물을 스프레이하여 습윤시킨 후 물로 린스하는 것에 의해 상기 포토레지스트 패턴을 제거하는 것을 특징으로 하는 패턴의 형성 방법.
  7. 제6항에 있어서, 상기 스트리핑 조성물을 습윤시키기 위하여 상기 기판의 이송시, 진행 방향과 반대 방향으로 한 번 더 이송하여 상기 습윤 공정을 2회 수행하는 것을 특징으로 하는 패턴의 형성 방법.
  8. 삭제
  9. 제3항에 있어서, 상기 소정의 막이 제2 게이트 배선층/제1 게이트 배선층의 이중막으로서,
    상기 포토레지스트 패턴을 마스크로 사용하여 제2 게이트 배선층을 식각하는 단계;
    포토레지스트 패턴을 상기 스트리핑 조성물을 사용하여 제거하는 단계; 및
    제1 게이트 배선층을 식각하는 단계를 통하여 Cr/Al 게이트 이중막의 패턴을 형성하는 것을 특징으로 하는 패턴의 형성 방법.
  10. 제9항에 있어서, 상기 게이트 이중막이 Cr/Al 이중막인 것을 특징으로 하는 패턴의 형성 방법.
  11. 제9항에 있어서, 상기 식각 공정이 염소 가스를 포함하는 식각 가스를 사용하여 수행되며, 식각후 상기 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거하는 것을 특징으로 하는 패턴의 형성 방법.
  12. 제9항에 있어서, 상기 식각 공정이 콘택홀 형성 공정이며, 식각후 상기 스트리핑 조성물을 사용하여 포토레지스트 패턴을 제거하는 것을 특징으로 하는 패턴의 형성 방법.
  13. 기판상에 제1 게이트 배선층 및 제2 게이트 배선층을 형성하는 단계;
    제1 노볼락계 포토레지스트 패턴을 형성하는 단계;
    상기 제 1 포토레지스트 패턴을 사용하여 상기 제2 게이트 배선층을 식각하는 단계;
    상기 제 1포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계;
    제1 게이트 배선층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 기판 위에 게이트 절연막을 적층하는 단계;
    상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
    배선 물질을 도포한 후 사진 식각하여 데이터선 및 소스/드레인 전극을 형성하는 단계;
    상기 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 제2 노볼락계 포토레지스트 패턴을 형성하는 단계;
    식각 공정을 수행하여 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계;
    투명 도전 물질막을 적층하고 식각하여 화소 전극을 형성하는 단계를 포함하고,
    상기 스트리핑 조성물의 pH가 1.6~5 범위인 것을 특징으로 하며,
    상기 아세트산 내에 함유된 오존 가스의 농도는 80,000~90,000ppm 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 기판상에 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 기판 위에 게이트 절연막을 적층하는 단계;
    상기 게이트 절연막 상부에 반도체층, 중간층, 및 도전체층을 형성하는 단계;
    노볼락계 포토레지스트막을 형성한 후, 노광 및 현상하여 이후 형성될 소스 전극과 드레인 전극 사이에 위치한 채널부에서의 두께가 이후 형성될 데이터 배선부의 두께보다 작게 형성되고, 나머지 부분은 제거된 포토레지스트 패턴을 형성하는 단계;
    얻어지는 포토레지스트 패턴을 사용하여 상기 도전체층, 중간층 및 반도체층을 식각하여 상기 채널부에는 반도체층을 남기고, 상기 데이터 배선부에는 하부의 막을 모두 남기고, 나머지 부분에는 상기 도전체층, 중간층 및 반도체층을 모두 제거시키는 단계;
    상기 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계;
    얻어지는 데이터선 및 소스/드레인 전극 위에 보호막을 적층한 후 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
    투명 도전 물질막을 적층하고 식각하여 화소 전극을 형성하는 단계를 포함하고,
    상기 스트리핑 조성물의 pH가 1.6~5 범위인 것을 특징으로 하며,
    상기 아세트산 내에 함유된 오존 가스의 농도는 80,000~90,000 ppm 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 절연 기판상에 데이터선을 포함하는 데이터 배선을 형성하는 단계;
    상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;
    버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;
    상기 버퍼층 상부에 게이트 배선층을 형성하는 단계;
    노볼락계 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 사용하여 식각 공정을 수행하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 포토레지스트 패턴을 아세트산 및 상기 아세트산 내에 기포 형태로 함유된 오존 가스를 포함하는 스트리핑 조성물을 사용하여 제거하는 단계;
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;
    상기 섬 모양의 저항성 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계;
    상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하고,
    상기 스트리핑 조성물의 pH가 1.6~5 범위인 것을 특징으로 하며,
    상기 아세트산 내에 함유된 오존 가스의 농도는 80,000~90,000 ppm 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020020078016A 2002-12-09 2002-12-09 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법 KR100951898B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020078016A KR100951898B1 (ko) 2002-12-09 2002-12-09 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
PCT/KR2003/002660 WO2004053970A1 (en) 2002-12-09 2003-12-05 Stripping composition for removing a photoresist and method of manufacturing tft substrate for a liquid crystal display device using the same
AU2003302798A AU2003302798A1 (en) 2002-12-09 2003-12-05 Stripping composition for removing a photoresist and method of manufacturing tft substrate for a liquid crystal display device using the same
US10/538,511 US7879725B2 (en) 2002-12-09 2003-12-05 Stripping composition for removing a photoresist and method of manufacturing TFT substrate for a liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020078016A KR100951898B1 (ko) 2002-12-09 2002-12-09 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20040050244A KR20040050244A (ko) 2004-06-16
KR100951898B1 true KR100951898B1 (ko) 2010-04-09

Family

ID=32501337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020078016A KR100951898B1 (ko) 2002-12-09 2002-12-09 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법

Country Status (4)

Country Link
US (1) US7879725B2 (ko)
KR (1) KR100951898B1 (ko)
AU (1) AU2003302798A1 (ko)
WO (1) WO2004053970A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663624B1 (ko) * 2004-04-29 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
US7235479B2 (en) * 2004-08-26 2007-06-26 Applied Materials, Inc. Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials
KR101136026B1 (ko) 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
US8218120B2 (en) * 2005-03-31 2012-07-10 Lg Display Co., Ltd. Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
KR20060104708A (ko) * 2005-03-31 2006-10-09 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
TWI358964B (en) * 2006-04-12 2012-02-21 Au Optronics Corp Electroluminescence display element and method for
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
US9615463B2 (en) 2006-09-22 2017-04-04 Oscar Khaselev Method for producing a high-aspect ratio conductive pattern on a substrate
KR20080036282A (ko) * 2006-10-23 2008-04-28 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
CN101772812B (zh) 2007-08-03 2015-11-25 阿尔法金属有限公司 导电图形和使用方法
US20090077093A1 (en) * 2007-09-19 2009-03-19 Joydeep Sen Sarma Feature Discretization and Cardinality Reduction Using Collaborative Filtering Techniques
US20110130009A1 (en) * 2009-11-30 2011-06-02 Lam Research Ag Method and apparatus for surface treatment using a mixture of acid and oxidizing gas
KR20110136299A (ko) * 2010-06-14 2011-12-21 삼성전자주식회사 광학 스캐너 보정 소자, 그를 제조하는 방법 및 그를 사용하여 광학 스캐너를 보정하는 방법
KR102241442B1 (ko) * 2014-09-05 2021-04-16 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
CN104501038B (zh) * 2014-12-08 2017-03-01 友达光电（苏州）有限公司 背光模块组件
KR20160089938A (ko) * 2015-01-20 2016-07-29 삼성디스플레이 주식회사 액정 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050361A (ko) * 1999-01-07 2000-08-05 윤종용 박막 트랜지스터 액정 디스플레이 소자용 게이트 또는 소스/드레인 전극 패턴 제조 방법
WO2001028950A1 (en) * 1999-10-19 2001-04-26 Phifer Smith Corporation A method and apparatus for treating a substrate with an ozone-solvent solution
KR20010039947A (ko) * 1999-09-30 2001-05-15 유겐가이샤 유에무에스 표면 부착 오염 물질의 제거방법 및 이에 사용되는 장치
JP2001345304A (ja) * 2000-03-28 2001-12-14 Pyuarekkusu:Kk 電子工業用基板表面の付着物の除去方法及び除去装置
JP2001351893A (ja) * 2000-06-05 2001-12-21 Sumitomo Precision Prod Co Ltd 基板処理方法
JP2002025971A (ja) * 2000-07-04 2002-01-25 Seiko Epson Corp 基材処理方法、基材処理装置及び電子デバイスの製造方法
KR20020075595A (ko) * 2001-03-26 2002-10-05 삼성전자 주식회사 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법
US20020173156A1 (en) * 2001-05-16 2002-11-21 Micron Technology, Inc. Removal of organic material in integrated circuit fabrication using ozonated organic acid solutions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011257A1 (en) * 1997-02-14 2002-01-31 Degendt Stefan Method for removing organic contaminants from a semiconductor surface
ATE522926T1 (de) * 1997-02-14 2011-09-15 Imec Verfahren zur entfernung organischer kontamination von einer halbleiteroberfläche
DE69917819T2 (de) * 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
US6982006B1 (en) * 1999-10-19 2006-01-03 Boyers David G Method and apparatus for treating a substrate with an ozone-solvent solution
AU4308101A (en) * 1999-12-02 2001-06-12 Cfmt, Inc. Apparatus for providing ozonated process fluid and methods for using same
US6518618B1 (en) * 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
WO2001054988A2 (en) * 2000-01-26 2001-08-02 International Paper Company Low density paperboard articles
US6864529B2 (en) * 2001-08-23 2005-03-08 Hewlett-Packard Development Company, L.P. Thin film transistor memory device
JP3914842B2 (ja) * 2001-10-23 2007-05-16 有限会社ユーエムエス 有機被膜の除去方法および除去装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050361A (ko) * 1999-01-07 2000-08-05 윤종용 박막 트랜지스터 액정 디스플레이 소자용 게이트 또는 소스/드레인 전극 패턴 제조 방법
KR20010039947A (ko) * 1999-09-30 2001-05-15 유겐가이샤 유에무에스 표면 부착 오염 물질의 제거방법 및 이에 사용되는 장치
WO2001028950A1 (en) * 1999-10-19 2001-04-26 Phifer Smith Corporation A method and apparatus for treating a substrate with an ozone-solvent solution
JP2001345304A (ja) * 2000-03-28 2001-12-14 Pyuarekkusu:Kk 電子工業用基板表面の付着物の除去方法及び除去装置
JP2001351893A (ja) * 2000-06-05 2001-12-21 Sumitomo Precision Prod Co Ltd 基板処理方法
JP2002025971A (ja) * 2000-07-04 2002-01-25 Seiko Epson Corp 基材処理方法、基材処理装置及び電子デバイスの製造方法
KR20020075595A (ko) * 2001-03-26 2002-10-05 삼성전자 주식회사 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법
US20020173156A1 (en) * 2001-05-16 2002-11-21 Micron Technology, Inc. Removal of organic material in integrated circuit fabrication using ozonated organic acid solutions

Also Published As

Publication number Publication date
KR20040050244A (ko) 2004-06-16
AU2003302798A1 (en) 2004-06-30
US7879725B2 (en) 2011-02-01
WO2004053970A1 (en) 2004-06-24
US20060046361A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
KR100951898B1 (ko) 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
US8507916B2 (en) Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate
US8563980B2 (en) Array substrate and manufacturing method
US7989274B2 (en) Display device having oxide thin film transistor and fabrication method thereof
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
US7291439B2 (en) Photoresist composition, method for forming film pattern using the same, and method for manufacturing thin film transistor array panel using the same
US7894009B2 (en) Liquid crystal display device and a manufacturing method of the same
US20050051770A1 (en) Electrode substrate, thin film transistor, display device and their production
KR101300183B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101294235B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20060154397A1 (en) Method for manufacturing a display device and method for forming a pattern
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN104538348A (zh) 过孔和显示基板的制作方法
JP4954868B2 (ja) 導電層を備えた基板の製造方法
KR20030073006A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
US20070259272A1 (en) Photoresist composition and method of manufacturing a thin-film transistor substrate using the same
KR100906634B1 (ko) 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법
KR101809075B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이에 사용되는 포토레지스트 조성물
KR20060090519A (ko) 포토레지스트 조성물, 상기 포토레지스트 조성물을 이용한층상 부재 형성 방법 및 박막 트랜지스터 표시판의 제조방법
US10720501B2 (en) Display substrate capable of decreasing defects and the method of the same
KR20150051478A (ko) 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR101015335B1 (ko) ２마스크를 이용한 액정표시소자 제조방법
KR100913306B1 (ko) 몰리브덴 박막 패턴의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR20060070354A (ko) 포토레지스트 조성물, 상기 포토레지스트 조성물을 이용한패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
KR20100122739A (ko) 박막 트랜지스터 표시판의 제조 방법 및 이에 사용되는 포토레지스트 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 10