CN104538348A - 过孔和显示基板的制作方法 - Google Patents
过孔和显示基板的制作方法 Download PDFInfo
- Publication number
- CN104538348A CN104538348A CN201510025463.8A CN201510025463A CN104538348A CN 104538348 A CN104538348 A CN 104538348A CN 201510025463 A CN201510025463 A CN 201510025463A CN 104538348 A CN104538348 A CN 104538348A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- via hole
- layer
- manufacture method
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
本发明涉及半导体器件制造技术领域,公开了一种过孔和显示基板的制作方法。薄膜的过孔制作方法中,分两次形成光刻胶。在先形成的第一光刻胶层中形成位于过孔制作区上的开口。在第一光刻胶层中形成开口后,形成第二光刻胶层,至少去除第二光刻胶层的位于所述开口所在区域的部分,暴露过孔制作区,通过所述开口刻蚀所述薄膜,形成过孔。由于第一光刻胶层厚度较薄,界定的过孔孔径较小。通过设置第二光刻胶层的感光度大于第一光刻胶层的感光度,可以保证在薄膜中形成过孔的孔径尺寸精度,提高了过孔质量。同时,光刻胶可以保护非过孔制作区的薄膜不被刻蚀,保证了产品的良率和性能。
Description
技术领域
本发明涉及半导体器件制造技术领域,特别是涉及一种薄膜中的过孔制作方法,以及包括该薄膜的显示基板制作方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,简称TFT-LCD)是一种重要的平板显示设备。在TFT-LCD面板的阵列基板制备工艺中,不同导电层通常通过绝缘层中的过孔接触设置,来实现电性连接,例如:共面型薄膜晶体管阵列基板,其包括依次形成在阵列基板上的有源层图案1、栅绝缘层20、栅电极2、钝化层30、源电极和漏电极(图中未示出),源电极和漏电极通过贯穿栅绝缘层20和钝化层30的过孔与有源层图案1电性接触。因此,过孔工艺的优劣直接影响到产品的良率以及显示面板的相关性能。
图1至图4是现有技术中制作贯穿栅绝缘层20和钝化层30的过孔的方法,主要流程是:在钝化层30上形成光刻胶40→采用掩膜板对光刻胶40进行曝光和显影处理,形成开口3→通过开口3对钝化层30和栅绝缘层20进行刻蚀处理,形成过孔4',露出有源层图案1→剥离剩余的光刻胶40,工艺参考数值为:光刻胶40的膜厚为2μm,过孔4'的孔径为4.5μm。
用上述方法在薄膜中形成过孔,会发生两种不良:
一、如果光刻胶太厚,会曝不透,增加曝光量又导致过曝,过孔的孔径尺寸过大;
二、如果光刻胶太薄,虽然过孔的孔径尺寸合适,但是无法保证被光刻胶覆盖的薄膜部分不被刻蚀。
发明内容
本发明提供一种过孔的制作方法,用以解决现有制作工艺中,光刻胶无法既保证过孔的孔径尺寸合适,又起到刻蚀保护的作用。
本发明还提供一种显示基板的制作方法,采用上述方法在显示基板上的薄膜中形成过孔,以保证产品的性能。
为解决上述技术问题,本发明实施例中提供一种薄膜中的过孔制作方法,所述薄膜设置在一基板上,所述制作方法包括:
在所述薄膜上形成第一光刻胶层,所述薄膜包括过孔制作区;
对所述第一光刻胶层进行曝光和显影处理,形成位于过孔制作区上的第一开口;
形成覆盖所述第一光刻胶层的第二光刻胶层,所述第二光刻胶层的感光度大于所述第一光刻胶层的感光度;
对所述第二光刻胶层进行曝光和显影处理,至少去除所述第二光刻胶层的位于第一开口所在区域的部分,暴露所述过孔制作区,由保留的第一光刻胶层和保留的第二光刻胶层形成所述薄膜的刻蚀保护层;
以保留的第一光刻胶层为阻挡,刻蚀所述过孔制作区的薄膜,形成过孔;
剥离剩余的第一光刻胶层和第二光刻胶层。
如上所述的制作方法,优选的是,所述第一光刻胶层的厚度小于或等于所述第二光刻胶层的厚度。
如上所述的制作方法,优选的是,所述第一光刻胶层的曝光量和所述第二光刻胶层的曝光量相同。
如上所述的制作方法,优选的是,采用同一掩膜板对所述第一光刻胶层和所述第二光刻胶层进行曝光。
如上所述的制作方法,优选的是,所述第二光刻胶层包括相邻且层叠设置的第一子光刻胶层和第二子光刻胶层;
形成第二光刻胶层的步骤包括:
形成覆盖所述第一光刻胶层的第一子光刻胶层;
对所述第一子光刻胶层进行曝光和显影处理,至少去除所述第一子光刻胶层的位于第一开口所在区域的部分,形成第二开口;
形成覆盖所述第一子光刻胶层的第二子光刻胶层;
对所述第二子光刻胶层进行曝光和显影处理,至少去除所述第二子光刻胶层的位于第二开口所在区域的部分,暴露所述过孔制作区。
如上所述的制作方法,优选的是,所述第二子光刻胶层的感光度大于所述第一子光刻胶层的感光度。
本发明实施例中还提供一种显示基板的制作方法,所述显示基板包括一薄膜,所述薄膜中包括过孔,所述制作方法包括:
采用如上所述的制作方法在所述薄膜中形成过孔。
如上所述的制作方法,优选的是,所述显示基板为薄膜晶体管显示基板,所述薄膜为绝缘层。
如上所述的制作方法,优选的是,所述显示基板为共面型薄膜晶体管显示基板,所述绝缘层包括钝化层和栅绝缘层;
所述制作方法包括:
依次形成有源层图案、栅绝缘层、栅电极和钝化层;
在所述钝化层中和栅绝缘层中形成过孔,露出有源层图案;
在所述钝化层上形成源电极和漏电极,所述源电极和漏电极通过所述钝化层中和栅绝缘层中的过孔与所述有源层图案电性接触。
如上所述的制作方法,优选的是,所述制作方法还包括:
形成缓冲层,在所述缓冲层上依次形成有源层图案、栅绝缘层、栅电极和钝化层。
本发明的上述技术方案的有益效果如下:
上述技术方案中,在薄膜中制作过孔时,分两次形成光刻胶。在先形成的第一光刻胶层中形成位于过孔制作区上的开口。在第一光刻胶层中形成开口后,形成第二光刻胶层,至少去除第二光刻胶层的位于所述开口所在区域的部分,暴露过孔制作区,通过所述开口刻蚀所述薄膜,形成过孔。由于第一光刻胶层厚度较薄,形成的开口孔径较小,界定的过孔孔径也较小。通过设置第二光刻胶层的感光度大于第一光刻胶层的感光度,可以减小去除第二光刻胶层时,对第一光刻胶层的开口孔径产生的影响,保证在薄膜中形成过孔的孔径尺寸精度,提高了过孔质量。在刻蚀薄膜形成过孔时,保留的第一光刻胶层和保留的第二光刻胶层形成刻蚀保护层,能够保护非过孔制作区的薄膜不被刻蚀,保证产品的良率和性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1-图4表示现有技术中在薄膜中制作过孔的过程示意图;
图5-图10表示本发明实施例中在薄膜中制作过孔的过程示意图;
图11表示本发明实施例中在薄膜中制作过孔的流程示意图。
具体实施方式
本发明提供一种薄膜中的过孔制作方法,所述制作方法分两次在薄膜上形成光刻胶。具体为,在先形成的第一光刻胶层中形成位于薄膜的过孔制作区上的开口。然后在第一光刻胶层上形成第二光刻胶层,至少去除第二光刻胶层的位于所述开口所在区域的部分,暴露薄膜的过孔制作区,通过所述开口刻蚀所述薄膜,形成过孔。由于第一光刻胶层的厚度较薄,形成的开口的孔径较小,界定的过孔孔径也较小。通过设置第二光刻胶层的感光度大于第一光刻胶层的感光度,可以减小去除第二光刻胶层时,对第一光刻胶层的开口孔径产生的影响,保证在薄膜中形成过孔的孔径尺寸精度,提高了过孔质量。在刻蚀薄膜形成过孔时,保留的第一光刻胶层和保留的第二光刻胶层形成刻蚀保护层,保证了产品的良率和性能。
本发明的技术方案尤其适应于高分辨率的显示器件中。其中,薄膜中的过孔由先形成的第一光刻胶层中的开口界定。
在对本发明的技术方案进行详细描述之前,先对本发明中涉及的相关概念解释如下:
在半导体器件制造中,需要用选定的图像、图形或物体对待处理的薄膜进行遮挡,以控制刻蚀的作用区域。上述的用于遮挡的具有特定图像的物体称为掩膜板。
刻蚀,是指用化学或物理方法有选择地去除薄膜不需要的部分的过程。刻蚀的基本目的是正确的复制出掩膜板的图形。刻蚀过程中,保留的光刻胶层不会受到腐蚀源显著的侵蚀或刻蚀,可作为掩蔽膜,保护薄膜中待保留的部分,而未被光刻胶保护的区域,则被选择性的刻蚀掉。
在半导体器件制造中有两种基本的刻蚀工艺:干法刻蚀和湿法刻蚀。
干法刻蚀利用气态中产生的等离子体,通过经光刻而开出的光刻胶开口,与暴露于等离子体中的薄膜进行物理和化学反应,刻蚀掉薄膜上暴露的表面材料。其可以获得极其精确的特征图形,也就是尺寸控制精度极佳。
湿法刻蚀就是用液体化学试剂(如酸、碱和溶剂等)以化学的方式去除薄膜表面的材料。在通过湿法腐蚀获得特征图形时,也要通过经光刻开出的光刻胶开口,腐蚀掉露出的表面材料。
相对于干法刻蚀,湿法刻蚀具有较高的选择性和较高的刻蚀效率。
在刻蚀中会使用光刻胶来复制掩膜板上的图形,并作为刻蚀保护层。其中,光刻胶分为正性光刻胶和负性光刻胶,负性光刻胶在曝光后会产生交联反应,使其结构加强而不溶解于显影液。正性光刻胶曝光后会产生分解反应,被分解的分子在显影液中很容易被溶解。因此,光刻胶的显影实际上利用的就是湿法刻蚀中的化学反应。
本发明的具体工作原理为:
正性光刻胶的厚度越大,为了使得光刻胶曝透,需要增加曝光量,显影后形成的开口孔径越大。相反,正性光刻胶的厚度越小,只需要较小的曝光量就可以曝透,显影后形成的开口孔径越小。
下面将结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
需要说明的是,由于光刻胶为液态,在薄膜上形成光刻胶层时,光刻胶层的表面高度一致。
如图11所示,本发明实施例中提供一种薄膜中的过孔制作方法,所述薄膜设置在一基板上,所述制作方法包括:
在所述薄膜上形成第一光刻胶层,所述薄膜包括过孔制作区;
对所述第一光刻胶层进行曝光和显影处理,形成位于过孔制作区上的第一开口;
形成覆盖所述第一光刻胶层的第二光刻胶层,所述第二光刻胶层的感光度大于所述第一光刻胶层的感光度;
对所述第二光刻胶层进行曝光和显影处理,至少去除所述第二光刻胶层的位于第一开口所在区域的部分,暴露所述过孔制作区,由保留的第一光刻胶层和保留的第二光刻胶层形成所述薄膜的刻蚀保护层;
以保留的第一光刻胶层为阻挡,刻蚀所述过孔制作区的薄膜,形成过孔;
剥离剩余的第一光刻胶层和第二光刻胶层。
上述制作方法中分两次在薄膜上形成光刻胶,既保证了过孔的孔径尺寸较小,精度较高,又保证了非过孔制作区的薄膜不被刻蚀,提高了过孔质量。
当采用上述制作方法在显示基板的薄膜中形成过孔时,能够保证产品的良率和性能。
优选地,所述第一光刻胶层的曝光量和所述第二光刻胶层的曝光量相同,即,在所述第一光刻胶层中形成第一开口时的曝光量,与去除第二光刻胶层位于所述第一开口所在区域的部分的曝光量相同。虽然第二光刻胶层位于第一开口所在区域的部分的厚度较厚,但所述第二光刻胶层的感光度大于所述第一光刻胶层的感光度,在相同曝光量下,所述第二光刻胶层的曝透厚度大于所述第一光刻胶层的曝透厚度,也就是能够曝透第二光刻胶层位于第一开口所在区域的部分。而且,由于没有增加曝光量,所述第二光刻胶层的曝光过程对第一光刻胶层中的第一开口的影响很小,能够保证第一开口的孔径尺寸精度,也保证了其界定的过孔尺寸精度。
进一步地,可以采用同一掩膜板对所述第一光刻胶层和所述第二光刻胶层进行曝光,减少制作工艺中使用的掩膜板数量,降低成本。
由于薄膜中的过孔由先形成的第一光刻胶层中的第一开口界定,为了进一步减小过孔的孔径,设置所述第一光刻胶层的厚度小于或等于所述第二光刻胶层的厚度,第一光刻胶层较小的厚度,可以减小其曝光量,使得形成的第一开口的孔径更小。相应地,通过所述第一开口对薄膜进行刻蚀,形成的过孔孔径也更小,进一步提高了过孔质量。
本发明实施例中,还可以设置所述第二光刻胶层包括相邻且层叠设置的第一子光刻胶层和第二子光刻胶层。形成第二光刻胶层的步骤包括:
形成覆盖所述第一光刻胶层的第一子光刻胶层;
对所述第一子光刻胶层进行曝光和显影处理,至少去除所述第一子光刻胶层的位于第一开口所在区域的部分,形成第二开口;
形成覆盖所述第一子光刻胶层的第二子光刻胶层;
对所述第二子光刻胶层进行曝光和显影处理,至少去除所述第二子光刻胶层的位于第二开口所在区域的部分,暴露所述过孔制作区。
上述步骤中,通过设置第二光刻胶层包括两个子光刻胶层,使得与第一光刻胶层相邻且层叠设置的第一子光刻胶层的厚度较薄,在第一子光刻胶层中形成第二开口的曝光量更小,去除第一子光刻胶层时对第一光刻胶层产生的影响很小,确保第一光刻胶层中的第一开口的孔径尺寸精度。
进一步地,当第二光刻胶层包括两个子光刻胶层时,设置后形成的第二子光刻胶层的感光度大于先形成的第一子光刻胶层的感光度,由于第二子光刻胶层位于第一子光刻胶层中的第二开口所在区域的部分厚度较厚,较高的感光度可以减小去除第二子光刻胶层所需的曝光量。优选地,第二子光刻胶层和第一子光刻胶层的曝光量相同,以减小去除第二子光刻胶层时对第一子光刻胶产生的影响。
在一个优选的实施方式中,所述第一光刻胶层的厚度等于所述第二光刻胶层的厚度,所述第一光刻胶层的曝光量和所述第二光刻胶层的曝光量相同。由于所述第二光刻胶层的感光度大于所述第一光刻胶层的感光度,在相同曝光量下,第二光刻胶层中的第三开口孔径大于第一光刻胶层中的第一开口孔径,而且可以保证第二光刻胶层位于第一开口所在区域的部分可以完全曝光,并被去除。
在另一个优选的实施方式中,采用同一掩膜板对所述第一光刻胶层和所述第二光刻胶层进行曝光,以减少制作工艺中使用的掩膜板数量,降低生产成本。其中,所述第一光刻胶层的厚度小于或等于所述第二光刻胶层的厚度,所述第一光刻胶层的曝光量和所述第二光刻胶层的曝光量相同。
结合图5-图10所示,本发明实施例中薄膜中的过孔制作过程为:
步骤S10、如图5所示,在薄膜30上形成第一光刻胶层41,薄膜30包括过孔制作区;
其中,第一光刻胶层41的厚度为1um。
步骤S11、如图6所示,采用掩膜板对第一光刻胶层41进行曝光和显影处理,形成位于过孔制作区上的第一开口31;
步骤S12、结合图6和图7所示,形成覆盖第一光刻胶层41的第二光刻胶层42,第二光刻胶层42位于第一开口31所在区域的部分较厚。采用步骤S11使用的掩膜板对第二光刻胶层42进行曝光和显影处理,至少去除第二光刻胶层42的位于第一开口31所在区域的部分,形成第三开口32,暴露薄膜30的过孔制作区,如图8所示;
其中,第二光刻胶层42的厚度为1um。
步骤S13、如图9所示,以保留的第一光刻胶层41为阻挡,采用干法刻蚀或湿法刻蚀去除过孔制作区的薄膜30,形成过孔4,并由保留的第一光刻胶层41和保留的第二光刻胶层42形成薄膜30的刻蚀保护层,保护非过孔制作区的薄膜30不被刻蚀;
采用干法刻蚀形成的过孔4的孔径尺寸精度大于采用湿法刻蚀形成的过孔4的孔径尺寸精度。
步骤S14、如图10所示,剥离剩余的第一光刻胶层41和第二光刻胶层42。
至此完成薄膜中的过孔制作。
本发明实施例中还提供一种显示基板的制作方法,所述显示基板包括一薄膜,所述薄膜中包括过孔,所述制作方法包括:
采用本发明实施例中的制作方法在所述薄膜中形成过孔。
通过上述制作方法形成的显示基板,由于保证了过孔的质量,因此提高了产品的良率和性能。
其中,所述薄膜可以为单层结构,也可以多层结构。
当所述显示基板为薄膜晶体管显示基板时,需要在绝缘层中形成过孔,来完成不同导电层的电性接触。例如:对于共面型薄膜晶体管显示基板,其上的薄膜晶体管的栅电极与源电极、漏电极位于有源层图案的同侧,源电极和漏电极需要通过有源层图案和栅电极之间的栅绝缘层,以及栅电极与源电极、漏电极之间的钝化层中的过孔与有源层图案电性接触。即,所述绝缘层包括钝化层和栅绝缘层。对应的制作方法包括:
依次形成有源层图案、栅绝缘层、栅电极和钝化层;
在所述钝化层中和栅绝缘层中形成过孔,露出有源层图案;
在所述钝化层上形成源电极和漏电极,所述源电极和漏电极通过所述钝化层中和栅绝缘层中的过孔与所述有源层图案电性接触。
上述步骤中,通过本发明实施例中的制作方法在钝化层中和栅绝缘层中形成过孔,可以保证过孔的孔径较小,具有较高的精度,满足高分辨率显示器的需求,保证了产品的良率和性能。
对于共面型薄膜晶体管,为了保证薄膜晶体管的半导体特性,在形成薄膜晶体管之前,所述制作方法还包括:
形成缓冲层,在所述缓冲层上依次形成有源层图案、栅绝缘层、栅电极和钝化层。
所述缓冲层通常采用的材料为SiNx/SiO2,并在沉积完成后进行高温处理脱氢,以不影响形成在其上有源层的半导体特性。
其中,所述缓冲层可以为单层结构,如:氮化硅层或二氧化硅层,也可以为复合层结构,如:包括氮化硅层和二氧化硅层,优选二氧化硅层靠近后续形成的有源层设置,因为SiO2中H含量比较小,不会对有源层图案的半导体特性产生影响。
结合图5-图10所示,下面以共面型薄膜晶体管显示基板的制作过程为例,来具体介绍本发明实施例中显示基板的制作方法:
步骤S20、结合图5所示,提供一透明衬底基板10,例如:玻璃基板、石英基板或有机树脂基板,在衬底基板10上形成缓冲层50;
步骤S21、在缓冲层50上形成有源层图案1;
其中,有源层1的材料可以为硅半导体,也可以为氧化物半导体。
步骤S22、形成覆盖有源层1的栅绝缘层20,在栅绝缘层20上形成栅电极2,栅绝缘层20包括过孔制作区;
栅绝缘层20可以为单层结构,如:二氧化硅层、氮氧化硅层或氮化硅层,也可以为二氧化硅层和氮氧化硅层的复合层,或二氧化硅层和和氮化硅层的复合层,或二氧化硅层、氮氧化硅层和氮化硅层的复合层。
具体可以通过化学沉积、溅射等工艺在衬底基板10上形成栅绝缘层20。
然后,采用溅射或热蒸发的方法在栅绝缘层20上沉积一层厚度为的栅金属层,在栅金属层上形成光刻胶,对光刻胶进行曝光和显影处理,形成光刻胶保留区域和光刻胶不保留区域,其中,光刻胶保留区域至少对应栅电极2所在的区域,光刻胶不保留区域对应其他区域。采用湿法刻蚀去除光刻胶不保留区域的光刻胶,形成包括栅电极2的图案。最后剥离剩余的光刻胶,形成栅电极2。
其中,栅金属可以是Cu,Al,Ag,Mo,Cr,Nd,Ni,Mn,Ti,Ta,W等金属以及这些金属的合金,栅金属层可以为单层结构或者多层结构,多层结构比如Cu\Mo,Ti\Cu\Ti,Mo\Al\Mo等。
步骤S23、在栅电极2上形成钝化层30,钝化层30包括过孔制作区,与栅绝缘层20的过孔制作区位置对应;
钝化层30的材料具体可以为氧化硅、氮化硅或氮氧化硅,可以为单层结构,也可以为多层结构。
步骤S24、如图5所示,在钝化层30上形成第一光刻胶层41;
其中,第一光刻胶层41的厚度为1um。
步骤S25、如图6所示,采用掩膜板对第一光刻胶层41进行曝光和显影处理,形成位于过孔制作区上的第一开口31;
步骤S26、结合图6和图7所示,形成覆盖第一光刻胶层41的第二光刻胶层42,第二光刻胶层42的位于第一开口31所在区域的部分较厚。采用步骤S25使用的掩膜板对第二光刻胶层42进行曝光和显影处理,至少去除第二光刻胶层42的位于第一开口31所在区域的部分,形成第三开口32,暴露钝化层30的过孔制作区,如图8所示;
其中,第二光刻胶层42的厚度为1um。
步骤S27、如图9所示,以保留的第一光刻胶层41为阻挡,采用干法刻蚀去除过孔制作区的钝化层30和栅绝缘层20,形成过孔4,露出有源层1,并由保留的第一光刻胶层41和保留的第二光刻胶层42形成钝化层30和栅绝缘层20的刻蚀保护层,保护非过孔制作区的钝化层30和栅绝缘层20不被刻蚀;
步骤S28、如图10所示,剥离剩余的第一光刻胶层41和第二光刻胶层42;
步骤S29、在钝化层30上形成源电极和漏电极(图中未示出),源电极和漏电极通过过孔4与有源层1电性接触。
至此完成显示基板上共面型薄膜晶体管的制备。至于其他膜层图案,如:栅线、数据线、像素电极,可以参加现有技术中的制作方法。
需要说明的是,本发明实施例中,薄膜中的过孔制作方法并不限定于形成共面型薄膜晶体管中钝化层和栅绝缘层中的过孔,还可以用于形成其他膜层中的过孔。例如:形成层间绝缘层中的过孔,所述层间绝缘层位于像素电极与源电极、漏电极之间,所述像素电极通过所述层间绝缘层中的过孔与漏电极电性接触;形成钝化层中的过孔,源漏金属层通过钝化层中的过孔与栅金属层电性接触。
本发明的技术方案,在薄膜中制作过孔时,分两次形成光刻胶。在先形成的第一光刻胶层中形成位于过孔制作区上的开口。在第一光刻胶层中形成开口后,形成第二光刻胶层,至少去除第二光刻胶层的位于所述开口所在区域的部分,暴露过孔制作区,通过所述开口刻蚀所述薄膜,形成过孔。由于第一光刻胶层厚度较薄,形成的开口孔径较小,界定的过孔孔径也较小。通过设置第二光刻胶层的感光度大于第一光刻胶层的感光度,可以减小去除第二光刻胶层时,对第一光刻胶层的开口孔径产生的影响,保证在薄膜中形成过孔的孔径尺寸精度,提高了过孔质量。在刻蚀薄膜形成过孔时,保留的第一光刻胶层和保留的第二光刻胶层形成刻蚀保护层,能够保护非过孔制作区的薄膜不被刻蚀,保证产品的良率和性能。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本发明的保护范围。
Claims (10)
1.一种薄膜中的过孔制作方法,所述薄膜设置在一基板上,其特征在于,所述制作方法包括:
在所述薄膜上形成第一光刻胶层,所述薄膜包括过孔制作区;
对所述第一光刻胶层进行曝光和显影处理,形成位于过孔制作区上的第一开口;
形成覆盖所述第一光刻胶层的第二光刻胶层,所述第二光刻胶层的感光度大于所述第一光刻胶层的感光度;
对所述第二光刻胶层进行曝光和显影处理,至少去除所述第二光刻胶层的位于第一开口所在区域的部分,暴露所述过孔制作区,由保留的第一光刻胶层和保留的第二光刻胶层形成所述薄膜的刻蚀保护层;
以保留的第一光刻胶层为阻挡,刻蚀所述过孔制作区的薄膜,形成过孔;
剥离剩余的第一光刻胶层和第二光刻胶层。
2.根据权利要求1所述的制作方法,其特征在于,所述第一光刻胶层的厚度小于或等于所述第二光刻胶层的厚度。
3.根据权利要求2所述的制作方法,其特征在于,所述第一光刻胶层的曝光量和所述第二光刻胶层的曝光量相同。
4.根据权利要求1所述的制作方法,其特征在于,采用同一掩膜板对所述第一光刻胶层和所述第二光刻胶层进行曝光。
5.根据权利要求1-5任一项所述的制作方法,其特征在于,所述第二光刻胶层包括相邻且层叠设置的第一子光刻胶层和第二子光刻胶层;
形成第二光刻胶层的步骤包括:
形成覆盖所述第一光刻胶层的第一子光刻胶层;
对所述第一子光刻胶层进行曝光和显影处理,至少去除所述第一子光刻胶层的位于第一开口所在区域的部分,形成第二开口;
形成覆盖所述第一子光刻胶层的第二子光刻胶层;
对所述第二子光刻胶层进行曝光和显影处理,至少去除所述第二子光刻胶层的位于第二开口所在区域的部分,暴露所述过孔制作区。
6.根据权利要求5所述的制作方法,其特征在于,所述第二子光刻胶层的感光度大于所述第一子光刻胶层的感光度。
7.一种显示基板的制作方法,所述显示基板包括一薄膜,所述薄膜中包括过孔,其特征在于,所述制作方法包括:
采用权利要求1-6任一项所述的制作方法在所述薄膜中形成过孔。
8.根据权利要求7所述的制作方法,其特征在于,所述显示基板为薄膜晶体管显示基板,所述薄膜为绝缘层。
9.根据权利要求8所述的制作方法,其特征在于,所述显示基板为共面型薄膜晶体管显示基板,所述绝缘层包括钝化层和栅绝缘层;
所述制作方法包括:
依次形成有源层图案、栅绝缘层、栅电极和钝化层;
在所述钝化层中和栅绝缘层中形成过孔,露出有源层图案;
在所述钝化层上形成源电极和漏电极,所述源电极和漏电极通过所述钝化层中和栅绝缘层中的过孔与所述有源层图案电性接触。
10.根据权利要求9所述的制作方法,其特征在于,所述制作方法还包括:
形成缓冲层,在所述缓冲层上依次形成有源层图案、栅绝缘层、栅电极和钝化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510025463.8A CN104538348B (zh) | 2015-01-19 | 2015-01-19 | 过孔和显示基板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510025463.8A CN104538348B (zh) | 2015-01-19 | 2015-01-19 | 过孔和显示基板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104538348A true CN104538348A (zh) | 2015-04-22 |
CN104538348B CN104538348B (zh) | 2018-06-26 |
Family
ID=52853852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510025463.8A Expired - Fee Related CN104538348B (zh) | 2015-01-19 | 2015-01-19 | 过孔和显示基板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104538348B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298643A (zh) * | 2016-08-29 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法 |
CN106449398A (zh) * | 2016-10-27 | 2017-02-22 | 安徽富芯微电子有限公司 | 减少光刻湿法腐蚀钻蚀的工艺方法 |
CN107068612A (zh) * | 2017-05-12 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法、显示基板 |
CN107622976A (zh) * | 2017-09-25 | 2018-01-23 | 京东方科技集团股份有限公司 | 一种过孔的制备方法及显示基板的制备方法 |
CN108183088A (zh) * | 2017-12-27 | 2018-06-19 | 武汉华星光电技术有限公司 | 一种膜层套孔及阵列基板制备方法 |
CN108711548A (zh) * | 2018-05-21 | 2018-10-26 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制作方法、显示器 |
CN110491777A (zh) * | 2019-08-20 | 2019-11-22 | 福州中科光芯科技有限公司 | 一种双沟结构的脊上开孔方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020111030A1 (en) * | 1998-12-17 | 2002-08-15 | Shubneesh Batra | Stepped photoresist profile and opening formed using the profile |
US20060094231A1 (en) * | 2004-10-28 | 2006-05-04 | Lane Ralph L | Method of creating a tapered via using a receding mask and resulting structure |
US20090051039A1 (en) * | 2007-08-24 | 2009-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
CN101690871A (zh) * | 2008-03-31 | 2010-04-07 | 索尼德国有限责任公司 | 制造具有锥形孔的膜的方法 |
CN103779360A (zh) * | 2014-02-12 | 2014-05-07 | 鄂尔多斯市源盛光电有限责任公司 | 显示基板及其制作方法、显示装置 |
-
2015
- 2015-01-19 CN CN201510025463.8A patent/CN104538348B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020111030A1 (en) * | 1998-12-17 | 2002-08-15 | Shubneesh Batra | Stepped photoresist profile and opening formed using the profile |
US20060094231A1 (en) * | 2004-10-28 | 2006-05-04 | Lane Ralph L | Method of creating a tapered via using a receding mask and resulting structure |
US20090051039A1 (en) * | 2007-08-24 | 2009-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
CN101690871A (zh) * | 2008-03-31 | 2010-04-07 | 索尼德国有限责任公司 | 制造具有锥形孔的膜的方法 |
CN103779360A (zh) * | 2014-02-12 | 2014-05-07 | 鄂尔多斯市源盛光电有限责任公司 | 显示基板及其制作方法、显示装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298643B (zh) * | 2016-08-29 | 2019-04-05 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法 |
CN106298643A (zh) * | 2016-08-29 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法 |
CN106449398A (zh) * | 2016-10-27 | 2017-02-22 | 安徽富芯微电子有限公司 | 减少光刻湿法腐蚀钻蚀的工艺方法 |
CN107068612A (zh) * | 2017-05-12 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法、显示基板 |
CN107068612B (zh) * | 2017-05-12 | 2021-04-13 | 京东方科技集团股份有限公司 | 一种过孔的制作方法及显示基板的制作方法、显示基板 |
CN107622976A (zh) * | 2017-09-25 | 2018-01-23 | 京东方科技集团股份有限公司 | 一种过孔的制备方法及显示基板的制备方法 |
WO2019129104A1 (zh) * | 2017-12-27 | 2019-07-04 | 武汉华星光电技术有限公司 | 一种膜层套孔及阵列基板制备方法 |
CN108183088A (zh) * | 2017-12-27 | 2018-06-19 | 武汉华星光电技术有限公司 | 一种膜层套孔及阵列基板制备方法 |
CN108711548A (zh) * | 2018-05-21 | 2018-10-26 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制作方法、显示器 |
WO2019223076A1 (zh) * | 2018-05-21 | 2019-11-28 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制作方法、显示器 |
US10950716B2 (en) | 2018-05-21 | 2021-03-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Metal oxide TFT, manufacturing method thereof, and display device |
CN110491777A (zh) * | 2019-08-20 | 2019-11-22 | 福州中科光芯科技有限公司 | 一种双沟结构的脊上开孔方法 |
CN110491777B (zh) * | 2019-08-20 | 2021-08-03 | 福州中科光芯科技有限公司 | 一种双沟结构的脊上开孔方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104538348B (zh) | 2018-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104538348A (zh) | 过孔和显示基板的制作方法 | |
US8563980B2 (en) | Array substrate and manufacturing method | |
CN100576550C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
KR101199937B1 (ko) | 포토레지스트의 가장자리부의 버의 형성방법과 어레이 기판의 제조방법 | |
EP2822030B1 (en) | Manufacturing method for array substrate, array substrate and display | |
JP2007318144A (ja) | Tft−lcdアレイ基板構造及びその製造方法 | |
JP2010271718A (ja) | Tft−lcdアレイ基板およびその製造方法 | |
US10566458B2 (en) | Array substrate and method for manufacturing the same | |
CN103295970A (zh) | 阵列基板、其制造方法及显示装置 | |
CN103227148B (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
US9716117B2 (en) | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device | |
US20190115371A1 (en) | Display substrate, manufacturing method therefor, and display device | |
US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
US7125756B2 (en) | Method for fabricating liquid crystal display device | |
JP2002237594A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス | |
CN102655116B (zh) | 阵列基板的制造方法 | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
KR20010064043A (ko) | 박막트랜지스터 및 액정표시장치용 어레이기판제조방법 | |
KR100856544B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
KR20010083687A (ko) | 액정표시장치용 어레이기판 제조방법 | |
KR20080035045A (ko) | 표시 기판의 제조 방법 | |
TW201334190A (zh) | 薄膜電晶體、薄膜電晶體基板及其製造方法 | |
KR100341124B1 (ko) | 고개구율 및 고투과율 액정 표시 장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180626 Termination date: 20220119 |