JP2002237594A - 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス - Google Patents
薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイスInfo
- Publication number
- JP2002237594A JP2002237594A JP2001027029A JP2001027029A JP2002237594A JP 2002237594 A JP2002237594 A JP 2002237594A JP 2001027029 A JP2001027029 A JP 2001027029A JP 2001027029 A JP2001027029 A JP 2001027029A JP 2002237594 A JP2002237594 A JP 2002237594A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- insulating film
- interlayer insulating
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 105
- 239000010409 thin film Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 100
- 239000010410 layer Substances 0.000 claims abstract description 96
- 238000005530 etching Methods 0.000 claims abstract description 75
- 239000011229 interlayer Substances 0.000 claims abstract description 69
- 238000002161 passivation Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 23
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 15
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 15
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 15
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 13
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 12
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000011342 resin composition Substances 0.000 claims description 9
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 8
- 229920001187 thermosetting polymer Polymers 0.000 claims description 8
- 239000002904 solvent Substances 0.000 claims description 7
- 230000002378 acidificating effect Effects 0.000 claims description 6
- 229920005992 thermoplastic resin Polymers 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 5
- 239000000908 ammonium hydroxide Substances 0.000 claims description 5
- 235000019441 ethanol Nutrition 0.000 claims description 4
- 238000009499 grossing Methods 0.000 claims description 4
- VDZOOKBUILJEDG-UHFFFAOYSA-M tetrabutylammonium hydroxide Chemical compound [OH-].CCCC[N+](CCCC)(CCCC)CCCC VDZOOKBUILJEDG-UHFFFAOYSA-M 0.000 claims description 3
- -1 tetramethyl hydroxide Chemical compound 0.000 claims description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims 1
- 239000002952 polymeric resin Substances 0.000 abstract description 10
- 229920003002 synthetic resin Polymers 0.000 abstract description 10
- 230000001681 protective effect Effects 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229920001577 copolymer Polymers 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 description 2
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 229920000193 polymethacrylate Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- XLLXMBCBJGATSP-UHFFFAOYSA-N 2-phenylethenol Chemical compound OC=CC1=CC=CC=C1 XLLXMBCBJGATSP-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 102100021735 Galectin-2 Human genes 0.000 description 1
- 101001042446 Homo sapiens Galectin-2 Proteins 0.000 description 1
- 101100350460 Oryza sativa subsp. japonica RR27 gene Proteins 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 229910004286 SiNxOy Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- SCAKGYHUMFWWCO-UHFFFAOYSA-N [N-]=[N+]=[N-].[N-]=[N+]=[N-].[N+](=[N-])=C1C(C2=CC=CC=C2C(C1)=O)=O Chemical class [N-]=[N+]=[N-].[N-]=[N+]=[N-].[N+](=[N-])=C1C(C2=CC=CC=C2C(C1)=O)=O SCAKGYHUMFWWCO-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- HQABUPZFAYXKJW-UHFFFAOYSA-O butylazanium Chemical compound CCCC[NH3+] HQABUPZFAYXKJW-UHFFFAOYSA-O 0.000 description 1
- NWEKXBVHVALDOL-UHFFFAOYSA-N butylazanium;hydroxide Chemical compound [OH-].CCCC[NH3+] NWEKXBVHVALDOL-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- JESXATFQYMPTNL-UHFFFAOYSA-N mono-hydroxyphenyl-ethylene Natural products OC1=CC=CC=C1C=C JESXATFQYMPTNL-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 コンタクトホールの自己整合性を向上させる
と共に、製造工程の削減を可能とする層間ポリマ樹脂を
用いる薄膜トランジスタ、その製造方法および該薄膜ト
ランジスタを含むディスプレイ・デバイスを提供する 【解決手段】 薄膜トランジスタは、ゲート電極２１
と、ゲート絶縁膜２２と、半導体層２３と、チャネル保
護膜２４と、ソース電極２５およびドレイン電極２６
と、コンタクトホール２８を形成するための第１の開口
が形成されたパッシベーション層２７と、該パッシベー
ション層２７に沿って延び、コンタクトホール２８を形
成するための第２の開口が形成された層間絶縁膜３１と
を含み、第１の開口と第２の開口とは基板２０にわたっ
て互いに自己整合しており、コンタクトホール２８の内
側壁には導電層３２，３３が堆積され、内側壁は、異な
った複数のエッチング・プロセスにより形成される。
と共に、製造工程の削減を可能とする層間ポリマ樹脂を
用いる薄膜トランジスタ、その製造方法および該薄膜ト
ランジスタを含むディスプレイ・デバイスを提供する 【解決手段】 薄膜トランジスタは、ゲート電極２１
と、ゲート絶縁膜２２と、半導体層２３と、チャネル保
護膜２４と、ソース電極２５およびドレイン電極２６
と、コンタクトホール２８を形成するための第１の開口
が形成されたパッシベーション層２７と、該パッシベー
ション層２７に沿って延び、コンタクトホール２８を形
成するための第２の開口が形成された層間絶縁膜３１と
を含み、第１の開口と第２の開口とは基板２０にわたっ
て互いに自己整合しており、コンタクトホール２８の内
側壁には導電層３２，３３が堆積され、内側壁は、異な
った複数のエッチング・プロセスにより形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジス
タ、その製造方法およびディスプレイ・デバイスに関
し、より詳細には、コンタクトホールの自己整合性を向
上させると共に、製造工程の削減を可能とする層間絶縁
膜を用いる薄膜トランジスタ、その製造方法および該薄
膜トランジスタを含むディスプレイ・デバイスに関す
る。
タ、その製造方法およびディスプレイ・デバイスに関
し、より詳細には、コンタクトホールの自己整合性を向
上させると共に、製造工程の削減を可能とする層間絶縁
膜を用いる薄膜トランジスタ、その製造方法および該薄
膜トランジスタを含むディスプレイ・デバイスに関す
る。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）は、薄く、
軽量であり低消費電力のデバイスを提供することが可能
なため、アクティブ・マトリックス型の液晶ディスプレ
イ、有機エレクトロ・ルミネッセンス・ディスプレイ、
及びイメージ・センサといった半導体デバイスに広く用
いられている。
軽量であり低消費電力のデバイスを提供することが可能
なため、アクティブ・マトリックス型の液晶ディスプレ
イ、有機エレクトロ・ルミネッセンス・ディスプレイ、
及びイメージ・センサといった半導体デバイスに広く用
いられている。
【０００３】薄膜トランジスタの構造は、所望する特性
を改善するべくこれまで提案されてきているが、ポリマ
ー・フィルム・オンアレイ（Polymer Film on Array: P
FA)構造は、ＩＴＯといった導電性材料から製造される
画素電極がデータ線に重なり合い、このためにＩＴＯ電
極上の液晶分子に対して横向きの電界が加えられず、デ
ィスクリネーション・ラインの形成される領域がデータ
線領域に限定されるので、ディスプレイ・デバイスの開
口率を向上させることができるという利点を有してい
る。
を改善するべくこれまで提案されてきているが、ポリマ
ー・フィルム・オンアレイ（Polymer Film on Array: P
FA)構造は、ＩＴＯといった導電性材料から製造される
画素電極がデータ線に重なり合い、このためにＩＴＯ電
極上の液晶分子に対して横向きの電界が加えられず、デ
ィスクリネーション・ラインの形成される領域がデータ
線領域に限定されるので、ディスプレイ・デバイスの開
口率を向上させることができるという利点を有してい
る。
【０００４】図１０は、上述したＰＦＡ構造を含む薄膜
トランジスタを製造するための従来のプロセス・ステッ
プを示す。図１０（ａ）に示されているように、ガラス
といった絶縁性基板１の上に、適切なパターニング・プ
ロセスによりゲート電極２を形成する（第１のＰＥＰ：
フォト・エングレービング・プロセス）。ついでプロセ
スでは、図１０（ｂ）に示すステップに進んで、ゲート
絶縁膜３と、半導体層４とを、基板１およびゲート電極
２上に堆積させる。図１０（ｂ）においては、ついでチ
ャネル保護膜５を堆積させ、適切なパターニング・プロ
セスによりパターニングする（第２のＰＥＰ）。
トランジスタを製造するための従来のプロセス・ステッ
プを示す。図１０（ａ）に示されているように、ガラス
といった絶縁性基板１の上に、適切なパターニング・プ
ロセスによりゲート電極２を形成する（第１のＰＥＰ：
フォト・エングレービング・プロセス）。ついでプロセ
スでは、図１０（ｂ）に示すステップに進んで、ゲート
絶縁膜３と、半導体層４とを、基板１およびゲート電極
２上に堆積させる。図１０（ｂ）においては、ついでチ
ャネル保護膜５を堆積させ、適切なパターニング・プロ
セスによりパターニングする（第２のＰＥＰ）。
【０００５】プロセスはさらに図１０（ｃ）へと進ん
で、Ａｌ、Ｍｏ、Ｔａ、Ｗなどの電極材料を堆積させた
後、ソース電極６と、ドレイン電極７とをパターニング
する（第３のＰＥＰ）。その後、パッシベーション層８
を堆積させ、図１０（ｄ）に示すようにパターニングを
行い（第４のＰＥＰ）、さらにその後すでにパターニン
グされた構造上に、層間絶縁膜９を塗布して、図１０
（ｅ）に示すようにエッチングを行い、コンタクトホー
ルを形成するための開口１０を形成する（第５のＰＥ
Ｐ）。
で、Ａｌ、Ｍｏ、Ｔａ、Ｗなどの電極材料を堆積させた
後、ソース電極６と、ドレイン電極７とをパターニング
する（第３のＰＥＰ）。その後、パッシベーション層８
を堆積させ、図１０（ｄ）に示すようにパターニングを
行い（第４のＰＥＰ）、さらにその後すでにパターニン
グされた構造上に、層間絶縁膜９を塗布して、図１０
（ｅ）に示すようにエッチングを行い、コンタクトホー
ルを形成するための開口１０を形成する（第５のＰＥ
Ｐ）。
【０００６】さらにその次に、ＩＴＯ膜を堆積しパター
ニングを行い、図１０（ｆ）に示す画素電極１１および
コンタクトホール１２を形成する（第６のＰＥＰ）。上
述したように、ＰＦＡを含む薄膜トランジスタは、画素
電極１１の開口率を向上することができるものの、ＰＦ
Ａを通してコンタクトホール１２を形成するための構造
を形成する余分なパターニング・プロセスを、薄膜トラ
ンジスタ製造の全ステップに加えることとなる。このた
め、ＰＦＡを含む薄膜トランジスタの製造コストが引き
上げられることとなっている。
ニングを行い、図１０（ｆ）に示す画素電極１１および
コンタクトホール１２を形成する（第６のＰＥＰ）。上
述したように、ＰＦＡを含む薄膜トランジスタは、画素
電極１１の開口率を向上することができるものの、ＰＦ
Ａを通してコンタクトホール１２を形成するための構造
を形成する余分なパターニング・プロセスを、薄膜トラ
ンジスタ製造の全ステップに加えることとなる。このた
め、ＰＦＡを含む薄膜トランジスタの製造コストが引き
上げられることとなっている。
【０００７】
【発明が解決しようとする課題】このような問題を解決
するためにこれまで、種々の方法が提案されている。例
えば、特開平１０−１７０９５１号公報においては、有
機絶縁膜にコンタクトホールを形成させるステップを含
む液晶ディスプレイ・デバイスの製造方法を開示してお
り、自己整合性の改善されたコンタクトホールが形成さ
れている。コンタクトホールの自己整合性は、層間絶縁
膜をレジスト層として用いて無機絶縁膜をエッチングす
ることにより改善されている。しかしながら、無機絶縁
膜の端部は、多くの場合コンタクトホールの内側壁より
も内側にまでオーバー・エッチされてしまって段差構造
を形成する。
するためにこれまで、種々の方法が提案されている。例
えば、特開平１０−１７０９５１号公報においては、有
機絶縁膜にコンタクトホールを形成させるステップを含
む液晶ディスプレイ・デバイスの製造方法を開示してお
り、自己整合性の改善されたコンタクトホールが形成さ
れている。コンタクトホールの自己整合性は、層間絶縁
膜をレジスト層として用いて無機絶縁膜をエッチングす
ることにより改善されている。しかしながら、無機絶縁
膜の端部は、多くの場合コンタクトホールの内側壁より
も内側にまでオーバー・エッチされてしまって段差構造
を形成する。
【０００８】このため、画素電極が上述した段差構造に
より切断されてしまい、電気的接触を低下させることか
ら点欠陥が発生しがちとなる。画素電極の切断を改善す
るために、層間絶縁膜をポストベークして、層間絶縁膜
とパッシベーション層との間に平滑で連続的な面が形成
されているものの、このプロセスは別のプロセス・ステ
ップを付加することにより、薄膜トランジスタの製造コ
ストを低下させることになる。また、ポストベークにお
いては、層間絶縁膜のシュリンクを発生させるほどに高
温を加える必要があり、層間絶縁膜の光学的特性を低下
させてしまうという問題を発生させる場合もある。
より切断されてしまい、電気的接触を低下させることか
ら点欠陥が発生しがちとなる。画素電極の切断を改善す
るために、層間絶縁膜をポストベークして、層間絶縁膜
とパッシベーション層との間に平滑で連続的な面が形成
されているものの、このプロセスは別のプロセス・ステ
ップを付加することにより、薄膜トランジスタの製造コ
ストを低下させることになる。また、ポストベークにお
いては、層間絶縁膜のシュリンクを発生させるほどに高
温を加える必要があり、層間絶縁膜の光学的特性を低下
させてしまうという問題を発生させる場合もある。
【０００９】特開平１０−２８３９３４号公報は、薄膜
トランジスタの製造方法を開示している。開示された薄
膜トランジスタは、層間絶縁膜にコンタクトホールのた
めの開口を形成し、その後パッシベーション層をエッチ
ングすることにより、コンタクトホール−パッシベーシ
ョン層の自己整合された面が形成されている。コンタク
トホールと、画素電極とを通した抵抗は低下されている
ものの、層間絶縁膜とパッシベーション層との間には、
依然として段差が存在して、この段差のため欠陥が発生
することとなる。加えて、開示されたプロセスはエッチ
ングにおける選択比が低く、大型基板を含むディスプレ
イ・デバイスを製造する場合に完全に例えばドレイン電
極といった電極がエッチング除去されてしまう場合もあ
り、大型の基板上に大型のディスプレイ・デバイスを形
成させる場合には、充分な信頼性を保証することができ
ないといった問題もある。
トランジスタの製造方法を開示している。開示された薄
膜トランジスタは、層間絶縁膜にコンタクトホールのた
めの開口を形成し、その後パッシベーション層をエッチ
ングすることにより、コンタクトホール−パッシベーシ
ョン層の自己整合された面が形成されている。コンタク
トホールと、画素電極とを通した抵抗は低下されている
ものの、層間絶縁膜とパッシベーション層との間には、
依然として段差が存在して、この段差のため欠陥が発生
することとなる。加えて、開示されたプロセスはエッチ
ングにおける選択比が低く、大型基板を含むディスプレ
イ・デバイスを製造する場合に完全に例えばドレイン電
極といった電極がエッチング除去されてしまう場合もあ
り、大型の基板上に大型のディスプレイ・デバイスを形
成させる場合には、充分な信頼性を保証することができ
ないといった問題もある。
【００１０】上述した従来の薄膜トランジスタおよびそ
の製造方法が知られているものの、本発明者らは、層間
絶縁膜とパッシベーション層との間の段差により引き起
こされる欠陥を低減して、大型のディスプレイ・デバイ
スを提供することを可能とすると共に、ＴＦＴを含むデ
ィスプレイ・デバイスの信頼性を改善するべく、新規な
構造について検討を行ってきた。
の製造方法が知られているものの、本発明者らは、層間
絶縁膜とパッシベーション層との間の段差により引き起
こされる欠陥を低減して、大型のディスプレイ・デバイ
スを提供することを可能とすると共に、ＴＦＴを含むデ
ィスプレイ・デバイスの信頼性を改善するべく、新規な
構造について検討を行ってきた。
【００１１】すなわち、本発明は、電極の接続の信頼性
を改善し、大きな開口率を有する薄膜トランジスタを提
供することを目的とする。
を改善し、大きな開口率を有する薄膜トランジスタを提
供することを目的とする。
【００１２】本発明は、大面積のディスプレイ・デバイ
スを提供することに好適に用いることができる薄膜トラ
ンジスタを提供することを別の目的とする。
スを提供することに好適に用いることができる薄膜トラ
ンジスタを提供することを別の目的とする。
【００１３】本発明の別の目的は、電極の接続の信頼性
が向上した薄膜トランジスタを製造するための方法を提
供することにある。
が向上した薄膜トランジスタを製造するための方法を提
供することにある。
【００１４】また、本発明はさらにパターニング・ステ
ップを削減することを可能とする薄膜トランジスタの製
造方法を提供することを目的とする。
ップを削減することを可能とする薄膜トランジスタの製
造方法を提供することを目的とする。
【００１５】さらに本発明は、上述した薄膜トランジス
タを含むディスプレイ・デバイスを提供することを目的
とする。
タを含むディスプレイ・デバイスを提供することを目的
とする。
【００１６】
【課題を解決するための手段】本発明は、層間絶縁膜を
エッチング・プロセスにより選択的にエッチングして
（以下、ディベロップ・バック・プロセスという。）、
平滑で連続的な内側壁を有するコンタクトホールを提供
し、ドレイン電極と画素電極との間の電気的接続を確実
にさせつつ、ＴＦＴ製造における製造ステップを減少さ
せるものである。
エッチング・プロセスにより選択的にエッチングして
（以下、ディベロップ・バック・プロセスという。）、
平滑で連続的な内側壁を有するコンタクトホールを提供
し、ドレイン電極と画素電極との間の電気的接続を確実
にさせつつ、ＴＦＴ製造における製造ステップを減少さ
せるものである。
【００１７】また、本発明は、層間絶縁膜のエッチング
を多段階にわたって行うことにより、コンタクトホール
の導通の信頼性を向上させ、かつ大型基板上に薄膜トラ
ンジスタを高い信頼性を持って製造することを可能とす
るものである。
を多段階にわたって行うことにより、コンタクトホール
の導通の信頼性を向上させ、かつ大型基板上に薄膜トラ
ンジスタを高い信頼性を持って製造することを可能とす
るものである。
【００１８】すなわち、本発明によれば、基板上に形成
される薄膜トランジスタであって、該薄膜トランジスタ
は、少なくともゲート電極と、ゲート絶縁膜と、半導体
層と、ソース電極およびドレイン電極と、コンタクトホ
ールを形成するための第１の開口が形成されたパッシベ
ーション層と、該パッシベーション層に沿って延び、前
記コンタクトホールを形成するための第２の開口が形成
された層間絶縁膜とを含み、前記第１の開口と前記第２
の開口とは前記基板にわたって互いに自己整合してお
り、前記コンタクトホールの内側壁には導電層が堆積さ
れ、前記内側壁は、前記層間絶縁膜をディベロップ・バ
ックして前記内側壁を平滑化する異なった複数のエッチ
ング・プロセスにより形成される、薄膜トランジスタが
提供される。
される薄膜トランジスタであって、該薄膜トランジスタ
は、少なくともゲート電極と、ゲート絶縁膜と、半導体
層と、ソース電極およびドレイン電極と、コンタクトホ
ールを形成するための第１の開口が形成されたパッシベ
ーション層と、該パッシベーション層に沿って延び、前
記コンタクトホールを形成するための第２の開口が形成
された層間絶縁膜とを含み、前記第１の開口と前記第２
の開口とは前記基板にわたって互いに自己整合してお
り、前記コンタクトホールの内側壁には導電層が堆積さ
れ、前記内側壁は、前記層間絶縁膜をディベロップ・バ
ックして前記内側壁を平滑化する異なった複数のエッチ
ング・プロセスにより形成される、薄膜トランジスタが
提供される。
【００１９】本発明においては、前記層間絶縁膜は、熱
可塑性樹脂、熱硬化性樹脂、感光性樹脂、またはこれら
の混合物から選択される。また、本発明においては前記
異なった複数のエッチング・プロセスは、前記層間絶縁
膜をエッチングするプロセスと、前記パッシベーション
層をエッチングする第１のエッチング・プロセスと、前
記層間絶縁膜をディベロップ・バックして前記内側壁を
平滑化する第２のエッチング・プロセスとを含んでい
る。本発明においては、前記第１のエッチング・プロセ
スは、酸性エッチャントを使用し、第２のエッチング・
プロセスは、塩基性エッチャントまたは溶剤を用いるこ
とができる。
可塑性樹脂、熱硬化性樹脂、感光性樹脂、またはこれら
の混合物から選択される。また、本発明においては前記
異なった複数のエッチング・プロセスは、前記層間絶縁
膜をエッチングするプロセスと、前記パッシベーション
層をエッチングする第１のエッチング・プロセスと、前
記層間絶縁膜をディベロップ・バックして前記内側壁を
平滑化する第２のエッチング・プロセスとを含んでい
る。本発明においては、前記第１のエッチング・プロセ
スは、酸性エッチャントを使用し、第２のエッチング・
プロセスは、塩基性エッチャントまたは溶剤を用いるこ
とができる。
【００２０】本発明においては、前記第１のエッチング
・プロセスは、フッ化水素酸を含むエッチャントを使用
し、前記第２のエッチング・プロセスは、水酸化ナトリ
ウム、水酸化カリウム、水酸化アンモニウム、水酸化テ
トラメチル・アンモニウム、水酸化テトラ−ｎ−ブチル
アンモニウム、メチルアルコール、エチルアルコール、
イソプロピルアルコール、またはそれらの混合物を含む
群から選択されるエッチャントを用いることができる。
本発明においては、前記コンタクトホールを形成する第
１の開口および第２の開口の内側壁は、前記塩基性エッ
チャントの誘導体を含む。また、本発明の前記薄膜トラ
ンジスタは、ボトムゲート型薄膜トランジスタまたはト
ップゲート型薄膜トランジスタとすることができる。
・プロセスは、フッ化水素酸を含むエッチャントを使用
し、前記第２のエッチング・プロセスは、水酸化ナトリ
ウム、水酸化カリウム、水酸化アンモニウム、水酸化テ
トラメチル・アンモニウム、水酸化テトラ−ｎ−ブチル
アンモニウム、メチルアルコール、エチルアルコール、
イソプロピルアルコール、またはそれらの混合物を含む
群から選択されるエッチャントを用いることができる。
本発明においては、前記コンタクトホールを形成する第
１の開口および第２の開口の内側壁は、前記塩基性エッ
チャントの誘導体を含む。また、本発明の前記薄膜トラ
ンジスタは、ボトムゲート型薄膜トランジスタまたはト
ップゲート型薄膜トランジスタとすることができる。
【００２１】また、本発明によれば、基板上に形成さ
れ、少なくともゲート電極と、ゲート絶縁膜と、半導体
層と、ソース電極およびドレイン電極と、コンタクトホ
ールを形成するための第１の開口が形成されたパッシベ
ーション層と、該パッシベーション層に沿って延び、前
記コンタクトホールを形成するための第２の開口が形成
された層間絶縁膜とを含み、前記第１の開口と前記第２
の開口とは前記基板にわたって互いに自己整合して形成
された薄膜トランジスタの製造方法であって、前記基板
上にゲート電極と、ゲート絶縁膜と、半導体層と、ソー
ス電極およびドレイン電極とを含むトランジスタ構造を
形成するステップと、前記トランジスタ構造上にパッシ
ベーション層を堆積させるステップと、前記パッシベー
ション膜上に開口を含む層間絶縁膜を形成するステップ
と、前記コンタクトホールの内側壁を、前記層間絶縁膜
をレジストとして使用し、前記層間絶縁膜をディベロッ
プ・バックして平滑化する異なった複数のエッチング・
プロセスを使用して形成するステップとを含む、薄膜ト
ランジスタの製造方法が提供される。本発明において
は、前記層間絶縁膜は、熱可塑性樹脂、熱硬化性樹脂、
感光性樹脂、またはこれらの混合物から選択することが
できる。本発明においては、前記異なった複数のエッチ
ング・プロセスは、前記層間絶縁膜をエッチングするプ
ロセスと、前記パッシベーション層をエッチングする第
１のエッチング・プロセスと、前記層間絶縁膜をディベ
ロップ・バックする第２のエッチング・プロセスを含ん
でいてもよい。
れ、少なくともゲート電極と、ゲート絶縁膜と、半導体
層と、ソース電極およびドレイン電極と、コンタクトホ
ールを形成するための第１の開口が形成されたパッシベ
ーション層と、該パッシベーション層に沿って延び、前
記コンタクトホールを形成するための第２の開口が形成
された層間絶縁膜とを含み、前記第１の開口と前記第２
の開口とは前記基板にわたって互いに自己整合して形成
された薄膜トランジスタの製造方法であって、前記基板
上にゲート電極と、ゲート絶縁膜と、半導体層と、ソー
ス電極およびドレイン電極とを含むトランジスタ構造を
形成するステップと、前記トランジスタ構造上にパッシ
ベーション層を堆積させるステップと、前記パッシベー
ション膜上に開口を含む層間絶縁膜を形成するステップ
と、前記コンタクトホールの内側壁を、前記層間絶縁膜
をレジストとして使用し、前記層間絶縁膜をディベロッ
プ・バックして平滑化する異なった複数のエッチング・
プロセスを使用して形成するステップとを含む、薄膜ト
ランジスタの製造方法が提供される。本発明において
は、前記層間絶縁膜は、熱可塑性樹脂、熱硬化性樹脂、
感光性樹脂、またはこれらの混合物から選択することが
できる。本発明においては、前記異なった複数のエッチ
ング・プロセスは、前記層間絶縁膜をエッチングするプ
ロセスと、前記パッシベーション層をエッチングする第
１のエッチング・プロセスと、前記層間絶縁膜をディベ
ロップ・バックする第２のエッチング・プロセスを含ん
でいてもよい。
【００２２】本発明においては、前記第１のエッチング
・プロセスは、酸性エッチャントを使用し、第２のエッ
チング・プロセスは、塩基性エッチャントまたは溶剤を
用いることができる。本発明においては、前記第１のエ
ッチング・プロセスは、フッ化水素酸を含むエッチャン
トを使用し、前記第２のエッチング・プロセスは、水酸
化ナトリウム、水酸化カリウム、水酸化アンモニウム、
水酸化テトラメチル・アンモニウム、水酸化テトラ−ｎ
−ブチルアンモニウム、メチルアルコール、エチルアル
コール、イソプロピルアルコールまたはこれらの混合物
からなる群から選択することができる。前記薄膜トラン
ジスタは、ボトムゲート型薄膜トランジスタまたはトッ
プゲート型薄膜トランジスタとすることができる。本発
明においては、前記層間絶縁膜を、フォトレジストから
形成することもできる。
・プロセスは、酸性エッチャントを使用し、第２のエッ
チング・プロセスは、塩基性エッチャントまたは溶剤を
用いることができる。本発明においては、前記第１のエ
ッチング・プロセスは、フッ化水素酸を含むエッチャン
トを使用し、前記第２のエッチング・プロセスは、水酸
化ナトリウム、水酸化カリウム、水酸化アンモニウム、
水酸化テトラメチル・アンモニウム、水酸化テトラ−ｎ
−ブチルアンモニウム、メチルアルコール、エチルアル
コール、イソプロピルアルコールまたはこれらの混合物
からなる群から選択することができる。前記薄膜トラン
ジスタは、ボトムゲート型薄膜トランジスタまたはトッ
プゲート型薄膜トランジスタとすることができる。本発
明においては、前記層間絶縁膜を、フォトレジストから
形成することもできる。
【００２３】さらに本発明によれば、基板上に形成され
る薄膜トランジスタを含むディスプレイ・デバイスであ
って、該薄膜トランジスタは、少なくともゲート電極
と、ゲート絶縁膜と、半導体層と、ソース電極およびド
レイン電極と、コンタクトホールを形成するための第１
の開口が形成されたパッシベーション層と、該パッシベ
ーション層に沿って延び、前記コンタクトホールを形成
するための第２の開口が形成された層間絶縁膜とを含
み、前記第１の開口と前記第２の開口とは前記基板にわ
たって互いに自己整合しており、前記コンタクトホール
の内側壁には導電層が堆積され、前記内側壁は、前記層
間絶縁膜をディベロップ・バックして前記内側壁を平滑
化する異なった複数のエッチング・プロセスにより形成
される、薄膜トランジスタを含むディスプレイ・デバイ
スが提供される。前記薄膜トランジスタは、ボトムゲー
ト型薄膜トランジスタまたはトップゲート型薄膜トラン
ジスタとすることができる。
る薄膜トランジスタを含むディスプレイ・デバイスであ
って、該薄膜トランジスタは、少なくともゲート電極
と、ゲート絶縁膜と、半導体層と、ソース電極およびド
レイン電極と、コンタクトホールを形成するための第１
の開口が形成されたパッシベーション層と、該パッシベ
ーション層に沿って延び、前記コンタクトホールを形成
するための第２の開口が形成された層間絶縁膜とを含
み、前記第１の開口と前記第２の開口とは前記基板にわ
たって互いに自己整合しており、前記コンタクトホール
の内側壁には導電層が堆積され、前記内側壁は、前記層
間絶縁膜をディベロップ・バックして前記内側壁を平滑
化する異なった複数のエッチング・プロセスにより形成
される、薄膜トランジスタを含むディスプレイ・デバイ
スが提供される。前記薄膜トランジスタは、ボトムゲー
ト型薄膜トランジスタまたはトップゲート型薄膜トラン
ジスタとすることができる。
【００２４】
【発明の実施の形態】図１には、本発明の薄膜トランジ
スタの一部断面図を示す。図１に示した薄膜トランジス
タは、ガラス、金属酸化物、セラミックス、単結晶シリ
コン、または他の基板、具体的には本発明を液晶ディス
プレイに用いられる薄膜トランジスタに適用する実施の
形態においては、好ましくは絶縁性の基板２０上に複数
の層を堆積させることにより形成されている。図１に示
した実施の形態においては、基板２０上にはゲート電極
２１が、スパッタリング、真空蒸着、ＣＶＤといった物
理的または化学的な堆積方法により堆積された後、それ
に続いたパターニング・プロセスにより形成されてい
る。本発明においては、ゲート電極２１としては、Ａ
ｌ、Ｍｏ、Ｔｉ、Ｔａ、Ｎｉ、およびこれらのいかなる
適切な合金を含む群から選択することができる。
スタの一部断面図を示す。図１に示した薄膜トランジス
タは、ガラス、金属酸化物、セラミックス、単結晶シリ
コン、または他の基板、具体的には本発明を液晶ディス
プレイに用いられる薄膜トランジスタに適用する実施の
形態においては、好ましくは絶縁性の基板２０上に複数
の層を堆積させることにより形成されている。図１に示
した実施の形態においては、基板２０上にはゲート電極
２１が、スパッタリング、真空蒸着、ＣＶＤといった物
理的または化学的な堆積方法により堆積された後、それ
に続いたパターニング・プロセスにより形成されてい
る。本発明においては、ゲート電極２１としては、Ａ
ｌ、Ｍｏ、Ｔｉ、Ｔａ、Ｎｉ、およびこれらのいかなる
適切な合金を含む群から選択することができる。
【００２５】基板２０およびゲート電極２１上には、ゲ
ート絶縁膜２２が約数百ｎｍ、典型的には約３００ｎｍ
〜５００ｎｍで堆積されている。ゲート絶縁膜２２は、
許容可能な絶縁性が得られる限り、例えば、ケミカル・
ベーパ・デポジッション、またはフィジカル・ベーパ・
デポジッションといった適切な堆積法が用いられるＳｉ
Ｎｘ、ＳｉＯｘＮｙ、またはＳｉＯｘといった絶縁性材
料から形成することができる。
ート絶縁膜２２が約数百ｎｍ、典型的には約３００ｎｍ
〜５００ｎｍで堆積されている。ゲート絶縁膜２２は、
許容可能な絶縁性が得られる限り、例えば、ケミカル・
ベーパ・デポジッション、またはフィジカル・ベーパ・
デポジッションといった適切な堆積法が用いられるＳｉ
Ｎｘ、ＳｉＯｘＮｙ、またはＳｉＯｘといった絶縁性材
料から形成することができる。
【００２６】半導体層２３は、ゲート絶縁膜２２上にプ
ラズマＣＶＤといった好適な堆積法により３００ｎｎ以
下、好ましくは約３０ｎｍ〜約５０ｎｍとして堆積され
ていて、スイッチングを行うためのチャネルを形成して
いる。また、本発明をトップゲート型薄膜トランジスタ
に適用する場合には、半導体層２３の厚さを３０ｎｍ〜
５０ｎｍとすることができる。半導体層２３としては、
ノンドープの多結晶シリコンまたはノンドープのアモル
ファスシリコン（ａ−Ｓｉ）を用いることができる。多
結晶シリコンを用いる場合には、ａ−Ｓｉに対して好適
な結晶化プロセスを用いることもできる。
ラズマＣＶＤといった好適な堆積法により３００ｎｎ以
下、好ましくは約３０ｎｍ〜約５０ｎｍとして堆積され
ていて、スイッチングを行うためのチャネルを形成して
いる。また、本発明をトップゲート型薄膜トランジスタ
に適用する場合には、半導体層２３の厚さを３０ｎｍ〜
５０ｎｍとすることができる。半導体層２３としては、
ノンドープの多結晶シリコンまたはノンドープのアモル
ファスシリコン（ａ−Ｓｉ）を用いることができる。多
結晶シリコンを用いる場合には、ａ−Ｓｉに対して好適
な結晶化プロセスを用いることもできる。
【００２７】チャネル保護膜２４は、半導体層２３上に
堆積されていて、半導体層２３に対してイオンインジェ
クションされないように保護している。また、このチャ
ネル保護膜２４は、エッチング保護膜としても機能す
る。チャネル保護膜２４は、例えばＳｉＮｘなどのいか
なる好適な材料から選択することができるが、本発明に
おいてはＳｉＮｘに限定されることはなく、ＳｉＮｘＯ
ｙ、ＳｉＯｚ（ｘ，ｙ，ｚは、正の整数である）といっ
た当業界において知られたいかなる材料でも用いること
ができる。
堆積されていて、半導体層２３に対してイオンインジェ
クションされないように保護している。また、このチャ
ネル保護膜２４は、エッチング保護膜としても機能す
る。チャネル保護膜２４は、例えばＳｉＮｘなどのいか
なる好適な材料から選択することができるが、本発明に
おいてはＳｉＮｘに限定されることはなく、ＳｉＮｘＯ
ｙ、ＳｉＯｚ（ｘ，ｙ，ｚは、正の整数である）といっ
た当業界において知られたいかなる材料でも用いること
ができる。
【００２８】金属または合金から製造されるソース電極
２５、およびドレイン電極２６は、図示しないコンタク
ト層上に形成されている。本発明においては、ソース電
極２５およびドレイン電極２６を形成するための上述し
た金属または金属層としては、Ａｌ、Ｍｏ、Ｔｉ、Ｔ
ａ、Ｃｒ、およびこれらのいかなる合金を挙げることが
できる。図１に示す薄膜トランジスタ構造においては、
パッシベーション層２７は、ドレイン電極２６などに対
応する位置に形成されたコンタクトホール２８を除き、
下側に形成された層を被覆するように堆積されている。
本発明において用いることができるパッシベーション層
２７は、いかなる絶縁性の無機膜から形成することがで
きるが、本発明においては、特にＳｉＮｘ、ＳｉＮｘＯ
ｙ、ＳｉＯｘといったシリコン化合物から形成すること
ができる。
２５、およびドレイン電極２６は、図示しないコンタク
ト層上に形成されている。本発明においては、ソース電
極２５およびドレイン電極２６を形成するための上述し
た金属または金属層としては、Ａｌ、Ｍｏ、Ｔｉ、Ｔ
ａ、Ｃｒ、およびこれらのいかなる合金を挙げることが
できる。図１に示す薄膜トランジスタ構造においては、
パッシベーション層２７は、ドレイン電極２６などに対
応する位置に形成されたコンタクトホール２８を除き、
下側に形成された層を被覆するように堆積されている。
本発明において用いることができるパッシベーション層
２７は、いかなる絶縁性の無機膜から形成することがで
きるが、本発明においては、特にＳｉＮｘ、ＳｉＮｘＯ
ｙ、ＳｉＯｘといったシリコン化合物から形成すること
ができる。
【００２９】図１に示した本発明の薄膜トランジスタの
実施の形態においては、パッシベーション層２７上にポ
リマ樹脂が被覆されていて、層間絶縁膜３１を形成して
いる。層間絶縁膜３１には、ドレイン電極２６などに達
するコンタクトホール２８を形成するための開口がエッ
チングされ、層間絶縁膜３１の開口と、パッシベーショ
ン層２７の開口とが一体となって平滑で連続したコンタ
クトホール２８を形成して、自己整合的に形成されてい
る。本発明においては、コンタクトホール２８は、層間
絶縁膜３１をレジストとしてパッシベーション層２７を
等方的にエッチングし、その後層間絶縁膜３１を異なっ
たエッチャントを使用して等方的にエッチングする複数
のエッチング・プロセスを用いて形成されている。
実施の形態においては、パッシベーション層２７上にポ
リマ樹脂が被覆されていて、層間絶縁膜３１を形成して
いる。層間絶縁膜３１には、ドレイン電極２６などに達
するコンタクトホール２８を形成するための開口がエッ
チングされ、層間絶縁膜３１の開口と、パッシベーショ
ン層２７の開口とが一体となって平滑で連続したコンタ
クトホール２８を形成して、自己整合的に形成されてい
る。本発明においては、コンタクトホール２８は、層間
絶縁膜３１をレジストとしてパッシベーション層２７を
等方的にエッチングし、その後層間絶縁膜３１を異なっ
たエッチャントを使用して等方的にエッチングする複数
のエッチング・プロセスを用いて形成されている。
【００３０】図１に示した薄膜トランジスタにおいて
は、画素電極３２と、コンタクト電極３３とは、ＩＴ
Ｏ、ＡＴＯ、ＩＺＯ、ＳｎＯ２といった透明導電性材料
を堆積させ、続いてこの導電性材料を、好適なパターニ
ング・プロセスによりパターニングすることにより形成
されている。したがって、上述した薄膜トランジスタに
対して、層間絶縁膜３１と、パッシベーション層２７と
の間が自己整合的に形成されたコンタクトホール２８を
含む構造が与えられ、コンタクトホール２８を通じた電
気的導電性が保証されることになる。
は、画素電極３２と、コンタクト電極３３とは、ＩＴ
Ｏ、ＡＴＯ、ＩＺＯ、ＳｎＯ２といった透明導電性材料
を堆積させ、続いてこの導電性材料を、好適なパターニ
ング・プロセスによりパターニングすることにより形成
されている。したがって、上述した薄膜トランジスタに
対して、層間絶縁膜３１と、パッシベーション層２７と
の間が自己整合的に形成されたコンタクトホール２８を
含む構造が与えられ、コンタクトホール２８を通じた電
気的導電性が保証されることになる。
【００３１】図２〜図７を用いて、本発明の薄膜トラン
ジスタの製造方法について詳細に説明する。図２は、本
発明において使用する第１のパターニング・プロセスに
より形成される構造を示した図である。図２に示される
ように、基板２０上にゲート電極２１が堆積され、続い
てフォトレジストを塗布し、フォトレジストをパターニ
ングし、ゲート材料をエッチングするステップを含む好
適なパターニング・プロセスにより、所望のパターンへ
とパターニングが行われる。その後フォトレジストをス
トリッピングしてゲート電極２１を露出させることによ
りゲート電極２１を形成する（第１のＰＥＰ）。
ジスタの製造方法について詳細に説明する。図２は、本
発明において使用する第１のパターニング・プロセスに
より形成される構造を示した図である。図２に示される
ように、基板２０上にゲート電極２１が堆積され、続い
てフォトレジストを塗布し、フォトレジストをパターニ
ングし、ゲート材料をエッチングするステップを含む好
適なパターニング・プロセスにより、所望のパターンへ
とパターニングが行われる。その後フォトレジストをス
トリッピングしてゲート電極２１を露出させることによ
りゲート電極２１を形成する（第１のＰＥＰ）。
【００３２】本発明のプロセスは、ついで図３に示すよ
うにゲート絶縁膜２２および半導体層２３の堆積を行
い、ついで、半導体層２３上にチャネル保護膜２４を堆
積させて、図３に示されるように所望する形状へとパタ
ーニングを行う（第２のＰＥＰ）。
うにゲート絶縁膜２２および半導体層２３の堆積を行
い、ついで、半導体層２３上にチャネル保護膜２４を堆
積させて、図３に示されるように所望する形状へとパタ
ーニングを行う（第２のＰＥＰ）。
【００３３】さらに続いて、図４に示されるようにソー
ス電極２５と、ドレイン電極２６とを半導体層２３上に
堆積させて、パターニングを行う（第３のＰＥＰ）。こ
の際、イオンインジェクションといった方法を用いて、
図示しないＮ＋ａ−ＳｉまたはＰ＋ａ−Ｓｉといったコ
ンタクト層を、半導体層２３とソース電極２５よびドレ
イン電極２６とのそれぞれの間に形成して、オーミック
・コンタクトを得る。
ス電極２５と、ドレイン電極２６とを半導体層２３上に
堆積させて、パターニングを行う（第３のＰＥＰ）。こ
の際、イオンインジェクションといった方法を用いて、
図示しないＮ＋ａ−ＳｉまたはＰ＋ａ−Ｓｉといったコ
ンタクト層を、半導体層２３とソース電極２５よびドレ
イン電極２６とのそれぞれの間に形成して、オーミック
・コンタクトを得る。
【００３４】さらに図５に示されるように、本発明の薄
膜トランジスタの製造方法においては、ＳｉＮｘのパッ
シベーション層２７を堆積させる。その後、ポリマ樹脂
をパッシベーション層２７上に塗布して、ポリマ樹脂を
適切なパターニング・プロセスによりパターニングし
て、コンタクトホール２８を形成するための開口３４を
有する層間絶縁膜３１を形成する。このポリマ樹脂のパ
ターニングにおいて、熱可塑性樹脂を使用する場合に
は、適切なフォトレジストを、ポリマ樹脂の塗布後に例
えばスピンコータといった塗布手段を用いてポリマ樹脂
上に塗布し、その後フォトマスクによりパターン状に露
光し、適切なエッチャント、例えば水酸化テトラメチル
・アンモニウム（ＴＭＡＨ）によりエッチングして開口
３４を形成し、その後にフォトレジストをストリッパに
より剥離することにより形成することができる。（第４
のＰＥＰ）
膜トランジスタの製造方法においては、ＳｉＮｘのパッ
シベーション層２７を堆積させる。その後、ポリマ樹脂
をパッシベーション層２７上に塗布して、ポリマ樹脂を
適切なパターニング・プロセスによりパターニングし
て、コンタクトホール２８を形成するための開口３４を
有する層間絶縁膜３１を形成する。このポリマ樹脂のパ
ターニングにおいて、熱可塑性樹脂を使用する場合に
は、適切なフォトレジストを、ポリマ樹脂の塗布後に例
えばスピンコータといった塗布手段を用いてポリマ樹脂
上に塗布し、その後フォトマスクによりパターン状に露
光し、適切なエッチャント、例えば水酸化テトラメチル
・アンモニウム（ＴＭＡＨ）によりエッチングして開口
３４を形成し、その後にフォトレジストをストリッパに
より剥離することにより形成することができる。（第４
のＰＥＰ）
【００３５】また、本発明において熱硬化性樹脂を層間
絶縁膜３１として使用する場合には、熱硬化性樹脂を塗
布後、硬化させる前に上述したパターニング・プロセス
を適用することにより開口を形成させることができる。
絶縁膜３１として使用する場合には、熱硬化性樹脂を塗
布後、硬化させる前に上述したパターニング・プロセス
を適用することにより開口を形成させることができる。
【００３６】さらに、本発明において層間絶縁膜３１と
して光線に対して感受性を有する感光性ポリマ、または
感光性樹脂組成物を用いることにより、ポリマ樹脂をパ
ターニングするためのフォトレジストを塗布するステッ
プと、その後ポリマ樹脂をパターニングするステップ
と、フォトレジストをストリッピングするステップとを
含むポリマ樹脂のパターニングを行う繰り返しサイクル
を、製造工程から排除することが可能となるので、プロ
セス・ステップが低減できＴＦＴの製造コストを削減す
ることができる。
して光線に対して感受性を有する感光性ポリマ、または
感光性樹脂組成物を用いることにより、ポリマ樹脂をパ
ターニングするためのフォトレジストを塗布するステッ
プと、その後ポリマ樹脂をパターニングするステップ
と、フォトレジストをストリッピングするステップとを
含むポリマ樹脂のパターニングを行う繰り返しサイクル
を、製造工程から排除することが可能となるので、プロ
セス・ステップが低減できＴＦＴの製造コストを削減す
ることができる。
【００３７】本発明において使用できる感光性樹脂、ま
たは感光性樹脂組成物としては、ポジ型の作用を有する
ものでもネガ型の作用を有するものでも用いることがで
きる。しかしながら、後述するコンタクトホール２８の
製造に際してディベロップ・バック法を使用する点で
は、パッシベーション層２７をエッチングするエッチャ
ントによっては、まったく影響を受けない感光性樹脂ま
たは感光性樹脂組成物を使用することが好ましい。
たは感光性樹脂組成物としては、ポジ型の作用を有する
ものでもネガ型の作用を有するものでも用いることがで
きる。しかしながら、後述するコンタクトホール２８の
製造に際してディベロップ・バック法を使用する点で
は、パッシベーション層２７をエッチングするエッチャ
ントによっては、まったく影響を受けない感光性樹脂ま
たは感光性樹脂組成物を使用することが好ましい。
【００３８】本発明においては、パッシベーション層２
７は、ＳｉＮｘまたはＳｉＮｘＯｙ、またはＳｉＯｚに
より形成される。このため、エッチャントとしては例え
ばフッ化水素酸を含むエッチャントを用いることができ
る。具体的には、本発明における実施の形態において
は、緩衝フッ化水素酸（ＨＦ＋ＮＨ４Ｆ）を挙げること
ができる。
７は、ＳｉＮｘまたはＳｉＮｘＯｙ、またはＳｉＯｚに
より形成される。このため、エッチャントとしては例え
ばフッ化水素酸を含むエッチャントを用いることができ
る。具体的には、本発明における実施の形態において
は、緩衝フッ化水素酸（ＨＦ＋ＮＨ４Ｆ）を挙げること
ができる。
【００３９】この点から、本発明において層間絶縁膜３
１に用いる樹脂としては、熱可塑性樹脂であっても、熱
硬化性樹脂であっても、または感光性樹脂または感光性
樹脂組成物であっても酸に溶解せず、塩基性エッチャン
トまたは溶剤に溶解することが必要である。このような
塩基性エッチャントに溶解する樹脂としては、種々のも
のを挙げることができ、フェノール性水酸基を有するノ
ボラック樹脂、およびこれらの誘導体、アクリル酸また
はメタクリル酸を含むポリアクリレートまたはポリメタ
クリレート、またはスチレンとアクリレートまたはメタ
クリレートとの共重合体、ポリヒドロキシスチレン、ア
クリル酸、アクリル酸エステルまたはメタクリル酸、メ
タクリル酸エステルとヒドロキシスチレンの共重合体、
ポリ（ｐ−アルコキシスチレン）を挙げることができ
る。
１に用いる樹脂としては、熱可塑性樹脂であっても、熱
硬化性樹脂であっても、または感光性樹脂または感光性
樹脂組成物であっても酸に溶解せず、塩基性エッチャン
トまたは溶剤に溶解することが必要である。このような
塩基性エッチャントに溶解する樹脂としては、種々のも
のを挙げることができ、フェノール性水酸基を有するノ
ボラック樹脂、およびこれらの誘導体、アクリル酸また
はメタクリル酸を含むポリアクリレートまたはポリメタ
クリレート、またはスチレンとアクリレートまたはメタ
クリレートとの共重合体、ポリヒドロキシスチレン、ア
クリル酸、アクリル酸エステルまたはメタクリル酸、メ
タクリル酸エステルとヒドロキシスチレンの共重合体、
ポリ（ｐ−アルコキシスチレン）を挙げることができ
る。
【００４０】また、感光性樹脂組成物としては、いわゆ
るフォトレジストなどを挙げることができ、例えば、ノ
ボラック樹脂といったフェノール性水酸基を含む樹脂に
対して溶解性向上のため、ジアゾナフトキノンジアジド
誘導体といった溶解性調節剤を混合したもの、ポリアク
リレート、ポリメタクリレート、アクリレート（メタク
リレート）−スチレン共重合体、ポリヒドロキシスチレ
ン、ポリ（ｐ−アルコキシスチレン）といった不飽和２
重結合を含む化合物を重合させた化合物に対し、光の照
射により酸を発生する酸発生剤を添加した感光性樹脂組
成物を挙げることができる。さらに、上述した感光性樹
脂組成物としては、アクリル系樹脂に対してアクリル単
量体などを適宜混合し、光重合を可能とする開始剤を添
加したネガタイプの感光性樹脂組成物を用いることもで
きる。また、上述した熱硬化性樹脂としては、エポキシ
樹脂、アクリル系樹脂、アクリル系樹脂に対してアクリ
ル単量体を混合したものなどを挙げることができる。
るフォトレジストなどを挙げることができ、例えば、ノ
ボラック樹脂といったフェノール性水酸基を含む樹脂に
対して溶解性向上のため、ジアゾナフトキノンジアジド
誘導体といった溶解性調節剤を混合したもの、ポリアク
リレート、ポリメタクリレート、アクリレート（メタク
リレート）−スチレン共重合体、ポリヒドロキシスチレ
ン、ポリ（ｐ−アルコキシスチレン）といった不飽和２
重結合を含む化合物を重合させた化合物に対し、光の照
射により酸を発生する酸発生剤を添加した感光性樹脂組
成物を挙げることができる。さらに、上述した感光性樹
脂組成物としては、アクリル系樹脂に対してアクリル単
量体などを適宜混合し、光重合を可能とする開始剤を添
加したネガタイプの感光性樹脂組成物を用いることもで
きる。また、上述した熱硬化性樹脂としては、エポキシ
樹脂、アクリル系樹脂、アクリル系樹脂に対してアクリ
ル単量体を混合したものなどを挙げることができる。
【００４１】図６は、本発明のコンタクトホール形成ス
テップにおける第１のエッチング・プロセスを詳細に説
明した図である。本発明のコンタクトホール２８は、上
述したように層間絶縁膜３１と、パッシベーション層２
７とに形成された、それぞれの開口が、連続した平滑な
コンタクトホール２８の内側壁を形成するべく、複数の
エッチング・プロセスを使用して形成される。まず、図
５において説明したプロセスにより、層間絶縁膜３１に
コンタクトホール２８を形成する位置に対応させて開口
３４を形成する。ついで、層間絶縁膜３１をレジストと
して用いてパッシベーション層２７をウエット・エッチ
ングにより等方的にエッチングする。
テップにおける第１のエッチング・プロセスを詳細に説
明した図である。本発明のコンタクトホール２８は、上
述したように層間絶縁膜３１と、パッシベーション層２
７とに形成された、それぞれの開口が、連続した平滑な
コンタクトホール２８の内側壁を形成するべく、複数の
エッチング・プロセスを使用して形成される。まず、図
５において説明したプロセスにより、層間絶縁膜３１に
コンタクトホール２８を形成する位置に対応させて開口
３４を形成する。ついで、層間絶縁膜３１をレジストと
して用いてパッシベーション層２７をウエット・エッチ
ングにより等方的にエッチングする。
【００４２】この際のエッチング・プロセスは、エッチ
ング槽中にエッチャントを貯留し、基板２０をエッチャ
ントに浸漬することで行うことができる。この第１のエ
ッチング・プロセスに用いることができるエッチャント
としては、パッシベーション層２７を溶解させることが
可能な酸性エッチャントを挙げることができ、例えば、
フッ化水素酸、緩衝フッ化水素酸を挙げることができ
る。本発明においては、酸性エッチャントとは、水溶液
とした場合に酸性を示すエッチャントをいう。適切な現
像速度を得るためには、特に緩衝フッ化水素酸（ＨＦ＋
ＮＨ４Ｆ）を使用することが好ましい。緩衝フッ化水素
酸の濃度は、適宜適切なエッチング速度を得ることがで
きるように選択することが可能である。
ング槽中にエッチャントを貯留し、基板２０をエッチャ
ントに浸漬することで行うことができる。この第１のエ
ッチング・プロセスに用いることができるエッチャント
としては、パッシベーション層２７を溶解させることが
可能な酸性エッチャントを挙げることができ、例えば、
フッ化水素酸、緩衝フッ化水素酸を挙げることができ
る。本発明においては、酸性エッチャントとは、水溶液
とした場合に酸性を示すエッチャントをいう。適切な現
像速度を得るためには、特に緩衝フッ化水素酸（ＨＦ＋
ＮＨ４Ｆ）を使用することが好ましい。緩衝フッ化水素
酸の濃度は、適宜適切なエッチング速度を得ることがで
きるように選択することが可能である。
【００４３】図６に示したエッチング・プロセスを用い
て緩衝フッ化水素溶液によりパッシベーション層２７を
等方的にエッチングすると、エッチングは、深さ方向ば
かりではなく、横方向にも同時に進行する。このため、
パッシベーション層３１の端部が層間絶縁膜３１の端部
の内側へと侵食されて、層間絶縁膜３１がオーバーハン
グ３５を形成する。このようなオーバーハング３５は、
段差構造を与えるため後述する画素電極３２およびコン
タクト電極３３の堆積において段差構造に起因する堆積
不良が発生し、導通不良を生じさせる原因となる。
て緩衝フッ化水素溶液によりパッシベーション層２７を
等方的にエッチングすると、エッチングは、深さ方向ば
かりではなく、横方向にも同時に進行する。このため、
パッシベーション層３１の端部が層間絶縁膜３１の端部
の内側へと侵食されて、層間絶縁膜３１がオーバーハン
グ３５を形成する。このようなオーバーハング３５は、
段差構造を与えるため後述する画素電極３２およびコン
タクト電極３３の堆積において段差構造に起因する堆積
不良が発生し、導通不良を生じさせる原因となる。
【００４４】このようなオーバーハング３５を取り除く
ため、本発明においては、図６に示した第１のエッチン
グ・プロセスの後、ディベロップ・バック・プロセスに
より、塩基性エッチャントまたは溶剤を使用し、層間絶
縁膜３１のみをエッチングする第２のエッチング・プロ
セスを使用する。本発明のように、パッシベーション膜
２７をエッチングしないエッチャントであって、層間絶
縁膜３１のみをエッチングすることが可能なエッチャン
トを使用して再度層間絶縁膜３１をエッチングすること
により、層間絶縁膜３１の劣化を生じさせず、高い信頼
性を持ってオーバーハング３５を除去することが可能と
なる。
ため、本発明においては、図６に示した第１のエッチン
グ・プロセスの後、ディベロップ・バック・プロセスに
より、塩基性エッチャントまたは溶剤を使用し、層間絶
縁膜３１のみをエッチングする第２のエッチング・プロ
セスを使用する。本発明のように、パッシベーション膜
２７をエッチングしないエッチャントであって、層間絶
縁膜３１のみをエッチングすることが可能なエッチャン
トを使用して再度層間絶縁膜３１をエッチングすること
により、層間絶縁膜３１の劣化を生じさせず、高い信頼
性を持ってオーバーハング３５を除去することが可能と
なる。
【００４５】図７には、本発明における第２のエッチン
グ・プロセスによりエッチングを行った後の薄膜トラン
ジスタの一部断面図を示す。第２のエッチング・プロセ
スにおいては、パッシベーション層２７をエッチングす
ることなく、層間絶縁膜３１のみがエッチングされるよ
うに、塩基性エッチャントであるＴＭＡＨを使用するこ
とができる。また、本発明においては、適切なディベロ
ップ・バックを行うために、ＴＭＡＨ以外にも溶剤な
ど、適切なエッチャントを用いることができる。本発明
における第２のエッチング・プロセスにより、開口３４
は、ディベロップ・バックされ、ディベロップ・バック
した層間絶縁膜３１の開口３４の内壁と、パッシベーシ
ョン層２７の開口の内壁とが平滑に連続してコンタクト
ホール２８の内側壁を形成する。図７においては、層間
絶縁膜３１のディベロップ・バックした部分が破線で示
されている。
グ・プロセスによりエッチングを行った後の薄膜トラン
ジスタの一部断面図を示す。第２のエッチング・プロセ
スにおいては、パッシベーション層２７をエッチングす
ることなく、層間絶縁膜３１のみがエッチングされるよ
うに、塩基性エッチャントであるＴＭＡＨを使用するこ
とができる。また、本発明においては、適切なディベロ
ップ・バックを行うために、ＴＭＡＨ以外にも溶剤な
ど、適切なエッチャントを用いることができる。本発明
における第２のエッチング・プロセスにより、開口３４
は、ディベロップ・バックされ、ディベロップ・バック
した層間絶縁膜３１の開口３４の内壁と、パッシベーシ
ョン層２７の開口の内壁とが平滑に連続してコンタクト
ホール２８の内側壁を形成する。図７においては、層間
絶縁膜３１のディベロップ・バックした部分が破線で示
されている。
【００４６】図７に示した第２のエッチング・プロセス
に使用することができる塩基性エッチャントとしては、
水溶液とした場合にアルカリ性を示す有機または無機化
合物を水に溶解させたエッチャントを挙げることができ
る。具体的には、塩基性エッチャントとしては、水酸化
ナトリウム、水酸化カリウム、水酸化アンモニウム、水
酸化テトラメチル・アンモニウム、水酸化テトラ−ｎ−
ブチルアンモニウム、またはこれらの混合物を挙げるこ
とができる。上述した第２のエッチング・プロセスにお
いてもエッチャントをエッチング槽に浸漬して行うこと
が可能である。
に使用することができる塩基性エッチャントとしては、
水溶液とした場合にアルカリ性を示す有機または無機化
合物を水に溶解させたエッチャントを挙げることができ
る。具体的には、塩基性エッチャントとしては、水酸化
ナトリウム、水酸化カリウム、水酸化アンモニウム、水
酸化テトラメチル・アンモニウム、水酸化テトラ−ｎ−
ブチルアンモニウム、またはこれらの混合物を挙げるこ
とができる。上述した第２のエッチング・プロセスにお
いてもエッチャントをエッチング槽に浸漬して行うこと
が可能である。
【００４７】この後、本発明の製造方法においては、画
素電極３２およびコンタクト電極３３の堆積および形成
を行う。画素電極３２およびコンタクト電極３３は、Ｉ
ＴＯ、ＩＺＯ、ＡＴＯ、ＳｎＯ２といった透明導電性材
料から形成することができ、また、いかなる好適な堆積
方法およびエッチング方法により堆積およびパターニン
グすることができる（第５のＰＥＰ）。
素電極３２およびコンタクト電極３３の堆積および形成
を行う。画素電極３２およびコンタクト電極３３は、Ｉ
ＴＯ、ＩＺＯ、ＡＴＯ、ＳｎＯ２といった透明導電性材
料から形成することができ、また、いかなる好適な堆積
方法およびエッチング方法により堆積およびパターニン
グすることができる（第５のＰＥＰ）。
【００４８】図８は、本発明の薄膜トランジスタを製造
するための別の実施の形態を示した図である。図８に示
した薄膜トランジスタは、トップゲート型トランジスタ
とされており、層間絶縁膜がゲート電極、ゲート絶縁
層、ソース電極及びドレイン電極を含むトランジスタ要
素を被覆している。図８（ａ）に示したプロセスにおい
ては、まず基板４１上に遮光層４０を堆積させて、所望
するパターンへとパターニングを行う。ついで、絶縁層
４２を基板４１および遮光層４０を被覆するようにして
堆積させ、その後ソース電極４３、ドレイン電極４４お
よび信号配線４５を堆積させて図８（ｂ）に示すように
パターニングする。
するための別の実施の形態を示した図である。図８に示
した薄膜トランジスタは、トップゲート型トランジスタ
とされており、層間絶縁膜がゲート電極、ゲート絶縁
層、ソース電極及びドレイン電極を含むトランジスタ要
素を被覆している。図８（ａ）に示したプロセスにおい
ては、まず基板４１上に遮光層４０を堆積させて、所望
するパターンへとパターニングを行う。ついで、絶縁層
４２を基板４１および遮光層４０を被覆するようにして
堆積させ、その後ソース電極４３、ドレイン電極４４お
よび信号配線４５を堆積させて図８（ｂ）に示すように
パターニングする。
【００４９】図８（ｃ）に示したプロセスにおいては、
半導体層４６、ゲート絶縁層４７、ゲート電極４８が堆
積され、パターニングされて薄膜トランジスタ構造を形
成している。さらにその後、パッシベーション層４９お
よび層間絶縁膜５０を図８（ｄ）に示すようにトランジ
スタ要素上に形成する。
半導体層４６、ゲート絶縁層４７、ゲート電極４８が堆
積され、パターニングされて薄膜トランジスタ構造を形
成している。さらにその後、パッシベーション層４９お
よび層間絶縁膜５０を図８（ｄ）に示すようにトランジ
スタ要素上に形成する。
【００５０】ついで、本発明のディベロップ・バック・
プロセスを用いて層間絶縁膜５０およびパッシベーショ
ン層４９をエッチングして、図８（ｅ）に示す自己整合
した内壁を有するコンタクトホール５１を形成する。そ
の後、ＩＴＯ層を堆積させ、パターニングを行うことに
より画素電極５２を形成して、図８（ｆ）に示す本発明
により、トップゲート型薄膜トランジスタを製造するこ
とができる。
プロセスを用いて層間絶縁膜５０およびパッシベーショ
ン層４９をエッチングして、図８（ｅ）に示す自己整合
した内壁を有するコンタクトホール５１を形成する。そ
の後、ＩＴＯ層を堆積させ、パターニングを行うことに
より画素電極５２を形成して、図８（ｆ）に示す本発明
により、トップゲート型薄膜トランジスタを製造するこ
とができる。
【００５１】図９は、本発明により形成された薄膜トラ
ンジスタが液晶ディスプレイのための典型的な薄膜トラ
ンジスタアレイとされた平面図である。図９に示すよう
に、本発明の薄膜トランジスタは、アレイとされてＴＦ
Ｔアレイ基板６１とされていて、複数の画素電極６２が
基板６１に設けられている。画素電極６２は、図９にお
いて説明する実施の形態においては、ＩＴＯから形成さ
れているが、本発明においては、ＩＴＯに限定されるも
のではなく、特定の用途に応じていかなる好適な材料か
らでも形成することができる。
ンジスタが液晶ディスプレイのための典型的な薄膜トラ
ンジスタアレイとされた平面図である。図９に示すよう
に、本発明の薄膜トランジスタは、アレイとされてＴＦ
Ｔアレイ基板６１とされていて、複数の画素電極６２が
基板６１に設けられている。画素電極６２は、図９にお
いて説明する実施の形態においては、ＩＴＯから形成さ
れているが、本発明においては、ＩＴＯに限定されるも
のではなく、特定の用途に応じていかなる好適な材料か
らでも形成することができる。
【００５２】ソース電極６３は、画素電極６２に接続さ
れており、ドレイン電極６４は、信号配線６５ａに接続
されている。ゲート電極６６は、ゲート配線６７へと接
続されていて、ＴＦＴアレイが構成されている。図９に
示す実施の形態においては、容量調節ライン６８が、基
板容量を調節するために用いられている。
れており、ドレイン電極６４は、信号配線６５ａに接続
されている。ゲート電極６６は、ゲート配線６７へと接
続されていて、ＴＦＴアレイが構成されている。図９に
示す実施の形態においては、容量調節ライン６８が、基
板容量を調節するために用いられている。
【００５３】これまで本発明を液晶ディスプレイ・デバ
イスといった特定の実施の形態に基づいて説明してきた
が、本発明の薄膜トランジスタは、液晶ディスプレイ・
デバイスのＴＦＴアレイばかりではなく、有機、無機の
エレクトロ・ルミネッセンス・ディスプレイ・デバイス
のＴＦＴアレイとしても用いることができる。
イスといった特定の実施の形態に基づいて説明してきた
が、本発明の薄膜トランジスタは、液晶ディスプレイ・
デバイスのＴＦＴアレイばかりではなく、有機、無機の
エレクトロ・ルミネッセンス・ディスプレイ・デバイス
のＴＦＴアレイとしても用いることができる。
【００５４】また、これまで、本発明を図面に示した特
定の実施の形態を用いて説明してきたが、本発明は、説
明する以外にも、種々の除外、変更、および別の実施の
態様が可能である。
定の実施の形態を用いて説明してきたが、本発明は、説
明する以外にも、種々の除外、変更、および別の実施の
態様が可能である。
【図１】本発明の薄膜トランジスタの断面図。
【図２】本発明において使用する第１のパターニング・
プロセスにより形成される構造を示した図。
プロセスにより形成される構造を示した図。
【図３】ゲート絶縁膜２２および半導体層２３の堆積を
行い、ついで、半導体層２３上にチャネル保護膜２４を
堆積およびパターニングを示した図。
行い、ついで、半導体層２３上にチャネル保護膜２４を
堆積およびパターニングを示した図。
【図４】ソース電極と、ドレイン電極との堆積およびパ
ターニングを示した図。
ターニングを示した図。
【図５】パッシベーション層および層間絶縁膜の形成を
示した図。
示した図。
【図６】緩衝フッ化水素溶液によりパッシベーション層
を等方的にエッチングした後のオーバーハングを示した
図。
を等方的にエッチングした後のオーバーハングを示した
図。
【図７】第２のエッチング・プロセス（ディベロップ・
バック）によりエッチングを行った後のコンタクトホー
ルの断面図。
バック）によりエッチングを行った後のコンタクトホー
ルの断面図。
【図８】本発明の薄膜トランジスタの製造方法の第２の
実施の形態を示した図。
実施の形態を示した図。
【図９】本発明の薄膜トランジスタが液晶ディスプレイ
のための典型的な薄膜トランジスタアレイとされた平面
図。
のための典型的な薄膜トランジスタアレイとされた平面
図。
【図１０】ＰＦＡ構造を含む薄膜トランジスタを製造す
るための従来のプロセス・ステップを示した図。
るための従来のプロセス・ステップを示した図。
２０…基板 ２１…ゲート電極 ２２…ゲート絶縁膜 ２３…半導体層 ２４…チャネル保護膜 ２５…ソース電極 ２６…ドレイン電極 ２７…パッシベーション膜 ２８…コンタクトホール ３１…層間絶縁膜 ３２…画素電極 ３３…コンタクト電極 ３４…開口 ３５…オーバーハング ４０…遮光層 ４１…基板 ４２…絶縁膜 ４３…ソース電極 ４４…ドレイン電極 ４５…信号配線 ４６…半導体層 ４７…ゲート絶縁層 ４８…ゲート電極 ４９…パッシベーション層 ５０…層間絶縁層 ５１…コンタクト・ホール ６１…ＴＦＴアレイ基板 ６２…画素電極 ６３…ソース電極 ６４…ドレイン電極 ６５…信号配線 ６６…ゲート電極 ６７…ゲート配線 ６８…容量調節ライン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 29/78 ６１９Ａ (72)発明者 辻村 隆俊 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 蓮見 太朗 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 徳弘 修 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 師岡 光雄 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 Ｆターム(参考） 2H092 JA24 JA25 JA26 JA46 JB57 KB24 KB25 MA12 MA17 MA18 NA27 4M104 BB02 BB13 BB14 BB16 BB17 CC01 DD09 DD17 DD20 EE17 EE18 GG20 HH13 5F033 GG04 HH08 HH17 HH18 HH20 HH21 JJ01 JJ08 JJ17 JJ18 JJ20 KK04 LL04 QQ09 QQ10 QQ20 QQ21 QQ28 QQ37 RR04 RR06 RR08 RR21 RR27 TT04 VV15 XX02 XX33 5F043 AA35 AA37 BB23 BB25 FF06 5F110 AA16 AA26 BB01 CC05 CC07 DD01 DD02 DD05 EE02 EE03 EE04 EE43 EE44 EE45 FF02 FF03 FF04 FF29 GG02 GG13 GG15 GG25 GG45 HK03 HK04 HK06 HK09 HK16 HK21 HL07 HL14 NN03 NN12 NN22 NN23 NN24 NN27 NN72 QQ05
Claims (16)
- 【請求項１】 基板上に形成される薄膜トランジスタで
あって、該薄膜トランジスタは、少なくともゲート電極
と、ゲート絶縁膜と、半導体層と、ソース電極およびド
レイン電極と、コンタクトホールを形成するための第１
の開口が形成されたパッシベーション層と、該パッシベ
ーション層に沿って延び、前記コンタクトホールを形成
するための第２の開口が形成された層間絶縁膜とを含
み、前記第１の開口と前記第２の開口とは前記基板にわ
たって互いに自己整合しており、前記コンタクトホール
の内側壁には導電層が堆積され、前記内側壁は、前記層
間絶縁膜をディベロップ・バックして前記内側壁を平滑
化する異なる複数のエッチング・プロセスにより形成さ
れる、薄膜トランジスタ。 - 【請求項２】 前記層間絶縁膜は、熱可塑性樹脂、熱硬
化性樹脂、感光性樹脂、感光性樹脂組成物またはこれら
の混合物から選択される、請求項１に記載の薄膜トラン
ジスタ。 - 【請求項３】 前記異なる複数のエッチング・プロセス
は、前記層間絶縁層をエッチングするプロセスと、前記
パッシベーション層をエッチングする第１のエッチング
・プロセスと、前記層間絶縁膜をディベロップ・バック
して前記内側壁を平滑化する第２のエッチング・プロセ
スを含む、請求項１の記載の薄膜トランジスタ。 - 【請求項４】 前記第１のエッチング・プロセスは、酸
性エッチャントを使用し、第２のエッチング・プロセス
は、塩基性エッチャントまたは溶剤を用いる、請求項３
に記載の薄膜トランジスタ。 - 【請求項５】 前記第１のエッチング・プロセスは、フ
ッ化水素酸を含むエッチャントを使用し、前記第２のエ
ッチング・プロセスは、水酸化ナトリウム、水酸化カリ
ウム、水酸化アンモニウム、水酸化テトラメチル・アン
モニウム、水酸化テトラ−ｎ−ブチルアンモニウム、メ
チルアルコール、エチルアルコール、イソプロピルアル
コールまたはそれらの混合物を含む群から選択されるエ
ッチャントを用いる、請求項３に記載の薄膜トランジス
タ。 - 【請求項６】 前記コンタクトホールを形成する第１の
開口および第２の開口の内側壁は、前記塩基性エッチャ
ントの誘導体を含む、請求項４に記載の薄膜トランジス
タ。 - 【請求項７】 前記薄膜トランジスタは、ボトムゲート
型薄膜トランジスタまたはトップゲート型薄膜トランジ
スタである、請求項１に記載の薄膜トランジスタ。 - 【請求項８】 基板上に形成され、少なくともゲート電
極と、ゲート絶縁膜と、半導体層と、ソース電極および
ドレイン電極と、コンタクトホールを形成するための第
１の開口が形成されたパッシベーション層と、該パッシ
ベーション層に沿って延び、前記コンタクトホールを形
成するための第２の開口が形成された層間絶縁膜とを含
み、前記第１の開口と前記第２の開口とは前記基板にわ
たって互いに自己整合して形成された薄膜トランジスタ
の製造方法であって、 前記基板上にゲート電極と、ゲート絶縁膜と、半導体層
と、ソース電極およびドレイン電極とを含むトランジス
タ構造を形成するステップと、 前記トランジスタ構造上にパッシベーション層を堆積さ
せるステップと、 前記パッシベーション膜上に開口を含む層間絶縁膜を形
成するステップと、 前記コンタクトホールの内側壁を、前記層間絶縁膜をレ
ジストとして使用し、前記層間絶縁膜をディベロップ・
バックして平滑化する異なった複数のエッチング・プロ
セスを使用して形成するステップとを含む、薄膜トラン
ジスタの製造方法。 - 【請求項９】 前記層間絶縁膜は、熱可塑性樹脂、熱硬
化性樹脂、感光性樹脂、またはこれらの混合物から選択
される、請求項８に記載の薄膜トランジスタの製造方
法。 - 【請求項１０】 前記異なった複数のエッチング・プロ
セスは、前記層間絶縁膜をエッチングするプロセスと、
前記パッシベーション層をエッチングする第１のエッチ
ング・プロセスと、前記層間絶縁膜をディベロップ・バ
ックする第２のエッチング・プロセスを含む、請求項８
の記載の薄膜トランジスタの製造方法。 - 【請求項１１】 前記第１のエッチング・プロセスは、
酸性エッチャントを使用し、第２のエッチング・プロセ
スは、塩基性エッチャントまたは溶剤を用いる、請求項
１０に記載の薄膜トランジスタの製造方法。 - 【請求項１２】 前記第１のエッチング・プロセスは、
フッ化水素酸を含むエッチャントを使用し、前記第２の
エッチング・プロセスは、水酸化ナトリウム、水酸化カ
リウム、水酸化アンモニウム、水酸化テトラメチル・ア
ンモニウム、水酸化テトラ−ｎ−ブチルアンモニウム、
メチルアルコール、エチルアルコール、イソプロピルア
ルコール、またはこれらの混合物からなる群から選択さ
れる、請求項１０に記載の薄膜トランジスタの製造方
法。 - 【請求項１３】 前記薄膜トランジスタは、ボトムゲー
ト型薄膜トランジスタまたはトップゲート型薄膜トラン
ジスタである、請求項８に記載の薄膜トランジスタの製
造方法。 - 【請求項１４】 前記層間絶縁膜を、フォトレジストか
ら形成する、請求項８に記載の薄膜トランジスタの製造
方法。 - 【請求項１５】 基板上に形成される薄膜トランジスタ
を含むディスプレイデバイスであって、該薄膜トランジ
スタは、少なくともゲート電極と、ゲート絶縁膜と、半
導体層と、ソース電極およびドレイン電極と、コンタク
トホールを形成するための第１の開口が形成されたパッ
シベーション層と、該パッシベーション層に沿って延
び、前記コンタクトホールを形成するための第２の開口
が形成された層間絶縁膜とを含み、前記第１の開口と前
記第２の開口とは前記基板にわたって互いに自己整合し
ており、 前記コンタクトホールの内側壁には導電層が堆積され、
前記内側壁は、前記層間絶縁膜をディベロップ・バック
して前記内側壁を平滑化する異なった複数のエッチング
・プロセスにより形成される、薄膜トランジスタを含む
ディスプレイ・デバイス。 - 【請求項１６】 前記薄膜トランジスタは、ボトムゲー
ト型薄膜トランジスタまたはトップゲート型薄膜トラン
ジスタである、請求項１５に記載のディスプレイ・デバ
イス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027029A JP2002237594A (ja) | 2001-02-02 | 2001-02-02 | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス |
| TW091101501A TW531794B (en) | 2001-02-02 | 2002-01-29 | Thin film transistor, method for manufacturing the same and display device including the same |
| US10/061,578 US6653178B2 (en) | 2001-02-02 | 2002-01-31 | Thin film transistor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027029A JP2002237594A (ja) | 2001-02-02 | 2001-02-02 | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002237594A true JP2002237594A (ja) | 2002-08-23 |
Family
ID=18891751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001027029A Pending JP2002237594A (ja) | 2001-02-02 | 2001-02-02 | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6653178B2 (ja) |
| JP (1) | JP2002237594A (ja) |
| TW (1) | TW531794B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1326201C (zh) * | 2003-10-10 | 2007-07-11 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板的制造方法 |
| JP2010533974A (ja) * | 2007-07-17 | 2010-10-28 | ポリマー、ビジョン、リミテッド | 電子素子および電子素子の製造方法 |
| WO2016208414A1 (ja) * | 2015-06-23 | 2016-12-29 | ソニー株式会社 | 素子基板および素子基板の製造方法ならびに表示装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003227505A1 (en) * | 2003-04-15 | 2004-11-04 | Fujitsu Limited | Organic el display |
| CN101577281B (zh) | 2005-11-15 | 2012-01-11 | 株式会社半导体能源研究所 | 有源矩阵显示器及包含该显示器的电视机 |
| US8059236B2 (en) | 2007-02-15 | 2011-11-15 | Au Optronics Corporation | Method for producing reflective layers in LCD display |
| JP2012204548A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 表示装置およびその製造方法 |
| CN102651370B (zh) * | 2012-01-04 | 2014-12-10 | 京东方科技集团股份有限公司 | 一种tft阵列基板、制造方法及显示装置 |
| CN107861295A (zh) * | 2017-11-24 | 2018-03-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| WO2019125496A1 (en) * | 2017-12-22 | 2019-06-27 | Intel Corporation | Sealant layers for thin film transistors |
| CN110867490B (zh) * | 2018-08-28 | 2021-01-08 | 上海交通大学 | 用于半导体薄膜晶体管的保护层及其实现和应用方法 |
| CN113900293B (zh) * | 2020-06-22 | 2023-05-02 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、液晶显示面板和显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3808069A (en) * | 1972-03-15 | 1974-04-30 | Bell Telephone Labor Inc | Forming windows in composite dielectric layers |
| JP3309509B2 (ja) * | 1993-08-12 | 2002-07-29 | セイコーエプソン株式会社 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
| CN1328761C (zh) * | 1993-12-02 | 2007-07-25 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| JPH10170951A (ja) | 1996-12-11 | 1998-06-26 | Sharp Corp | 液晶表示装置の製造方法 |
| US6001541A (en) * | 1998-03-27 | 1999-12-14 | Micron Technology, Inc. | Method of forming contact openings and contacts |
| JP4458563B2 (ja) | 1998-03-31 | 2010-04-28 | 三菱電機株式会社 | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 |
| JP3230664B2 (ja) * | 1998-04-23 | 2001-11-19 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
| KR100443840B1 (ko) * | 1998-09-01 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
| JP4246298B2 (ja) * | 1998-09-30 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶ディスプレイパネルの製造方法 |
| JP4271770B2 (ja) * | 1999-04-12 | 2009-06-03 | 三菱電機株式会社 | Ｔｆｔアレイ基板の製造方法 |
| KR100641732B1 (ko) * | 2000-12-29 | 2006-11-06 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자의 제조방법 |
| US6444574B1 (en) * | 2001-09-06 | 2002-09-03 | Powerchip Semiconductor Corp. | Method for forming stepped contact hole for semiconductor devices |
-
2001
- 2001-02-02 JP JP2001027029A patent/JP2002237594A/ja active Pending
-
2002
- 2002-01-29 TW TW091101501A patent/TW531794B/zh not_active IP Right Cessation
- 2002-01-31 US US10/061,578 patent/US6653178B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1326201C (zh) * | 2003-10-10 | 2007-07-11 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板的制造方法 |
| JP2010533974A (ja) * | 2007-07-17 | 2010-10-28 | ポリマー、ビジョン、リミテッド | 電子素子および電子素子の製造方法 |
| US8686530B2 (en) | 2007-07-17 | 2014-04-01 | Creator Technology B.V. | Electronic component and a method of manufacturing an electronic component |
| WO2016208414A1 (ja) * | 2015-06-23 | 2016-12-29 | ソニー株式会社 | 素子基板および素子基板の製造方法ならびに表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW531794B (en) | 2003-05-11 |
| US6653178B2 (en) | 2003-11-25 |
| US20020106839A1 (en) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0249211B1 (en) | Method of manufacturing a thin film transistor | |
| JP4658514B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| US6337284B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US10192905B2 (en) | Array substrates and the manufacturing methods thereof, and display devices | |
| KR20080059889A (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| KR20000023524A (ko) | 액정소자, 액정 디스플레이 패널 및 그 제조방법 | |
| US7256076B2 (en) | Manufacturing method of liquid crystal display device | |
| JP2002237594A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| US6999152B2 (en) | Method of fabricating liquid crystal display | |
| WO2020082623A1 (zh) | 薄膜晶体管及其制造方法 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US20020190253A1 (en) | Thin film transistor formed by an etching process with high anisotropy | |
| KR20010058159A (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| US7563627B2 (en) | Method of manufacturing thin film transistor array substrate | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| US6406969B2 (en) | Method of manufacturing a thin film transistor array substrate | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| KR20010064043A (ko) | 박막트랜지스터 및 액정표시장치용 어레이기판제조방법 | |
| KR100615437B1 (ko) | 배리어층을 가지는 구리 배선의 식각 방법 | |
| KR100277184B1 (ko) | 액정 표시 장치의 제조방법 | |
| JPH11233780A (ja) | 半導体素子の製造方法と液晶表示パネル | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP3514293B2 (ja) | 電極の製造方法 |