JP4246298B2 - 液晶ディスプレイパネルの製造方法 - Google Patents

液晶ディスプレイパネルの製造方法 Download PDF

Info

Publication number
JP4246298B2
JP4246298B2 JP27868998A JP27868998A JP4246298B2 JP 4246298 B2 JP4246298 B2 JP 4246298B2 JP 27868998 A JP27868998 A JP 27868998A JP 27868998 A JP27868998 A JP 27868998A JP 4246298 B2 JP4246298 B2 JP 4246298B2
Authority
JP
Japan
Prior art keywords
layer
etching
etching stopper
liquid crystal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27868998A
Other languages
English (en)
Other versions
JP2000114532A (ja
Inventor
修 徳弘
博之 上田
雅彦 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP27868998A priority Critical patent/JP4246298B2/ja
Priority to TW088116747A priority patent/TW518445B/zh
Priority to KR1019990041720A priority patent/KR100613015B1/ko
Priority to US09/409,266 priority patent/US6465285B2/en
Publication of JP2000114532A publication Critical patent/JP2000114532A/ja
Priority to US10/234,089 priority patent/US7061018B2/en
Application granted granted Critical
Publication of JP4246298B2 publication Critical patent/JP4246298B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイパネルの製造方法に関する。
【０００２】
【従来の技術】
従来法によるａ−Ｓｉ形のＴＦＴ液晶ディスプレイパネルの製造方法を１つの液晶素子部を取り出して説明する。図１５に示すように、まずガラス基板２の上に常法により所定形状のゲート電極４を形成した後、図１６に示すように、ゲート絶縁膜６、チャネル層８及びエッチングストッパー層となるＳｉＮｘ膜１０を順にガラス基板２全体に成膜して積層する。そして、そのＳｉＮｘ膜１０の上にレジストを塗布した後、図１７に示すように、所定形状のゲート電極４を遮光マスクとしてガラス基板２の裏面側から露光を行い、次に、ガラス基板２の正面側から、レチクルを用いてステッパー露光を行った後、レジストを現像する。その後、希フッ酸を用いてＳｉＮｘ膜１０をエッチングストッパー（チャネル保護膜）１４となる箇所以外の部分をエッチングした後、レジストを剥離している。
【０００３】
この製造方法において、エッチングストッパー１４を形成するには、本来、ガラス基板２の正面側からレチクルを用いてステッパー露光を行う１工程によって達成し得るものである。ところが、このエッチングストッパー１４の形成工程は、ガラス基板２の裏面側からの露光と、正面側からの露光の２段階の露光工程を経て形成されている。これは、エッチングストッパー１４の形成をガラス基板２の正面側から１回の露光工程で行うと、ゲート電極４との位置関係がずれ易く、また安定しないなどの問題が生ずる。これに対して、２段階の露光工程において、ゲート電極４を活用することによってエッチングストッパー１４をゲート電極４の中央にセルフアライン的に配置する働きをすることになる。これにより、ソース電極２６・ドレイン電極２８がゲート電極４に対して対称に配置され、さらにゲート電極４−ドレイン電極２８、ゲート電極４−ソース電極２６間のオーバーラップ面積を小さくすることができるなどの効果があり、トランジスタ特性の向上に役立っている。
【０００４】
しかしながら、液晶ディスプレイパネルの製造においては、その製造プロセスが煩雑で、工程数が非常に多く、しかもその一つ一つの工程が時間の要する作業を伴うものである。このため、工程数を減らすことは、生産性を向上させるだけでなく、プロセスコストが大きな割合を占めている液晶ディスプレイパネルの製造コストを低減することになる。
【０００５】
また、エッチングストッパー１４を形成するためのレジスト寸法は現像後、１画素当たり２０×１０μｍ程度になり、この長方形のレジストがアレイ基板一面に並んだ状態になっている。このように一個当たりのレジストの面積が小さいことから、下地である窒化膜（ＳｉＮｘ）との付着力が弱く、レジスト剥がれが発生しやすくなる。レジストがなくなると、正常なエッチングストッパー１４が形成されず、トランジスタ不良を引き起こす原因となる。
【０００６】
エッチングストッパー層１０を希フッ酸でエッチングするとき、通常はエッチング残りが生じないよう、オーバーエッチになるように設定されている。ところが、オーバーエッチが過剰に進行すると、図１７（ｃ）に示すように、エッチングストッパー１４側壁のスロープ形状が下方で逆テーパーになり、上方から見て隠れた”窪み”１５のようになる。この窪み１５の部分に後工程で堆積される膜や異物が付着すると、洗浄やエッチングで除去することができず、図１８に示すように、エッチングストッパー１４の上に形成されたソース電極２６とドレイン電極２８との間でリーク電流が流れ、トランジスタのリーク不良を起こす原因となる。
【０００７】
【発明が解決しようとする課題】
そこで、本発明者らは上記課題を解決するために鋭意研究と開発に努めた結果、本発明を想到するに至ったのであり、本発明の第一の目的は、工程数、特に露光工程数を低減することにより、生産性を向上させ、以て製造コストを下げることにある。
【０００８】
また、本発明の他の目的は、エッチングストッパー部に関連するトランジスタ不良の発生を抑え、液晶ディスプレイパネルの製品歩留り及び品質の向上を図ることにある。
【０００９】
【課題を解決するための手段】
液晶素子は、エッチングストッパーの相対する２組の側面の角度が異なって構成される。すなわち、本発明に係る液晶素子のエッチングストッパーの相対する２組の側面は、それぞれ異なる工程でエッチングされるため、通常は相対する２組の側面の角度は異なって構成されることになる。
【００１０】
また、液晶素子は、エッチングストッパーの相対する少なくとも１側面が基板に対してほぼ直角又は順テーパーに形成される。したがって、電流の流れに沿った側面が逆テーパーであると、不純物の残りなどによる電流リークが生ずるため、ほぼ直角又は順テーパーであることが望ましい。一方、電流の流れに直交する側面（ソース電極・ドレイン電極に覆われている側面）が制御されない逆テーパーであると、ゲート・ソース間など、オーバーラップ量の変動を招き、寄生容量が製品毎にばらついてしまうため、制御されたほぼ直角又は順テーパーであることが望ましい。なお、電流の流れに直交する側面がウエットエッチングをすることによっても順テーパーに形成できるのは、エッチングストッパーの被覆面積を大きく取ることができ、エッチング終了時点近傍でのオーバーエッチ量が抑えられるためである。
【００１１】
液晶素子は、エッチングストッパーの電流の流れに直交する少なくとも１側面、すなわちソース電極・ドレイン電極に覆われていない少なくとも１側面が基板に対してほぼ直角又は順テーパーに形成される。したがって、エッチングストッパー部にエッチング残りや不純物などの付着物が残ることはなく、ソース電極とドレイン電極間にリーク電流が流れることはない。
【００１２】
次に、本発明に係る液晶ディスプレイパネルの製造方法は、少なくともエッチングストッパーとソース・ドレイン層を同時にエッチングする工程を含んで構成される。この製造方法により、エッチングストッパーのチャネル幅方向に形成された過剰なオーバーエッチングによる窪みが除去されるため、ソース電極とドレイン電極との間のリークが排除できる。
【００１３】
また、本発明に係る液晶ディスプレイパネルの他の製造方法は、ゲート電極の形成された透光性基板に、ゲート絶縁膜、チャネル層、エッチングストッパー層を成膜した後、フォトリソグラフィの手法により、ゲート電極を遮光マスクとして基板の裏面から露光を行い、そのままレジストを現像し、エッチングストッパー層をエッチングして、エッチングストッパーを形成することとしている。この製造方法により、１回の露光工程でエッチングストッパーを形成することができ、生産性が大幅に向上するだけでなく、レジスト不良によるエッチングストッパーの形成不良の発生がほとんどなくなる。
【００１４】
更に、本発明に係る液晶ディスプレイパネルの製造方法は、前術の工程に続いて、ソース・ドレイン層を成膜した後、フォトリソグラフィの手法により、化学気相エッチングによりソース・ドレイン層及びエッチングストッパーの残部をエッチングすることとしている。この製造方法により、エッチングストッパーのチャネル幅方向に形成された過剰なオーバーエッチングによる窪みが除去されるため、ソース電極とドレイン電極との間のリークが排除できる。
【００１５】
【発明の実施の形態】
次に、本発明に係る液晶ディスプレイパネルの製造方法の実施の形態を図面に基づいて詳しく説明する。なお、説明の簡略化のために、図面には１画素分のみを示す。また、説明の都合上、断面図には原則として、ＴＦＴ部、蓄積容量部Ｃｓ、パッド部を示す。
【００１６】
図１に示すように、まず透光性基板２にゲート電極４を形成する。透光性基板２としては、ガラス基板が最も好ましいが、透光性を有する基板で特に耐熱性に優れた基板であれば、樹脂基板でもよく、また可撓性を有するものであってもよい。
【００１７】
ゲート電極４は、ＭｏＷ，Ｃｒ，Ｃｕ，Ｎｉ，Ａｌ，Ｍｏ，Ａｇなどから選ばれる少なくとも１種から成り、１層又は２層以上から構成される。ゲート電極４は導電性に優れるだけでなく、透光性基板２に対して被着性（密着性）がよいのが好ましく、さらにゲート電極４の上に被せられるゲート絶縁膜６に電極材料の原子・分子が拡散しない材質が好ましい。また、ゲート電極４の形成は、所定の金属を蒸着させたり、あるいは金属箔を貼着するなどの手法で透光性基板２全面に被着形成する。その後、フォトレジストを塗布し、次いで、レチクルを用いてステッパー露光をした後、レジストを現像する。次に、プラズマエッチングにより、ゲート電極４となる箇所以外の金属層を除去した後、フォトレジストを剥離して、ゲート電極４が得られる。
【００１８】
次に、図２に示すように、ゲート電極４が形成された透光性基板２の上に、順にゲート絶縁膜６、チャネル層８及びエッチングストッパー層１０を全体に成膜する。ゲート絶縁膜６は１種又は２種以上の材料により、１層又は２層以上から構成されるのが好ましい。特に、ゲート絶縁膜６の材質としてＳｉＯｘやＳｉＮｘが好ましく、透光性基板２側にＳｉＯｘ膜６ａを、その上にＳｉＮｘ膜６ｂを成膜するのが好ましい。ＳｉＮｘ膜６ｂは、その上に成膜されるチャネル層８との被着性を高めるのに好ましい。また、チャネル層８の材質としてアモルファスシリコンａ−Ｓｉが用いられ、更に、このチャネル層８の上に成膜されるエッチングストッパー層１０の材質としてＳｉＮｘが用いられる。これらは、いずれも常法により、成膜される。
【００１９】
次いで、図３に示すように、エッチングストッパー層１０の上にフォトレジストを塗布した後、透光性基板２の裏面側、すなわちエッチングストッパー層１０などが成膜されていない側からゲート電極４を遮光マスクにして露光を行う。次に、ゲート電極４の影響を受けない透光性基板２の正面側から、遮光マスクを用い露光を行う。遮光マスクとしてレチクルを用いるときは、ステッパー露光が行われるが、基板２全体についてのフォトマスクが形成された遮光マスクを用いるときは、１回の露光が行われる。基板２の正面から露光を行うときに使用するレチクルやその他の遮光マスクは、いずれも後工程で形成されるソース・ドレイン電極下層１２の幅（チャネル幅方向）よりも、少なくとも長い遮光マスク部を備えている。したがって、フォトレジストの現像を行ったとき、基板２の裏面からの露光と、その正面からの露光において、光の当たらなかった箇所のみのフォトレジストが残る。そこで、エッチングストッパー層１０のみをウエットエッチングすることにより、同図（ａ）に示すように、ソース・ドレイン電極下層１２の幅よりもチャネル幅方向に長いエッチングストッパー１４が形成される。その後、エッチングストッパー１４の上から、フォトレジストを剥離する。この各工程で、基板２の正面から露光を行うときに使用するレチクルやその他の遮光マスクの位置設定は、ラフでよいため、位置設定に伴う作業性が飛躍的に向上するだけでなく、不良の発生が格段に減少し、また品質が安定することになる。
【００２０】
次に、図４に示すように、エッチングストッパー１４が形成された透光性基板２の上に、ソース・ドレイン層１６を成膜する。ソース・ドレイン層１６の材質としては、ｎ+ 形ａ−Ｓｉが一般に用いられる。これは、その上に形成されるソース・ドレイン電極とオーミック接合を得るためである。
【００２１】
ソース・ドレイン層１６の成膜後、その上にフォトレジストを塗布し、図５に示すように、ソース・ドレイン電極下層１２を含む信号配線とほぼ同形状のマスクを有するレチクルを用いてステッパー露光した後、プラズマエッチングを行う。このプラズマエッチングにより、ソース・ドレイン層１６、エッチングストッパー１４、チャネル層８及びゲート絶縁膜６のうちＳｉＮｘ膜６ｂを信号配線とほぼ同形状に同時にエッチングする。このとき、図６に二点鎖線で示すように、エッチングストッパー１４のチャネル幅方向の両端はエッチングにより除去されることになる。このプラズマエッチングにより、ソース・ドレイン電極下層１２、エッチングストッパー１４、チャネル層８及びＳｉＮｘ膜６ｂは、透光性基板２に対してほぼ直角乃至順テーパーに形成される。その結果、エッチングストッパー１４の相対する２組の側面の角度は通常異なることになる。
【００２２】
その後、図７に示すように、基板２全体に画素電極層となるＩＴＯなどの透明導電膜を成膜し、同様に、フォトレジストの塗布、ステッパー露光、フォトレジストの現像、及びウエットエッチングにより、所定形状の画素電極１８を形成する。そして、次いでフォトレジストを剥離する。更に、図８に示すように、ゲート電極４のうちパッド部２０を覆うゲート絶縁膜６にスルーホール２２を形成するため、また同様にフォトレジストの塗布、ステッパー露光、フォトレジストの現像、及びウエットエッチングを行い、スルーホール２２を形成した後、フォトレジストを剥離する。
【００２３】
次に、図９に示すように、信号配線２４、ソース電極２６、ドレイン電極２８及び電極取り出し部３０を形成するために、導電性金属が被着される。導電性金属としては、１種又は２種以上の導電性に優れた金属が用いられ、１層又は２層以上で構成される。特にＭｏ層／Ａｌ層／Ｍｏ層の積層体から構成されるのが好ましいが、この構成に限定されるものではない。導電性金属を蒸着法などの手法により１層以上形成した後、同様にレジストの塗布、ステッパー露光及びレジストの現像を行った後、ウエットエッチングにより導電性金属をエッチングして、信号配線２４、ソース電極２６、ドレイン電極２８及び電極取り出し部３０を形成し、その後、プラズマエッチングによりソース電極２６とドレイン電極２８との間などの露出させられたソース・ドレイン電極下層１２をエッチングする。このプラズマエッチングにおいて、図１０に示すように、ｎ+ 形ａ−Ｓｉから成るソース・ドレイン電極下層１２はエッチングされるが、ＳｉＮｘから成るエッチングストッパー１４はエッチングされることはなく、したがって、チャネル層８がエッチングされることはない。
【００２４】
その後、図１１に示すように、必要に応じて表面保護層３２が形成される。表面保護層３２としては、たとえばＳｉＮｘなどの電気的に絶縁性の高い材料が用いられ、常法により、絶縁材料を被着させた後、フォトレジストの塗布、ステッパー露光、フォトレジストの現像、プラズマエッチング及びフォトレジストの剥離が行われる。これにより、一部の電極などを除いて表面保護層３２により覆われた液晶素子及び液晶ディスプレイパネル３４が製造される。
【００２５】
この製造方法において、図３で説明したように、基板２の裏面からの露光工程と、その正面からの露光工程によって、ソース・ドレイン電極下層１２の幅よりもチャネル幅方向に長いエッチングストッパー１４を形成することとしている。したがって、基板２の正面から露光を行うときに使用するレチクルやその他の遮光マスクの位置設定はラフでよいため、位置設定に伴う作業性が飛躍的に向上するだけでなく、不良の発生が格段に減少し、また品質が安定することになる。
【００２６】
また、図５において説明したように、ソース・ドレイン電極下層１２の幅よりもチャネル幅方向に長く形成したエッチングストッパー１４を、ソース・ドレイン電極下層１２の形成と同時にその両端をエッチングして除去することとしている。このため、ソース・ドレイン電極下層１２を形成するためのレジストの位置決めが非常に容易となるだけでなく、位置決めに伴う不良の発生がほとんどなくなる。
【００２７】
更に、図５及び図６において説明したように、チャネル幅方向に長く形成したエッチングストッパー１４を、ソース・ドレイン電極下層１２の形成と同時にその両端をエッチングして除去することとしている。このため、図６に示すように、エッチングストッパー層１０のエッチングにおいて、オーバーエッチングが過剰になって逆テーパー形状の窪み１５が生じたとしても、ソース電極２６・ドレイン電極２８間に跨がる窪み１５はエッチングにより除去される。その結果、ソース電極２６・ドレイン電極２８間にリークが生ずることはなく、性能及び品質が向上する。また、オーバーエッチングが過剰になったとしても、窪み１５が除去されることから、良品として使用することができ、不良率が大幅に減少することになる。
【００２８】
以上、本発明に係る液晶素子及び液晶ディスプレイパネルとその製造方法の１つの実施形態を詳述したが、本発明方法は上述の実施形態に限定されるものではない。なお、以下の説明において、共通する事項は図面に符号を付して説明を省略することがある。
【００２９】
たとえば、まず前述同様に図１に示すように、透光性基板２にゲート電極４を形成する。次に、図２に示すように、ゲート電極４が形成された透光性基板２の上に、順にゲート絶縁膜６、チャネル層８及びエッチングストッパー層１０を全体に成膜する。
【００３０】
次いで、図１２に示すように、エッチングストッパー層１０の上にフォトレジストを塗布した後、透光性基板２の裏面側、すなわちエッチングストッパー層１０などが成膜されていない側からゲート電極４を遮光マスクにして露光を行う。そして、直ちにフォトレジストを現像した後、ウエットエッチングを行い、フォトレジストを剥離する。このエッチングにより、ゲート電極４とほぼ同形状のエッチングストッパー３６が形成されることになる。その後、図１３に示すように、エッチングストッパー３６が形成された透光性基板２の上に、ソース・ドレイン層１６を成膜する。
【００３１】
次に、その上にフォトレジストを塗布し、図１４に示すように、ソース・ドレイン電極下層１２を含む信号配線とほぼ同形状のマスクを有するレチクルを用いてステッパー露光した後、プラズマエッチングを行う。このプラズマエッチングにより、ソース・ドレイン層１６、エッチングストッパー３６、チャネル層８及びゲート絶縁膜６のうちＳｉＮｘ膜６ｂを信号配線とほぼ同形状（ソース・ドレイン層１６のレジスト形状）に同時にエッチングする。このとき、エッチングストッパー３６のチャネル幅方向の両端はエッチングにより除去されることになる。また、このプラズマエッチングにより、ソース・ドレイン電極下層１２、エッチングストッパー１４、チャネル層８及びＳｉＮｘ膜６ｂは、透光性基板２に対してほぼ直角に形成される。一方、同図（ａ）及び（ｄ）に示すように、信号配線（１２）とゲート電極４との交叉部３８における層間絶縁膜は、ゲート絶縁膜６（６ａ，６ｂ）、チャネル層８及びエッチングストッパー層１０（３６）の積層構造から構成されることになる。
【００３２】
その後、前述の実施工程と同様に、基板２全体に画素電極層となるＩＴＯなどの透明導電膜を成膜し、同様にして、所定形状の画素電極１８を形成する（図７参照）。そして更に、ゲート電極４のうちパッド部２０を覆うゲート絶縁膜６にスルーホール２２を形成する（図８参照）。次に、前述同様に、信号配線２４、ソース電極２６、ドレイン電極２８及び電極取り出し部３０を形成する（図９参照）。その後、必要に応じて表面保護層３２を形成して、液晶素子及び液晶ディスプレイパネル３４が製造される。
【００３３】
以上の構成に係る液晶素子及び液晶ディスプレイパネルの製造方法は、前述の製造方法における効果を全て備えている。その上更に、本発明の製造方法は、エッチングストッパー層の露光工程がゲート電極を遮光マスクとする工程のみから構成され、前述の製造方法と比べて１回、露光工程が少なく構成される。レチクルなどの遮光マスクを使った露光工程は、遮光マスクの位置決め作業が非常に精度を要求され、時間の要するものであるため、この工程がなくなることは、生産性が大幅に向上することになる。
【００３４】
しかも、エッチングストッパー形成用のレジストがゲート電極上全体に形成され、従来の方法に比べて接着面積が大きくなるために、フォトレジストの剥がれが少なくなる。すなわち、従来方法ではエッチングストッパーを形成するためのフォトレジストは面積が小さく、その剥がれが多かった。ところが、本実施方法では、フォトレジストがゲート電極全体に形成されるため、レジストの形成不良が少なくなり、トランジスタ不良の発生率が下がる。更に、高価なレチクルなどを必要としないことも相まって、製造コストを大幅に低減することができる。
【００３５】
以上、本発明に係る液晶素子及び液晶ディスプレイパネルとその製造方法を説明したが、本発明はその他の形態で構成することも可能である。
【００３６】
すなわち、本発明の製造方法により、ＴＦＴ液晶素子のエッチングストッパーはその相対する２側面は基板に対してほぼ直角に形成されているのが通常であるが、遮光マスクの位置決め調整などの関係で、少なくとも１側面が基板に対してほぼ直角に形成されていれば、一応の効果が得られる。
【００３７】
また、レジストはウエットタイプに限らず、フィルム状のレジストを熱圧着するタイプであってもよい。ウエットタイプのレジストの場合、塗布やスプレイなどの方法で成膜される。さらに、レジストはネガ型又はポジ型のいずれでもよく、限定されない。但し、レジストの種類に対応させて、遮光マスクの形式が反転することになる。
【００３８】
更に、エッチング方法は、エッチングされる素材に応じて適宜選定され、ウエットエッチング又はドライエッチングのいずれかが用いられる。ドライエッチングはプラズマエッチングに限らず、反応性イオンエッチング、イオンビームエッチング、反応性イオンビームエッチングなどの化学気相エッチングや、その他各種のエッチング方法を用いることができる。
【００３９】
また、遮光マスクは、１回の露光で済むように形成したマスクであってもよいが、マスクを移動させて繰り返し露光（ステッパー露光）を行うレチクルのタイプであってもよく、生産性と製造コストなどを考慮して設定される。
【００４０】
更に、従来の製造方法に、ソース・ドレイン電極下層１２とエッチングストッパー１４とを同時にエッチングする工程を加えることも可能である。このようにすれば、プロセスが一層複雑になるが、ソース電極２６・ドレイン電極２８間のリーク電流を防止することが可能となる。
【００４１】
その他、基板は透光性基板が用いられるが、基板は平面に限らず、曲面であってもよいなど、本発明はその趣旨を逸脱しない範囲内で、当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施し得るものである。
【００４２】
【発明の効果】
本発明に係る液晶素子及び液晶ディスプレイパネルとその製造方法は、エッチングストッパー層の露光工程がゲート電極を遮光マスクとする工程のみから構成され、従来の製造方法と比べて１回、露光工程が少なく構成されるため、位置決め作業に精度を要求され、且つ時間の要するレチクルなどの遮光マスクを使った露光工程がなくなることは、生産性が大幅に向上することになる。
【００４３】
しかも、エッチングストッパー形成用のレジストがゲート電極上全体に形成され、従来の方法に比べて接着面積が大きくなるために、フォトレジストの剥がれが少なくなるため、レジストの形成不良が少なくなり、トランジスタの不良の発生率が下がる。更に、高価なレチクルなどを必要としないことも相まって、製造コストを大幅に低減することができる。
【００４４】
次に、本発明の製造方法において、基板の裏面からの露光工程と、その正面からの露光工程によって、ソース・ドレイン電極下層の幅よりもチャネル幅方向に長いエッチングストッパーを形成することにより、基板の正面から露光を行うときに使用するレチクルやその他の遮光マスクの位置設定はラフでよいため、位置設定に伴う作業性が飛躍的に向上するだけでなく、不良の発生が格段に減少し、また品質が安定することになる。
【００４５】
また、ソース・ドレイン電極下層の幅よりもチャネル幅方向に長く形成したエッチングストッパーを、ソース・ドレイン電極下層の形成と同時にその両端をエッチングして除去することにより、ソース・ドレイン電極下層を形成するためのレジストの位置決めが非常に容易となるだけでなく、位置決めに伴う不良の発生がほとんどなくなる。
【００４６】
更に、チャネル幅方向に長く形成したエッチングストッパーを、ソース・ドレイン電極下層の形成と同時にその両端をエッチングして除去することにより、エッチングストッパー層のエッチングにおいて、オーバーエッチングが過剰になって逆テーパー形状の窪みが生じたとしても、ソース電極・ドレイン電極間に跨がる窪みはエッチングにより除去される。その結果、ソース電極・ドレイン電極間にリークが生ずることはなく、性能及び品質が向上する。また、オーバーエッチングが過剰になったとしても、窪みが除去されることから、良品として使用することができ、不良率が大幅に減少することになる。
【図面の簡単な説明】
【図１】本発明に係る液晶素子及び液晶ディスプレイパネルの製造方法の工程のうち、ゲート電極の製造工程を示す図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断面図ある。
【図２】ゲート絶縁膜、チャネル層及びエッチングストッパー層を成膜する工程を示す要部拡大断面説明図である。
【図３】エッチングストッパーを形成する工程を示す説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断面図ある。
【図４】ソース・ドレイン層を成膜する工程を示す要部拡大任意断面図ある。
【図５】ソース・ドレイン層の加工工程を示す説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断面図、（ｃ）は図（ｂ）のｃ−ｃ断面図である。
【図６】図５に示す液晶素子部を拡大して示す要部斜視図である。
【図７】透明導電膜の形成工程を示す説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断面図ある。
【図８】スルーホールを形成する工程を示す要部拡大任意断面図ある。
【図９】信号配線を形成する工程を示す説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断面図ある。
【図１０】図９に示す液晶素子部を拡大して示す要部斜視図である。
【図１１】表面保護層を形成して製造された液晶素子及び液晶ディスプレイパネルを示す要部拡大任意断面図ある。
【図１２】本発明に係る液晶素子及び液晶ディスプレイパネルの他の製造方法の工程におけるエッチングストッパーを形成する工程を示す説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断面図ある。
【図１３】ソース・ドレイン層を成膜する工程を示す要部拡大任意断面図ある。
【図１４】ソース・ドレイン層の加工工程を示す説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大任意断面図、（ｃ）は図（ｂ）のｃ−ｃ断面図、（ｄ）は図（ａ）のｄ−ｄ断面図である。
【図１５】従来の液晶素子及び液晶ディスプレイパネルの製造方法の工程のうち、ゲート電極の製造工程を示す図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大断面図ある。
【図１６】ゲート絶縁膜、チャネル層及びエッチングストッパー層を成膜する工程を示す要部拡大断面説明図である。
【図１７】エッチングストッパーを形成する工程を示す説明図であり、（ａ）は要部拡大平面図、（ｂ）は要部拡大断面図、（ｃ）はエッチングストッパーの拡大斜視説明図である。
【図１８】従来の製造方法による液晶素子及び液晶ディスプレイパネルにおける液晶素子部を拡大して示す要部斜視図である。
【符号の説明】
２：透光性基板
４：ゲート電極
６：ゲート絶縁膜
８：チャネル層
１０：エッチングストッパー層
１２：ソース・ドレイン電極下層
１４，３６：エッチングストッパー
１６：ソース・ドレイン層
１８：画素電極
２０：パッド部
２２：スルーホール
２４：信号配線
２６：ソース電極
２８：ドレイン電極
３０：電極取り出し部
３２：表面保護層
３４：液晶ディスプレイパネル
３８：交叉部

Claims (5)

  1. 液晶ディスプレイパネルの製造方法であって、
    透光性基板にゲート電極を形成する工程と、
    ＳｉＯｘ膜とＳｉＮｘ膜からなるゲート絶縁膜を該基板全体に成膜する工程と、
    該ゲート絶縁膜の上にチャネル層を成膜する工程と、
    該チャネル層の上にエッチングストッパー層を成膜する工程と、
    該エッチングストッパー層の上にレジストを成膜する工程と、
    前記ゲート電極を遮光マスクとして前記基板の裏面から露光を行う工程と、
    前記基板の正面から露光を行う工程と、
    前記レジストを現像する工程と、
    前記エッチングストッパー層をエッチングしてエッチングストッパーを形成する工程と、
    前記レジストを剥離する工程と、
    ソース・ドレイン層およびフォトレジストを成膜する工程と、
    ソース・ドレイン電極下層を含む信号配線とほぼ同形状のマスクを用いて露光する工程と、
    ソース・ドレイン層、エッチングストッパー、チャネル層およびゲート絶縁膜のうちＳｉＮｘ膜を信号配線とほぼ同形状に同時にエッチングする工程と、
    を含み、
    前記基板の正面から露光を行う工程が、ソース・ドレイン電極下層の幅よりもチャネル幅方向に長い遮光マスク部を備えた遮光マスクを使用して露光をおこなう製造方法。
  2. 前記エッチングストッパー層のエッチングは、希フッ酸を用いてウエットエッチングする工程である前記請求項１に記載する液晶ディスプレイパネルの製造方法。
  3. 前記ソース・ドレイン層がｎ+ 形ａ−Ｓｉ層である前記請求項１または２に記載する液晶ディスプレイパネルの製造方法。
  4. 前記フォトレジストを剥離する工程と、透明電極を形成する工程と、信号配線を形成する工程とを含む前記請求項１乃至３のいずれかの液晶ディスプレイパネルの製造方法。
  5. 前記信号配線は、Ｍｏ層／Ａｌ層／Ｍｏ層の積層体から構成される前記請求項４に記載する液晶ディスプレイパネルの製造方法。
JP27868998A 1998-09-30 1998-09-30 液晶ディスプレイパネルの製造方法 Expired - Fee Related JP4246298B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP27868998A JP4246298B2 (ja) 1998-09-30 1998-09-30 液晶ディスプレイパネルの製造方法
TW088116747A TW518445B (en) 1998-09-30 1999-09-29 Liquid crystal device and method for manufacturing the same
KR1019990041720A KR100613015B1 (ko) 1998-09-30 1999-09-29 액정소자, 액정 디스플레이 패널 및 그 제조방법
US09/409,266 US6465285B2 (en) 1998-09-30 1999-09-30 Liquid crystal device, liquid crystal display panel and method for manufacturing the same
US10/234,089 US7061018B2 (en) 1998-09-30 2002-09-04 Liquid crystal device, liquid crystal display panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27868998A JP4246298B2 (ja) 1998-09-30 1998-09-30 液晶ディスプレイパネルの製造方法

Publications (2)

Publication Number Publication Date
JP2000114532A JP2000114532A (ja) 2000-04-21
JP4246298B2 true JP4246298B2 (ja) 2009-04-02

Family

ID=17600814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27868998A Expired - Fee Related JP4246298B2 (ja) 1998-09-30 1998-09-30 液晶ディスプレイパネルの製造方法

Country Status (4)

Country Link
US (2) US6465285B2 (ja)
JP (1) JP4246298B2 (ja)
KR (1) KR100613015B1 (ja)
TW (1) TW518445B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4674926B2 (ja) 1999-02-12 2011-04-20 エーユー オプトロニクス コーポレイション 液晶ディスプレイパネル及びその製造方法
US6653160B2 (en) * 1999-12-13 2003-11-25 Lg. Philips Lcd Co. Ltd Method of manufacturing array substrate for use in liquid crystal display device
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100729763B1 (ko) * 2000-12-04 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2002237594A (ja) * 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR100777706B1 (ko) * 2001-09-17 2007-11-21 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
CN100396945C (zh) * 2002-02-28 2008-06-25 富士通株式会社 动压轴承的制造方法、动压轴承及动压轴承制造装置
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
US7227568B2 (en) * 2004-04-03 2007-06-05 Li Sun Dual polarizing light filter for 2-D and 3-D display
US7522184B2 (en) * 2004-04-03 2009-04-21 Li Sun 2-D and 3-D display
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
GB0427563D0 (en) * 2004-12-16 2005-01-19 Plastic Logic Ltd A method of semiconductor patterning
CN101137933A (zh) * 2005-03-11 2008-03-05 Lg化学株式会社 具有银覆盖的电极的lcd器件
JP5111742B2 (ja) * 2005-07-11 2013-01-09 株式会社ジャパンディスプレイイースト レジストおよびこれを用いた表示装置の製造方法
JP5264132B2 (ja) * 2006-09-22 2013-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101604480B1 (ko) 2009-02-18 2016-03-17 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
TWI419036B (zh) 2009-10-23 2013-12-11 Au Optronics Corp 觸控顯示面板及其觸控感測單元
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101182232B1 (ko) 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102131195B1 (ko) 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
KR100232677B1 (ko) * 1996-04-09 1999-12-01 구본준 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
KR100212284B1 (ko) * 1996-11-13 1999-08-02 윤종용 채널 보호형 박막 트랜지스터 기판
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4674926B2 (ja) * 1999-02-12 2011-04-20 エーユー オプトロニクス コーポレイション 液晶ディスプレイパネル及びその製造方法
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same

Also Published As

Publication number Publication date
US6465285B2 (en) 2002-10-15
TW518445B (en) 2003-01-21
JP2000114532A (ja) 2000-04-21
US20030013247A1 (en) 2003-01-16
US20020090769A1 (en) 2002-07-11
US7061018B2 (en) 2006-06-13
KR100613015B1 (ko) 2006-08-14
KR20000023524A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
JP4246298B2 (ja) 液晶ディスプレイパネルの製造方法
US5926235A (en) Active matrix liquid crystal display and method of making
JP4674926B2 (ja) 液晶ディスプレイパネル及びその製造方法
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
US6350995B1 (en) Thin film transistor and manufacturing method therefore
US7504342B2 (en) Photolithography method for fabricating thin film
US20060138426A1 (en) Liquid crystal display device and fabricating method thereof
KR20020004848A (ko) 패턴형성방법 및 박막트랜지스터의 제조방법
JPH1062818A (ja) 液晶表示装置の製造方法
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
JPH0824185B2 (ja) 薄膜トランジスタ装置とその製造方法
US6746887B1 (en) Method of preventing a data pad of an array substrate from overetching
JP3200639B2 (ja) 薄膜トランジスタパネルの製造方法
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JPH04269837A (ja) 薄膜トランジスタの製造方法
KR100580397B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP3200638B2 (ja) 配線形成方法
JP2590360B2 (ja) 薄膜トランジスタパネルの製造方法
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2845962B2 (ja) アクティブマトリクス回路基板および画像表示装置
JPH04357832A (ja) エッチング方法および薄膜トランジスタの製造方法
JPH02130551A (ja) 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JPH05134271A (ja) 液晶表示装置
JPH0743734A (ja) Ｉｔｏパターニング層の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees