KR100232677B1 - 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 - Google Patents
박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 Download PDFInfo
- Publication number
- KR100232677B1 KR100232677B1 KR1019960010638A KR19960010638A KR100232677B1 KR 100232677 B1 KR100232677 B1 KR 100232677B1 KR 1019960010638 A KR1019960010638 A KR 1019960010638A KR 19960010638 A KR19960010638 A KR 19960010638A KR 100232677 B1 KR100232677 B1 KR 100232677B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- insulating layer
- impurity semiconductor
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000011521 glass Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 28
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 111
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008332 Si-Ti Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 229910006749 Si—Ti Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조에 관한 것으로, 투명유리기판 상에 제1금속층을 증착한 후 패터닝하여 게이트전극을 형성하고, 기판 전면에 제1절연층, 반도체층, 불순물 반도체층 및 제2절연층을 연속 증착하고, 제2절연층을 패터닝한 후, 제2금속층을 증착하고, 한 번의 마스크 공정으로써 제2금속층, 불순물 반도체층 및 반도체층을 에칭함과 동시에 제2절연층이 형성되어 있는 일부분에서는 제2금속층, 제2절연층 및 불순물 반도체층을 에칭하여 소스 및 드레인전극을 형성하여 마스크 공정의 수를 줄이고 제2절연층은 에칭 속도를 조절하는 기능을 한다.
Description
제1(a)도는 액정표시장치를 회로도로 나타내는 도면이고,
제1(b)도는 TFT어레이를 갖춘 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도이다.
제2도는 종래의 박막트랜지스터의 제조과정을 나타내는 도면이다.
제3도는 본 발명의 실시예에 따른 박막트랜지스터의 제조과정을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
31 : 투명유리기판 47 : 화소전극
13 : 게이트라인 14 : 소스라인
33 : 게이트전극 35 : 제1절연층
37 : 반도체층 39 : 불순물 반도체층
40 : 에치스토퍼 41 : 제2절연층
43 : 제2금속층 43a : 소스전극
43b : 드레인전극 45 : 보호절연막
본 발명은 액티브 매트릭스형 액정표시장치 등에 사용되는 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조에 관한 것이다.
액티브 매트릭스형 액정표시장치에서는 각 화소의 구동 및 제어를 위해 박막 트랜지스터와 같은 능동소자를 집적한 스위칭 장치가 이용되고 있다.
박막 트랜지스터 어레이를 갖춘 일반적인 액정표시장치는 제1(a)도에 도시된 바와 같이 투명유리기판 상에 대략 장방형의 화소(47)가 행과 열로 근접 배열되어 있는데, 화소(47)의 각 행배열과 근접하고 또한 이들을 따라 다수의 게이트 라인(어드레스 라인:13)이, 화소(47)의 각 열배열과 근접해서 그것을 따라 소스라인(데이타 라인: 14)이 각각 형성되어 있다.
제1(b)도는 박막 트랜지스터 어레이를 갖춘 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도로서 투명유리기판 상에 게이트전극을 덮는 절연막을 형성하고, 이 절연막 상에 각 게이트전극(33)과 교차하는 다수의 소스라인(14)이 평행하게 형성되어 있다. 그리고 전술한 각 게이트라인(13)과 각 소스라인(14)의 교점부근에서 전술한 게이트라인(13)과 일체의 게이트전극 상에 절연막을 끼워서 반도체층이 형성되고, 이 반도체층 상에 일체의 드레인전극 및 소스전극이 대향하도록 형성되어 능동소자로서의 박막트랜지스터가 구성되어 있다.
다음은 종래의 액정표시장치의 표시소자의 제조 공정을 제1(b)도를 II-II선으로 절단한 단면공정도인 제2도를 이용하여 기술한다.
투명유리기판(31) 상에 제1금속층을 증착한 후 패터닝하여 게이트전극(33)을 형성한다.(제2(a)도)
기판의 전면에 SiNx 등으로 구성된 게이트절연층(35), a-Si의 반도체층(37), 에치스토퍼층을 연속증착한다.
이어서 에치스토퍼층을 패터닝하여 에치스토퍼(40)를 만든다.(제2(b)도)
기판의 전면에 n+a-Si의 불순물 반도체층(39)을 증착한 후 불순물 반도체층(39)과 반도체층(37)을 패터닝한다.(제2(c)도)
제2금속층이(43) 기판의 전면에 스퍼터링법으로 증착되고 상기 제2금속층(43)을 패터닝하여 소스전극(43a) 및 드레인전극(43b)을 형성한다.(제2(d)도)
질화실리콘막을 형성하여 보호절연막(45)을 형성하고 콘택홀은 만든다.
이어서 ITO막이 기판의 전면에 스퍼터링법으로 형성되고 ITO막을 패터닝하여 화소전극(47)을 형성한다. 화소전극(47)은 콘택홀에 의해 드레인전극(43b)과 전기적으로 연결된다.(제2(e)도)
이와 같은 종래의 제조방법에 의해 제조되는 박막 트랜지스터, 즉 ES(Etch-Stopper)형 박막 트랜지스터는 에치스토퍼에 의해 반도체층이 보호되므로 a-Si의 박막화가 가능하며, 반도체 채널 부분의 n+a-Si층의 에칭이 용이하고 오프전류가 안정화되는 등의 장점이 있다.
그러나, 에치 스토퍼의 기능은 반도체층의 보호에 국한되고, 에치 스토퍼를 형성하는 공정이 추가됨으로 패턴 형성을 위한 마스크 공정의 수가 많으며 그에 따라 비용 또한 많이 들고 층간 단락이 발생할 수도 있다. 또한 마스크 공정에서는 레지스트의 패턴 형성시 여러 가지 문제점이 일어난다. 예를 들어 단차부에서는 레지스트 도포막 두께가 비정상으로 되어, 노광 조건이 최적화되지 않는 경우가 있고 또 미세화를 생각해서 레지스트의 두께 자체를 감소시키면 핀 홀 등의 문제가 발생한다. 또한 마스크 공정에서는 패턴의 미세화를 위한 여러 가지 요소들, 시간, 온도, 노광조건, 현상 조건, 베이킹조건 등을 제어해야 하는 등 그 공정 자체가 매우 복잡하다. 따라서 마스크 공정의 수를 줄이는 여러 가지 방법이 제안되고 있다.
본 발명의 목적은 소스전극 및 드레인전극, 반도체 채널층, 오믹 콘택층을 한 매의 마스크를 사용한 에칭공정에 의해 동시에 형성하는 박막 트랜지스터의 제조방법을 제공하는데 있으며, 또 그 방법에 의해 제조되는 박막 트랜지스터를 제공하는데 있다.
본 발명의 또 다른 목적은 에칭조절용의 기능을 하는 절연층을 형성할 수 있는 박막 트랜지스터의 제조방법을 제공하는데 있으며, 또 그 방법에 의해 제조되는 박막 트랜지스터를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명에 따르는 박막 트랜지스터의 제조방법은 투명유리기판상에 제1금속층을 증착한 후 패터닝하여 게이트전극을 만드는 단계와; 상기 게이트전극 및 상기 투명유리기판을 덮도록 제1절연층, 반도체층, 불순불반도체층 및 제2절연층을 연속증착하는 단계와; 상기 제2절연층을 에칭하여 섬모양으로 만드는 단계와; 상기 섬 모양의 제2절연층 및 상기 불순물 반도체층 상에 제2금속층을 증착하는 단계와; 상기 제2금속층, 상기 불순물 반도체층 밀 상기 반도체층을 차례로 에칭하고, 상기 섬 모양의 제2절연막이 형성되어 있는 일부분에서는 상기 제2금속층, 상기 섬 모양의 제2절연층 및 상기 불순물 반도체층을 차례로 에칭하여 소스전극과 드레인전극을 형성하는 단계와; 상기 소스전극과 드레인전극, 상기 반도체층 및 제1절연층 상에 콘택홀을 가지는 보호절연막을 형성하는 단계와; 그리고 상기 보호절연막 상에 투명금속층을 증착한 후 패터닝하여 상기 드레인전극과 전기적으로 연결되는 투명전극을 형성하는 과정을 포함한다.
따라서 이러한 제조방법에 의해 제조된 박막 트랜지스터의 구조는 투명유리기판과; 상기 투명유리기판 상에 형성된 게이트전극과; 상기 게이트전극 및 상기 투명유리기판을 덮는 제1절연층과; 상기 제1절연층 상에 형성된 반도체층과; 상기 반도체층 상에 두 부분으로 나뉘어져 형성되어 있는 불순물 반도체층과; 두 부분으로 나누어진 상기 불순물 반도체층의 각각에 분리형성된 제2절연층과; 두 부분으로 나뉘어진 상기 불순물 반도체층과 상기 제2절연층 상에 분리형성되어 소스전극과 드레인 전극을 이루는 금속층과; 상기 소스전극과 상기 드레인전극, 상기 반도체층 및 상기 제1절연층 상에 형성되고 콘택홀을 가지는 보호절연막과 상기 보호절연막 상에 형성되고 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 연결되는 투명전극으로 이루어진다.
특히, 상기 제2절연층은 두께가 상기 반도체층의 두께보다 얇고, 상기 제2절연층과 상기 반도체층이 에칭의 선택비가 없을 때는 불필요한 반도체층이 제1절연층(게이트절연막) 상에 남는 것을 방지할 수 있어 바람직하다.
이하, 이러한 목적을 달성하는 본 발명에 따르는 방법을 도면을 참조하여 설명한다.
먼저, 투명유리기판(31)의 위쪽 표면에, Al, 또는 Al계 합금인 Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등으로 된 제1금속층을 스퍼터링법에 의해 증착한다. 포토처리후, 에칭용액으로 제2금속층을 선택적으로 에칭하여 게이트전극(33)을 형성한다. (제3(a)도)
필요하다면, 내화학성 및 내열성, 특히 다음에 형성되는 게이트 절연층과의 결합성 등을 높이기 위해 게이트전극(33)을 양극산화시켜, 게이트전극상에 양극산화막을 형성할 수 있는데, 이 양극산화막은 뒤에 형성되는 게이트 절연층의 질화실리콘층과 함께 2층 절연층으로 되어 게이트전극(33)과 신호선간의 층간절연을 개선하는 역할을 한다.
절연막 증착공정에 의해 상기 투명유리기판(31)에 플라즈마 CVD장치로 암모니아가스, 실란가스, 질소가스, 포스핀가스 등을 도입하여, 질화 실리콘으로 된 제1절연층(35, 게이트절연막), 아몰퍼스 실리콘(a-Si)의 반도체층(37), n+형 불순물 반도체층(39) 및 질화실리콘으로 된 제2절연층을 연속증착한다.(제3(b)도)
제2절연층 위에 감광막을 도포하고 게이트전극(33)을 마스크로 하여 배면노광을 한 후 에칭하여 섬 모양의 제2절연층(41)을 형성한다.(제3(c)도)
Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등의 금속으로 된 제2금속층(43)을 스퍼터법에 의해 형성한다.(제3(d)도)
제2금속층(43)상에 감광막을 도포하고 노광한 후 섬 모양의 제2절연층(41)이 형성되어 있는 일부분에서는 제2금속층(43), 섬 모양의 제2절연층(41) 및 n+불순물 반도체층(39)을 차례로 에칭한다.
한편, 이와 동시에, 섬 모양의 제2절연층(41)이 형성되어 있지 않는 부분에서는 제2금속층(43), n+불순물 반도체층(39) 및 반도체층(37)을 차례로 에칭한다.(제3(e)도)
상기의 에칭 공정에 의해 패터닝이 이루어지는 부분의 구성은 G'(섬 모양의 제2절연층이 형성되어 있는 부분)와 같이 제2금속층(43), 섬 모양의 제2절연층(41), 및 n+불순물 반도체층(39)으로 이루어져 있거나 또는 G"(섬 모양의 제2절연층이 형성되어 있지 않는 부분)와 같이 제2금속층(43), n+불순물 반도체층(39) 및 반도체층(37)으로 이루어져 있다.
이처럼 에칭이 행해지는 G'와 G"에서 제2절연층(41)과 반도체층(37)은 구성 성분이 다른 상이한 물질이며 그 두께 또한 다르다.
따라서 상기의 에칭이 행해질 때 G'부분과 G"부분의 에칭 속도는 서로 상이하다. 즉 각각의 에칭 되는 정도가 다르다.
따라서 제2절연막은 에칭 속도를 조절할 수 있는 에칭 정도 조절용의 기능을 한다.
소스전극(43a) 및 드레인전극(43b), 오믹 콘택층 및 반도체 채널층의 효과적인 형성을 위해서는 제2절연막과 반도체층의 선택비가 없는 경우, 제2절연막의 두께를 반도체층의 두께보다 얇게하는 것이 좋다.
플라즈마 CVD 장치에 암모니아가스, 실란가스, 질소가스를 도입해서 질화실리콘막을 증착하여 콘택홀을 가지는 보호절연막(45)을 형성한다.(제3(f)도)
투명금속층을 증착한 후 패터닝하여 콘택홀을 통해 드레인전극과 전기적으로 연결되는 투명전극(47)을 형성한다.(제3(g)도)
따라서 이러한 제조방법에 따라 제조되는 박막 트랜지스터는 게이트전극이 투명유리기판 상에 형성한다. 게이트전극 위의 게이트절연막상에는 반도체층이 형성되어 있다. 반도체층상에 형성된 불순물 반도체층은 반도체층의 일부분이 노출되도록 일정길이의 갭으로 분리되어 좌우측으로 나뉘어져 있으며 양쪽으로 분리된 상기 불순물 반도체상의 각각에 제2절연층이 분리형성되어 있다. 소스전극 및 드레인전극은 양쪽으로 분리된 불순물 반도체층 및 제2절연층 상에 형성된다.
이러한 소스전극 및 드레인전극과 게이트절연막은 보호절연막으로 덮혀 있으며 상기 보호절연막은 양쪽으로 분리형성된 불순물 반도체층, 제2절연층, 소스전극과 드레인전극 사이의 갭에 의해 노출된 반도체층을 덮고 있다.
본 발명의 따르면, 금속층, 제2절연막, 불순물 반도체층, 반도체층이 동시에 에칭 됨으로 패턴 형성을 위한 공정의 수가 감소하여 제조 공정이 보다 단순해지며 제조에 들어가는 비용을 절감할 수 있으며, 종래의 에치스토퍼로서의 제2절연층은 에칭 정도를 조절하는 기능도 한다.
Claims (4)
- 투명유리기판상에 제1금속층을 증착한 후 패터닝하여 게이트전극을 만드는 단계와; 상기 게이트전극 및 상기 투명유리기판을 덮도록 제1절연층, 반도체층, 불순물반도체층, 제2절연층을 연속증착하는 단계와; 상기 제2절연층을 에칭하여 섬모양의 식각조절층을 만드는 단계와; 상기 섬모양의 식각조절층 및 상기 불순물반도체층 상에 제2금속층을 증착하는 단계와; 상기 제2금속층을 패터닝하여 소스전극과 드레인전극을 형성함과 아울러 상기 식각조절층, 상기 불순물반도체층, 상기 반도체층을 선택적으로 에칭하여 채널층을 형성하는 단계와; 상기 소스전극 및 드레인전극이 형성된 기판 위에 보호절연막을 형성하는 단계와; 상기 드레인전극의 일부가 노출되도록 상기 보호절연막에 콘택홀을 형성하는 단계와; 상기 보호절연막상에 투명금속층을 증착한 후 패터닝하여 상기 드레인전극과 접촉되는 투명전극을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법에 있어서, 상기 채널층이 형성되는 부분에서는 상기 제2금속층, 상기 불순물반도체층 및 상기 반도체층이 차례로 에칭됨과 동시에, 상기 섬모양의 식각조절층의 가운데 부분은 상기 제2금속층, 상기 섬모양의 식각조절층, 상기 불순물반도체층이 차례로 에칭되어 양쪽으로 나뉘어지도록 하고 상기 섬모양의 식각조절층 두께가 상기 반도체층의 두께보다 작게 형성되는 것을 특징으로하는 박막트랜지스터의 제조방법.
- 투명유리기판과; 상기 투명유리기판상에 형성된 게이트전극과; 상기 게이트전극 및 상기 투명유리기판을 덮는 제1절연층과; 상기 게이트전극부의 제1절연층상에 형성된 반도체층과; 상기 반도체층상에 상기 게이트전극의 중앙부를 기준으로하여 양쪽으로 분리되어 형성되어 있는 불순물반도체층과; 상기 분리된 불순물반도체층과 각각 접촉되어 형성되는 소스전극 및 드레인전극과를 포함하는 박막트랜지스터에 있어서; 상기 양쪽으로 분리된 불순물반도체층과, 상기 소스전극 및 드레인전극 사이에는 상기 양쪽으로 분리된 불순물반도체층 보다 좁은 폭을 갖는 제2절연층이 각각 개재되고, 상기 각각의 제2절연층의 외측 단부는 상기 불순물반도체층과 상기 소스전극 및 드레인전극의 단부와 대략 일치하여 대향하도록 구성되고, 상기 제2절연층 두께가 상기 반도체층의 두께보다 작게 구성되는 것을 특징으로하는 박막트랜지스터.
- 제2항에 있어서, 상기 제2절연층은 상기 반도체층과 식각선택비가 거의 동일한 것을 특징으로하는 박막트랜지스터.
- 제1항에 있어서, 상기 제2절연층은 상기 반도체층과 식각선택비가 거의 동일한 것을 특징으로하는 박막트랜지스터의 제조방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010638A KR100232677B1 (ko) | 1996-04-09 | 1996-04-09 | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 |
| US08/792,377 US5814836A (en) | 1996-04-09 | 1997-02-03 | Semiconductor device requiring fewer masking steps to manufacture |
| FR9702842A FR2747234B1 (fr) | 1996-04-09 | 1997-03-11 | Procede de fabrication d'un transistor en couche mince, et transistor en couche mince |
| GB9706932A GB2312093B (en) | 1996-04-09 | 1997-04-04 | Thin film transistors and method of manufacturing the same |
| JP10525697A JP4169811B2 (ja) | 1996-04-09 | 1997-04-08 | 薄膜トランジスタの製造方法 |
| DE19714692A DE19714692C2 (de) | 1996-04-09 | 1997-04-09 | Dünnschichttransistor und Herstellungsverfahren dafür |
| US09/086,527 US5963797A (en) | 1996-04-09 | 1998-05-29 | Method of manufacturing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010638A KR100232677B1 (ko) | 1996-04-09 | 1996-04-09 | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970072480A KR970072480A (ko) | 1997-11-07 |
| KR100232677B1 true KR100232677B1 (ko) | 1999-12-01 |
Family
ID=19455338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960010638A KR100232677B1 (ko) | 1996-04-09 | 1996-04-09 | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5814836A (ko) |
| JP (1) | JP4169811B2 (ko) |
| KR (1) | KR100232677B1 (ko) |
| DE (1) | DE19714692C2 (ko) |
| FR (1) | FR2747234B1 (ko) |
| GB (1) | GB2312093B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464205B1 (ko) * | 2001-07-10 | 2005-01-03 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자 및 그 제조방법 |
| KR100822216B1 (ko) * | 2007-04-09 | 2008-04-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225098B1 (ko) * | 1996-07-02 | 1999-10-15 | 구자홍 | 박막트랜지스터의 제조방법 |
| KR100255591B1 (ko) * | 1997-03-06 | 2000-05-01 | 구본준 | 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법 |
| US5990986A (en) * | 1997-05-30 | 1999-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof |
| KR100333180B1 (ko) * | 1998-06-30 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | Tft-lcd제조방법 |
| JP4246298B2 (ja) * | 1998-09-30 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶ディスプレイパネルの製造方法 |
| TW437097B (en) * | 1999-12-20 | 2001-05-28 | Hannstar Display Corp | Manufacturing method for thin film transistor |
| KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| KR100583979B1 (ko) * | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100731037B1 (ko) * | 2001-05-07 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| JP4211932B2 (ja) * | 2002-02-28 | 2009-01-21 | 富士通株式会社 | 動圧軸受の製造方法及び動圧軸受製造装置 |
| KR100683760B1 (ko) * | 2005-02-18 | 2007-02-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
| TWI269450B (en) * | 2005-12-20 | 2006-12-21 | Taiwan Tft Lcd Ass | A direct patterned method for manufacturing a metal layer of a semiconductor device |
| KR100774950B1 (ko) * | 2006-01-19 | 2007-11-09 | 엘지전자 주식회사 | 전계발광소자 |
| US7674662B2 (en) * | 2006-07-19 | 2010-03-09 | Applied Materials, Inc. | Process for making thin film field effect transistors using zinc oxide |
| US7696096B2 (en) * | 2006-10-10 | 2010-04-13 | Palo Alto Research Center Incorporated | Self-aligned masks using multi-temperature phase-change materials |
| CN101911267A (zh) * | 2008-04-08 | 2010-12-08 | 夏普株式会社 | 半导体装置及其制造方法 |
| KR101337195B1 (ko) | 2008-10-10 | 2013-12-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치 |
| TWI511302B (zh) * | 2013-08-23 | 2015-12-01 | Ye Xin Technology Consulting Co Ltd | 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0196915B1 (en) * | 1985-03-29 | 1991-08-14 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| US4933296A (en) * | 1985-08-02 | 1990-06-12 | General Electric Company | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays |
| JPS62291067A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| EP0499979A3 (en) * | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US5427962A (en) * | 1991-11-15 | 1995-06-27 | Casio Computer Co., Ltd. | Method of making a thin film transistor |
| KR950010041B1 (ko) * | 1992-03-28 | 1995-09-06 | 현대전자산업주식회사 | 콘택 홀(contact hole) 구조 및 그 제조방법 |
| WO1994020982A1 (en) * | 1993-03-01 | 1994-09-15 | General Electric Company | Self-aligned thin-film transistor constructed using lift-off technique |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
| US5532180A (en) * | 1995-06-02 | 1996-07-02 | Ois Optical Imaging Systems, Inc. | Method of fabricating a TFT with reduced channel length |
-
1996
- 1996-04-09 KR KR1019960010638A patent/KR100232677B1/ko not_active IP Right Cessation
-
1997
- 1997-02-03 US US08/792,377 patent/US5814836A/en not_active Expired - Lifetime
- 1997-03-11 FR FR9702842A patent/FR2747234B1/fr not_active Expired - Fee Related
- 1997-04-04 GB GB9706932A patent/GB2312093B/en not_active Expired - Fee Related
- 1997-04-08 JP JP10525697A patent/JP4169811B2/ja not_active Expired - Lifetime
- 1997-04-09 DE DE19714692A patent/DE19714692C2/de not_active Expired - Fee Related
-
1998
- 1998-05-29 US US09/086,527 patent/US5963797A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464205B1 (ko) * | 2001-07-10 | 2005-01-03 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자 및 그 제조방법 |
| KR100822216B1 (ko) * | 2007-04-09 | 2008-04-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5814836A (en) | 1998-09-29 |
| KR970072480A (ko) | 1997-11-07 |
| GB2312093A (en) | 1997-10-15 |
| JP4169811B2 (ja) | 2008-10-22 |
| DE19714692A1 (de) | 1997-10-30 |
| FR2747234A1 (fr) | 1997-10-10 |
| FR2747234B1 (fr) | 2000-07-21 |
| DE19714692C2 (de) | 1999-09-02 |
| US5963797A (en) | 1999-10-05 |
| GB9706932D0 (en) | 1997-05-21 |
| GB2312093B (en) | 1998-06-03 |
| JPH1041521A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232677B1 (ko) | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 | |
| US7605875B2 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US5793460A (en) | Liquid crystal display device and method for manufacturing the same | |
| US6969889B2 (en) | Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same | |
| US6344377B2 (en) | Liquid crystal display and method of manufacturing the same | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| JP4117369B2 (ja) | アクティブマトリクス方式液晶表示装置 | |
| US6746959B2 (en) | Liquid crystal display and method | |
| JP3288637B2 (ja) | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 | |
| US6025605A (en) | Aligned semiconductor structure | |
| JPH0926602A (ja) | アクティブマトリクス表示装置 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100218503B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100206554B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| JPH0685440B2 (ja) | 薄膜トランジスタ | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| KR20020043860A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100236614B1 (ko) | 액정표시장치의 제조방법 | |
| JP2000180890A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| KR100236615B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 17 |
|
| EXPY | Expiration of term |