JPH0926602A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH0926602A JPH0926602A JP19901595A JP19901595A JPH0926602A JP H0926602 A JPH0926602 A JP H0926602A JP 19901595 A JP19901595 A JP 19901595A JP 19901595 A JP19901595 A JP 19901595A JP H0926602 A JPH0926602 A JP H0926602A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- thin film
- display device
- active matrix
- matrix display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ボトムゲート型の薄膜トランジスタを集積形
成したアクティブマトリクス表示装置に設けられる信号
配線の電気抵抗及び信頼性を改善する。 【解決手段】 アクティブマトリクス表示装置は所定の
間隙を介して接合した駆動基板１及び対向基板２を備え
ており、両者の間隙には液晶３が保持されている。駆動
基板１には薄膜トランジスタ４、画素電極５及び信号配
線６が集積形成されている。対向基板２には対向電極７
が形成されている。薄膜トランジスタ４はボトムゲート
構造を有しており、駆動基板１にパタニング形成された
ゲート電極Ｇと、ゲート電極Ｇを被覆するゲート絶縁膜
９，１０とゲート絶縁膜９，１０の上にパタニング形成
された半導体薄膜１１とを備えている。信号配線６は下
側金属層１３と上側金属層１４を重ねた積層構造を有し
ている。下側金属層１３はアルミニウムからなり、電気
抵抗が比較的低く且つ物理的強度が比較的小さい。上側
金属層１４はモリブデンからなり下側金属層１３を被覆
するとともに電気抵抗が比較的高く且つ物理的強度が比
較的大きい。
成したアクティブマトリクス表示装置に設けられる信号
配線の電気抵抗及び信頼性を改善する。 【解決手段】 アクティブマトリクス表示装置は所定の
間隙を介して接合した駆動基板１及び対向基板２を備え
ており、両者の間隙には液晶３が保持されている。駆動
基板１には薄膜トランジスタ４、画素電極５及び信号配
線６が集積形成されている。対向基板２には対向電極７
が形成されている。薄膜トランジスタ４はボトムゲート
構造を有しており、駆動基板１にパタニング形成された
ゲート電極Ｇと、ゲート電極Ｇを被覆するゲート絶縁膜
９，１０とゲート絶縁膜９，１０の上にパタニング形成
された半導体薄膜１１とを備えている。信号配線６は下
側金属層１３と上側金属層１４を重ねた積層構造を有し
ている。下側金属層１３はアルミニウムからなり、電気
抵抗が比較的低く且つ物理的強度が比較的小さい。上側
金属層１４はモリブデンからなり下側金属層１３を被覆
するとともに電気抵抗が比較的高く且つ物理的強度が比
較的大きい。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス表示装置に関する。より詳しくは、ボトムゲート型
の薄膜トランジスタと画素電極を集積形成した駆動基板
の信号配線構造に関する。
クス表示装置に関する。より詳しくは、ボトムゲート型
の薄膜トランジスタと画素電極を集積形成した駆動基板
の信号配線構造に関する。
【０００２】
【従来の技術】アクティブマトリクス表示装置は間隙を
介して互いに接合した駆動基板及び対向基板と、この間
隙に保持された液晶などの電気光学物質とからなるフラ
ットパネル構造を有している。駆動基板には画素電極、
これをスイッチング駆動する薄膜トランジスタ、信号配
線、ゲート配線などが集積形成されている。画素電極は
行状のゲート配線と列状の信号配線との交差部に形成さ
れている。スイッチング駆動用の薄膜トランジスタも両
配線の交差部に形成されている。従来から薄膜トランジ
スタの活性層として、非晶質シリコンや多結晶シリコン
が用いられている。スイッチング駆動用の薄膜トランジ
スタに加え周辺回路部を構成する薄膜トランジスタを同
一基板上に形成する場合、キャリア移動度などの観点か
ら特性的に優れている多結晶シリコンが採用される。
又、薄膜トランジスタにはトップゲート型とボトムゲー
ト型がある。前者は絶縁基板上に半導体薄膜を形成し、
その上にゲート絶縁膜を介してゲート電極をパタニング
形成する。逆に、ボトムゲート型は絶縁基板の上にゲー
ト電極をパタニングし、その上にゲート絶縁膜を介して
半導体薄膜を形成する。ボトムゲート型は薄膜トランジ
スタの活性層となる半導体薄膜がゲート絶縁膜を介して
絶縁基板から離間しているため基板に含まれる不純物な
どの悪影響を受けにくく、現在盛んに開発されている。
更に、薄膜トランジスタは高温プロセス又は低温プロセ
スで製造される。高温プロセスでは処理温度が６００℃
以上に昇るため、基板材料として耐熱性に優れた石英な
どが用いられる。低温プロセスでは処理温度が６００℃
以下に押さえられるので、比較的安価なガラス材料など
を基板に用いることができる。以上の観点から、現在多
結晶シリコンを用いたボトムゲート型の薄膜トランジス
タを低温プロセスで形成する技術が注目を集めている。
この場合、ゲート電極を含むゲート配線やこれと交差す
る信号配線は主として金属材料が用いられている。
介して互いに接合した駆動基板及び対向基板と、この間
隙に保持された液晶などの電気光学物質とからなるフラ
ットパネル構造を有している。駆動基板には画素電極、
これをスイッチング駆動する薄膜トランジスタ、信号配
線、ゲート配線などが集積形成されている。画素電極は
行状のゲート配線と列状の信号配線との交差部に形成さ
れている。スイッチング駆動用の薄膜トランジスタも両
配線の交差部に形成されている。従来から薄膜トランジ
スタの活性層として、非晶質シリコンや多結晶シリコン
が用いられている。スイッチング駆動用の薄膜トランジ
スタに加え周辺回路部を構成する薄膜トランジスタを同
一基板上に形成する場合、キャリア移動度などの観点か
ら特性的に優れている多結晶シリコンが採用される。
又、薄膜トランジスタにはトップゲート型とボトムゲー
ト型がある。前者は絶縁基板上に半導体薄膜を形成し、
その上にゲート絶縁膜を介してゲート電極をパタニング
形成する。逆に、ボトムゲート型は絶縁基板の上にゲー
ト電極をパタニングし、その上にゲート絶縁膜を介して
半導体薄膜を形成する。ボトムゲート型は薄膜トランジ
スタの活性層となる半導体薄膜がゲート絶縁膜を介して
絶縁基板から離間しているため基板に含まれる不純物な
どの悪影響を受けにくく、現在盛んに開発されている。
更に、薄膜トランジスタは高温プロセス又は低温プロセ
スで製造される。高温プロセスでは処理温度が６００℃
以上に昇るため、基板材料として耐熱性に優れた石英な
どが用いられる。低温プロセスでは処理温度が６００℃
以下に押さえられるので、比較的安価なガラス材料など
を基板に用いることができる。以上の観点から、現在多
結晶シリコンを用いたボトムゲート型の薄膜トランジス
タを低温プロセスで形成する技術が注目を集めている。
この場合、ゲート電極を含むゲート配線やこれと交差す
る信号配線は主として金属材料が用いられている。
【０００３】
【発明が解決しようとする課題】信号配線を構成する金
属材料としては、比較的高融点のモリブデン（Ｍｏ）や
比較的低融点のアルミニウム（Ａｌ）が代表的に用いら
れている。従来、これらの金属材料は単層膜として信号
配線に加工されていた。この為、アクティブマトリクス
表示装置の大画面化もしくは高密度化を進めた場合、以
下に述べる解決すべき課題が生じていた。モリブデンの
単層膜の場合、電気抵抗が比較的高いため、アクティブ
マトリクス表示装置が大型化した場合、配線長が長くな
るため信号伝達特性の悪化を招いていた。同様に、アク
ティブマトリクス表示装置を高密度化した場合でも信号
配線の幅が狭くなるため信号伝達特性の悪化が生じる。
一方、アルミニウムの単層膜の場合、膜応力に起因して
マイグレーションが生じ、所謂ヒロックと呼ばれる欠陥
が多発していた。このヒロックは信号配線の断線故障の
原因となる。又、アルミニウムは比較的剛性が低く物理
的強度が弱い。従って、ゲート配線と信号配線との交差
部に生じる段差などでアルミニウムが容易に断線故障を
起こしていた。更に、アルミニウムは化学的に活性であ
るため後工程で用いるエッチング液などにより容易に腐
食を起こしていた。これも断線故障の原因となる。加え
て、アルミニウムは反射率が高いため、表示装置に入射
する外光を大量に反射してしまう。このため、アクティ
ブマトリクス表示装置を直視型のディスプレイとして用
いた場合、外光反射により表示コントラストが悪化する
という課題がある。
属材料としては、比較的高融点のモリブデン（Ｍｏ）や
比較的低融点のアルミニウム（Ａｌ）が代表的に用いら
れている。従来、これらの金属材料は単層膜として信号
配線に加工されていた。この為、アクティブマトリクス
表示装置の大画面化もしくは高密度化を進めた場合、以
下に述べる解決すべき課題が生じていた。モリブデンの
単層膜の場合、電気抵抗が比較的高いため、アクティブ
マトリクス表示装置が大型化した場合、配線長が長くな
るため信号伝達特性の悪化を招いていた。同様に、アク
ティブマトリクス表示装置を高密度化した場合でも信号
配線の幅が狭くなるため信号伝達特性の悪化が生じる。
一方、アルミニウムの単層膜の場合、膜応力に起因して
マイグレーションが生じ、所謂ヒロックと呼ばれる欠陥
が多発していた。このヒロックは信号配線の断線故障の
原因となる。又、アルミニウムは比較的剛性が低く物理
的強度が弱い。従って、ゲート配線と信号配線との交差
部に生じる段差などでアルミニウムが容易に断線故障を
起こしていた。更に、アルミニウムは化学的に活性であ
るため後工程で用いるエッチング液などにより容易に腐
食を起こしていた。これも断線故障の原因となる。加え
て、アルミニウムは反射率が高いため、表示装置に入射
する外光を大量に反射してしまう。このため、アクティ
ブマトリクス表示装置を直視型のディスプレイとして用
いた場合、外光反射により表示コントラストが悪化する
という課題がある。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題を解決するため以下の手段を講じた。即ち、本発明に
係るアクティブマトリクス表示装置は、基本的な構成と
して、所定の間隙を介して互いに接合した駆動基板及び
対向基板と、この間隙に保持された電気光学物質とを備
えている。駆動基板には薄膜トランジスタ、画素電極及
び信号配線が集積形成されている。対向基板には対向電
極が全面的に形成されている。薄膜トランジスタはボト
ムゲート構造を有しており、駆動基板にパタニング形成
されたゲート電極と、該ゲート電極を被覆するゲート絶
縁膜と、該ゲート絶縁膜の上にパタニング形成された半
導体薄膜とからなる。前記信号配線は下側金属層と上側
金属層とを重ねた積層構造を有している。下側金属層は
半導体薄膜に接続するとともに電気抵抗が比較的低く且
つ物理的強度が比較的小さい。上側金属層は下側金属層
を被覆するとともに電気抵抗が比較的高く且つ物理的強
度が比較的大きい。
題を解決するため以下の手段を講じた。即ち、本発明に
係るアクティブマトリクス表示装置は、基本的な構成と
して、所定の間隙を介して互いに接合した駆動基板及び
対向基板と、この間隙に保持された電気光学物質とを備
えている。駆動基板には薄膜トランジスタ、画素電極及
び信号配線が集積形成されている。対向基板には対向電
極が全面的に形成されている。薄膜トランジスタはボト
ムゲート構造を有しており、駆動基板にパタニング形成
されたゲート電極と、該ゲート電極を被覆するゲート絶
縁膜と、該ゲート絶縁膜の上にパタニング形成された半
導体薄膜とからなる。前記信号配線は下側金属層と上側
金属層とを重ねた積層構造を有している。下側金属層は
半導体薄膜に接続するとともに電気抵抗が比較的低く且
つ物理的強度が比較的小さい。上側金属層は下側金属層
を被覆するとともに電気抵抗が比較的高く且つ物理的強
度が比較的大きい。
【０００５】下側金属層は、例えばアルミニウム、銅、
銀及び金から選択された低融点金属材料を主成分とす
る。上側金属層は例えば、モリブデン、タンタル、クロ
ム、ニッケル及びチタンから選択された高融点金属材料
を主成分とする。好ましくは、前記信号配線は比較的反
射率の高い下側金属層を比較的反射率の低い上側金属層
で被覆している。又好ましくは、前記信号配線は比較的
線幅の狭い下側金属層を比較的線幅の広い上側金属層で
完全に被覆している。更に好ましくは、前記薄膜トラン
ジスタは層間絶縁膜により被覆されており、前記信号配
線は該層間絶縁膜に開口したコンタクトホールを介して
該薄膜トランジスタに電気接続する。
銀及び金から選択された低融点金属材料を主成分とす
る。上側金属層は例えば、モリブデン、タンタル、クロ
ム、ニッケル及びチタンから選択された高融点金属材料
を主成分とする。好ましくは、前記信号配線は比較的反
射率の高い下側金属層を比較的反射率の低い上側金属層
で被覆している。又好ましくは、前記信号配線は比較的
線幅の狭い下側金属層を比較的線幅の広い上側金属層で
完全に被覆している。更に好ましくは、前記薄膜トラン
ジスタは層間絶縁膜により被覆されており、前記信号配
線は該層間絶縁膜に開口したコンタクトホールを介して
該薄膜トランジスタに電気接続する。
【０００６】本発明によれば、信号配線は下側金属層と
上側金属層を重ねた積層構造（複合構造）を採用してい
る。下側金属層として比較的電気抵抗の低いアルミニウ
ムを用いることで、複合構造全体としての電気抵抗が下
がり、アクティブマトリクス表示装置の大画面化及び高
密度化に対応できる。上側金属層として物理的強度が比
較的大きいモリブデンなどを用いることで、複合構造全
体の剛性を高めており断線故障などを効果的に抑制でき
る。又、比較的線幅の狭い下側金属層を比較的線幅の広
い上側金属層で完全に被覆することで、複合構造全体の
耐圧性を改善できる。即ち、化学的に活性なアルミニウ
ムを下側金属層に用いた場合でも、その表面のみならず
端面も化学的に不活性な上側金属層で被覆されているた
め、後工程でエッチング液などにさらされた場合でも腐
食が進行しない。更に、アルミニウムなどからなる反射
率の高い下側金属層をモリブデンなどの比較的反射率の
低い上側金属層で被覆することで、複合構造全体の反射
率が低くなり、外光反射を抑制してアクティブマトリク
ス表示装置のコントラスト改善につながる。
上側金属層を重ねた積層構造（複合構造）を採用してい
る。下側金属層として比較的電気抵抗の低いアルミニウ
ムを用いることで、複合構造全体としての電気抵抗が下
がり、アクティブマトリクス表示装置の大画面化及び高
密度化に対応できる。上側金属層として物理的強度が比
較的大きいモリブデンなどを用いることで、複合構造全
体の剛性を高めており断線故障などを効果的に抑制でき
る。又、比較的線幅の狭い下側金属層を比較的線幅の広
い上側金属層で完全に被覆することで、複合構造全体の
耐圧性を改善できる。即ち、化学的に活性なアルミニウ
ムを下側金属層に用いた場合でも、その表面のみならず
端面も化学的に不活性な上側金属層で被覆されているた
め、後工程でエッチング液などにさらされた場合でも腐
食が進行しない。更に、アルミニウムなどからなる反射
率の高い下側金属層をモリブデンなどの比較的反射率の
低い上側金属層で被覆することで、複合構造全体の反射
率が低くなり、外光反射を抑制してアクティブマトリク
ス表示装置のコントラスト改善につながる。
【０００７】
【発明の実施の形態】以下、図面を参照して本発明の好
適な実施形態を詳細に説明する。図１は本発明に係るア
クティブマトリクス表示装置の具体的な構成を示す部分
断面図である。図示するように、本表示装置は所定の間
隙を介して互いに接合した駆動基板１及び対向基板２を
備えている。両者の間隙には液晶３などの電気光学物質
が保持されている。駆動基板１には薄膜トランジスタ
４、画素電極５及び信号配線６などが集積形成されてい
る。対向基板２には対向電極７が全面的に形成されてい
る。
適な実施形態を詳細に説明する。図１は本発明に係るア
クティブマトリクス表示装置の具体的な構成を示す部分
断面図である。図示するように、本表示装置は所定の間
隙を介して互いに接合した駆動基板１及び対向基板２を
備えている。両者の間隙には液晶３などの電気光学物質
が保持されている。駆動基板１には薄膜トランジスタ
４、画素電極５及び信号配線６などが集積形成されてい
る。対向基板２には対向電極７が全面的に形成されてい
る。
【０００８】薄膜トランジスタ４はボトムゲート構造と
なっており、ガラスなどからなる駆動基板１の表面にパ
タニング形成されたゲート電極Ｇを備えている。ゲート
電極Ｇはタンタル、アルミニウム、モリブデン／タンタ
ルの合金などからなり、ゲート配線（図示せず）の一部
としてパタニング形成される。ゲート電極Ｇの表面は陽
極酸化膜８で被覆されている。更にその上には、第１ゲ
ート絶縁膜９及び第２ゲート絶縁膜１０が順に成膜され
ている。第１ゲート絶縁膜９は例えばＳｉＮxからな
り、第２ゲート絶縁膜１０はＳｉＯ2 からなる。このよ
うに、積層構造のゲート絶縁膜を採用することで、ボト
ムゲート型薄膜トランジスタ４の耐圧性を確保してい
る。第２ゲート絶縁膜１０の上には多結晶シリコンなど
からなる半導体薄膜１１がパタニング形成されており、
薄膜トランジスタ４の活性層となる。即ち、ゲート電極
Ｇの直上にはチャネル領域Ｃｈが設けられ、その両側に
は不純物が高濃度で注入されたソース領域Ｓ及びドレイ
ン領域Ｄが設けられている。なお、本例では薄膜トラン
ジスタ４は所謂ＬＤＤ構造を有しており、ソース領域Ｓ
とチャネル領域Ｃｈの間及びドレイン領域Ｄとチャネル
領域Ｃｈの間に、それぞれ低濃度不純物領域（ＬＤＤ）
が介在している。このＬＤＤ構造を採用することで、薄
膜トランジスタ４の電流リークを抑制している。なお、
チャネル領域Ｃｈの直上には保護膜１２がパタニング形
成されている。
なっており、ガラスなどからなる駆動基板１の表面にパ
タニング形成されたゲート電極Ｇを備えている。ゲート
電極Ｇはタンタル、アルミニウム、モリブデン／タンタ
ルの合金などからなり、ゲート配線（図示せず）の一部
としてパタニング形成される。ゲート電極Ｇの表面は陽
極酸化膜８で被覆されている。更にその上には、第１ゲ
ート絶縁膜９及び第２ゲート絶縁膜１０が順に成膜され
ている。第１ゲート絶縁膜９は例えばＳｉＮxからな
り、第２ゲート絶縁膜１０はＳｉＯ2 からなる。このよ
うに、積層構造のゲート絶縁膜を採用することで、ボト
ムゲート型薄膜トランジスタ４の耐圧性を確保してい
る。第２ゲート絶縁膜１０の上には多結晶シリコンなど
からなる半導体薄膜１１がパタニング形成されており、
薄膜トランジスタ４の活性層となる。即ち、ゲート電極
Ｇの直上にはチャネル領域Ｃｈが設けられ、その両側に
は不純物が高濃度で注入されたソース領域Ｓ及びドレイ
ン領域Ｄが設けられている。なお、本例では薄膜トラン
ジスタ４は所謂ＬＤＤ構造を有しており、ソース領域Ｓ
とチャネル領域Ｃｈの間及びドレイン領域Ｄとチャネル
領域Ｃｈの間に、それぞれ低濃度不純物領域（ＬＤＤ）
が介在している。このＬＤＤ構造を採用することで、薄
膜トランジスタ４の電流リークを抑制している。なお、
チャネル領域Ｃｈの直上には保護膜１２がパタニング形
成されている。
【０００９】本発明の特徴要素である信号配線６は下側
金属層１３と上側金属層１４を重ねた積層構造となって
いる。この信号配線６は層間絶縁膜１５の上にパタニン
グ形成されている。即ち、薄膜トランジスタ４は層間絶
縁膜１５により被覆されており、信号配線６はこの層間
絶縁膜１５に開口したコンタクトホール１６を介して薄
膜トランジスタ４のソース領域Ｓに電気接続している。
なお、ドレイン領域Ｄ側にもコンタクトホールを介して
下側金属層１３及び上側金属層１４が接続している。図
示のように薄膜トランジスタ４をスイッチング素子とし
て用いる場合には、これらの下側金属層１３及び上側金
属層１４を介してドレイン領域Ｄが画素電極５と電気接
続するようになっている。なお、本例では信号配線６と
画素電極５はアクリル樹脂などからなる平坦化膜１７に
より互いに絶縁されている。ところで、薄膜トランジス
タを周辺駆動回路の回路素子として用いる場合には、ド
レイン領域Ｄにもソース領域Ｓと同様に信号配線が接続
されることになる。
金属層１３と上側金属層１４を重ねた積層構造となって
いる。この信号配線６は層間絶縁膜１５の上にパタニン
グ形成されている。即ち、薄膜トランジスタ４は層間絶
縁膜１５により被覆されており、信号配線６はこの層間
絶縁膜１５に開口したコンタクトホール１６を介して薄
膜トランジスタ４のソース領域Ｓに電気接続している。
なお、ドレイン領域Ｄ側にもコンタクトホールを介して
下側金属層１３及び上側金属層１４が接続している。図
示のように薄膜トランジスタ４をスイッチング素子とし
て用いる場合には、これらの下側金属層１３及び上側金
属層１４を介してドレイン領域Ｄが画素電極５と電気接
続するようになっている。なお、本例では信号配線６と
画素電極５はアクリル樹脂などからなる平坦化膜１７に
より互いに絶縁されている。ところで、薄膜トランジス
タを周辺駆動回路の回路素子として用いる場合には、ド
レイン領域Ｄにもソース領域Ｓと同様に信号配線が接続
されることになる。
【００１０】上述したように、信号配線６は下側金属層
１３と上側金属層１４を重ねた複合構造を有している。
下側金属層１３は半導体薄膜１１に直接接続するととも
に、電気抵抗が比較的低く且つ物理的強度が比較的小さ
い。これに対し、上側金属層１４は下側金属層１３を被
覆するとともに電気抵抗が比較的高く且つ物理的強度が
比較的大きい。下側金属層１３は、例えばアルミニウ
ム、銅、銀、金などから選択された低融点金属材料を主
成分とする。上側金属層１４は例えば、モリブデン、タ
ンタル、クロム、ニッケル、チタンなどから選択された
高融点金属材料を主成分とする。下側金属層１３の電気
抵抗を小さくして、信号配線６の導電性を確保してい
る。又、上側金属層１４の物理的強度を大きくして剛性
を高め、信号配線６全体の信頼性を確保している。即
ち、信号配線６を複合構造とすることにより断線故障な
どを効果的に防止している。加えて、本例では比較的線
幅の狭い下側金属層１３を比較的線幅の広い上側金属層
１４で完全に被覆している。下側金属層１３は表面ばか
りでなく側面（端面）も上側金属層１４で覆われてお
り、エッチング液などから保護されている。加えて、比
較的反射率の高い下側金属層１３を比較的反射率の低い
上側金属層１４で被覆している。例えば、下側金属層１
３としてアルミニウムを用いた場合、その反射率は９０
％程度である。上側金属層１４としてモリブデンを用い
た場合、その反射率は４５％程度である。この構造で
は、アクティブマトリクス表示装置を直視型のディスプ
レイとして用いた場合、信号配線６は外光反射を抑制で
きるため、表示コントラストが高くなる。
１３と上側金属層１４を重ねた複合構造を有している。
下側金属層１３は半導体薄膜１１に直接接続するととも
に、電気抵抗が比較的低く且つ物理的強度が比較的小さ
い。これに対し、上側金属層１４は下側金属層１３を被
覆するとともに電気抵抗が比較的高く且つ物理的強度が
比較的大きい。下側金属層１３は、例えばアルミニウ
ム、銅、銀、金などから選択された低融点金属材料を主
成分とする。上側金属層１４は例えば、モリブデン、タ
ンタル、クロム、ニッケル、チタンなどから選択された
高融点金属材料を主成分とする。下側金属層１３の電気
抵抗を小さくして、信号配線６の導電性を確保してい
る。又、上側金属層１４の物理的強度を大きくして剛性
を高め、信号配線６全体の信頼性を確保している。即
ち、信号配線６を複合構造とすることにより断線故障な
どを効果的に防止している。加えて、本例では比較的線
幅の狭い下側金属層１３を比較的線幅の広い上側金属層
１４で完全に被覆している。下側金属層１３は表面ばか
りでなく側面（端面）も上側金属層１４で覆われてお
り、エッチング液などから保護されている。加えて、比
較的反射率の高い下側金属層１３を比較的反射率の低い
上側金属層１４で被覆している。例えば、下側金属層１
３としてアルミニウムを用いた場合、その反射率は９０
％程度である。上側金属層１４としてモリブデンを用い
た場合、その反射率は４５％程度である。この構造で
は、アクティブマトリクス表示装置を直視型のディスプ
レイとして用いた場合、信号配線６は外光反射を抑制で
きるため、表示コントラストが高くなる。
【００１１】次に、図２及び図３を参照して、図１に示
した表示装置の製造方法を詳細に説明する。先ず、図２
の工程Ａで、ガラスなどからなる絶縁基板１の上にゲー
ト電極Ｇ及びゲート配線（図示せず）をパタニング形成
する。前述したように、ゲート電極Ｇとしては通常タン
タル、アルミニウム、モリブデン／タンタルなどを用い
ることができる。次に工程（Ｂ）で、金属ゲート電極Ｇ
の表面を陽極酸化処理する。これにより、ゲート電極Ｇ
は陽極酸化膜８により被覆される。工程Ｃに進み、この
絶縁基板１の上にプラズマＣＶＤ法などを用いて第１ゲ
ート絶縁膜９、第２ゲート絶縁膜１０及び半導体薄膜１
１を連続成膜する。第１ゲート絶縁膜９は例えばＳｉＮ
x からなる。第２層間絶縁膜１０はＳｉＯ2 からなる。
半導体薄膜１１は非晶質シリコンからなる。工程Ｄに進
み、３００℃乃至３５０℃程度で加熱処理（アニール）
を行い、プラズマＣＶＤにより成膜された非晶質シリコ
ンからなる半導体薄膜１１に含まれた過剰の水素を離脱
させる（脱水素）。更に、エキシマレーザパルスなどの
レーザ光を照射して半導体薄膜１１のみを部分的に加熱
溶融し、冷却過程を経て非晶質シリコンを多結晶シリコ
ンに転換する。工程Ｅに進み、ゲート電極Ｇと整合する
ように半導体薄膜１１の上に保護膜（チャネルストッ
パ）１２をパタニング形成する。保護膜１２のパタニン
グには例えば裏面露光を用い、ガラスなどからなる透明
な絶縁基板１の裏側からゲート電極Ｇをマスクとしてセ
ルフアライメントで露光処理を行い、保護膜１２のパタ
ーンを規定する。予め成膜されたＳｉＯ2 などの絶縁膜
をこの裏面露光により規定されたパターンで選択的にエ
ッチングすることにより、ゲート電極Ｇに整合した保護
膜（チャネルストッパ）１２が得られる。工程Ｆに進
み、保護膜１２をマスクとしてセルフアライメントで不
純物イオンを比較的低濃度で半導体薄膜１１にドーピン
グする。このイオンドーピングは不純物元素を含む原料
気体をプラズマ化し、不純物イオンを生成した後質量分
離を行うことなく電界加速して半導体薄膜１１に打ち込
むものである。これにより、半導体薄膜１１に低濃度不
純物領域（ＬＤＤ領域）が形成される。なお、保護膜１
２の直下には不純物イオンが実質的にドーピングされて
いないチャネル領域Ｃｈが残される。更に、保護膜１２
のパターンより一回り大きなフォトレジストを形成し、
これをマスクとして同じくイオンドーピングにより半導
体薄膜１１に不純物を高濃度で注入する。これにより、
ボトムゲート型薄膜トランジスタ４のソース領域Ｓ及び
ドレイン領域Ｄが形成される。このフォトレジストのパ
タニングは、例えばゲート電極Ｇをマスクとする裏面露
光により行うことができる。更に半導体薄膜１１にレー
ザ光を照射し、注入された不純物を活性化しておく。
した表示装置の製造方法を詳細に説明する。先ず、図２
の工程Ａで、ガラスなどからなる絶縁基板１の上にゲー
ト電極Ｇ及びゲート配線（図示せず）をパタニング形成
する。前述したように、ゲート電極Ｇとしては通常タン
タル、アルミニウム、モリブデン／タンタルなどを用い
ることができる。次に工程（Ｂ）で、金属ゲート電極Ｇ
の表面を陽極酸化処理する。これにより、ゲート電極Ｇ
は陽極酸化膜８により被覆される。工程Ｃに進み、この
絶縁基板１の上にプラズマＣＶＤ法などを用いて第１ゲ
ート絶縁膜９、第２ゲート絶縁膜１０及び半導体薄膜１
１を連続成膜する。第１ゲート絶縁膜９は例えばＳｉＮ
x からなる。第２層間絶縁膜１０はＳｉＯ2 からなる。
半導体薄膜１１は非晶質シリコンからなる。工程Ｄに進
み、３００℃乃至３５０℃程度で加熱処理（アニール）
を行い、プラズマＣＶＤにより成膜された非晶質シリコ
ンからなる半導体薄膜１１に含まれた過剰の水素を離脱
させる（脱水素）。更に、エキシマレーザパルスなどの
レーザ光を照射して半導体薄膜１１のみを部分的に加熱
溶融し、冷却過程を経て非晶質シリコンを多結晶シリコ
ンに転換する。工程Ｅに進み、ゲート電極Ｇと整合する
ように半導体薄膜１１の上に保護膜（チャネルストッ
パ）１２をパタニング形成する。保護膜１２のパタニン
グには例えば裏面露光を用い、ガラスなどからなる透明
な絶縁基板１の裏側からゲート電極Ｇをマスクとしてセ
ルフアライメントで露光処理を行い、保護膜１２のパタ
ーンを規定する。予め成膜されたＳｉＯ2 などの絶縁膜
をこの裏面露光により規定されたパターンで選択的にエ
ッチングすることにより、ゲート電極Ｇに整合した保護
膜（チャネルストッパ）１２が得られる。工程Ｆに進
み、保護膜１２をマスクとしてセルフアライメントで不
純物イオンを比較的低濃度で半導体薄膜１１にドーピン
グする。このイオンドーピングは不純物元素を含む原料
気体をプラズマ化し、不純物イオンを生成した後質量分
離を行うことなく電界加速して半導体薄膜１１に打ち込
むものである。これにより、半導体薄膜１１に低濃度不
純物領域（ＬＤＤ領域）が形成される。なお、保護膜１
２の直下には不純物イオンが実質的にドーピングされて
いないチャネル領域Ｃｈが残される。更に、保護膜１２
のパターンより一回り大きなフォトレジストを形成し、
これをマスクとして同じくイオンドーピングにより半導
体薄膜１１に不純物を高濃度で注入する。これにより、
ボトムゲート型薄膜トランジスタ４のソース領域Ｓ及び
ドレイン領域Ｄが形成される。このフォトレジストのパ
タニングは、例えばゲート電極Ｇをマスクとする裏面露
光により行うことができる。更に半導体薄膜１１にレー
ザ光を照射し、注入された不純物を活性化しておく。
【００１２】図３の工程Ｇに進み、半導体薄膜１１をア
イランド状にエッチングして、個々の薄膜トランジスタ
４を互いに分離する。更に、絶縁基板１を水素プラズマ
雰囲気中もしくは水素ガス雰囲気中に投入し、半導体薄
膜１１に水素を拡散させる。工程Ｈに進み、薄膜トラン
ジスタ４をＳｉＮx などからなる層間絶縁膜１５で被覆
する。この状態で例えば３００℃にて熱アニールを行
い、半導体薄膜１１に導入された水素を固定する。所謂
半導体薄膜１１の水素化処理を行い、薄膜トランジスタ
４の動作特性を改善する。工程Ｉに進み、層間絶縁膜１
５を選択的にエッチングして、薄膜トランジスタ４のソ
ース領域Ｓ及びドレイン領域Ｄに連通するコンタクトホ
ール１６を開口する。更に、層間絶縁膜１５の上に例え
ばアルミニウムからなる下側金属層１３を蒸着する。工
程Ｊに進み、下側金属層１３を所定の形状にパタニング
する。例えば、ソース領域Ｓ側に接続した下側金属層１
３は信号配線のパターンに合わせてエッチングされる。
ドレイン領域Ｄ側に接続した下側金属層１３はパッド電
極のパターンに合わせてエッチングされる。この下側金
属層１３に重ねて例えばモリブデンからなる上側金属層
１４を蒸着する。最後に工程Ｋに進み、上側金属層１４
を所定の形状にパタニングする。これにより、薄膜トラ
ンジスタ４のソース領域Ｓ側に電極接続した積層構造
（複合構造）の信号配線６が得られる。この後、信号配
線６を被覆するようにアクリル樹脂などからなる平坦化
膜を成膜する。この平坦化膜にコンタクトホールを開口
した後ＩＴＯなどの透明導電膜を成膜し、所定の形状に
パタニングして画素電極に加工する。以上の工程によ
り、図１に示してある駆動基板の構造が得られる。この
後、予め対向電極が形成された対向基板を所定の間隙を
介して駆動基板に接合し、この間隙に液晶を封入する
と、アクティブマトリクス型の表示装置が完成する。
イランド状にエッチングして、個々の薄膜トランジスタ
４を互いに分離する。更に、絶縁基板１を水素プラズマ
雰囲気中もしくは水素ガス雰囲気中に投入し、半導体薄
膜１１に水素を拡散させる。工程Ｈに進み、薄膜トラン
ジスタ４をＳｉＮx などからなる層間絶縁膜１５で被覆
する。この状態で例えば３００℃にて熱アニールを行
い、半導体薄膜１１に導入された水素を固定する。所謂
半導体薄膜１１の水素化処理を行い、薄膜トランジスタ
４の動作特性を改善する。工程Ｉに進み、層間絶縁膜１
５を選択的にエッチングして、薄膜トランジスタ４のソ
ース領域Ｓ及びドレイン領域Ｄに連通するコンタクトホ
ール１６を開口する。更に、層間絶縁膜１５の上に例え
ばアルミニウムからなる下側金属層１３を蒸着する。工
程Ｊに進み、下側金属層１３を所定の形状にパタニング
する。例えば、ソース領域Ｓ側に接続した下側金属層１
３は信号配線のパターンに合わせてエッチングされる。
ドレイン領域Ｄ側に接続した下側金属層１３はパッド電
極のパターンに合わせてエッチングされる。この下側金
属層１３に重ねて例えばモリブデンからなる上側金属層
１４を蒸着する。最後に工程Ｋに進み、上側金属層１４
を所定の形状にパタニングする。これにより、薄膜トラ
ンジスタ４のソース領域Ｓ側に電極接続した積層構造
（複合構造）の信号配線６が得られる。この後、信号配
線６を被覆するようにアクリル樹脂などからなる平坦化
膜を成膜する。この平坦化膜にコンタクトホールを開口
した後ＩＴＯなどの透明導電膜を成膜し、所定の形状に
パタニングして画素電極に加工する。以上の工程によ
り、図１に示してある駆動基板の構造が得られる。この
後、予め対向電極が形成された対向基板を所定の間隙を
介して駆動基板に接合し、この間隙に液晶を封入する
と、アクティブマトリクス型の表示装置が完成する。
【００１３】最後に、図４は図１に示したアクティブマ
トリクス型表示装置の平面形状を表わしている。図示す
るように、信号配線６は列状にパタニングされ、ゲート
配線２０は行状にパタニングされている。両者はともに
金属材料からなり優れた遮光性を有する。信号配線６と
ゲート配線２０は行列状に交差してブラックマトリクス
を形成する。このブラックマトリクスで囲まれた領域に
画素電極５がパタニング形成される。ブラックマトリク
スを構成する信号配線６及びゲート配線２０はともに比
較的反射率の低い金属材料からなり、外光反射を抑制し
て表示コントラストを高めることができる。信号配線６
とゲート配線２０の交差部にはボトムゲート型の薄膜ト
ランジスタ４が形成されており、対応する画素電極５を
スイッチング駆動する。薄膜トランジスタ４はアイラン
ド状にパタニングされた半導体薄膜１１を活性層として
おり、その下側にはゲート配線２０から延設されたゲー
ト電極Ｇが形成されている。半導体薄膜１１に形成され
たソース領域Ｓは複合構造の信号配線６に電気接続して
いる。一方ドレイン領域Ｄは画素電極５に電気接続して
いる。
トリクス型表示装置の平面形状を表わしている。図示す
るように、信号配線６は列状にパタニングされ、ゲート
配線２０は行状にパタニングされている。両者はともに
金属材料からなり優れた遮光性を有する。信号配線６と
ゲート配線２０は行列状に交差してブラックマトリクス
を形成する。このブラックマトリクスで囲まれた領域に
画素電極５がパタニング形成される。ブラックマトリク
スを構成する信号配線６及びゲート配線２０はともに比
較的反射率の低い金属材料からなり、外光反射を抑制し
て表示コントラストを高めることができる。信号配線６
とゲート配線２０の交差部にはボトムゲート型の薄膜ト
ランジスタ４が形成されており、対応する画素電極５を
スイッチング駆動する。薄膜トランジスタ４はアイラン
ド状にパタニングされた半導体薄膜１１を活性層として
おり、その下側にはゲート配線２０から延設されたゲー
ト電極Ｇが形成されている。半導体薄膜１１に形成され
たソース領域Ｓは複合構造の信号配線６に電気接続して
いる。一方ドレイン領域Ｄは画素電極５に電気接続して
いる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
信号配線が下側金属層と上側金属層を重ねた複合構造を
有している。下側金属層は物理的強度が比較的小さい代
わりに電気抵抗が比較的低い。上側金属層は電気抵抗が
比較的高い代わりに物理的強度が比較的大きい。このよ
うな複合構造を採用することで、信号配線の電気抵抗を
実効的に低く押さえることが可能になり、表示装置の大
画面化及び高精彩化に対応できる。又、係る複合構造を
採用することで信号配線の断線故障が起こりにくくな
り、信頼性向上が望める。特に上側金属層として物理的
強度が高く剛性に優れた金属材料を用いることで信頼性
が増す。又、下側金属層よりも反射率の低い上側金属層
を設けることで、信号配線自体をブラックマトリクスに
利用でき、アクティブマトリクス型表示装置を直視型デ
ィスプレイに応用した場合などコントラストが向上す
る。
信号配線が下側金属層と上側金属層を重ねた複合構造を
有している。下側金属層は物理的強度が比較的小さい代
わりに電気抵抗が比較的低い。上側金属層は電気抵抗が
比較的高い代わりに物理的強度が比較的大きい。このよ
うな複合構造を採用することで、信号配線の電気抵抗を
実効的に低く押さえることが可能になり、表示装置の大
画面化及び高精彩化に対応できる。又、係る複合構造を
採用することで信号配線の断線故障が起こりにくくな
り、信頼性向上が望める。特に上側金属層として物理的
強度が高く剛性に優れた金属材料を用いることで信頼性
が増す。又、下側金属層よりも反射率の低い上側金属層
を設けることで、信号配線自体をブラックマトリクスに
利用でき、アクティブマトリクス型表示装置を直視型デ
ィスプレイに応用した場合などコントラストが向上す
る。
【図１】本発明に係るアクティブマトリクス表示装置の
構造を示す部分断面図である。
構造を示す部分断面図である。
【図２】本発明に係るアクティブマトリクス表示装置の
製造方法を示す工程図である。
製造方法を示す工程図である。
【図３】同じくアクティブマトリクス表示装置の製造方
法を示す工程図である。
法を示す工程図である。
【図４】アクティブマトリクス表示装置のパターン形状
を示す平面図である。
を示す平面図である。
１ 駆動基板 ２ 対向基板 ３ 液晶 ４ 薄膜トランジスタ ５ 画素電極 ６ 信号配線 ７ 対向電極 ９ 第１ゲート絶縁膜 １０ 第２ゲート絶縁膜 １１ 半導体薄膜 １３ 下側金属層 １４ 上側金属層 １５ 層間絶縁膜 １６ コンタクトホール
Claims (5)
- 【請求項１】 薄膜トランジスタ、画素電極及び信号配
線が集積形成された駆動基板と、対向電極を有し所定の
間隙を介して該駆動基板に接合した対向基板と、該間隙
に保持された電気光学物質とを備えたアクティブマトリ
クス表示装置であって、 前記薄膜トランジスタは、該駆動基板にパタニング形成
されたゲート電極と、該ゲート電極を被覆するゲート絶
縁膜と、該ゲート絶縁膜の上にパタニング形成された半
導体薄膜とを備えたボトムゲート構造を有し、 前記信号配線は、該半導体薄膜に接続するとともに電気
抵抗が比較的低く且つ物理的強度が比較的小さい下側金
属層と、該下側金属層を被覆するとともに電気抵抗が比
較的高く且つ物理的強度が比較的大きい上側金属層を重
ねた積層構造を有することを特徴とするアクティブマト
リクス表示装置。 - 【請求項２】 前記下側金属層はアルミニウム、銅、銀
及び金から選択された低融点金属材料を主成分とし、前
記上側金属層はモリブデン、タンタル、クロム、ニッケ
ル及びチタンから選択された高融点金属材料を主成分と
することを特徴とする請求項１記載のアクティブマトリ
クス表示装置。 - 【請求項３】 前記信号配線は、比較的反射率の高い下
側金属層を比較的反射率の低い上側金属層で被覆するこ
とを特徴とする請求項１記載のアクティブマトリクス表
示装置。 - 【請求項４】 前記信号配線は、比較的線幅の狭い下側
金属層を比較的線幅の広い上側金属層で完全に被覆する
ことを特徴とする請求項１記載のアクティブマトリクス
表示装置。 - 【請求項５】 前記薄膜トランジスタは層間絶縁膜によ
り被覆されており、前記信号配線は該層間絶縁膜に開口
したコンタクトホールを介して該薄膜トランジスタに電
気接続することを特徴とする請求項１記載のアクティブ
マトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19901595A JPH0926602A (ja) | 1995-07-12 | 1995-07-12 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19901595A JPH0926602A (ja) | 1995-07-12 | 1995-07-12 | アクティブマトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0926602A true JPH0926602A (ja) | 1997-01-28 |
Family
ID=16400704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19901595A Pending JPH0926602A (ja) | 1995-07-12 | 1995-07-12 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0926602A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0984492A2 (en) * | 1998-08-31 | 2000-03-08 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| JP2001203360A (ja) * | 1999-11-18 | 2001-07-27 | Xerox Corp | トップゲートセルフアラインポリシリコン薄膜トランジスタ、その製造方法、及びアレイ |
| JP2001337624A (ja) * | 2000-05-26 | 2001-12-07 | Toshiba Corp | アレイ基板及びその製造方法 |
| JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
| JP2002297057A (ja) * | 2001-03-30 | 2002-10-09 | Toshiba Corp | 画像表示装置及びその製造方法 |
| JP2003036037A (ja) * | 2001-07-23 | 2003-02-07 | Pioneer Electronic Corp | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| US6750086B2 (en) | 1997-03-28 | 2004-06-15 | Sanyo Electric Co., Ltd. | Semiconductor device having a semiconductor thin film containing low concentration of unbound hydrogen atoms and method of manufacturing the same |
| US7365393B2 (en) | 1999-02-23 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| SG147270A1 (en) * | 2000-12-11 | 2008-11-28 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| JP2009003328A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| US7697052B1 (en) | 1999-02-17 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic view finder utilizing an organic electroluminescence display |
| JP2013080829A (ja) * | 2011-10-04 | 2013-05-02 | Dainippon Printing Co Ltd | トップゲート型アクティブマトリックス基板、およびその製造方法 |
| US9231044B2 (en) | 2000-12-21 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
-
1995
- 1995-07-12 JP JP19901595A patent/JPH0926602A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045818B2 (en) | 1997-03-28 | 2006-05-16 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same comprising thin film containing low concentration of hydrogen |
| US6750086B2 (en) | 1997-03-28 | 2004-06-15 | Sanyo Electric Co., Ltd. | Semiconductor device having a semiconductor thin film containing low concentration of unbound hydrogen atoms and method of manufacturing the same |
| EP0984492A2 (en) * | 1998-08-31 | 2000-03-08 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| EP0984492A3 (en) * | 1998-08-31 | 2000-05-17 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| US7697052B1 (en) | 1999-02-17 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic view finder utilizing an organic electroluminescence display |
| US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7745829B2 (en) | 1999-02-23 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and fabrication method thereof |
| US7365393B2 (en) | 1999-02-23 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7442991B2 (en) | 1999-02-23 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Display including casing and display unit |
| US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US8030659B2 (en) | 1999-02-23 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2001203360A (ja) * | 1999-11-18 | 2001-07-27 | Xerox Corp | トップゲートセルフアラインポリシリコン薄膜トランジスタ、その製造方法、及びアレイ |
| JP2001337624A (ja) * | 2000-05-26 | 2001-12-07 | Toshiba Corp | アレイ基板及びその製造方法 |
| JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| SG147270A1 (en) * | 2000-12-11 | 2008-11-28 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| US9793335B2 (en) | 2000-12-21 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
| US9231044B2 (en) | 2000-12-21 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
| JP2002297057A (ja) * | 2001-03-30 | 2002-10-09 | Toshiba Corp | 画像表示装置及びその製造方法 |
| JP2003036037A (ja) * | 2001-07-23 | 2003-02-07 | Pioneer Electronic Corp | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| JP4620298B2 (ja) * | 2001-07-23 | 2011-01-26 | パイオニア株式会社 | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| JP2009003328A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| JP2013080829A (ja) * | 2011-10-04 | 2013-05-02 | Dainippon Printing Co Ltd | トップゲート型アクティブマトリックス基板、およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020093021A1 (en) | Thin-film transistor display devices | |
| US5555112A (en) | Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor | |
| KR100232677B1 (ko) | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 | |
| US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
| JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH0926602A (ja) | アクティブマトリクス表示装置 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| TW474023B (en) | Thin film transistor process of liquid crystal display | |
| JP4117369B2 (ja) | アクティブマトリクス方式液晶表示装置 | |
| JPH07159811A (ja) | 液晶表示装置 | |
| JPH1079514A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH0772508A (ja) | 薄膜トランジスタパネル | |
| US20040209408A1 (en) | Method of forming a thin film transistor on a transparent plate | |
| JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| JPH0945774A (ja) | 薄膜半導体装置 | |
| JPH0685440B2 (ja) | 薄膜トランジスタ | |
| JPH06250224A (ja) | 液晶表示装置 | |
| KR100248855B1 (ko) | 액티브 매트릭스 기판의 제조 방법 및 그 구조 | |
| KR100803565B1 (ko) | 액정 표시 장치용 어레이 기판 | |
| KR100984354B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 액정 표시 장치 및그 제조 방법 | |
| JPH08179361A (ja) | アクティブマトリックスパネル | |
| JP3427550B2 (ja) | 薄膜半導体装置 | |
| KR100422272B1 (ko) | 액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치 |