JPH07159811A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07159811A JPH07159811A JP34004293A JP34004293A JPH07159811A JP H07159811 A JPH07159811 A JP H07159811A JP 34004293 A JP34004293 A JP 34004293A JP 34004293 A JP34004293 A JP 34004293A JP H07159811 A JPH07159811 A JP H07159811A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- metal film
- display device
- crystal display
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス型液晶表示装置に設け
られるガードリング金属膜のヒルロックを抑制する。 【構成】 アクティブマトリクス型液晶表示装置は、表
示領域3及び周辺領域4を有する第1の基板1と、対向
電極を備え該第1の基板1に対し所定の間隙を介し対面
配置された第2の基板2と、該間隙内に保持された液晶
層とを有する。表示領域3にはマトリクス状の画素電極
5とこれを駆動するスイッチング素子として薄膜トラン
ジスタ6が集積形成されている。周辺領域4には表示領
域3を囲むガードリングとなる金属膜7が形成されてい
る。金属膜7はスリットパタン8により細分化された部
分片9の集合からなる。金属膜7を細分化する事により
膜ストレスが緩和されヒルロックを抑制できる。
られるガードリング金属膜のヒルロックを抑制する。 【構成】 アクティブマトリクス型液晶表示装置は、表
示領域3及び周辺領域4を有する第1の基板1と、対向
電極を備え該第1の基板1に対し所定の間隙を介し対面
配置された第2の基板2と、該間隙内に保持された液晶
層とを有する。表示領域3にはマトリクス状の画素電極
5とこれを駆動するスイッチング素子として薄膜トラン
ジスタ6が集積形成されている。周辺領域4には表示領
域3を囲むガードリングとなる金属膜7が形成されてい
る。金属膜7はスリットパタン8により細分化された部
分片9の集合からなる。金属膜7を細分化する事により
膜ストレスが緩和されヒルロックを抑制できる。
Description
【0001】
【産業上の利用分野】本発明は、各々スイッチング素子
を有する複数の画素電極がマトリクス配列したアクティ
ブマトリクス型の液晶表示装置に関する。より詳しく
は、表示領域を囲むガードリングの構造に関する。
を有する複数の画素電極がマトリクス配列したアクティ
ブマトリクス型の液晶表示装置に関する。より詳しく
は、表示領域を囲むガードリングの構造に関する。
【0002】
【従来の技術】本発明の背景を明らかにする為、図4を
参照して従来のアクティブマトリクス型液晶表示装置の
構造を簡潔に説明する。図示する様に、ガラス基板10
0上には画素を駆動するスイッチング素子として薄膜ト
ランジスタ(TFT)101が形成されている。又、T
FT101に選択信号を供給する為のゲートライン10
2、同じく画像信号を供給する為の信号ライン103、
画素電極104等が形成されている。さらに、TFT1
01及び画素電極104を含む表示領域を囲む様にガー
ドリングとなる金属膜105が形成されている。このガ
ラス基板100には所定の間隙を介して対向基板106
がシール材107により接合されている。対向基板10
6の内表面には対向電極108が形成されている。下側
のガラス基板100と上側の対向基板106との間には
液晶層109が保持されている。シール材107は前述
した金属膜105と整合した状態で両基板100,10
6の周辺領域に沿って配設されている。
参照して従来のアクティブマトリクス型液晶表示装置の
構造を簡潔に説明する。図示する様に、ガラス基板10
0上には画素を駆動するスイッチング素子として薄膜ト
ランジスタ(TFT)101が形成されている。又、T
FT101に選択信号を供給する為のゲートライン10
2、同じく画像信号を供給する為の信号ライン103、
画素電極104等が形成されている。さらに、TFT1
01及び画素電極104を含む表示領域を囲む様にガー
ドリングとなる金属膜105が形成されている。このガ
ラス基板100には所定の間隙を介して対向基板106
がシール材107により接合されている。対向基板10
6の内表面には対向電極108が形成されている。下側
のガラス基板100と上側の対向基板106との間には
液晶層109が保持されている。シール材107は前述
した金属膜105と整合した状態で両基板100,10
6の周辺領域に沿って配設されている。
【0003】図5は、図4に示した従来のアクティブマ
トリクス型液晶表示装置の模式的な平面図である。図示
する様に、金属膜105はガラス基板100の周辺領域
に沿って連続的な帯状にパタニングされており、表示領
域110を囲んでいる。表示領域110内には、前述し
た様に画素電極104及び薄膜トランジスタ101が集
積的に形成されている。又垂直駆動回路111が形成さ
れておりゲートライン102を介して個々の薄膜トラン
ジスタ101に接続している。水平駆動回路112も形
成されており信号ライン103を介して個々のTFT1
01に接続している。ガラス基板100の上端側で露出
した表面には外部接続用の引出電極113が形成されて
おり、ガードリングとなる金属膜105と交差して垂直
駆動回路111や水平駆動回路112と接続している。
トリクス型液晶表示装置の模式的な平面図である。図示
する様に、金属膜105はガラス基板100の周辺領域
に沿って連続的な帯状にパタニングされており、表示領
域110を囲んでいる。表示領域110内には、前述し
た様に画素電極104及び薄膜トランジスタ101が集
積的に形成されている。又垂直駆動回路111が形成さ
れておりゲートライン102を介して個々の薄膜トラン
ジスタ101に接続している。水平駆動回路112も形
成されており信号ライン103を介して個々のTFT1
01に接続している。ガラス基板100の上端側で露出
した表面には外部接続用の引出電極113が形成されて
おり、ガードリングとなる金属膜105と交差して垂直
駆動回路111や水平駆動回路112と接続している。
【0004】以上の説明から理解される様に、金属膜1
05は内側の表示領域110を取り囲み、ガードリング
としてTFT101を外部の静電気等から保護する。加
えて、シール材107と整合させる事によりガラス基板
100の表面に存在する配線段差等を吸収し平坦化させ
て液晶層109の厚みを均一にしている。即ち、ガード
リング金属膜105は製造工程における静電ダメージか
らTFT等を保護するとともに、液晶セルギャップを均
一に制御する機能を有し、歩留りと表示画質を改善する
事ができる。さらに、このガードリング金属膜105は
遮光層としても機能する。
05は内側の表示領域110を取り囲み、ガードリング
としてTFT101を外部の静電気等から保護する。加
えて、シール材107と整合させる事によりガラス基板
100の表面に存在する配線段差等を吸収し平坦化させ
て液晶層109の厚みを均一にしている。即ち、ガード
リング金属膜105は製造工程における静電ダメージか
らTFT等を保護するとともに、液晶セルギャップを均
一に制御する機能を有し、歩留りと表示画質を改善する
事ができる。さらに、このガードリング金属膜105は
遮光層としても機能する。
【0005】
【発明が解決しようとする課題】しかしながら上述した
従来構造の場合、ガードリングは帯状に連続した金属膜
105からなり全体として大きな面積を有する為、後工
程で熱処理を加えるとその膜ストレスにより所謂ヒルロ
ックが発生しやすいという課題がある。このヒルロック
は金属膜105を構成している物質のエレクトロマイグ
レーションやストレスマイグレーションに起因してお
り、金属粒界部に突起形状となって現われる。ヒルロッ
クが発生すると金属膜105表面の平坦性が損なわれる
為シール材107の厚みに変動が生じ液晶セルギャップ
不良の原因となる。あるいは、シール部からの液晶漏れ
の原因ともなる。又、場合によってはこのヒルロックに
より金属膜105の遮光性が損なわれ、所謂光抜けの原
因となる。ガードリングの光抜けは画素電極等を含む表
示領域から離れている為画像品質に直接影響はないが、
バックライト等を組み込んだ場合表示領域周辺からの光
抜けは外観品位を損なう事になる。このヒルロックの発
生は特に金属膜105の構成材料としてアルミニウムを
採用した時に大きな問題となる。金属アルミニウムは4
00℃程度の比較的低温加熱処理でも容易にヒルロック
が発生しやすい。
従来構造の場合、ガードリングは帯状に連続した金属膜
105からなり全体として大きな面積を有する為、後工
程で熱処理を加えるとその膜ストレスにより所謂ヒルロ
ックが発生しやすいという課題がある。このヒルロック
は金属膜105を構成している物質のエレクトロマイグ
レーションやストレスマイグレーションに起因してお
り、金属粒界部に突起形状となって現われる。ヒルロッ
クが発生すると金属膜105表面の平坦性が損なわれる
為シール材107の厚みに変動が生じ液晶セルギャップ
不良の原因となる。あるいは、シール部からの液晶漏れ
の原因ともなる。又、場合によってはこのヒルロックに
より金属膜105の遮光性が損なわれ、所謂光抜けの原
因となる。ガードリングの光抜けは画素電極等を含む表
示領域から離れている為画像品質に直接影響はないが、
バックライト等を組み込んだ場合表示領域周辺からの光
抜けは外観品位を損なう事になる。このヒルロックの発
生は特に金属膜105の構成材料としてアルミニウムを
採用した時に大きな問題となる。金属アルミニウムは4
00℃程度の比較的低温加熱処理でも容易にヒルロック
が発生しやすい。
【0006】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はガードリング金属膜に対して熱処理
を加えてもヒルロックの発生を抑制でき、液晶セルギャ
ップ不良、液晶漏出、光抜け発生等のない液晶表示装置
を提供する事を目的とする。かかる目的を達成する為に
以下の手段を講じた。即ち、本発明にかかる液晶表示装
置は、基本的な構成要素として、表示領域及び周辺領域
を有する第1の基板と、対向電極を備え該第1の基板に
対し所定の間隙を介し対面配置された第2の基板と、該
間隙内に保持された液晶層とを有する。前記表示領域に
はマトリクス状の画素電極とこれを駆動するスイッチン
グ素子が集積形成されている。一方前記周辺領域には該
表示領域を囲むガードリングとなる金属膜が形成されて
いる。本発明の特徴事項として前記ガードリング金属膜
はスリットパタンにより細分化された部分片の集合から
なる。好ましくは、前記金属膜の各部分片は1mm以下の
幅寸法に細分化されている。さらに好ましくは、各部分
片は0.6mm以下の幅寸法に細分化されている。かかる
構成を有するガードリング金属膜は例えばアルミニウム
からなる。又、前記ガードリング金属膜は該表示領域と
の境界に沿って遮光枠パタンを有している。
題に鑑み、本発明はガードリング金属膜に対して熱処理
を加えてもヒルロックの発生を抑制でき、液晶セルギャ
ップ不良、液晶漏出、光抜け発生等のない液晶表示装置
を提供する事を目的とする。かかる目的を達成する為に
以下の手段を講じた。即ち、本発明にかかる液晶表示装
置は、基本的な構成要素として、表示領域及び周辺領域
を有する第1の基板と、対向電極を備え該第1の基板に
対し所定の間隙を介し対面配置された第2の基板と、該
間隙内に保持された液晶層とを有する。前記表示領域に
はマトリクス状の画素電極とこれを駆動するスイッチン
グ素子が集積形成されている。一方前記周辺領域には該
表示領域を囲むガードリングとなる金属膜が形成されて
いる。本発明の特徴事項として前記ガードリング金属膜
はスリットパタンにより細分化された部分片の集合から
なる。好ましくは、前記金属膜の各部分片は1mm以下の
幅寸法に細分化されている。さらに好ましくは、各部分
片は0.6mm以下の幅寸法に細分化されている。かかる
構成を有するガードリング金属膜は例えばアルミニウム
からなる。又、前記ガードリング金属膜は該表示領域と
の境界に沿って遮光枠パタンを有している。
【0007】
【作用】本発明によれば、ガードリング金属膜にはスリ
ットパタンが形成されており例えば1mm以下の幅寸法に
細分化されている。但し細分化された部分片の集合は全
体として導通がとれておりガードリングの機能を果た
す。ガードリング金属膜にスリットパタンを入れると連
続面積を縮小化でき、膜ストレスによるヒルロックの発
生が抑制される。仮に、ガードリング金属膜の連続した
部分の面積が大きいと、膜ストレスにより後工程の熱処
理でヒルロックが発生しやすくなる。面積幅が1mmを超
えると膜ストレスがかなり大きくなり、高い確率でヒル
ロックが発生する。面積幅を0.6mm以下に制限すれ
ば、完全にヒルロックを抑制する事ができる。
ットパタンが形成されており例えば1mm以下の幅寸法に
細分化されている。但し細分化された部分片の集合は全
体として導通がとれておりガードリングの機能を果た
す。ガードリング金属膜にスリットパタンを入れると連
続面積を縮小化でき、膜ストレスによるヒルロックの発
生が抑制される。仮に、ガードリング金属膜の連続した
部分の面積が大きいと、膜ストレスにより後工程の熱処
理でヒルロックが発生しやすくなる。面積幅が1mmを超
えると膜ストレスがかなり大きくなり、高い確率でヒル
ロックが発生する。面積幅を0.6mm以下に制限すれ
ば、完全にヒルロックを抑制する事ができる。
【0008】
【実施例】以下図面を参照して本発明にかかる液晶表示
装置の好適な実施例を詳細に説明する。図1は本発明に
かかるアクティブマトリクス型液晶表示装置の基本的な
構成を示す模式的な平面図である。図示する様に本液晶
表示装置は、第1の基板1と、第2の基板2と、両者の
間に保持された液晶層とからなる。第1の基板1は中央
の表示領域3と周辺領域4とを有している。表示領域3
にはマトリクス状の画素電極5とこれを駆動するスイッ
チング素子として薄膜トランジスタ(TFT)6が集積
形成されている。一方周辺領域4には表示領域3を囲む
ガードリングとなる金属膜7が形成されている。本例で
はこの金属膜7はアルミニウムからなる。金属膜7はス
リットパタン8により細分化された部分片9の集合から
なる。本例ではスリットパタン8は直線状に形成されて
おり、金属膜7の連続帯は2本の平行な部分片9に細分
化されている。但しスリットパタン8の形状は図示の例
に限られるものではない。部分片9は細分化されている
が、周辺領域4の各コーナ部で互いに接続されており同
電位レベルを保持してガードリングの機能を奏する。部
分片9の幅寸法は1mm以下に設定されている。仮に幅寸
法が1mmを超えると膜ストレスが大きくなり高い確率で
ヒルロックが発生する。なお部分片9の幅寸法を0.6
mm以下にすれば完全にヒルロックを防止できる。この為
には、例えばスリットパタン8の本数を増やせば良い。
なおスリットパタン8を形成すると金属膜7の遮光性が
失われる。しかしながら本来遮光性は表示領域3から一
定距離範囲について要求されており、それより外側の範
囲に関してはスリットパタン8が存在しても支障はな
い。この点に鑑み、本実施例ではスリットパタン8を直
線状に形成する事により、表示領域3との境界に沿って
遮光枠パタン10を残す様にしている。図から明らかな
様に、この遮光枠パタン10はスリットパタン8の内側
に位置する部分片9により構成されている。
装置の好適な実施例を詳細に説明する。図1は本発明に
かかるアクティブマトリクス型液晶表示装置の基本的な
構成を示す模式的な平面図である。図示する様に本液晶
表示装置は、第1の基板1と、第2の基板2と、両者の
間に保持された液晶層とからなる。第1の基板1は中央
の表示領域3と周辺領域4とを有している。表示領域3
にはマトリクス状の画素電極5とこれを駆動するスイッ
チング素子として薄膜トランジスタ(TFT)6が集積
形成されている。一方周辺領域4には表示領域3を囲む
ガードリングとなる金属膜7が形成されている。本例で
はこの金属膜7はアルミニウムからなる。金属膜7はス
リットパタン8により細分化された部分片9の集合から
なる。本例ではスリットパタン8は直線状に形成されて
おり、金属膜7の連続帯は2本の平行な部分片9に細分
化されている。但しスリットパタン8の形状は図示の例
に限られるものではない。部分片9は細分化されている
が、周辺領域4の各コーナ部で互いに接続されており同
電位レベルを保持してガードリングの機能を奏する。部
分片9の幅寸法は1mm以下に設定されている。仮に幅寸
法が1mmを超えると膜ストレスが大きくなり高い確率で
ヒルロックが発生する。なお部分片9の幅寸法を0.6
mm以下にすれば完全にヒルロックを防止できる。この為
には、例えばスリットパタン8の本数を増やせば良い。
なおスリットパタン8を形成すると金属膜7の遮光性が
失われる。しかしながら本来遮光性は表示領域3から一
定距離範囲について要求されており、それより外側の範
囲に関してはスリットパタン8が存在しても支障はな
い。この点に鑑み、本実施例ではスリットパタン8を直
線状に形成する事により、表示領域3との境界に沿って
遮光枠パタン10を残す様にしている。図から明らかな
様に、この遮光枠パタン10はスリットパタン8の内側
に位置する部分片9により構成されている。
【0009】ガードリング金属膜7で囲まれた表示領域
3内には、前述した様に画素電極5がマトリクス状に配
列しており個々の液晶画素を構成する。各画素電極5に
はTFT6が接続されている。TFT6のゲート電極に
はゲートライン11が接続されており、同じくソース電
極には信号ライン12が接続されている。複数のゲート
ライン11は垂直駆動回路13に接続される一方、複数
の信号ライン12は水平駆動回路14に接続される。垂
直駆動回路13はゲートライン11を介してTFT6を
線順次で選択するとともに、水平駆動回路14は信号ラ
イン12を介して、選択されたTFT6を通じ対応する
画素電極5に画像信号を供給する。
3内には、前述した様に画素電極5がマトリクス状に配
列しており個々の液晶画素を構成する。各画素電極5に
はTFT6が接続されている。TFT6のゲート電極に
はゲートライン11が接続されており、同じくソース電
極には信号ライン12が接続されている。複数のゲート
ライン11は垂直駆動回路13に接続される一方、複数
の信号ライン12は水平駆動回路14に接続される。垂
直駆動回路13はゲートライン11を介してTFT6を
線順次で選択するとともに、水平駆動回路14は信号ラ
イン12を介して、選択されたTFT6を通じ対応する
画素電極5に画像信号を供給する。
【0010】第1の基板1の上端部には外部接続用の引
出電極15も形成されており、ガードリング金属膜7と
交差して垂直駆動回路13や水平駆動回路14と接続し
ている。この引出電極15はガードリング金属膜7と同
一のアルミニウムで構成されている。理解を容易にする
為引出電極15とガードリング金属膜7の交差部の拡大
パタン形状を示しておく。図示する様に、ガードリング
金属膜7の帯は部分的に除去されており、この部分に引
出電極15が延在している。分離した金属膜7は例えば
所定の形状にパタニングされた多結晶シリコン膜16に
より互いに接続されている。この多結晶シリコン膜16
は例えばゲートライン11と同時に形成され、金属膜7
や引出電極15とは層間絶縁膜により互いに絶縁されて
いる。この引出電極15は外部への電気接続をとる為に
垂直駆動回路13や水平駆動回路14からシール材の外
に向って配線されている。従って、この引出電極15の
中間部はシール部をまたぐ事になる。本構造ではシール
部において引出電極15の両側に近接してガードリング
金属膜7が設けられている。従ってシール部全体を略平
坦化する事が可能である。即ち、引出電極15とガード
リング金属膜7は同一膜厚のアルミニウムで形成されて
おり段差は除かれている。なお、この部分のガードリン
グ金属膜7は引出電極15を通す為分割されており、細
分化しているので特にスリットパタン8を設けていな
い。しかしながら、より効果的にヒルロックを抑制する
為、スリットパタンを設けても良い事は勿論である。
出電極15も形成されており、ガードリング金属膜7と
交差して垂直駆動回路13や水平駆動回路14と接続し
ている。この引出電極15はガードリング金属膜7と同
一のアルミニウムで構成されている。理解を容易にする
為引出電極15とガードリング金属膜7の交差部の拡大
パタン形状を示しておく。図示する様に、ガードリング
金属膜7の帯は部分的に除去されており、この部分に引
出電極15が延在している。分離した金属膜7は例えば
所定の形状にパタニングされた多結晶シリコン膜16に
より互いに接続されている。この多結晶シリコン膜16
は例えばゲートライン11と同時に形成され、金属膜7
や引出電極15とは層間絶縁膜により互いに絶縁されて
いる。この引出電極15は外部への電気接続をとる為に
垂直駆動回路13や水平駆動回路14からシール材の外
に向って配線されている。従って、この引出電極15の
中間部はシール部をまたぐ事になる。本構造ではシール
部において引出電極15の両側に近接してガードリング
金属膜7が設けられている。従ってシール部全体を略平
坦化する事が可能である。即ち、引出電極15とガード
リング金属膜7は同一膜厚のアルミニウムで形成されて
おり段差は除かれている。なお、この部分のガードリン
グ金属膜7は引出電極15を通す為分割されており、細
分化しているので特にスリットパタン8を設けていな
い。しかしながら、より効果的にヒルロックを抑制する
為、スリットパタンを設けても良い事は勿論である。
【0011】図2は、図1に示したアクティブマトリク
ス型液晶表示装置の断面構造を表わしている。図示する
様に、ガラス又は石英等からなる第1の基板1上には薄
膜トランジスタ(TFT)が集積形成されている。図を
見やすくする為2個のTFTのみが示されている。一方
のTFT6は対応する画素電極5をスイッチング駆動す
る為に用いられ、他方のTFT17は画素電極のマトリ
クスアレイを順次選択駆動する為の駆動回路を構成す
る。個々のTFTは所定の形状にパタニングされた多結
晶シリコン膜18により構成されている。この多結晶シ
リコン膜18は、例えばLP−CVD法により50nmの
厚みで成膜される。この多結晶シリコン膜18上に、S
iO2 からなるゲート絶縁膜19を介して、ゲート電極
Gが形成されている。なおTFT6のゲート電極Gはゲ
ートライン(図示せず)から延設されている。これらゲ
ート電極G及びゲートラインはLP−CVD法により同
時に成膜され、不純物をドープした厚み350nmの多結
晶シリコン膜からなる。その上には第1層間絶縁膜20
が被覆されている。この第1層間絶縁膜20は、例えば
AP−CVD法により成膜された600nmの厚みを有す
るPSG膜からなる。さらにその上にはスパッタリング
により、例えば600nmの厚みでアルミニウム膜が成膜
される。このアルミニウム膜は所定の形状にパタニング
され、信号ライン12、配線電極22、ガードリング金
属膜7等になる。信号ライン12は第1層間絶縁膜20
に設けられたコンタクトホールを介してTFT6のソー
ス領域Sに電気接続している。又配線電極22は同じく
第1層間絶縁膜20に設けられたコンタクトホールを介
してTFT17のソース領域S及びドレイン領域Dに電
気接続している。アルミニウム膜の上には第2層間絶縁
膜23が成膜されている。この第2層間絶縁膜23は例
えばAP−CVD法により400nmの厚みで堆積された
PSG膜からなる。さらにその上にはスパッタリングに
よりITO等からなる透明導電膜が150nmの厚みで成
膜される。この透明導電膜は所定の形状にパタニングさ
れ画素電極5となる。画素電極5は第2層間絶縁膜23
及び第1層間絶縁膜20に設けられたコンタクトホール
を介してTFT6のドレイン領域Dに電気接続してい
る。
ス型液晶表示装置の断面構造を表わしている。図示する
様に、ガラス又は石英等からなる第1の基板1上には薄
膜トランジスタ(TFT)が集積形成されている。図を
見やすくする為2個のTFTのみが示されている。一方
のTFT6は対応する画素電極5をスイッチング駆動す
る為に用いられ、他方のTFT17は画素電極のマトリ
クスアレイを順次選択駆動する為の駆動回路を構成す
る。個々のTFTは所定の形状にパタニングされた多結
晶シリコン膜18により構成されている。この多結晶シ
リコン膜18は、例えばLP−CVD法により50nmの
厚みで成膜される。この多結晶シリコン膜18上に、S
iO2 からなるゲート絶縁膜19を介して、ゲート電極
Gが形成されている。なおTFT6のゲート電極Gはゲ
ートライン(図示せず)から延設されている。これらゲ
ート電極G及びゲートラインはLP−CVD法により同
時に成膜され、不純物をドープした厚み350nmの多結
晶シリコン膜からなる。その上には第1層間絶縁膜20
が被覆されている。この第1層間絶縁膜20は、例えば
AP−CVD法により成膜された600nmの厚みを有す
るPSG膜からなる。さらにその上にはスパッタリング
により、例えば600nmの厚みでアルミニウム膜が成膜
される。このアルミニウム膜は所定の形状にパタニング
され、信号ライン12、配線電極22、ガードリング金
属膜7等になる。信号ライン12は第1層間絶縁膜20
に設けられたコンタクトホールを介してTFT6のソー
ス領域Sに電気接続している。又配線電極22は同じく
第1層間絶縁膜20に設けられたコンタクトホールを介
してTFT17のソース領域S及びドレイン領域Dに電
気接続している。アルミニウム膜の上には第2層間絶縁
膜23が成膜されている。この第2層間絶縁膜23は例
えばAP−CVD法により400nmの厚みで堆積された
PSG膜からなる。さらにその上にはスパッタリングに
よりITO等からなる透明導電膜が150nmの厚みで成
膜される。この透明導電膜は所定の形状にパタニングさ
れ画素電極5となる。画素電極5は第2層間絶縁膜23
及び第1層間絶縁膜20に設けられたコンタクトホール
を介してTFT6のドレイン領域Dに電気接続してい
る。
【0012】第1の基板1に対し所定の間隙を介し第2
の基板2が対向配置されている。この第2の基板2はシ
ール材24により第1の基板1に接合されている。シー
ル材24はスクリーン印刷等によりガードリング金属膜
7と整合する様に配設されている。ガラス等からなる第
2の基板2の内表面には所定の形状にパタニングされた
ブラックマスク25と、絶縁膜26を介して重ねられた
対向電極27が形成されている。ブラックマスク25は
TFT6やTFT17を遮光する様にパタニング形成さ
れている。第2の基板2側に形成されたブラックマスク
25と第1の基板1側に形成されたガードリング金属膜
7とにより画素電極5以外の部分が被覆され所望の遮光
構造が得られる。最後に、第2の基板2と第1の基板1
との間に液晶層28が封入保持される。この液晶層28
は例えばツイスト配向されたネマティック液晶からな
る。
の基板2が対向配置されている。この第2の基板2はシ
ール材24により第1の基板1に接合されている。シー
ル材24はスクリーン印刷等によりガードリング金属膜
7と整合する様に配設されている。ガラス等からなる第
2の基板2の内表面には所定の形状にパタニングされた
ブラックマスク25と、絶縁膜26を介して重ねられた
対向電極27が形成されている。ブラックマスク25は
TFT6やTFT17を遮光する様にパタニング形成さ
れている。第2の基板2側に形成されたブラックマスク
25と第1の基板1側に形成されたガードリング金属膜
7とにより画素電極5以外の部分が被覆され所望の遮光
構造が得られる。最後に、第2の基板2と第1の基板1
との間に液晶層28が封入保持される。この液晶層28
は例えばツイスト配向されたネマティック液晶からな
る。
【0013】本発明の特徴要素となるガードリング金属
膜7は、TFTや画素電極を含む表示領域を取り囲む様
に設けられている。前述した様にガードリング金属膜7
は信号ライン12や配線電極22と同時にパタニングさ
れ、厚み600nmのアルミニウムからなる同一材料で構
成されている。ガードリング金属膜7は電気的に内側に
位置するTFTを保護するとともに、シール材24と整
合して接着部の平坦化を図っている。ガードリング金属
膜7はスリットパタン8により細分化されている。これ
によりアルミニウムのマイグレーションを抑止しヒルロ
ックの発生を防いでいる。ヒルロックが発生しないの
で、金属膜7の上に積層した第2層間絶縁膜23が剥離
する惧れがない。従ってシール材24の接着性が損なわ
れないので液晶層28の漏出が生じない。
膜7は、TFTや画素電極を含む表示領域を取り囲む様
に設けられている。前述した様にガードリング金属膜7
は信号ライン12や配線電極22と同時にパタニングさ
れ、厚み600nmのアルミニウムからなる同一材料で構
成されている。ガードリング金属膜7は電気的に内側に
位置するTFTを保護するとともに、シール材24と整
合して接着部の平坦化を図っている。ガードリング金属
膜7はスリットパタン8により細分化されている。これ
によりアルミニウムのマイグレーションを抑止しヒルロ
ックの発生を防いでいる。ヒルロックが発生しないの
で、金属膜7の上に積層した第2層間絶縁膜23が剥離
する惧れがない。従ってシール材24の接着性が損なわ
れないので液晶層28の漏出が生じない。
【0014】図3は、本発明にかかる液晶表示装置の第
2実施例を示す模式的な平面図である。基本的な構成は
図1に示した第1実施例と同一であり、対応する部分に
は対応する参照番号を付して理解を容易にしている。異
なる点は、ガードリング金属膜7に形成されたスリット
パタン8が直線状ではなく、規則的に配列した微細な十
字からなる事である。この様な十字スリットパタンによ
っても金属膜7を細分化でき、各部分片9は1mm以下の
幅寸法となっている。ガードリング膜7の帯に沿って全
面に十字スリットパタン8を設けると、これに応じて光
漏れが生じる事になる。しかしながら規則的なパタンを
有する光漏れは必ずしも外観を損なう事はなくむしろ修
飾効果を奏する場合もある。逆にランダムに発生するヒ
ルロックにより光漏れが生じると明らかに液晶表示装置
の外観を損なう事になる。なお機能的な遮光が必要な場
合には、第1実施例と同様に表示領域3の境界に沿って
連続する遮光枠パタンを設ければ良い。但しその幅は1
mm以内に抑える事が好ましい。
2実施例を示す模式的な平面図である。基本的な構成は
図1に示した第1実施例と同一であり、対応する部分に
は対応する参照番号を付して理解を容易にしている。異
なる点は、ガードリング金属膜7に形成されたスリット
パタン8が直線状ではなく、規則的に配列した微細な十
字からなる事である。この様な十字スリットパタンによ
っても金属膜7を細分化でき、各部分片9は1mm以下の
幅寸法となっている。ガードリング膜7の帯に沿って全
面に十字スリットパタン8を設けると、これに応じて光
漏れが生じる事になる。しかしながら規則的なパタンを
有する光漏れは必ずしも外観を損なう事はなくむしろ修
飾効果を奏する場合もある。逆にランダムに発生するヒ
ルロックにより光漏れが生じると明らかに液晶表示装置
の外観を損なう事になる。なお機能的な遮光が必要な場
合には、第1実施例と同様に表示領域3の境界に沿って
連続する遮光枠パタンを設ければ良い。但しその幅は1
mm以内に抑える事が好ましい。
【0015】なお、上述の実施例においては、ガードリ
ング金属膜として600nmの厚みを有するアルミニウム
膜を用いたが、本発明はこれに限られるものではない。
十分に低抵抗で且つ外部への引出電極と同一材料であれ
ば良い。ガードリング金属膜の遮光性は可視光領域(4
00nm〜700nm)において透過率が1%以下好ましく
は0.1%以下であれば良い。材料としては、アルミニ
ウム(Al)の他に、Cr,Ni,Ta,Ti,W,C
u,Mo,Pt,Pd等の金属、及びこれらの合金、シ
リサイド等を用いる事ができる。厚みは各々の材料によ
り所定の遮光性を満足できれば良く、一般に50nm以上
である。又、本実施例においては、ガードリング金属膜
に設けられたスリットパタンは直線状又は微細な十字状
であったが、本発明はこれに限られるものではない。一
般に1.0mm以下好ましくは0.6mm以下の寸法でガー
ドリング金属膜を細分化できれば良い。仮に、1.0mm
以上の細分化幅に設定するとヒルロック抑制効果が低下
する。
ング金属膜として600nmの厚みを有するアルミニウム
膜を用いたが、本発明はこれに限られるものではない。
十分に低抵抗で且つ外部への引出電極と同一材料であれ
ば良い。ガードリング金属膜の遮光性は可視光領域(4
00nm〜700nm)において透過率が1%以下好ましく
は0.1%以下であれば良い。材料としては、アルミニ
ウム(Al)の他に、Cr,Ni,Ta,Ti,W,C
u,Mo,Pt,Pd等の金属、及びこれらの合金、シ
リサイド等を用いる事ができる。厚みは各々の材料によ
り所定の遮光性を満足できれば良く、一般に50nm以上
である。又、本実施例においては、ガードリング金属膜
に設けられたスリットパタンは直線状又は微細な十字状
であったが、本発明はこれに限られるものではない。一
般に1.0mm以下好ましくは0.6mm以下の寸法でガー
ドリング金属膜を細分化できれば良い。仮に、1.0mm
以上の細分化幅に設定するとヒルロック抑制効果が低下
する。
【0016】本実施例においてはTFTの半導体層とゲ
ート電極及びゲートラインは多結晶シリコンを用い、ゲ
ート絶縁膜はSiO2 を用い、信号ラインはアルミニウ
ムを用いているが、本発明はこれに限られるものではな
い。TFTの半導体層は例えばアモルファスシリコンを
用いても良い。ゲート電極及びゲートラインは例えばシ
リサイド、ポリサイド、又金属としてはTa,Al,C
r等を用いても良い。ゲート絶縁膜は例えばSiN,酸
化タンタル等を用いる事ができる。信号ラインは例えば
Ta,Cr,Mo,Mi等を用いる事ができる。加え
て、本発明は薄膜トランジスタとしてプレーナ型、正ス
タガ型又は逆スタガ型の何れを用いたアクティブマトリ
クス型液晶表示装置にも適用可能である事は勿論であ
る。
ート電極及びゲートラインは多結晶シリコンを用い、ゲ
ート絶縁膜はSiO2 を用い、信号ラインはアルミニウ
ムを用いているが、本発明はこれに限られるものではな
い。TFTの半導体層は例えばアモルファスシリコンを
用いても良い。ゲート電極及びゲートラインは例えばシ
リサイド、ポリサイド、又金属としてはTa,Al,C
r等を用いても良い。ゲート絶縁膜は例えばSiN,酸
化タンタル等を用いる事ができる。信号ラインは例えば
Ta,Cr,Mo,Mi等を用いる事ができる。加え
て、本発明は薄膜トランジスタとしてプレーナ型、正ス
タガ型又は逆スタガ型の何れを用いたアクティブマトリ
クス型液晶表示装置にも適用可能である事は勿論であ
る。
【0017】
【発明の効果】以上説明した様に、本発明によれば、表
示領域を囲むガードリング金属膜にスリットパタンを設
け1mm以下の幅寸法で細分化を図っている。この細分化
により膜ストレスの緩和が起こる為マイグレーションが
生じにくくなりヒルロックの発生が抑制される。この
為、シール材との界面におけるガードリング金属膜の平
坦性が維持でき液晶セルギャップ不良の発生が防げる。
又ガードリング金属膜の上に重ねられた層間絶縁膜の剥
離が生じないので液晶の漏出を防げる。さらにはヒルロ
ックに起因するランダムなガードリング金属膜の光抜け
が改善でき外観を損なう惧れがない。
示領域を囲むガードリング金属膜にスリットパタンを設
け1mm以下の幅寸法で細分化を図っている。この細分化
により膜ストレスの緩和が起こる為マイグレーションが
生じにくくなりヒルロックの発生が抑制される。この
為、シール材との界面におけるガードリング金属膜の平
坦性が維持でき液晶セルギャップ不良の発生が防げる。
又ガードリング金属膜の上に重ねられた層間絶縁膜の剥
離が生じないので液晶の漏出を防げる。さらにはヒルロ
ックに起因するランダムなガードリング金属膜の光抜け
が改善でき外観を損なう惧れがない。
【図1】本発明にかかるアクティブマトリクス型液晶表
示装置の第1実施例を示す平面図である。
示装置の第1実施例を示す平面図である。
【図2】図1に示したアクティブマトリクス型液晶表示
装置の断面図である。
装置の断面図である。
【図3】本発明にかかるアクティブマトリクス型液晶表
示装置の第2実施例を示す平面図である。
示装置の第2実施例を示す平面図である。
【図4】従来のアクティブマトリクス型液晶表示装置の
一例を示す断面図である。
一例を示す断面図である。
【図5】同じく従来のアクティブマトリクス型液晶表示
装置の一例を示す平面図である。
装置の一例を示す平面図である。
1 第1の基板 2 第2の基板 3 表示領域 4 周辺領域 5 画素電極 6 薄膜トランジスタ 7 金属膜 8 スリットパタン 9 部分片 10 遮光枠パタン 15 引出電極
Claims (5)
- 【請求項1】 表示領域及び周辺領域を有する第1の基
板と、対向電極を備え該第1の基板に対し所定の間隙を
介し対面配置された第2の基板と、該間隙内に保持され
た液晶層とを有する液晶表示装置であって、 前記表示領域にはマトリクス状の画素電極とこれを駆動
するスイッチング素子が集積形成されており、 前記周辺領域には、該表示領域を囲むガードリングとな
る金属膜が形成されており、 前記金属膜は、スリットパタンにより細分化された部分
片の集合からなる事を特徴とする液晶表示装置。 - 【請求項2】 前記金属膜の各部分片は1mm以下の幅寸
法に細分化されている事を特徴とする請求項1記載の液
晶表示装置。 - 【請求項3】 前記金属膜の各部分片は0.6mm以下の
幅寸法に細分化されている事を特徴とする請求項1記載
の液晶表示装置。 - 【請求項4】 前記金属膜はアルミニウムからなる事を
特徴とする請求項1記載の液晶表示装置。 - 【請求項5】 前記金属膜は、表示領域との境界に沿っ
て遮光の為の枠パタンを有している事を特徴とする請求
項1記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34004293A JP3216379B2 (ja) | 1993-12-07 | 1993-12-07 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34004293A JP3216379B2 (ja) | 1993-12-07 | 1993-12-07 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07159811A true JPH07159811A (ja) | 1995-06-23 |
JP3216379B2 JP3216379B2 (ja) | 2001-10-09 |
Family
ID=18333182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34004293A Expired - Fee Related JP3216379B2 (ja) | 1993-12-07 | 1993-12-07 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3216379B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0980449A (ja) * | 1995-07-10 | 1997-03-28 | Sanyo Electric Co Ltd | 表示装置及び液晶表示装置の製造方法 |
JP2001021918A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 液晶表示装置 |
JP2002287159A (ja) * | 2001-03-27 | 2002-10-03 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
US6476900B1 (en) | 1997-12-17 | 2002-11-05 | Hyundai Display Technology Inc. | Liquid crystal display |
JP2008020772A (ja) * | 2006-07-14 | 2008-01-31 | Epson Imaging Devices Corp | 液晶表示パネル |
US7333172B1 (en) | 1995-12-21 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having plurality of conductive layers between a substrate and sealing member and insulated by insulating film |
JP2008176344A (ja) * | 2008-04-09 | 2008-07-31 | Sony Corp | 液晶パネルとその製造方法、及び液晶表示装置 |
JP2012242432A (ja) * | 2011-05-16 | 2012-12-10 | Nlt Technologies Ltd | 接続構造及び当該接続構造を備える表示装置 |
JP2013200573A (ja) * | 2013-06-05 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2019117929A (ja) * | 2010-06-25 | 2019-07-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6558753B1 (en) | 2000-11-09 | 2003-05-06 | 3M Innovative Properties Company | Inks and other compositions incorporating limited quantities of solvent advantageously used in ink jetting applications |
US7655745B2 (en) | 2007-02-15 | 2010-02-02 | Seiko Epson Corporation | Polysilane compound and synthesis method, ultraviolet-ray curable ink composition, inkjet recording method and apparatus, and ink container |
US8894197B2 (en) | 2007-03-01 | 2014-11-25 | Seiko Epson Corporation | Ink set, ink-jet recording method, and recorded material |
TWI522679B (zh) * | 2014-04-24 | 2016-02-21 | 友達光電股份有限公司 | 一種顯示面板及其母板 |
-
1993
- 1993-12-07 JP JP34004293A patent/JP3216379B2/ja not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0980449A (ja) * | 1995-07-10 | 1997-03-28 | Sanyo Electric Co Ltd | 表示装置及び液晶表示装置の製造方法 |
US8665411B2 (en) | 1995-12-21 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular conductive layer |
US8194224B2 (en) | 1995-12-21 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular conductive layers |
US7394516B2 (en) | 1995-12-21 | 2008-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a particular conductive layer |
US7956978B2 (en) | 1995-12-21 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device having a particular conductive layer |
US7333172B1 (en) | 1995-12-21 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having plurality of conductive layers between a substrate and sealing member and insulated by insulating film |
US9316880B2 (en) | 1995-12-21 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US6476900B1 (en) | 1997-12-17 | 2002-11-05 | Hyundai Display Technology Inc. | Liquid crystal display |
JP2001021918A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 液晶表示装置 |
JP2002287159A (ja) * | 2001-03-27 | 2002-10-03 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
JP2008020772A (ja) * | 2006-07-14 | 2008-01-31 | Epson Imaging Devices Corp | 液晶表示パネル |
JP2008176344A (ja) * | 2008-04-09 | 2008-07-31 | Sony Corp | 液晶パネルとその製造方法、及び液晶表示装置 |
JP2019117929A (ja) * | 2010-06-25 | 2019-07-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR20210035155A (ko) * | 2010-06-25 | 2021-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
KR20220060520A (ko) * | 2010-06-25 | 2022-05-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
JP2012242432A (ja) * | 2011-05-16 | 2012-12-10 | Nlt Technologies Ltd | 接続構造及び当該接続構造を備える表示装置 |
JP2013200573A (ja) * | 2013-06-05 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3216379B2 (ja) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
US6078366A (en) | Array substrate comprising semiconductor contact layers having same outline as signal lines | |
US6097454A (en) | Display device | |
JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4301259B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100884541B1 (ko) | 액정표시장치 및 그 제조방법 | |
US20020101548A1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
JPH08122768A (ja) | 表示装置 | |
JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3216379B2 (ja) | 液晶表示装置 | |
JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
JPH0990425A (ja) | 表示装置 | |
JPH0926602A (ja) | アクティブマトリクス表示装置 | |
JPH1010581A (ja) | 表示装置 | |
JPH0887034A (ja) | 液晶表示装置およびその製造方法 | |
JPH04265945A (ja) | アクティブマトリクス基板 | |
JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
JP2008225514A (ja) | 液晶表示装置及びその製造方法 | |
JPH0713180A (ja) | 液晶表示装置 | |
JP3251039B2 (ja) | 液晶表示装置 | |
JPH0553146A (ja) | 液晶表示装置 | |
JPH06250224A (ja) | 液晶表示装置 | |
JPH0950044A (ja) | アクティブマトリクス表示装置 | |
JP3982730B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |