JP3982730B2 - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP3982730B2 JP3982730B2 JP35183998A JP35183998A JP3982730B2 JP 3982730 B2 JP3982730 B2 JP 3982730B2 JP 35183998 A JP35183998 A JP 35183998A JP 35183998 A JP35183998 A JP 35183998A JP 3982730 B2 JP3982730 B2 JP 3982730B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- insulating film
- interlayer insulating
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以後ＴＦＴと記す）をスイッチング素子として搭載したアクティブマトリクス型のＴＦＴアレイ基板の製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、ＣＲＴに代わるフラットパネルディスプレイの一つとして盛んに研究が行われており、特に消費電力が小さいことや薄型であるという特徴を活かして、電池駆動の超小型テレビやノートブック型パーソナルコンピュータの表示装置としてすでに実用化されている。液晶表示装置の駆動方法としては、高表示品質の面からＴＦＴをスイッチング素子に用いたアクティブマトリクス型ＴＦＴアレイが主として用いられている。
液晶表示装置の低消費電力化には、液晶パネルの画素部の有効表示面積を大きくすること、すなわち画素の高開口率化が有効である。このような高開口率の液晶パネルを得るための有効なＴＦＴアレイとして、走査電極、信号電極、半導体層からなるＴＦＴの形成後に、これらを覆うように透明性樹脂からなる層間絶縁膜を設け、最上層に画素電極を形成する構造が、例えば特許第２５２１７５２号公報、特許第２５９８４２０号公報及び特開平４−１６３５２８号公報等に開示されている。
【０００３】
上記の構造で高開口率が得られるのは主に以下の２点による。すなわち、表面が平坦化された透明性樹脂よりなる層間絶縁膜上に画素電極が形成されるので、従来の構造の画素電極の段差部分で生じていた液晶分子の配向乱れによる表示不良（ドメイン現象）を無くすことができ、表示有効面積を増やすことができる点、さらに、０．３μｍから２μｍと比較的厚膜の層間絶縁膜上に画素電極を形成することによって、層間絶縁膜下層にある走査配線、信号配線と上層の画素電極間の電気的短絡が生じることがないため、これらの配線上にオーバーラップさせるように広い面積で画素電極を形成することが可能である点である。
【０００４】
以下に、前述の高開口率ＴＦＴアレイの製造工程を簡単に説明する。まず、例えばガラス基板等の透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層及びソース、ドレイン電極からなるＴＦＴを形成する。次に、ＴＦＴに起因する段差を無くすように表面が平坦化された透明性樹脂よりなる層間絶縁膜を形成し、必要な箇所にコンタクトホールを形成する。最後に、ＩＴＯ等の透明導電膜よりなる画素電極を形成してＴＦＴアレイが完成する。画素電極は、層間絶縁膜に形成されたコンタクトホールを介して下層のドレイン電極と電気的に接続される。
層間絶縁膜にコンタクトホールを形成する方法は、例えば特開平９−１２７５５３号公報及び特開平９−１５２６２５号公報に記載されているように、使用する透明性樹脂が感光性のものと非感光性のものとで以下の２つの方法に分けられる。感光性の透明性樹脂を用いる場合は、樹脂を塗布、焼成した後にコンタクトホールのマスクパターンを用いて露光、現像するというレジストを用いない写真製版工程により所望のコンタクトホールを形成する。一方、非感光性の透明性樹脂を用いる場合は、樹脂を塗布、焼成した後にレジストを塗布し、写真製版工程にてコンタクトパターンを形成した後、例えばＣＦ４、ＣＦ３あるいはＳＦ６の少なくとも一つを含むガスでドライエッチングし、最後にレジストを除去して所望のコンタクトホールを得る。
【０００５】
上述のＴＦＴアレイ基板には、ゲート配線及びソース配線等の各配線と電気的に接続された端子が基板の画像表示部周辺に配列され、各端子と外部端子の接続が行われる端子領域が形成されている。図９は、従来の高開口率のアクティブマトリクス型ＴＦＴアレイ基板を示す部分上面図である。図において、１は透明絶縁性基板であるガラス基板、２はガラス基板１上に形成されたゲート配線、３はゲート配線２と交差するソース配線、４はゲート配線２と電気的に接続されたゲート端子、５はソース配線３と電気的に接続されたソース端子、６はゲート配線２及びソース配線３の全てと、ゲート端子４及びソース端子５の画像表示部側の端部を覆うように形成された感光性の透明性樹脂よりなる層間絶縁膜、７はガード抵抗、８は端子部のコンタクトホール、９はガード抵抗部のコンタクトホール、１４は製造時におけるＴＦＴの静電破壊を防止するために形成され、各端子をガード抵抗７を介して電気的に接続するショートリングである。
【０００６】
【発明が解決しようとする課題】
従来のアクティブマトリクス基板においては、ゲート端子４及びソース端子５の画像表示部側の端部では、ゲート配線２及びソース配線３等の下層金属配線と上層の透明導電膜は層間絶縁膜６に形成されたコンタクトホール８を介して接続されるが、一方、各端子のガード抵抗７側の端部やガード抵抗７部には層間絶縁膜６が形成されていないため、例えばガード抵抗部のコンタクトホール９を形成するためには、別途、写真製版工程が必要であった。
【０００７】
また、画素電極やゲート端子４、ソース端子５の上部導電膜にはＩＴＯ等の透明導電膜が用いられるが、このＩＴＯは基板全面に成膜してパターニングすることにより形成される。ところが、有機膜である層間絶縁膜６上に成膜されたＩＴＯと、ガラス基板１上や無機膜上に成膜されたＩＴＯでは、結晶成長の仕方やエッチング速度が異なるものとなる。例えば、有機膜上に形成されたＩＴＯは無機膜上のＩＴＯよりも約２〜５倍のエッチング速度を有するものとなる。実際の製造工程においては、画素電極のパターニング精度の観点から、有機膜からなる層間絶縁膜６上にＩＴＯが成膜されている画像表示部にエッチング時間を合わせる必要がある。従って、層間絶縁膜６が形成されていないガード抵抗７側の端子領域では、隣り合うゲート端子４相互間、ソース端子５相互間にＩＴＯがエッチングされずに残ってしまうという問題があった。このＩＴＯエッチング残は、各端子間のリーク不良が生じる原因となっていた。
また、このリーク不良を低減するためには、まず、エッチング速度の速い有機膜上に形成されたＩＴＯに対するエッチング条件（時間）で一度目のエッチングを行い、次に、有機膜上のＩＴＯをレジストで保護して、ガラス基板１上や無機膜上に形成されたＩＴＯに対するエッチング時間で二度目のエッチングを行う必要があった。この場合には、レジストパターン形成及びエッチングを二回必要とするため、製造工程が煩雑となるという問題があった。
【０００８】
本発明は、上記のような問題点を解消するためになされたもので、従来よりも少ない工程数で製造することができ、さらにＩＴＯエッチング残による端子間リークを防止することが可能な高開口率のＴＦＴアレイ基板の製造方法を得ることを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係わるＴＦＴアレイ基板の製造方法は、絶縁性基板上に、ゲート配線及びソース配線の各配線及び薄膜トランジスタを形成する第１の工程と、ゲート配線及び上記ソース配線上に、有機樹脂からなる層間絶縁膜を、基板の画像表示部のみならず、少なくとも端子領域の各端子の間と、各端子の画像表示部側と反対側の端部から、製造時における薄膜トランジスタの静電破壊を防止するためのガード抵抗及びショートリングを設ける基板周縁部にも形成する第２の工程と、層間絶縁膜に、薄膜トランジスタのドレイン電極部、各端子の画像表示部側と反対側の端部、及びガード抵抗部にコンタクトホールをそれぞれ同時に形成する第３の工程と、基板上に、ＩＴＯからなる透明導電膜を成膜し、レジストパターニング及びエッチングにより、層間絶縁膜上に、画素電極、各端子及びガード抵抗を同時に形成し、画素電極とドレイン電極、各端子の画像表示部側と反対側の端部とゲート配線またはソース配線に電気的に接続される下地金属膜、及びガード抵抗と下地金属膜を、コンタクトホールを介してそれぞれ電気的に接続する第４の工程と、各端子とショートリングの間で基板を切断する第５の工程を含んで製造するようにしたものである。
さらに、第２の工程において、層間絶縁膜として感光性樹脂を用いるものである。
【００１０】
【発明の実施の形態】
参考例１．
図１（ａ）は、本発明の参考例１であるＴＦＴアレイ基板の端子領域を示す部分上面図、図１（ｂ）は、図１（ａ）中Ａ−Ａで示す箇所における部分断面図である。図において、１は透明絶縁性基板であるガラス基板、２はガラス基板１上に複数本形成されたゲート電極を備えたゲート配線であり、このゲート配線２と交差するように複数本のソース配線（図示せず）が形成されている。また、４はゲート配線２と電気的に接続されたゲート端子であり、このゲート端子４や、ソース配線と電気的に接続されたソース端子（図示せず）がガラス基板１の画像表示部周辺に配列され、これらの端子と外部端子の接続が行われる端子領域を形成している。６は例えば感光性樹脂であるアクリル系透明性樹脂よりなる層間絶縁膜、７は各端子を電気的に接続しているショートリングに接続されたガード抵抗、８ａ、８ｂはゲート端子部のコンタクトホール、９はガード抵抗部のコンタクトホール、１０はゲート絶縁膜、１１はパッシベーション膜をそれぞれ示している。なお、本参考例におけるＴＦＴアレイ基板の製造方法は、下記実施の形態１と同様であるため、以下の実施の形態１で説明する。
【００１１】
実施の形態１．
以下に、本発明の実施の形態を図面に基づいて説明する。図２（ａ）は、本発明の実施の形態１であるＴＦＴアレイ基板の端子領域を示す部分上面図、図２（ｂ）は、図２（ａ）中Ａ−Ａで示す箇所における部分断面図であり、Ａ−Ａに垂直な方向の断面形状は図１（ｂ）と同様であるので、図１（ｂ）を流用して説明する。図において、１は透明絶縁性基板であるガラス基板、２はガラス基板１上に複数本形成されたゲート電極を備えたゲート配線であり、このゲート配線２と交差するように複数本のソース配線（図示せず）が形成されている。また、４ａ、４ｂはゲート配線２と電気的に接続されたゲート端子であり、このゲート端子４ａ、４ｂや、ソース配線と電気的に接続されたソース端子（図示せず）がガラス基板１の画像表示部周辺に配列され、これらの端子と外部端子の接続が行われる端子領域を形成している。６は例えば感光性樹脂であるアクリル系透明性樹脂よりなる層間絶縁膜、７は各端子を電気的に接続しているショートリングに接続されたガード抵抗、８ａ、８ｂはゲート端子部のコンタクトホール、９はガード抵抗部のコンタクトホール、１０はゲート絶縁膜、１１はパッシベーション膜をそれぞれ示している。
【００１２】
本実施の形態におけるＴＦＴアレイ基板は、ガラス基板１上に形成されたゲート配線２に備えられたゲート電極上にゲート絶縁膜１０を介して設けられた半導体層（図示せず）と、この半導体層に接続されたソース電極及びドレイン電極（いずれも図示せず）により、ＴＦＴが形成されている。このＴＦＴに起因する段差を無くすように、表面が平坦化された層間絶縁膜６が設けられており、さらにこの層間絶縁膜６上に、層間絶縁膜６に形成されたコンタクトホールによりドレイン電極と接続される透明導電膜よりなる画素電極が広範囲に設けられている。また、ゲート端子４及びガード抵抗７は、図１（ｂ）に示すように、コンタクトホール８ａ、８ｂ及び９によりそれぞれゲート配線２と電気的に接続されている。
【００１３】
以下に、本実施の形態におけるＴＦＴアレイ基板の製造方法を説明する。まず、ガラス基板１上に、例えばＣｒ等の金属膜をスパッタリング法等を用いて約４０００Å成膜し、写真製版法にてゲート電極を備えたゲート配線２を形成する。次に、プラズマＣＶＤ法等を用いて窒化シリコンからなるゲート絶縁膜１０を約４０００Å、さらにアモルファスシリコン（以下ａ−Ｓｉと記す）膜を約１２００Å、オーミックコンタクト性の不純物ドープのｎ＋型アモルファスシリコン（以下ｎ＋−ａ−Ｓｉと記す）膜を約３００Å順次成膜し、写真製版法によりＴＦＴ部の半導体層となるａ−Ｓｉ膜と、オーミックコンタクト層となるｎ＋−ａ−Ｓｉ膜を形成する。
【００１４】
次に、スパッタリング法によりｎ＋−ａ−Ｓｉ層とオーミックコンタクトがとれるＣｒ等の金属膜を約４０００Å成膜し、写真製版法により、ソース電極を備えたソース配線及びドレイン電極を形成する。さらに続けてドライエッチング法により半導体層上のｎ＋−ａ−Ｓｉ膜を選択的にエッチングしてチャネル部を形成した後、レジストを除去する。以上が、第１の工程である。次に、ＴＦＴを保護するために、窒化シリコン膜をプラズマＣＶＤ法等を用いて全面に約１０００Å成膜し、パッシベーション膜１１を形成する。
【００１５】
さらに、第２の工程として、ＴＦＴによる段差を無くし表面が平坦化されるように、感光性のアクリル系透明性樹脂をスピンコート法等を用いて塗布、焼成して層間絶縁膜６を形成する。この時、本実施の形態では、層間絶縁膜６を、基板の画像表示部のみならず、少なくとも端子領域の各端子の間と、各端子の画像表示部側と反対側の端部、すなわちガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリング（図９参照）を設ける基板周縁部にも形成する。
その後、第３の工程として、写真製版法及びドライエッチングにより、パッシシベーション膜１１及び層間絶縁膜６に、ＴＦＴのドレイン電極部のコンタクトホール（図示せず）と、各端子部のコンタクトホール（図１（ｂ）ではゲート端子部の画像表示部側の端部のコンタクトホール８ａと、画像表示部側と反対側の端部のコンタクトホール８ｂ）及びガード抵抗部のコンタクトホール９をそれぞれ同時に形成する。
最後に、第４の工程として、透明導電膜であるＩＴＯをスパッタリング法等により約１０００Å成膜し、写真製版法によるレジストパターニング及びエッチングにより、画素電極及びゲート端子４、ソース端子等の各端子及びガード抵抗７を形成する。これにより、層間絶縁膜６上に、ＩＴＯからなる画素電極、各端子及びガード抵抗が同時に形成され、画素電極とドレイン電極、各端子の画像表示部側と反対側の端部とゲート配線に電気的に接続される下地金属膜２、及びガード抵抗７と下地金属膜２が、層間絶縁膜６に形成されたコンタクトホールを介してそれぞれ電気的に接続される。
【００１６】
以上のようにして得られたＴＦＴアレイ基板は、最終的には第５の工程として、各端子とショートリングの間で基板が切断されるため、端子領域の各端子のガード抵抗７側の端部を含む基板周縁部に層間絶縁膜６が設けられていることになる。
本実施の形態におけるＴＦＴアレイ基板の製造方法によれば、層間絶縁膜６に画像表示部内のドレイン電極部のコンタクトホールを形成する際に、ゲート端子部のコンタクトホール８ａ、８ｂ及びガード抵抗部のコンタクトホール９も同時に形成することができるため、従来、ゲート端子のガード抵抗７側のコンタクトホール８ｂ及びガード抵抗部のコンタクトホール９を形成するために別途行っていた写真製版工程が不要となり、工程数を削減することが可能となる。また、層間絶縁膜６として感光性樹脂を用いたので、レジスト塗布やエッチング後のレジスト剥離工程が不要であり、さらに工程が簡略化される。また、層間絶縁膜６を、各端子のガード抵抗７側の端部からショートリングを含む基板周縁部にも設けたので、最終的にショートリングを切り離す基板切断・面取り時において、下地金属膜を保護するという効果も得られる。
【００１７】
本実施の形態では、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設け、さらに、各端子間（図２ではゲート端子４ａ、４ｂ間）にも、端子間隔よりも狭い幅で設けた。これにより、従来に比べ工程数を削減することができ、さらに、各端子間にも層間絶縁膜６が形成されているため、層間絶縁膜６上に形成されたＩＴＯに対するエッチング条件（時間）でエッチングを行っても端子間にＩＴＯが残ることなく、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことができ、リーク不良の発生を防止することができる。
【００１８】
参考例２．
図３は、本発明の参考例２であるＴＦＴアレイ基板の端子領域を示す部分上面図である。図において、１２は、各端子間に端子間隔よりも狭い幅で設けられた、ゲート配線２よりも厚い厚膜で断面がテーパー形状でない絶縁膜である厚膜絶縁膜である。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。
本参考例におけるＴＦＴアレイ基板の製造方法は、画素電極、ゲート端子４ａ、４ｂ及びガード抵抗７を形成するためのＩＴＯを成膜する前に厚膜絶縁膜１２を形成すること以外は、上記実施の形態１と同様である。なお、本参考例におけるＴＦＴアレイ基板は６枚マスクによって製造されるもので、上記実施の形態１及び参考例１に示した５枚マスクによるＴＦＴアレイ基板とは構造が若干異なり、新たな製造工程を追加することなく厚膜絶縁膜１２を形成することができる。
【００１９】
本参考例では、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設け、さらに、透明導電膜であるＩＴＯを成膜する前に、端子領域の各端子間（図３ではゲート端子４ａ、４ｂ間）に、厚膜で断面がテーパー形状でない厚膜絶縁膜１２を端子間隔よりも狭い幅で設けた。これにより、上記実施の形態１と同様に、従来に比べ工程数を削減することができ、さらに、各端子間に断面がテーパー形状でない切り立った厚膜絶縁膜１２の段差があることで、ＩＴＯのカバレッジが悪くなり、リーク不良の発生を防止できる。また、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことが可能である。
【００２０】
参考例３．
図４（ａ）は、本発明の参考例３であるＴＦＴアレイ基板の端子領域を示す部分上面図、図４（ｂ）は、図４（ａ）中Ａ−Ａで示す箇所における部分断面図である。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。また、本参考例におけるＴＦＴアレイ基板の製造方法は、上記参考例２と同様であるため、説明を省略する。
【００２１】
本参考例では、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設け、さらに、透明導電膜であるＩＴＯを成膜する前に、端子領域の各端子（図４ではゲート端子４ａ、４ｂ）の下層に、ゲート配線２よりも厚い厚膜で断面がテーパー形状でない厚膜絶縁膜１２を端子幅よりも広い幅で設けた。これにより、上記実施の形態１と同様に、従来に比べ工程数を削減することができ、さらに、図４（ｂ）に示すように、各端子間に断面がテーパー形状でない切り立った厚膜絶縁膜１２の段差があることで、ＩＴＯのカバレッジが悪くなり、リーク不良の発生を防止できる。また、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことが可能である。
【００２２】
実施の形態２．
図５（ａ）は、本発明の実施の形態２であるＴＦＴアレイ基板の端子領域を示す部分上面図、図５（ｂ）は、図５（ａ）中Ａ−Ａで示す箇所における部分断面図である。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。また、本実施の形態におけるＴＦＴアレイ基板の製造方法は、上記参考例２と同様であるため、説明を省略する。
【００２３】
本実施の形態は、上記実施の形態１と参考例３を組み合わせたもので、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部と、各端子間（図５ではゲート端子４ａ、４ｂ間）にも、端子間隔よりも狭い幅で設け、さらに、透明導電膜であるＩＴＯを成膜する前に、端子領域の各端子の下層に、ゲート配線２よりも厚い厚膜で断面がテーパー形状でない厚膜絶縁膜１２を端子幅よりも広い幅で設けた。これにより、上記参考例３と同様の効果が得られ、さらに、各端子間にも層間絶縁膜６が形成されているため、層間絶縁膜６上に形成されたＩＴＯに対するエッチング条件（時間）でエッチングを行っても端子間にＩＴＯが残ることなく、リーク不良の発生をよりいっそう防止する効果がある。
【００２４】
参考例４．
図６（ａ）は、本発明の参考例４であるＴＦＴアレイ基板の端子領域を示す部分上面図、図６（ｂ）は、図６（ａ）中Ａ−Ａで示す箇所における部分断面図である。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。また、本参考例におけるＴＦＴアレイ基板の製造方法は、上記参考例２と同様であるため、説明を省略する。
【００２５】
本参考例は、上記参考例２と参考例３を組み合わせたもので、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設け、さらに、透明導電膜であるＩＴＯを成膜する前に、ゲート配線２よりも厚い厚膜で断面がテーパー形状でない厚膜絶縁膜１２を、端子領域の各端子間（図６ではゲート端子４ａ、４ｂ間）に端子間隔よりも狭い幅で、且つ各端子の下層に端子幅よりも広い幅で設けた。これにより、上記参考例３と同様の効果が得られ、さらに、各端子間に断面がテーパー形状でない切り立った厚膜絶縁膜１２の段差が複数あるため、ＩＴＯのカバレッジが悪くなり、リーク不良の発生をよりいっそう防止する効果がある。
【００２６】
参考例５．
図７は、本発明の参考例５であるＴＦＴアレイ基板の端子領域を示す部分上面図である。図中、同一、相当部分には同一符号を付し、説明を省略する。また、本参考例におけるＴＦＴアレイ基板の製造方法は、上記実施の形態１と同様であるため、説明を省略する。
本参考例では、感光性の層間絶縁膜６を、端子領域全面及び製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設けた。これにより、上記実施の形態１と同様に、従来より工程数を削減することができ、さらに、各端子間にも層間絶縁膜６が形成されているため、層間絶縁膜６上に形成されたＩＴＯに対するエッチング時間でエッチングを行っても端子間にＩＴＯが残ることなく、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことができ、リーク不良の発生を防止することができる。ただし、本参考例では、端子の上部導電膜であるＩＴＯに対する下地が層間絶縁膜６となるため、端子下地の大半に層間絶縁膜６が存在しない上記実施の形態１、２及び参考例１〜４の方が、端子の上部導電膜と下地の密着力の点では優れている。
【００２７】
参考例６．
図８は、本発明の参考例６であるＴＦＴアレイ基板の製造方法を示す部分上面図である。図において、１３はレジストパターンを示している。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。
本参考例では、上記実施の形態１に記載した第４の工程、すなわちＴＦＴ及び層間絶縁膜６が形成された基板上に透明導電膜であるＩＴＯを成膜し、レジストパターニング及びエッチングにより画素電極、各端子及びガード抵抗７を形成する工程において、図８（ａ）に示すように、各端子のレジストパターン１３を、感光性のアクリル系透明性樹脂等の有機膜よりなる層間絶縁膜６上において所望のパターンすなわち設計値よりも幅広に形成し、ガラス基板１上または無機膜上に形成されたＩＴＯに対するエッチング条件（時間）を用いてエッチングを行い、所望のパターンを得るようにした。有機膜である層間絶縁膜６上に形成されたＩＴＯは、ガラス基板１上や無機膜上に形成されたＩＴＯよりもエッチング速度が速いため、後者に対するエッチング時間でエッチングを行うと、層間絶縁膜６上のＩＴＯはエッチングされ過ぎることになるが、本参考例ではその分を見込んで層間絶縁膜６上のレジストパターン１３を幅広に形成しているため、結果的には所望のパターンが形成される。それ以外は上記実施の形態１と同様の製造方法でＴＦＴアレイ基板を作成した。
【００２８】
本参考例によれば、上記実施の形態１と同様に、従来に比べ工程数を削減することができると共に、ガラス基板１上や無機膜上に形成されたＩＴＯに対するエッチング時間でエッチングを行うので、端子間にＩＴＯエッチング残が生じることなく、リーク不良の発生を防止することができる。また、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことが可能である。
【００２９】
なお、上記実施の形態１、２及び参考例１〜６では、ゲート電極としてＣｒを、またソース電極、ドレイン電極として同じくＣｒを用いたが、例えばＡｌ、Ｃｕ、ＭｏまたはＴａ等の他の材料を用いても良い。これらの材料を用いることにより、比抵抗値が２５μオーム・ｃｍの低抵抗な電極及び配線が実現できる。また、ゲート電極、ソース電極及びドレイン電極は、全て同じ金属材料で構成されている必要はなく、上記の金属材料の中から異なる金属を組み合わせて選ぶことができる。また、画素電極としては、ＩＴＯ以外にも酸化インジウム膜、酸化スズ膜及び酸化亜鉛及びその他の透明性導電膜を用いても良い。また、半導体層としてａ−Ｓｉ膜を用いたが、これに限定されるものではなく、例えば多結晶Ｓｉ膜を用いてもよい。また、ＴＦＴを保護するためのパッシベーション膜１１を窒化シリコン膜で形成したが、パッシベーション膜１１は必ずしも形成しなくてもよい。また、図１〜図８では、端子領域の各端子としてゲート端子４、４ａ及び４ｂを示したが、本発明はソース端子においても同様の効果が得られる。
【００３０】
なお、本発明における液晶表示装置は、上記実施の形態１、２のいずれかのＴＦＴアレイ基板と、透明電極およびカラーフィルタ等を有する対向電極基板の間に液晶が配置されているものであり、本発明によるＴＦＴアレイ基板は、透過型液晶表示装置のみならず、反射型液晶表示装置にも用いることができる。反射型液晶表示装置の場合には、層間絶縁膜６は透明でなくても良い。
【００３１】
【発明の効果】
以上のように、本発明におけるＴＦＴアレイ基板の製造方法によれば、層間絶縁膜を、基板の画像表示部のみならず、少なくとも端子領域の各端子の間と、各端子の画像表示部側と反対側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗及びショートリングを設ける基板周縁部にも形成したので、層間絶縁膜に画像表示部内のドレイン電極部のコンタクトホールと、各端子の画像表示部側と反対側の端部及びガード抵抗部のコンタクトホールを同時に形成することができ、従来、各端子の画像表示部側と反対側の端部のコンタクトホール及びガード抵抗部のコンタクトホールを形成する際に必要であった写真製版工程が不要となり、従来に比べて少ない工程数で高開口率のＴＦＴアレイ基板が得られる。
【００３２】
また、端子領域の各端子間に、層間絶縁膜を設けたので、層間絶縁膜上に形成された透明導電膜に対するエッチング条件でエッチングを行っても端子間に透明導電膜が残ることなく、一回のレジストパターン形成及びエッチングで透明導電膜のパターン形成を行うことができ、透明導電膜エッチング残による端子間のリーク不良を防止することができる。
【図面の簡単な説明】
【図１】 本発明の参考例１であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図２】 本発明の実施の形態１であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図３】 本発明の参考例２であるＴＦＴアレイ基板の端子領域を示す部分上面図である。
【図４】 本発明の参考例３であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図５】 本発明の実施の形態２であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図６】 本発明の参考例４であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図７】 本発明の参考例５であるＴＦＴアレイ基板の端子領域を示す部分上面図である。
【図８】 本発明の参考例６であるＴＦＴアレイ基板の製造方法を示す部分上面図である。
【図９】 従来の高開口率のＴＦＴアレイ基板を示す部分上面図である。
【符号の説明】
１ ガラス基板、２ ゲート配線、３ ソース配線、
４、４ａ、４ｂ ゲート端子、５ ソース端子、６ 層間絶縁膜、
７ ガード抵抗、８、８ａ、８ｂ ゲート端子部のコンタクトホール、
９ ガード抵抗部のコンタクトホール、１０ ゲート絶縁膜、
１１ パッシベーション膜、１２ 厚膜絶縁膜、１３ レジストパターン、
１４ ショートリング。
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以後ＴＦＴと記す）をスイッチング素子として搭載したアクティブマトリクス型のＴＦＴアレイ基板の製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、ＣＲＴに代わるフラットパネルディスプレイの一つとして盛んに研究が行われており、特に消費電力が小さいことや薄型であるという特徴を活かして、電池駆動の超小型テレビやノートブック型パーソナルコンピュータの表示装置としてすでに実用化されている。液晶表示装置の駆動方法としては、高表示品質の面からＴＦＴをスイッチング素子に用いたアクティブマトリクス型ＴＦＴアレイが主として用いられている。
液晶表示装置の低消費電力化には、液晶パネルの画素部の有効表示面積を大きくすること、すなわち画素の高開口率化が有効である。このような高開口率の液晶パネルを得るための有効なＴＦＴアレイとして、走査電極、信号電極、半導体層からなるＴＦＴの形成後に、これらを覆うように透明性樹脂からなる層間絶縁膜を設け、最上層に画素電極を形成する構造が、例えば特許第２５２１７５２号公報、特許第２５９８４２０号公報及び特開平４−１６３５２８号公報等に開示されている。
【０００３】
上記の構造で高開口率が得られるのは主に以下の２点による。すなわち、表面が平坦化された透明性樹脂よりなる層間絶縁膜上に画素電極が形成されるので、従来の構造の画素電極の段差部分で生じていた液晶分子の配向乱れによる表示不良（ドメイン現象）を無くすことができ、表示有効面積を増やすことができる点、さらに、０．３μｍから２μｍと比較的厚膜の層間絶縁膜上に画素電極を形成することによって、層間絶縁膜下層にある走査配線、信号配線と上層の画素電極間の電気的短絡が生じることがないため、これらの配線上にオーバーラップさせるように広い面積で画素電極を形成することが可能である点である。
【０００４】
以下に、前述の高開口率ＴＦＴアレイの製造工程を簡単に説明する。まず、例えばガラス基板等の透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層及びソース、ドレイン電極からなるＴＦＴを形成する。次に、ＴＦＴに起因する段差を無くすように表面が平坦化された透明性樹脂よりなる層間絶縁膜を形成し、必要な箇所にコンタクトホールを形成する。最後に、ＩＴＯ等の透明導電膜よりなる画素電極を形成してＴＦＴアレイが完成する。画素電極は、層間絶縁膜に形成されたコンタクトホールを介して下層のドレイン電極と電気的に接続される。
層間絶縁膜にコンタクトホールを形成する方法は、例えば特開平９−１２７５５３号公報及び特開平９−１５２６２５号公報に記載されているように、使用する透明性樹脂が感光性のものと非感光性のものとで以下の２つの方法に分けられる。感光性の透明性樹脂を用いる場合は、樹脂を塗布、焼成した後にコンタクトホールのマスクパターンを用いて露光、現像するというレジストを用いない写真製版工程により所望のコンタクトホールを形成する。一方、非感光性の透明性樹脂を用いる場合は、樹脂を塗布、焼成した後にレジストを塗布し、写真製版工程にてコンタクトパターンを形成した後、例えばＣＦ４、ＣＦ３あるいはＳＦ６の少なくとも一つを含むガスでドライエッチングし、最後にレジストを除去して所望のコンタクトホールを得る。
【０００５】
上述のＴＦＴアレイ基板には、ゲート配線及びソース配線等の各配線と電気的に接続された端子が基板の画像表示部周辺に配列され、各端子と外部端子の接続が行われる端子領域が形成されている。図９は、従来の高開口率のアクティブマトリクス型ＴＦＴアレイ基板を示す部分上面図である。図において、１は透明絶縁性基板であるガラス基板、２はガラス基板１上に形成されたゲート配線、３はゲート配線２と交差するソース配線、４はゲート配線２と電気的に接続されたゲート端子、５はソース配線３と電気的に接続されたソース端子、６はゲート配線２及びソース配線３の全てと、ゲート端子４及びソース端子５の画像表示部側の端部を覆うように形成された感光性の透明性樹脂よりなる層間絶縁膜、７はガード抵抗、８は端子部のコンタクトホール、９はガード抵抗部のコンタクトホール、１４は製造時におけるＴＦＴの静電破壊を防止するために形成され、各端子をガード抵抗７を介して電気的に接続するショートリングである。
【０００６】
【発明が解決しようとする課題】
従来のアクティブマトリクス基板においては、ゲート端子４及びソース端子５の画像表示部側の端部では、ゲート配線２及びソース配線３等の下層金属配線と上層の透明導電膜は層間絶縁膜６に形成されたコンタクトホール８を介して接続されるが、一方、各端子のガード抵抗７側の端部やガード抵抗７部には層間絶縁膜６が形成されていないため、例えばガード抵抗部のコンタクトホール９を形成するためには、別途、写真製版工程が必要であった。
【０００７】
また、画素電極やゲート端子４、ソース端子５の上部導電膜にはＩＴＯ等の透明導電膜が用いられるが、このＩＴＯは基板全面に成膜してパターニングすることにより形成される。ところが、有機膜である層間絶縁膜６上に成膜されたＩＴＯと、ガラス基板１上や無機膜上に成膜されたＩＴＯでは、結晶成長の仕方やエッチング速度が異なるものとなる。例えば、有機膜上に形成されたＩＴＯは無機膜上のＩＴＯよりも約２〜５倍のエッチング速度を有するものとなる。実際の製造工程においては、画素電極のパターニング精度の観点から、有機膜からなる層間絶縁膜６上にＩＴＯが成膜されている画像表示部にエッチング時間を合わせる必要がある。従って、層間絶縁膜６が形成されていないガード抵抗７側の端子領域では、隣り合うゲート端子４相互間、ソース端子５相互間にＩＴＯがエッチングされずに残ってしまうという問題があった。このＩＴＯエッチング残は、各端子間のリーク不良が生じる原因となっていた。
また、このリーク不良を低減するためには、まず、エッチング速度の速い有機膜上に形成されたＩＴＯに対するエッチング条件（時間）で一度目のエッチングを行い、次に、有機膜上のＩＴＯをレジストで保護して、ガラス基板１上や無機膜上に形成されたＩＴＯに対するエッチング時間で二度目のエッチングを行う必要があった。この場合には、レジストパターン形成及びエッチングを二回必要とするため、製造工程が煩雑となるという問題があった。
【０００８】
本発明は、上記のような問題点を解消するためになされたもので、従来よりも少ない工程数で製造することができ、さらにＩＴＯエッチング残による端子間リークを防止することが可能な高開口率のＴＦＴアレイ基板の製造方法を得ることを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係わるＴＦＴアレイ基板の製造方法は、絶縁性基板上に、ゲート配線及びソース配線の各配線及び薄膜トランジスタを形成する第１の工程と、ゲート配線及び上記ソース配線上に、有機樹脂からなる層間絶縁膜を、基板の画像表示部のみならず、少なくとも端子領域の各端子の間と、各端子の画像表示部側と反対側の端部から、製造時における薄膜トランジスタの静電破壊を防止するためのガード抵抗及びショートリングを設ける基板周縁部にも形成する第２の工程と、層間絶縁膜に、薄膜トランジスタのドレイン電極部、各端子の画像表示部側と反対側の端部、及びガード抵抗部にコンタクトホールをそれぞれ同時に形成する第３の工程と、基板上に、ＩＴＯからなる透明導電膜を成膜し、レジストパターニング及びエッチングにより、層間絶縁膜上に、画素電極、各端子及びガード抵抗を同時に形成し、画素電極とドレイン電極、各端子の画像表示部側と反対側の端部とゲート配線またはソース配線に電気的に接続される下地金属膜、及びガード抵抗と下地金属膜を、コンタクトホールを介してそれぞれ電気的に接続する第４の工程と、各端子とショートリングの間で基板を切断する第５の工程を含んで製造するようにしたものである。
さらに、第２の工程において、層間絶縁膜として感光性樹脂を用いるものである。
【００１０】
【発明の実施の形態】
参考例１．
図１（ａ）は、本発明の参考例１であるＴＦＴアレイ基板の端子領域を示す部分上面図、図１（ｂ）は、図１（ａ）中Ａ−Ａで示す箇所における部分断面図である。図において、１は透明絶縁性基板であるガラス基板、２はガラス基板１上に複数本形成されたゲート電極を備えたゲート配線であり、このゲート配線２と交差するように複数本のソース配線（図示せず）が形成されている。また、４はゲート配線２と電気的に接続されたゲート端子であり、このゲート端子４や、ソース配線と電気的に接続されたソース端子（図示せず）がガラス基板１の画像表示部周辺に配列され、これらの端子と外部端子の接続が行われる端子領域を形成している。６は例えば感光性樹脂であるアクリル系透明性樹脂よりなる層間絶縁膜、７は各端子を電気的に接続しているショートリングに接続されたガード抵抗、８ａ、８ｂはゲート端子部のコンタクトホール、９はガード抵抗部のコンタクトホール、１０はゲート絶縁膜、１１はパッシベーション膜をそれぞれ示している。なお、本参考例におけるＴＦＴアレイ基板の製造方法は、下記実施の形態１と同様であるため、以下の実施の形態１で説明する。
【００１１】
実施の形態１．
以下に、本発明の実施の形態を図面に基づいて説明する。図２（ａ）は、本発明の実施の形態１であるＴＦＴアレイ基板の端子領域を示す部分上面図、図２（ｂ）は、図２（ａ）中Ａ−Ａで示す箇所における部分断面図であり、Ａ−Ａに垂直な方向の断面形状は図１（ｂ）と同様であるので、図１（ｂ）を流用して説明する。図において、１は透明絶縁性基板であるガラス基板、２はガラス基板１上に複数本形成されたゲート電極を備えたゲート配線であり、このゲート配線２と交差するように複数本のソース配線（図示せず）が形成されている。また、４ａ、４ｂはゲート配線２と電気的に接続されたゲート端子であり、このゲート端子４ａ、４ｂや、ソース配線と電気的に接続されたソース端子（図示せず）がガラス基板１の画像表示部周辺に配列され、これらの端子と外部端子の接続が行われる端子領域を形成している。６は例えば感光性樹脂であるアクリル系透明性樹脂よりなる層間絶縁膜、７は各端子を電気的に接続しているショートリングに接続されたガード抵抗、８ａ、８ｂはゲート端子部のコンタクトホール、９はガード抵抗部のコンタクトホール、１０はゲート絶縁膜、１１はパッシベーション膜をそれぞれ示している。
【００１２】
本実施の形態におけるＴＦＴアレイ基板は、ガラス基板１上に形成されたゲート配線２に備えられたゲート電極上にゲート絶縁膜１０を介して設けられた半導体層（図示せず）と、この半導体層に接続されたソース電極及びドレイン電極（いずれも図示せず）により、ＴＦＴが形成されている。このＴＦＴに起因する段差を無くすように、表面が平坦化された層間絶縁膜６が設けられており、さらにこの層間絶縁膜６上に、層間絶縁膜６に形成されたコンタクトホールによりドレイン電極と接続される透明導電膜よりなる画素電極が広範囲に設けられている。また、ゲート端子４及びガード抵抗７は、図１（ｂ）に示すように、コンタクトホール８ａ、８ｂ及び９によりそれぞれゲート配線２と電気的に接続されている。
【００１３】
以下に、本実施の形態におけるＴＦＴアレイ基板の製造方法を説明する。まず、ガラス基板１上に、例えばＣｒ等の金属膜をスパッタリング法等を用いて約４０００Å成膜し、写真製版法にてゲート電極を備えたゲート配線２を形成する。次に、プラズマＣＶＤ法等を用いて窒化シリコンからなるゲート絶縁膜１０を約４０００Å、さらにアモルファスシリコン（以下ａ−Ｓｉと記す）膜を約１２００Å、オーミックコンタクト性の不純物ドープのｎ＋型アモルファスシリコン（以下ｎ＋−ａ−Ｓｉと記す）膜を約３００Å順次成膜し、写真製版法によりＴＦＴ部の半導体層となるａ−Ｓｉ膜と、オーミックコンタクト層となるｎ＋−ａ−Ｓｉ膜を形成する。
【００１４】
次に、スパッタリング法によりｎ＋−ａ−Ｓｉ層とオーミックコンタクトがとれるＣｒ等の金属膜を約４０００Å成膜し、写真製版法により、ソース電極を備えたソース配線及びドレイン電極を形成する。さらに続けてドライエッチング法により半導体層上のｎ＋−ａ−Ｓｉ膜を選択的にエッチングしてチャネル部を形成した後、レジストを除去する。以上が、第１の工程である。次に、ＴＦＴを保護するために、窒化シリコン膜をプラズマＣＶＤ法等を用いて全面に約１０００Å成膜し、パッシベーション膜１１を形成する。
【００１５】
さらに、第２の工程として、ＴＦＴによる段差を無くし表面が平坦化されるように、感光性のアクリル系透明性樹脂をスピンコート法等を用いて塗布、焼成して層間絶縁膜６を形成する。この時、本実施の形態では、層間絶縁膜６を、基板の画像表示部のみならず、少なくとも端子領域の各端子の間と、各端子の画像表示部側と反対側の端部、すなわちガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリング（図９参照）を設ける基板周縁部にも形成する。
その後、第３の工程として、写真製版法及びドライエッチングにより、パッシシベーション膜１１及び層間絶縁膜６に、ＴＦＴのドレイン電極部のコンタクトホール（図示せず）と、各端子部のコンタクトホール（図１（ｂ）ではゲート端子部の画像表示部側の端部のコンタクトホール８ａと、画像表示部側と反対側の端部のコンタクトホール８ｂ）及びガード抵抗部のコンタクトホール９をそれぞれ同時に形成する。
最後に、第４の工程として、透明導電膜であるＩＴＯをスパッタリング法等により約１０００Å成膜し、写真製版法によるレジストパターニング及びエッチングにより、画素電極及びゲート端子４、ソース端子等の各端子及びガード抵抗７を形成する。これにより、層間絶縁膜６上に、ＩＴＯからなる画素電極、各端子及びガード抵抗が同時に形成され、画素電極とドレイン電極、各端子の画像表示部側と反対側の端部とゲート配線に電気的に接続される下地金属膜２、及びガード抵抗７と下地金属膜２が、層間絶縁膜６に形成されたコンタクトホールを介してそれぞれ電気的に接続される。
【００１６】
以上のようにして得られたＴＦＴアレイ基板は、最終的には第５の工程として、各端子とショートリングの間で基板が切断されるため、端子領域の各端子のガード抵抗７側の端部を含む基板周縁部に層間絶縁膜６が設けられていることになる。
本実施の形態におけるＴＦＴアレイ基板の製造方法によれば、層間絶縁膜６に画像表示部内のドレイン電極部のコンタクトホールを形成する際に、ゲート端子部のコンタクトホール８ａ、８ｂ及びガード抵抗部のコンタクトホール９も同時に形成することができるため、従来、ゲート端子のガード抵抗７側のコンタクトホール８ｂ及びガード抵抗部のコンタクトホール９を形成するために別途行っていた写真製版工程が不要となり、工程数を削減することが可能となる。また、層間絶縁膜６として感光性樹脂を用いたので、レジスト塗布やエッチング後のレジスト剥離工程が不要であり、さらに工程が簡略化される。また、層間絶縁膜６を、各端子のガード抵抗７側の端部からショートリングを含む基板周縁部にも設けたので、最終的にショートリングを切り離す基板切断・面取り時において、下地金属膜を保護するという効果も得られる。
【００１７】
本実施の形態では、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設け、さらに、各端子間（図２ではゲート端子４ａ、４ｂ間）にも、端子間隔よりも狭い幅で設けた。これにより、従来に比べ工程数を削減することができ、さらに、各端子間にも層間絶縁膜６が形成されているため、層間絶縁膜６上に形成されたＩＴＯに対するエッチング条件（時間）でエッチングを行っても端子間にＩＴＯが残ることなく、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことができ、リーク不良の発生を防止することができる。
【００１８】
参考例２．
図３は、本発明の参考例２であるＴＦＴアレイ基板の端子領域を示す部分上面図である。図において、１２は、各端子間に端子間隔よりも狭い幅で設けられた、ゲート配線２よりも厚い厚膜で断面がテーパー形状でない絶縁膜である厚膜絶縁膜である。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。
本参考例におけるＴＦＴアレイ基板の製造方法は、画素電極、ゲート端子４ａ、４ｂ及びガード抵抗７を形成するためのＩＴＯを成膜する前に厚膜絶縁膜１２を形成すること以外は、上記実施の形態１と同様である。なお、本参考例におけるＴＦＴアレイ基板は６枚マスクによって製造されるもので、上記実施の形態１及び参考例１に示した５枚マスクによるＴＦＴアレイ基板とは構造が若干異なり、新たな製造工程を追加することなく厚膜絶縁膜１２を形成することができる。
【００１９】
本参考例では、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設け、さらに、透明導電膜であるＩＴＯを成膜する前に、端子領域の各端子間（図３ではゲート端子４ａ、４ｂ間）に、厚膜で断面がテーパー形状でない厚膜絶縁膜１２を端子間隔よりも狭い幅で設けた。これにより、上記実施の形態１と同様に、従来に比べ工程数を削減することができ、さらに、各端子間に断面がテーパー形状でない切り立った厚膜絶縁膜１２の段差があることで、ＩＴＯのカバレッジが悪くなり、リーク不良の発生を防止できる。また、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことが可能である。
【００２０】
参考例３．
図４（ａ）は、本発明の参考例３であるＴＦＴアレイ基板の端子領域を示す部分上面図、図４（ｂ）は、図４（ａ）中Ａ−Ａで示す箇所における部分断面図である。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。また、本参考例におけるＴＦＴアレイ基板の製造方法は、上記参考例２と同様であるため、説明を省略する。
【００２１】
本参考例では、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設け、さらに、透明導電膜であるＩＴＯを成膜する前に、端子領域の各端子（図４ではゲート端子４ａ、４ｂ）の下層に、ゲート配線２よりも厚い厚膜で断面がテーパー形状でない厚膜絶縁膜１２を端子幅よりも広い幅で設けた。これにより、上記実施の形態１と同様に、従来に比べ工程数を削減することができ、さらに、図４（ｂ）に示すように、各端子間に断面がテーパー形状でない切り立った厚膜絶縁膜１２の段差があることで、ＩＴＯのカバレッジが悪くなり、リーク不良の発生を防止できる。また、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことが可能である。
【００２２】
実施の形態２．
図５（ａ）は、本発明の実施の形態２であるＴＦＴアレイ基板の端子領域を示す部分上面図、図５（ｂ）は、図５（ａ）中Ａ−Ａで示す箇所における部分断面図である。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。また、本実施の形態におけるＴＦＴアレイ基板の製造方法は、上記参考例２と同様であるため、説明を省略する。
【００２３】
本実施の形態は、上記実施の形態１と参考例３を組み合わせたもので、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部と、各端子間（図５ではゲート端子４ａ、４ｂ間）にも、端子間隔よりも狭い幅で設け、さらに、透明導電膜であるＩＴＯを成膜する前に、端子領域の各端子の下層に、ゲート配線２よりも厚い厚膜で断面がテーパー形状でない厚膜絶縁膜１２を端子幅よりも広い幅で設けた。これにより、上記参考例３と同様の効果が得られ、さらに、各端子間にも層間絶縁膜６が形成されているため、層間絶縁膜６上に形成されたＩＴＯに対するエッチング条件（時間）でエッチングを行っても端子間にＩＴＯが残ることなく、リーク不良の発生をよりいっそう防止する効果がある。
【００２４】
参考例４．
図６（ａ）は、本発明の参考例４であるＴＦＴアレイ基板の端子領域を示す部分上面図、図６（ｂ）は、図６（ａ）中Ａ−Ａで示す箇所における部分断面図である。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。また、本参考例におけるＴＦＴアレイ基板の製造方法は、上記参考例２と同様であるため、説明を省略する。
【００２５】
本参考例は、上記参考例２と参考例３を組み合わせたもので、感光性樹脂よりなる層間絶縁膜６を、端子領域の各端子のガード抵抗７側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設け、さらに、透明導電膜であるＩＴＯを成膜する前に、ゲート配線２よりも厚い厚膜で断面がテーパー形状でない厚膜絶縁膜１２を、端子領域の各端子間（図６ではゲート端子４ａ、４ｂ間）に端子間隔よりも狭い幅で、且つ各端子の下層に端子幅よりも広い幅で設けた。これにより、上記参考例３と同様の効果が得られ、さらに、各端子間に断面がテーパー形状でない切り立った厚膜絶縁膜１２の段差が複数あるため、ＩＴＯのカバレッジが悪くなり、リーク不良の発生をよりいっそう防止する効果がある。
【００２６】
参考例５．
図７は、本発明の参考例５であるＴＦＴアレイ基板の端子領域を示す部分上面図である。図中、同一、相当部分には同一符号を付し、説明を省略する。また、本参考例におけるＴＦＴアレイ基板の製造方法は、上記実施の形態１と同様であるため、説明を省略する。
本参考例では、感光性の層間絶縁膜６を、端子領域全面及び製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗７及びショートリングを含む基板周縁部にも設けた。これにより、上記実施の形態１と同様に、従来より工程数を削減することができ、さらに、各端子間にも層間絶縁膜６が形成されているため、層間絶縁膜６上に形成されたＩＴＯに対するエッチング時間でエッチングを行っても端子間にＩＴＯが残ることなく、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことができ、リーク不良の発生を防止することができる。ただし、本参考例では、端子の上部導電膜であるＩＴＯに対する下地が層間絶縁膜６となるため、端子下地の大半に層間絶縁膜６が存在しない上記実施の形態１、２及び参考例１〜４の方が、端子の上部導電膜と下地の密着力の点では優れている。
【００２７】
参考例６．
図８は、本発明の参考例６であるＴＦＴアレイ基板の製造方法を示す部分上面図である。図において、１３はレジストパターンを示している。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。
本参考例では、上記実施の形態１に記載した第４の工程、すなわちＴＦＴ及び層間絶縁膜６が形成された基板上に透明導電膜であるＩＴＯを成膜し、レジストパターニング及びエッチングにより画素電極、各端子及びガード抵抗７を形成する工程において、図８（ａ）に示すように、各端子のレジストパターン１３を、感光性のアクリル系透明性樹脂等の有機膜よりなる層間絶縁膜６上において所望のパターンすなわち設計値よりも幅広に形成し、ガラス基板１上または無機膜上に形成されたＩＴＯに対するエッチング条件（時間）を用いてエッチングを行い、所望のパターンを得るようにした。有機膜である層間絶縁膜６上に形成されたＩＴＯは、ガラス基板１上や無機膜上に形成されたＩＴＯよりもエッチング速度が速いため、後者に対するエッチング時間でエッチングを行うと、層間絶縁膜６上のＩＴＯはエッチングされ過ぎることになるが、本参考例ではその分を見込んで層間絶縁膜６上のレジストパターン１３を幅広に形成しているため、結果的には所望のパターンが形成される。それ以外は上記実施の形態１と同様の製造方法でＴＦＴアレイ基板を作成した。
【００２８】
本参考例によれば、上記実施の形態１と同様に、従来に比べ工程数を削減することができると共に、ガラス基板１上や無機膜上に形成されたＩＴＯに対するエッチング時間でエッチングを行うので、端子間にＩＴＯエッチング残が生じることなく、リーク不良の発生を防止することができる。また、一回のレジストパターン形成及びエッチングでＩＴＯのパターン形成を行うことが可能である。
【００２９】
なお、上記実施の形態１、２及び参考例１〜６では、ゲート電極としてＣｒを、またソース電極、ドレイン電極として同じくＣｒを用いたが、例えばＡｌ、Ｃｕ、ＭｏまたはＴａ等の他の材料を用いても良い。これらの材料を用いることにより、比抵抗値が２５μオーム・ｃｍの低抵抗な電極及び配線が実現できる。また、ゲート電極、ソース電極及びドレイン電極は、全て同じ金属材料で構成されている必要はなく、上記の金属材料の中から異なる金属を組み合わせて選ぶことができる。また、画素電極としては、ＩＴＯ以外にも酸化インジウム膜、酸化スズ膜及び酸化亜鉛及びその他の透明性導電膜を用いても良い。また、半導体層としてａ−Ｓｉ膜を用いたが、これに限定されるものではなく、例えば多結晶Ｓｉ膜を用いてもよい。また、ＴＦＴを保護するためのパッシベーション膜１１を窒化シリコン膜で形成したが、パッシベーション膜１１は必ずしも形成しなくてもよい。また、図１〜図８では、端子領域の各端子としてゲート端子４、４ａ及び４ｂを示したが、本発明はソース端子においても同様の効果が得られる。
【００３０】
なお、本発明における液晶表示装置は、上記実施の形態１、２のいずれかのＴＦＴアレイ基板と、透明電極およびカラーフィルタ等を有する対向電極基板の間に液晶が配置されているものであり、本発明によるＴＦＴアレイ基板は、透過型液晶表示装置のみならず、反射型液晶表示装置にも用いることができる。反射型液晶表示装置の場合には、層間絶縁膜６は透明でなくても良い。
【００３１】
【発明の効果】
以上のように、本発明におけるＴＦＴアレイ基板の製造方法によれば、層間絶縁膜を、基板の画像表示部のみならず、少なくとも端子領域の各端子の間と、各端子の画像表示部側と反対側の端部から、製造時におけるＴＦＴの静電破壊を防止するためのガード抵抗及びショートリングを設ける基板周縁部にも形成したので、層間絶縁膜に画像表示部内のドレイン電極部のコンタクトホールと、各端子の画像表示部側と反対側の端部及びガード抵抗部のコンタクトホールを同時に形成することができ、従来、各端子の画像表示部側と反対側の端部のコンタクトホール及びガード抵抗部のコンタクトホールを形成する際に必要であった写真製版工程が不要となり、従来に比べて少ない工程数で高開口率のＴＦＴアレイ基板が得られる。
【００３２】
また、端子領域の各端子間に、層間絶縁膜を設けたので、層間絶縁膜上に形成された透明導電膜に対するエッチング条件でエッチングを行っても端子間に透明導電膜が残ることなく、一回のレジストパターン形成及びエッチングで透明導電膜のパターン形成を行うことができ、透明導電膜エッチング残による端子間のリーク不良を防止することができる。
【図面の簡単な説明】
【図１】 本発明の参考例１であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図２】 本発明の実施の形態１であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図３】 本発明の参考例２であるＴＦＴアレイ基板の端子領域を示す部分上面図である。
【図４】 本発明の参考例３であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図５】 本発明の実施の形態２であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図６】 本発明の参考例４であるＴＦＴアレイ基板の端子領域を示す部分上面図及び部分断面図である。
【図７】 本発明の参考例５であるＴＦＴアレイ基板の端子領域を示す部分上面図である。
【図８】 本発明の参考例６であるＴＦＴアレイ基板の製造方法を示す部分上面図である。
【図９】 従来の高開口率のＴＦＴアレイ基板を示す部分上面図である。
【符号の説明】
１ ガラス基板、２ ゲート配線、３ ソース配線、
４、４ａ、４ｂ ゲート端子、５ ソース端子、６ 層間絶縁膜、
７ ガード抵抗、８、８ａ、８ｂ ゲート端子部のコンタクトホール、
９ ガード抵抗部のコンタクトホール、１０ ゲート絶縁膜、
１１ パッシベーション膜、１２ 厚膜絶縁膜、１３ レジストパターン、
１４ ショートリング。
Claims (2)
- 絶縁性基板上に、ゲート配線及びソース配線の各配線及び薄膜トランジスタを形成する第１の工程、
上記ゲート配線及び上記ソース配線上に、有機樹脂からなる層間絶縁膜を、上記基板の画像表示部のみならず、少なくとも端子領域の各端子の間と、上記各端子の上記画像表示部側と反対側の端部から、製造時における上記薄膜トランジスタの静電破壊を防止するためのガード抵抗及びショートリングを設ける基板周縁部にも形成する第２の工程、
上記層間絶縁膜に、上記薄膜トランジスタのドレイン電極部、上記各端子の上記画像表示部側と反対側の端部、及び上記ガード抵抗部のコンタクトホールをそれぞれ同時に形成する第３の工程、
上記基板上に、ＩＴＯからなる透明導電膜を成膜し、レジストパターニング及びエッチングにより、上記層間絶縁膜上に、画素電極、上記各端子及び上記ガード抵抗を同時に形成し、上記画素電極と上記ドレイン電極、上記各端子の上記画像表示部側と反対側の端部と上記ゲート配線または上記ソース配線に電気的に接続される下地金属膜、及び上記ガード抵抗と上記下地金属膜を、上記コンタクトホールを介してそれぞれ電気的に接続する第４の工程、
上記各端子と上記ショートリングの間で上記基板を切断する第５の工程を備えたことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 第２の工程において、上記層間絶縁膜として感光性樹脂を用いることを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35183998A JP3982730B2 (ja) | 1998-12-10 | 1998-12-10 | 薄膜トランジスタアレイ基板の製造方法 |
| US09/437,090 US6353464B1 (en) | 1998-11-20 | 1999-11-09 | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35183998A JP3982730B2 (ja) | 1998-12-10 | 1998-12-10 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000180890A JP2000180890A (ja) | 2000-06-30 |
| JP3982730B2 true JP3982730B2 (ja) | 2007-09-26 |
Family
ID=18419967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35183998A Expired - Fee Related JP3982730B2 (ja) | 1998-11-20 | 1998-12-10 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3982730B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101889287B1 (ko) * | 2008-09-19 | 2018-08-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| RU2474006C1 (ru) | 2008-11-21 | 2013-01-27 | Шарп Кабусики Кайся | Подложка панели отображения и панель отображения |
| CN111063255B (zh) * | 2019-12-17 | 2021-09-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
1998
- 1998-12-10 JP JP35183998A patent/JP3982730B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000180890A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5835177A (en) | Array substrate with bus lines takeout/terminal sections having multiple conductive layers | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| TWI357590B (en) | Thin film transistor array panel and liquid crysta | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| US7732820B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same and display device | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| US20070211188A1 (en) | Thin film transistor array panel | |
| JP2005122182A (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| KR100746140B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US20060258059A1 (en) | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| US7573538B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| JPH09152626A (ja) | 液晶表示装置およびその製造方法 | |
| US6317174B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof | |
| US6353464B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring | |
| JP4900332B2 (ja) | 液晶表示装置の製造方法 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JP3982730B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR20010066244A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| JP3294509B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070510 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070629 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |