JPH11326941A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH11326941A JPH11326941A JP11747699A JP11747699A JPH11326941A JP H11326941 A JPH11326941 A JP H11326941A JP 11747699 A JP11747699 A JP 11747699A JP 11747699 A JP11747699 A JP 11747699A JP H11326941 A JPH11326941 A JP H11326941A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- active matrix
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 コンタクトホールをＴＦＴ上に形成すると、
コンタクトホール形成時のパターンずれにより薄膜トラ
ンジスタのソース・ドレイン間又は、ゲート・ドレイン
間でリーク欠陥が発生しやすくなり良品率が低下する。 【解決手段】 この無機系絶縁膜１１０は、有機系絶縁
膜１０の上方全面を覆うよう形成されており、絵素電極
１１がドレイン電極８と接続するためのコンタクトホー
ルが形成されており、当該コンタクトホールは絶縁膜１
０に形成されているコンタクトホールより小さくされて
いる。コンタクトホールは、ｎ＋Ｓｉ層上以外のドレイ
ン電極上に形成されている。また、コンタクトホールは
絵素領域においてＴＦＴの近傍に形成されている。
コンタクトホール形成時のパターンずれにより薄膜トラ
ンジスタのソース・ドレイン間又は、ゲート・ドレイン
間でリーク欠陥が発生しやすくなり良品率が低下する。 【解決手段】 この無機系絶縁膜１１０は、有機系絶縁
膜１０の上方全面を覆うよう形成されており、絵素電極
１１がドレイン電極８と接続するためのコンタクトホー
ルが形成されており、当該コンタクトホールは絶縁膜１
０に形成されているコンタクトホールより小さくされて
いる。コンタクトホールは、ｎ＋Ｓｉ層上以外のドレイ
ン電極上に形成されている。また、コンタクトホールは
絵素領域においてＴＦＴの近傍に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス表示装置の構造に関するものであり、特に高精細液
晶表示装置に用いる薄膜トランジスタ（以下ＴＦＴと略
称する。）アクティブマトリクス表示装置の構造に関す
るものである。
クス表示装置の構造に関するものであり、特に高精細液
晶表示装置に用いる薄膜トランジスタ（以下ＴＦＴと略
称する。）アクティブマトリクス表示装置の構造に関す
るものである。
【０００２】
【従来の技術】アクティブマトリクス表示装置、特に液
晶を用いるアクティブマトリクス表示装置は表示コント
ラストが高く、表示容量に制約が少ない等の利点がある
ため研究開発が盛んに行なわれており、実用化も進みつ
つある。ところがアクティブマトリクス表示装置に用い
るアクティブマトリクス基板は製造工程が複雑で歩留り
が低いために、コストが高いという欠点がある。
晶を用いるアクティブマトリクス表示装置は表示コント
ラストが高く、表示容量に制約が少ない等の利点がある
ため研究開発が盛んに行なわれており、実用化も進みつ
つある。ところがアクティブマトリクス表示装置に用い
るアクティブマトリクス基板は製造工程が複雑で歩留り
が低いために、コストが高いという欠点がある。
【０００３】典型的なアクティブマトリクス基板につい
て、その主要な部分の平面図を第３図に、その部分の断
面図を第４図に示す。このアクティブマトリクス基板
は、透明絶縁性基板１と、この透明絶縁性基板１上にマ
トリクス状に配列された絵素電極１１と、ゲートバス配
線３と、ソースバス配線７と、これら絵素電極１１、ゲ
ートバス配線３及びソースバス配線７に接続されている
スイッチング素子であるＴＦＴを有する。
て、その主要な部分の平面図を第３図に、その部分の断
面図を第４図に示す。このアクティブマトリクス基板
は、透明絶縁性基板１と、この透明絶縁性基板１上にマ
トリクス状に配列された絵素電極１１と、ゲートバス配
線３と、ソースバス配線７と、これら絵素電極１１、ゲ
ートバス配線３及びソースバス配線７に接続されている
スイッチング素子であるＴＦＴを有する。
【０００４】前記透明絶縁性基板１上に形成されたＴＦ
Ｔ近傍の断面構造は、第４図に示す通りである。透明絶
縁性基板１上にゲート電極２が形成され、ゲート電極２
は基板１上の全面に形成されているゲート絶縁膜４によ
って覆われている。ゲート電極２の上方のゲート絶縁膜
４上には、アモルファスシリコン（以下ではａ−Ｓｉと
略称する）からなる半導体層５が形成されている。半導
体層５上には両端部においてｎ＋型ａ−Ｓｉからなるコ
ンタクト層（図示していない。）が形成され、コンタク
ト層上にはそれぞれソース電極６とドレイン電極８が形
成されている。ソース電極６はドレイン電極８とは反対
側の部分においてソースバス配線７に接続している。こ
のソースバス配線７はソース電極６の上記部分と同様に
ゲート絶縁膜４上に形成されている。そして、前記絵素
電極１１は大部分が絶縁膜４上に形成される一方で一部
分が前記ドレイン電極８上に重畳して形成されている。
なお、前記ゲート電極２はゲートバス配線（図示せず）
に接続されている。
Ｔ近傍の断面構造は、第４図に示す通りである。透明絶
縁性基板１上にゲート電極２が形成され、ゲート電極２
は基板１上の全面に形成されているゲート絶縁膜４によ
って覆われている。ゲート電極２の上方のゲート絶縁膜
４上には、アモルファスシリコン（以下ではａ−Ｓｉと
略称する）からなる半導体層５が形成されている。半導
体層５上には両端部においてｎ＋型ａ−Ｓｉからなるコ
ンタクト層（図示していない。）が形成され、コンタク
ト層上にはそれぞれソース電極６とドレイン電極８が形
成されている。ソース電極６はドレイン電極８とは反対
側の部分においてソースバス配線７に接続している。こ
のソースバス配線７はソース電極６の上記部分と同様に
ゲート絶縁膜４上に形成されている。そして、前記絵素
電極１１は大部分が絶縁膜４上に形成される一方で一部
分が前記ドレイン電極８上に重畳して形成されている。
なお、前記ゲート電極２はゲートバス配線（図示せず）
に接続されている。
【０００５】このようにして形成されているＴＦＴ上に
は保護膜（図示せず）が形成され、更にこのようにして
形成された透明絶縁性基板１上の全面には配向膜（図示
せず）が形成され、この基板を配向膜、透明電極等が形
成されている透明絶縁性基板（図示せず）との間に液晶
層を封入することによりアクティブマトリクス液晶表示
装置が形成される。
は保護膜（図示せず）が形成され、更にこのようにして
形成された透明絶縁性基板１上の全面には配向膜（図示
せず）が形成され、この基板を配向膜、透明電極等が形
成されている透明絶縁性基板（図示せず）との間に液晶
層を封入することによりアクティブマトリクス液晶表示
装置が形成される。
【０００６】ところが、前記のように形成されたアクテ
ィブマトリクス基板には不良の発生することがある。こ
の不良の原因に一つにソースバス配線７と絵素電極１１
との間のショートがある。これは、ソースバス配線７と
絵素電極１１とは同じゲート絶縁膜４上に形成されてい
るばかりでなく、相互の間隔が高精細にすればする程接
近することが要因と考えられる。
ィブマトリクス基板には不良の発生することがある。こ
の不良の原因に一つにソースバス配線７と絵素電極１１
との間のショートがある。これは、ソースバス配線７と
絵素電極１１とは同じゲート絶縁膜４上に形成されてい
るばかりでなく、相互の間隔が高精細にすればする程接
近することが要因と考えられる。
【０００７】そこで、このソースバス配線７と絵素電極
１１との間のショートを防止するためには、当該配線７
と絵素電極１１とを異なる層上に形成する構造が提案さ
れる。
１１との間のショートを防止するためには、当該配線７
と絵素電極１１とを異なる層上に形成する構造が提案さ
れる。
【０００８】第５図は、ソースバス配線と絵素電極を別
の層に形成したアクティブマトリクス基板の断面図を示
す。第５図において第４図と同等部分は同一符号で示
す。層間絶縁膜１０は、ＴＦＴが形成されている透明絶
縁性基板１のほぼ全面に形成されている。この層間絶縁
膜１０はＴＦＴのドレイン電極８の端部の中央部上面に
おいて欠如しているホールが形成されており、このホー
ルが層間絶縁膜１０上に形成されている絵素電極１１を
ドレイン電極８に電気的に接続するためのコンタクトホ
ール１２として寄与している。即ち、絵素電極１１は層
間絶縁膜１０上から上記ドレイン電極８の端部上を覆う
よう形成されている。
の層に形成したアクティブマトリクス基板の断面図を示
す。第５図において第４図と同等部分は同一符号で示
す。層間絶縁膜１０は、ＴＦＴが形成されている透明絶
縁性基板１のほぼ全面に形成されている。この層間絶縁
膜１０はＴＦＴのドレイン電極８の端部の中央部上面に
おいて欠如しているホールが形成されており、このホー
ルが層間絶縁膜１０上に形成されている絵素電極１１を
ドレイン電極８に電気的に接続するためのコンタクトホ
ール１２として寄与している。即ち、絵素電極１１は層
間絶縁膜１０上から上記ドレイン電極８の端部上を覆う
よう形成されている。
【０００９】このような構造のアクティブマトリクス基
板は、ソースバス配線７と絵素電極１１はそれらの間に
層間絶縁膜１０が存在する立体的構造をなしていること
から、平面に投影した場合の間隔をなくすることが可能
となる。この構造のアクティブマトリクス基板の平面図
を第６図に示しており、この図から明らかなようにソー
スバス配線７と絵素電極１１が重なっている。なお、重
なっている部分は第６図に斜線で示す。又、ゲートバス
配線３と絵素電極が重なっている部分も斜線で示す。従
って絵素電極１１の面積を大きくすることができる。絵
素電極１１の面積が大きいと、表示装置に用いた場合の
開口率が大きくなり表示品位が高まるという利点もあ
る。更に、この層間絶縁膜１０をポリイミド樹脂などの
樹脂を塗布することにより形成すると、アクティブマト
リクス基板表面の段差を平坦化することができ、液晶表
示装置に用いた場合に問題となる段差による液晶の配向
不良を低減することもできる。
板は、ソースバス配線７と絵素電極１１はそれらの間に
層間絶縁膜１０が存在する立体的構造をなしていること
から、平面に投影した場合の間隔をなくすることが可能
となる。この構造のアクティブマトリクス基板の平面図
を第６図に示しており、この図から明らかなようにソー
スバス配線７と絵素電極１１が重なっている。なお、重
なっている部分は第６図に斜線で示す。又、ゲートバス
配線３と絵素電極が重なっている部分も斜線で示す。従
って絵素電極１１の面積を大きくすることができる。絵
素電極１１の面積が大きいと、表示装置に用いた場合の
開口率が大きくなり表示品位が高まるという利点もあ
る。更に、この層間絶縁膜１０をポリイミド樹脂などの
樹脂を塗布することにより形成すると、アクティブマト
リクス基板表面の段差を平坦化することができ、液晶表
示装置に用いた場合に問題となる段差による液晶の配向
不良を低減することもできる。
【００１０】このようなアクティブマトリクス基板は、
以下のようにして製造される。まず、ガラス等の透明絶
縁性の基板１の上にＴａ・Ｃｒ等から成るゲート電極２
を形成する。次に、ＳｉＮｘ，ＳｉＯｘ等から成るゲー
ト絶縁膜４，非晶質シリコン（以下ａ−Ｓｉと略
す。）、多結晶シリコン，ＣｄＳｅ等から成る半導体層
５を積層する。更に、Ｔｉ，Ｍｏ，Ａｌ等から成るソー
ス電極６及びドレイン電極８を形成する。通常、オーミ
ックコンタクトを取るために半導体層５とソース電極６
及びドレイン電極８の間にリンをドープしたａ−Ｓｉ
（以下ｎ＋Ｓｉと略称する。）層９が設けられる。最後
に、ポリイミド樹脂・アクリル樹脂等から成る有機系層
間絶縁膜１０，ＩＴＯ等の透明導電膜から成る絵素電極
１１を形成する。
以下のようにして製造される。まず、ガラス等の透明絶
縁性の基板１の上にＴａ・Ｃｒ等から成るゲート電極２
を形成する。次に、ＳｉＮｘ，ＳｉＯｘ等から成るゲー
ト絶縁膜４，非晶質シリコン（以下ａ−Ｓｉと略
す。）、多結晶シリコン，ＣｄＳｅ等から成る半導体層
５を積層する。更に、Ｔｉ，Ｍｏ，Ａｌ等から成るソー
ス電極６及びドレイン電極８を形成する。通常、オーミ
ックコンタクトを取るために半導体層５とソース電極６
及びドレイン電極８の間にリンをドープしたａ−Ｓｉ
（以下ｎ＋Ｓｉと略称する。）層９が設けられる。最後
に、ポリイミド樹脂・アクリル樹脂等から成る有機系層
間絶縁膜１０，ＩＴＯ等の透明導電膜から成る絵素電極
１１を形成する。
【００１１】
【発明が解決しようとする課題】コンタクトホールをＴ
ＦＴ上に形成すると、コンタクトホール形成時のパター
ンずれにより薄膜トランジスタのソース・ドレイン間又
は、ゲート・ドレイン間でリーク欠陥が発生しやすくな
り良品率が低下する。
ＦＴ上に形成すると、コンタクトホール形成時のパター
ンずれにより薄膜トランジスタのソース・ドレイン間又
は、ゲート・ドレイン間でリーク欠陥が発生しやすくな
り良品率が低下する。
【００１２】また、ドレイン電極を引き伸ばしてＴＦＴ
から離れた場所にコンタクトホールを形成すると、絵素
電極が金属のドレイン電極によって遮蔽される領域が大
きくなり表示装置の開口率が低下してしまう。
から離れた場所にコンタクトホールを形成すると、絵素
電極が金属のドレイン電極によって遮蔽される領域が大
きくなり表示装置の開口率が低下してしまう。
【００１３】
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置によれば、絶縁性透明基板、該絶縁性基
板上に設けられた薄膜トランジスタアレイ、該薄膜トラ
ンジスタアレイを覆うように形成された透明絶縁膜及び
該透明絶縁膜に形成されたコンタクトホールを介して前
記薄膜トランジスタアレイの各薄膜トランジスタの金属
膜からなるドレイン電極と電気的に接続しているＩＴＯ
からなる絵素電極を有するアクティブマトリクス表示装
置において、前記コンタクトホールは、前記薄膜トラン
ジスタアレイのｎ＋層上以外のドレイン電極上で前記薄
膜トランジスタの近傍に形成されていることを特徴とす
る。
リクス表示装置によれば、絶縁性透明基板、該絶縁性基
板上に設けられた薄膜トランジスタアレイ、該薄膜トラ
ンジスタアレイを覆うように形成された透明絶縁膜及び
該透明絶縁膜に形成されたコンタクトホールを介して前
記薄膜トランジスタアレイの各薄膜トランジスタの金属
膜からなるドレイン電極と電気的に接続しているＩＴＯ
からなる絵素電極を有するアクティブマトリクス表示装
置において、前記コンタクトホールは、前記薄膜トラン
ジスタアレイのｎ＋層上以外のドレイン電極上で前記薄
膜トランジスタの近傍に形成されていることを特徴とす
る。
【００１４】以下に本発明による作用を説明する。
【００１５】本発明によれば、コンタクトホールがＴＦ
Ｔのｎ＋層上に形成されていないため、コンタクトホー
ル形成時にパターンずれが生じてもＴＦＴに欠陥が生じ
てリーク等による致命的欠陥の発生を抑えることができ
る。さらに、コンタクトホールはＴＦＴの近傍に設けら
れているため、表示装置の開口率を低下させることな
く、不良の発生を抑えることができる。
Ｔのｎ＋層上に形成されていないため、コンタクトホー
ル形成時にパターンずれが生じてもＴＦＴに欠陥が生じ
てリーク等による致命的欠陥の発生を抑えることができ
る。さらに、コンタクトホールはＴＦＴの近傍に設けら
れているため、表示装置の開口率を低下させることな
く、不良の発生を抑えることができる。
【００１６】
【発明の実施の形態】本発明のアクティブマトリクス表
示装置に用いるアクティブマトリクス基板の一実施例の
断面図を第１図に示す。第１図において、第５図と同等
部分は同一符号にて示している。第１図において層間絶
縁膜が有機系絶縁膜１０と、その有機系絶縁膜１０と絵
素電極１１との間に介在する無機系絶縁膜１１０との２
層構造となっている。
示装置に用いるアクティブマトリクス基板の一実施例の
断面図を第１図に示す。第１図において、第５図と同等
部分は同一符号にて示している。第１図において層間絶
縁膜が有機系絶縁膜１０と、その有機系絶縁膜１０と絵
素電極１１との間に介在する無機系絶縁膜１１０との２
層構造となっている。
【００１７】この有機系絶縁膜１０はポリイミド樹脂、
アクリル樹脂等の有機系材料であるが、実施例ではポリ
イミド樹脂の例を挙げる。そして、前記無機系絶縁膜１
１０は酸化シリコン膜、窒化シリコン膜等の無機系材料
であるが、実施例では酸化シリコンの例を挙げる。又、
有機系絶縁膜１０の膜厚は５０００〜２００００Å程度
とすることができ、無機系絶縁膜１１０の膜厚は５００
〜５０００Å程度とすることができる。そして絵素電極
１１の膜厚は５００〜２０００Å程度とすることができ
る。この無機系絶縁膜１１０は、有機系絶縁膜１０の上
方全面を覆うよう形成されており、絵素電極１１がドレ
イン電極８と接続するためのコンタクトホールが形成さ
れており、当該コンタクトホールは絶縁膜１０に形成さ
れているコンタクトホールより小さくされている。な
お、無機系絶縁物１１０は、この実施例では有機系絶縁
膜１０の全面を覆うように形成されている例を説明した
が、絵素電極１１のはがれ防止の目的からは絵素電極１
１に対応する部分乃至それより一まわり大きく形成する
こともできる。
アクリル樹脂等の有機系材料であるが、実施例ではポリ
イミド樹脂の例を挙げる。そして、前記無機系絶縁膜１
１０は酸化シリコン膜、窒化シリコン膜等の無機系材料
であるが、実施例では酸化シリコンの例を挙げる。又、
有機系絶縁膜１０の膜厚は５０００〜２００００Å程度
とすることができ、無機系絶縁膜１１０の膜厚は５００
〜５０００Å程度とすることができる。そして絵素電極
１１の膜厚は５００〜２０００Å程度とすることができ
る。この無機系絶縁膜１１０は、有機系絶縁膜１０の上
方全面を覆うよう形成されており、絵素電極１１がドレ
イン電極８と接続するためのコンタクトホールが形成さ
れており、当該コンタクトホールは絶縁膜１０に形成さ
れているコンタクトホールより小さくされている。な
お、無機系絶縁物１１０は、この実施例では有機系絶縁
膜１０の全面を覆うように形成されている例を説明した
が、絵素電極１１のはがれ防止の目的からは絵素電極１
１に対応する部分乃至それより一まわり大きく形成する
こともできる。
【００１８】第１図に示す、本発明の一実施例であるア
クティブマトリクス基板の製造方法を第２図（ａ），
（ｂ），（ｃ）に従って説明する。まず、ガラス基板１
上に、スパッタリング法により３０００ÅのＴａ膜を形
成して、フォトリソグラフイによりパターニングしてゲ
ート電極２とする。次に、プラズマＣＶＤ法により４０
００ÅのＳｉＮｘから成るゲート絶縁膜４、１０００Å
のａ−Ｓｉから成る半導体層５及び４００Åのｎ＋Ｓｉ
層９を連続して形成して、パターニングする。更に、ス
パッタリング法により２０００ÅのＭｏを形成して、ソ
ース電極６及びドレイン電極８の形状にパターニングす
ることによりＴＦＴアレイをマトリクス状に形成する
（第２図（ａ））。このときソース電極６と接続するソ
ースバス配線７も形成される。ポリイミド樹脂を１μｍ
塗布し、パターニングし、有機系絶縁膜１０を形成す
る。次に、スパッタリング法により、１０００ÅのＳｉ
Ｏ２膜を形成し、コンタクトホールの径がポリイミド樹
脂パターニングしたときのマスクよりも小さいマスクを
用いてパターニングし、無機系絶縁膜１１０を形成す
る。（第２図（ｂ））最後に、スパッタリング法によ
り、１０００ÅのＩＴＯ膜を形成し、絵素電極の形状に
パターニングし、絵素電極１１を形成する（第２図
（ｃ））。コンタクトホールは、ｎ＋Ｓｉ層上以外のド
レイン電極上に形成されている。また、コンタクトホー
ルは絵素領域においてＴＦＴの近傍に形成されている。
クティブマトリクス基板の製造方法を第２図（ａ），
（ｂ），（ｃ）に従って説明する。まず、ガラス基板１
上に、スパッタリング法により３０００ÅのＴａ膜を形
成して、フォトリソグラフイによりパターニングしてゲ
ート電極２とする。次に、プラズマＣＶＤ法により４０
００ÅのＳｉＮｘから成るゲート絶縁膜４、１０００Å
のａ−Ｓｉから成る半導体層５及び４００Åのｎ＋Ｓｉ
層９を連続して形成して、パターニングする。更に、ス
パッタリング法により２０００ÅのＭｏを形成して、ソ
ース電極６及びドレイン電極８の形状にパターニングす
ることによりＴＦＴアレイをマトリクス状に形成する
（第２図（ａ））。このときソース電極６と接続するソ
ースバス配線７も形成される。ポリイミド樹脂を１μｍ
塗布し、パターニングし、有機系絶縁膜１０を形成す
る。次に、スパッタリング法により、１０００ÅのＳｉ
Ｏ２膜を形成し、コンタクトホールの径がポリイミド樹
脂パターニングしたときのマスクよりも小さいマスクを
用いてパターニングし、無機系絶縁膜１１０を形成す
る。（第２図（ｂ））最後に、スパッタリング法によ
り、１０００ÅのＩＴＯ膜を形成し、絵素電極の形状に
パターニングし、絵素電極１１を形成する（第２図
（ｃ））。コンタクトホールは、ｎ＋Ｓｉ層上以外のド
レイン電極上に形成されている。また、コンタクトホー
ルは絵素領域においてＴＦＴの近傍に形成されている。
【００１９】前記実施例のアクティブマトリクス基板に
おいては、層間絶縁層が有機系絶縁膜１０であるポリイ
ミド樹脂膜１０の上に形成された、無機系絶縁膜１１０
であるＳｉＯ２膜１１０の上に、更に絵素電極１１であ
るＩＴＯ１１が形成されているため、ＩＴＯはＳｉＯ２
膜との密着性が良くはがれが防止される。そして、この
アクティブマトリクス基板を液晶表示素子に用いる場合
には、該アクティブマトリクス基板上に液晶の配向膜と
して更にポリイミド樹脂が塗布されることとなるが、ポ
リイミド樹脂膜１０の上面が酸化シリコン膜１１０で覆
われるのでポリイミド樹脂膜１０に悪影響を及ぼすこと
がない。即ち、第５図に示すアクティブマトリクス基板
のように絵素電極１１が層間絶縁膜１０を部分的に覆っ
ている場合、液晶の配向膜として更にポリイミド樹脂を
直接塗布すると、該ポリイミド樹脂が層間然縁膜１０で
あるポリイミド樹脂に接触するため、層間絶縁膜１０用
のポリイミド樹脂が膨潤し、クラックや膜剥がれが発生
しやすいという問題があるが、本発明ではポリイミド樹
脂膜１０の表面が酸化シリコン樹脂膜１１０で覆われて
おり、このような問題が生じ難くなる。
おいては、層間絶縁層が有機系絶縁膜１０であるポリイ
ミド樹脂膜１０の上に形成された、無機系絶縁膜１１０
であるＳｉＯ２膜１１０の上に、更に絵素電極１１であ
るＩＴＯ１１が形成されているため、ＩＴＯはＳｉＯ２
膜との密着性が良くはがれが防止される。そして、この
アクティブマトリクス基板を液晶表示素子に用いる場合
には、該アクティブマトリクス基板上に液晶の配向膜と
して更にポリイミド樹脂が塗布されることとなるが、ポ
リイミド樹脂膜１０の上面が酸化シリコン膜１１０で覆
われるのでポリイミド樹脂膜１０に悪影響を及ぼすこと
がない。即ち、第５図に示すアクティブマトリクス基板
のように絵素電極１１が層間絶縁膜１０を部分的に覆っ
ている場合、液晶の配向膜として更にポリイミド樹脂を
直接塗布すると、該ポリイミド樹脂が層間然縁膜１０で
あるポリイミド樹脂に接触するため、層間絶縁膜１０用
のポリイミド樹脂が膨潤し、クラックや膜剥がれが発生
しやすいという問題があるが、本発明ではポリイミド樹
脂膜１０の表面が酸化シリコン樹脂膜１１０で覆われて
おり、このような問題が生じ難くなる。
【００２０】
【発明の効果】本発明のアクティブマトリクス表示装置
に用いるアクティブマトリクス基板によれば、コンタク
トホールがＴＦＴのｎ＋層上に形成されていないため、
コンタクトホール形成時にパターンずれが生じてもＴＦ
Ｔに欠陥が生じてリーク等による致命的欠陥の発生を抑
えることができる。さらに、コンタクトホールはＴＦＴ
の近傍に設けられているため、表示装置の開口率を低下
させることなく、不良の発生を抑えることができる。
に用いるアクティブマトリクス基板によれば、コンタク
トホールがＴＦＴのｎ＋層上に形成されていないため、
コンタクトホール形成時にパターンずれが生じてもＴＦ
Ｔに欠陥が生じてリーク等による致命的欠陥の発生を抑
えることができる。さらに、コンタクトホールはＴＦＴ
の近傍に設けられているため、表示装置の開口率を低下
させることなく、不良の発生を抑えることができる。
【図面の簡単な説明】
【図１】本発明のアクティブマトリクス表示装置に用い
るアクティブマトリクス基板の１実施例を示す断面図を
示す。
るアクティブマトリクス基板の１実施例を示す断面図を
示す。
【図２】（ａ），（ｂ），（ｃ）は本発明の前記１実施
例の製造工程を示す断面図を示す。
例の製造工程を示す断面図を示す。
【図３】従来構造のアクティブマトリクス基板の要部平
面図を示す。
面図を示す。
【図４】従来構造のアクティブマトリクス基板の断面図
を示す。
を示す。
【図５】従来構造を改良したアクティブマトリクス基板
の断面図を示す。
の断面図を示す。
【図６】改良されたアクティブマトリクス基板の要部平
面図を示す。
面図を示す。
１ 透明絶縁性基板 ２ ゲート電極 ３ ゲートバスライン ４ ゲート絶縁膜 ５ ａ−Ｓｉ膜 ６ ソース電極 ７ ソースバスライン ８ ドレイン電極 ９ ｎ＋Ｓｉ膜 １０ 有機系層間絶縁膜（有機系絶縁膜） １１ 絵素電極 １２ コンタクトホール １１０ 無機系絶縁膜
Claims (1)
- 【請求項１】 絶縁性透明基板、該絶縁性基板上に設け
られた薄膜トランジスタアレイ、該薄膜トランジスタア
レイを覆うように形成された透明絶縁膜及び該透明絶縁
膜に形成されたコンタクトホールを介して前記薄膜トラ
ンジスタアレイの各薄膜トランジスタの金属膜からなる
ドレイン電極と電気的に接続しているＩＴＯからなる絵
素電極を有するアクティブマトリクス表示装置におい
て、 前記コンタクトホールは、前記薄膜トランジスタアレイ
のｎ＋層上以外のドレイン電極上で前記薄膜トランジス
タの近傍に形成されていることを特徴とするアクティブ
マトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11747699A JPH11326941A (ja) | 1999-04-26 | 1999-04-26 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11747699A JPH11326941A (ja) | 1999-04-26 | 1999-04-26 | アクティブマトリクス表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29271990A Division JP2963529B2 (ja) | 1990-10-29 | 1990-10-29 | アクティブマトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11326941A true JPH11326941A (ja) | 1999-11-26 |
Family
ID=14712649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11747699A Pending JPH11326941A (ja) | 1999-04-26 | 1999-04-26 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11326941A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281703A (ja) * | 2000-01-26 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| US6717632B2 (en) * | 2000-10-30 | 2004-04-06 | Lg. Philips Lcd Co., Ltd. | Transflective liquid crystal display device and manufacturing method thereof |
| JP2006146283A (ja) * | 2000-01-26 | 2006-06-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| KR100611148B1 (ko) | 2003-11-25 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자 |
| KR100752212B1 (ko) * | 2000-12-29 | 2007-08-24 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
| CN100361015C (zh) * | 2001-11-07 | 2008-01-09 | 皇家飞利浦电子股份有限公司 | 有源矩阵像素器件 |
| US7567328B2 (en) | 2000-01-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
-
1999
- 1999-04-26 JP JP11747699A patent/JPH11326941A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281703A (ja) * | 2000-01-26 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| JP2006146283A (ja) * | 2000-01-26 | 2006-06-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US7567328B2 (en) | 2000-01-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
| US6717632B2 (en) * | 2000-10-30 | 2004-04-06 | Lg. Philips Lcd Co., Ltd. | Transflective liquid crystal display device and manufacturing method thereof |
| KR100752212B1 (ko) * | 2000-12-29 | 2007-08-24 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
| CN100361015C (zh) * | 2001-11-07 | 2008-01-09 | 皇家飞利浦电子股份有限公司 | 有源矩阵像素器件 |
| KR100611148B1 (ko) | 2003-11-25 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자 |
| US7598111B2 (en) | 2003-11-25 | 2009-10-06 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7619286B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US7205570B2 (en) | Thin film transistor array panel | |
| US7172913B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7435629B2 (en) | Thin film transistor array panel and a manufacturing method thereof | |
| US20100117088A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US20070235737A1 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| US6888586B2 (en) | Array substrate for liquid crystal display and method for fabricating the same | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| US20100188592A1 (en) | Method for forming multilayer structure, method for manufacturing display panel, and display panel | |
| US8101445B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR101474774B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| JP2006178368A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| US7573538B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US20070085939A1 (en) | Thin film transistor substrate with improved inter-layer adhesion | |
| US6600546B1 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
| JP4115761B2 (ja) | アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置 | |
| US6842202B2 (en) | Array substrate having polysilicon TFT for liquid crystal display device and method of manufacturing the same | |
| JP2000221542A (ja) | 薄膜トランジスタ基板 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP2001174844A (ja) | 液晶表示装置およびその製造方法 |