JP2001281703A - 液晶表示装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＰＳ方式のアクティブマトリクス型液晶表
示装置の開口率を向上し、視野角が広く、かつ、鮮明で
明るい画像表示を実現することを目的とする。 【解決手段】 画素部には半導体膜と第１の絶縁層上に
形成されたゲート電極とを有するＴＦＴと、第２の絶縁
層を介してゲート配線と交差する共通配線と、第２の絶
縁層上に形成されていて画素部のＴＦＴに接続する画素
電極と、共通配線の下方に形成され第２の絶縁層を介し
て重畳するように配置された信号配線とを有し、画素電
極と共通配線とは基板面と平行な電界が生じるように配
置され、信号配線と半導体膜とは第２の絶縁層上に形成
された接続電極を介して接続した構造を備えた構造を有
することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示装置に関し、特にＩＰＳ(In-Plane Swit
ching)方式（＝横電界方式）のアクティブマトリクス型
の液晶表示装置に関する。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）などの能動
素子を用いたアクティブマトリクス型の液晶表示装置が
知られている。アクティブマトリクス型の液晶表示装置
は画素密度を高くすることが可能であり、小型軽量でし
かも低消費電力であることから、ＣＲＴの代替品として
パーソナルコンピュータのモニタや液晶テレビなどの製
品が開発されている。特に、ＴＦＴの活性層を多結晶シ
リコンに代表される結晶質半導体膜で形成する技術は、
画素部のスイッチ用ＴＦＴ（以下、画素ＴＦＴと記す）
のみならず駆動回路を同一基板上に作り込むことを可能
とし、液晶表示装置の小型軽量化に寄与する技術と位置
付けられている。

【０００３】液晶表示装置は一対の基板間に液晶を封入
し、一方の基板の画素電極（個別電極）と他方の基板の
対向電極（共通電極）との間に印加される基板面にほぼ
垂直な電界により液晶分子を配向させている。しかし、
このような液晶の駆動方法では基板面に対して垂直な方
向なら見たときは正常な表示状態でも、斜めから見ると
色調が変化し不鮮明になってしまうといった視野角が狭
いという欠点があった。

【０００４】この欠点を克服する方法としてＩＰＳ方式
がある。この方式は画素電極と共通配線との両方を一方
の基板に形成し電界を横方向に切換えることに特徴があ
り、液晶分子が立ち上がることなく基板面にほぼ平行な
方向に配向を制御している。この動作原理により視野角
を広げることが可能となっている。

【０００５】図５は従来のＩＰＳ方式のアクティブマト
リクス型液晶表示装置における画素構造の一例を示す。
図５において３０１はゲート配線、３０２はＴＦＴの半
導体膜、３０３は共通配線、３０４と３０８は信号配線
（ソース配線）、３０５は画素電極、３０７は対向電
極、３０６は保持容量部である。

【０００６】しかし、この画素構造では対向電極３０７
と信号配線３０４、３０８との間に隙間があり、信号配
線３０４、３０８上を含めてこの隙間の部分では画像信
号に従って液晶を駆動することができないので光漏れの
問題が発生する。これを防止するためにこの部分に遮光
膜を形成する必要があるが、その結果画素部の開口率が
低下してしまう。図５で示すような画素構造では、開口
率はせいぜい３０〜４０％程度を確保するのが限度であ
り、明るさを確保するためにはバックライトの輝度を高
くする必要がある。しかし、バックライトの輝度を高く
することは消費電力の増加をもたらすのみでなく、バッ
クライト自体の寿命を短くしてしまう懸念がある。

【０００７】

【発明が解決しようとする課題】ＩＰＳ方式のアクティ
ブマトリクス型液晶表示装置は視野角を広げることがで
きるが、開口率が低くなってしまうという欠点がある。
本発明はこのような問題点を解決するための手段を提供
し、ＩＰＳ方式のアクティブマトリクス型液晶表示装置
の開口率を向上し、視野角が広く、かつ、鮮明で明るい
画像表示を実現することを目的とする。

【０００８】

【課題を解決するための手段】画素部にＩＰＳ方式を用
いたアクティブマトリクス型の液晶表示装置においてそ
の開口率を向上させるために、絶縁表面上に島状半導体
膜とゲート配線と画素電極と共通配線とが形成され、ゲ
ート配線と信号配線とは、半導体膜上に形成されたゲー
ト絶縁膜となる第１の絶縁層上に形成され、画素電極と
共通電極とは第１の絶縁層上に形成された第２の絶縁層
上に形成され、かつ、画素電極と共通配線とは、基板面
と平行な電界が生じるように配置されていて、さらに、
共通電極と信号配線とは第２の絶縁層を介して重畳する
ように配置され、信号配線と半導体膜とは、第２の絶縁
層上に形成された接続電極を介して接続していることを
特徴としている。

【０００９】または、絶縁表面上に画素部と駆動回路と
が設けられ、画素部には半導体膜と第１の絶縁層上に形
成されたゲート電極とゲート配線とを有するＴＦＴと、
第２の絶縁層を介してゲート配線と交差する共通配線
と、第２の絶縁層上に形成されていて画素部のＴＦＴに
接続する画素電極と、共通配線の下方に形成され第２の
絶縁層を介して重畳するように配置された信号配線とを
有し、画素電極と共通配線とは基板面と平行な電界が生
じるように配置され、信号配線と半導体膜とは第２の絶
縁層上に形成された接続電極を介して接続した構造を備
えた構造を有することを特徴とする。さらに、カラーフ
ィルターが形成される他方の基板には、画素部の各画素
に対応した赤色、青色、緑色のカラーフィルター層と、
画素部のＴＦＴと重畳するように設けられ、赤色カラー
フィルター層から成る遮光膜、または赤色カラーフィル
ター層と青色カラーフィルター層とが積層された遮光膜
とを有することを特徴としている。

【００１０】また、上記課題を解決するために本発明の
液晶表示装置の作製方法は、基板上に結晶質半導体膜か
ら成る島状半導体膜を形成する第１の工程と、島状半導
体膜上に第１の絶縁層を形成する第２の工程と、第１の
絶縁層上にゲート配線と信号配線を形成する第３の工程
と、ゲート配線及び信号配線上に第２の絶縁層を形成す
る第４の工程と、第２の絶縁層上に画素電極と、共通配
線と前記半導体膜とを接続する接続電極と、信号配線に
重畳するように共通配線を形成する第５の工程とを有す
ることを特徴としている。

【００１１】或いは、基板上に結晶質半導体膜から成る
島状半導体膜を形成する第１の工程と、島状半導体膜上
に第１の絶縁層を形成する第２の工程と、第１の絶縁層
上にゲート電極とゲート配線と信号配線を形成する第３
の工程と、ゲート配線及び信号配線上に第２の絶縁層を
形成する第４の工程と、第２の絶縁層上に前記半導体膜
に接続する画素電極と、共通配線と半導体膜とを接続す
る接続電極と、信号配線に重畳するように共通配線を形
成する第５の工程と、一対の基板の他方の基板に、各画
素に対応した赤色、青色、緑色のカラーフィルター層を
形成する第６の工程と、少なくとも前記薄膜半導体膜と
重畳するように、赤色カラーフィルター層と青色カラー
フィルター層とを積層して遮光膜を形成する第７の工程
と、他方の基板のカラーフィルター層が形成された反対
側の面に透光性導電膜を形成する第８の工程とを有する
ことを特徴としている。

【００１２】

【発明の実施の形態】[実施形態１]ＩＰＳ方式のアクテ
ィブマトリクス型液晶表示装置の画素部はｐチャネルま
たはｎチャネル型ＴＦＴから成る画素ＴＦＴ、画素電極
及び保持容量、信号配線、共通配線などから構成され
る。本発明は特に信号配線と共通配線の形状に特徴があ
る。以下に本発明の画素部の構成を図１〜３を用いて説
明する。

【００１３】図１は画素部のほぼ一画素分を示し、絶縁
表面上に島状半導体膜１０１、１０２とゲート電極１０
３、ゲート配線１０４、信号線１０６が形成されている
様子を示す。基板は無アルカリガラス基板や石英基板等
が好ましく、その他にプラスチック基板を使用すること
もできる。島状半導体膜１０１はＴＦＴのチャネル形成
領域やソースまたはドレイン領域、ＬＤＤ領域等を形成
し、島状半導体膜１０２は保持容量を形成するために設
ける。図示していないが、島状半導体膜１０１、１０２
上及び少なくとも画素部を形成する基板上には第１の絶
縁膜（ゲート絶縁膜に相当する膜）が形成され、その上
にゲート電極１０３が形成される。ゲート電極１０３は
タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）から選ばれた元素または該元
素を成分とする合金材料で形成する。または、多結晶シ
リコン膜や前記元素のシリサイド膜を組み合わせて形成
しても良い。

【００１４】ゲート配線１０４、容量配線１０５はゲー
ト電極と同じ材料で形成しても良いが、上記材料はシー
ト抵抗値が１０Ω／□以上の値であり、画面サイズが４
インチクラスかそれ以上の液晶表示装置を作製する場合
には必ずしも適切でない。画面サイズの大型化に伴って
配線の長さが増大し、配線抵抗の影響による信号の遅延
時間（配線遅延）を無視することができなくなる。例え
ば、１３インチクラスでは対角線の長さが３４０ｍｍと
なり、１８インチクラスでは４６０ｍｍとなる。従っ
て、ゲート配線１０４や容量配線１０５はシート抵抗値
を低くするアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分
とする材料で形成することが望ましい。

【００１５】ゲート配線１０４をゲート電極１０３と別
な材料で形成する場合には、そのコンタクト部を図１で
示すように島状半導体膜１０１の外側に設ける。Ａｌは
エレクトロマイグレーションなどでゲート絶縁膜中にし
み出すことがあるので、Ａｌで形成するゲート配線を直
接ゲート絶縁膜に接する形で島状半導体膜上に設けるこ
とは適切でない。ゲート電極とゲート配線のコンタクト
はコンタクトホールを必要とせず、ゲート電極とゲート
配線とを重ね合わせて形成する。また、信号配線１０６
はゲート配線１０４と同時に形成する。

【００１６】その後、層間絶縁膜（図示せず）を形成
し、図２に示すように画素電極１１２、共通配線１１
３、接続電極１１１を形成する。画素電極１１２は層間
絶縁膜に設けたコンタクト部１０８で島状半導体膜１０
１と接続する。島状半導体膜１０１のこの部分はｎ型ま
たはｐ型の不純物元素が添加されたソースまたはドレイ
ンが形成されている領域である。画素電極１１２の一方
の端は、コンタクト部１０９で島状半導体膜１０２と接
続している。

【００１７】接続電極１１１は、信号配線１０６と島状
半導体膜１０１とをコンタクト部１１０、１０７を介し
て接続し、コンタクト部１１４で隣接する画素の信号配
線と接続している。即ち、本発明の実施形態によれば、
信号配線はゲート配線と同じ層上に形成され、その交差
は層間絶縁膜上に形成された接続電極を用いて行ってい
る。

【００１８】図２に示すように、共通配線１１３は層間
絶縁膜上に形成され、かつ、信号配線１０６上に重なる
ように形成する。このように、共通配線と信号配線を重
ね合わせて形成することにより、透過型で形成されるＩ
ＰＳ方式のアクティブマトリクス型液晶表示装置の画素
部の開口率を向上させることが可能となる。

【００１９】こうして、画素ＴＦＴ１１５と保持容量１
１６が形成される。図２において画素ＴＦＴ１１５は一
対のソースまたはドレイン間に二つのゲート電極が設け
られたマルチゲートの構造を示しているが、ゲート電極
の数に限定はなくシングルゲートの構造で形成しても良
い。保持容量１１６は半導体膜１０２とゲート絶縁膜と
同層の絶縁膜（図示せず）と容量配線１０５で形成され
る。図３は画素部の回路図を示し、点線１１７で囲まれ
た部分がほぼ一画素分に相当する。

【００２０】画素電極の幅は基板面と平行な方向への電
界の広がりを考慮して３μｍ以上であることが望まし
い。また、画素電極と共通配線との間隔は１０〜２０μ
ｍ、好ましくは１２〜１４μｍとする。図１と２では本
発明のＩＰＳ方式の基本的な画素構成を示したが、一画
素のサイズや画像の視認性を考慮して画素電極と共通配
線を櫛形に形成しても良い。

【００２１】図１７はその一例を示し、画素ＴＦＴ１０
１５、保持容量１０１６、画素電極１０１２、共通電極
１０１３が設けられている。画素ＴＦＴ１０１５は島状
半導体膜１００１、ゲート電極１００３などから構成さ
れ、コンタクト部１００８で画素電極１０１２と接続し
ている。信号配線１００６はコンタクト部１０１０で接
続配線１０１１と接続し、接続配線１０１１はコンタク
ト部１００７で島状半導体膜１００１と、コンタクト部
１０１４で隣接する画素の信号配線と接続している。共
通配線１０１３と層間絶縁膜を介して信号配線１００６
と重なるように設けられている。

【００２２】図２または図１７で示す画素構造は信号配
線と共通配線とを層間絶縁膜を介して重畳させて設ける
ことにより、これらの配線部分を覆う遮光膜を必ずしも
必要としないで済む。従って、透過型の液晶表示装置に
おいて透過光が遮られる面積を減少させることができ、
開口率を５０〜６０％と向上させることができる。その
結果、従来のＩＰＳ方式の液晶表示装置と比較してバッ
クライトが消費する電力化を低減させることができる。

【００２３】[実施形態２]ＩＰＳ方式では白色調を含め
た視野角を広げる方法として、くの字型の電極構造が知
られている。図４は実施形態１において説明した本発明
の画素構造で、くの字型の電極構造を採用した例を示
す。画素は画素ＴＦＴ２１５、保持容量２１６、画素電
極２１２、共通電極２１３が設けられている。画素ＴＦ
Ｔ２１５は島状半導体膜２０１、ゲート電極２０３など
から構成され、コンタクト部２０８で画素電極２１２と
接続している。信号配線２０６はコンタクト部２１０で
接続配線２１１と接続し、接続配線２１１はコンタクト
部２０７で島状半導体膜２０１と、コンタクト部２１４
で隣接する画素の信号配線と接続している。共通配線２
１３と層間絶縁膜を介して信号配線２０６と重なるよう
に設けられ、くの字型の角度は１２０〜１６０度、好ま
しくは１５０度で形成する。くの字型の電極構造を採用
すると、視野角がさらに広がり、基板面と垂直な方向は
もとより、６０〜５０度程度傾けた角度から見ても色調
の変化がなく、コントラストの低下も少なくすることが
できる。

【００２４】[実施形態３]図１８（Ａ）はＩＰＳ方式の
画素構造の他の一例を示す。画素は画素ＴＦＴ１１１
５、保持容量１１１６、画素電極１１１２、共通電極１
１１３が設けられている。画素ＴＦＴ１１１５は島状半
導体膜１１０１、ゲート電極１１０３などから構成さ
れ、コンタクト部１１０８で画素電極１１１２と接続し
ている。信号配線１１０６はコンタクト部１１１０で接
続配線１１１１と接続し、接続配線１１１１はコンタク
ト部１１０７で島状半導体膜１１０１と、コンタクト部
１１１４で隣接する画素の信号配線と接続している。共
通配線１１１３と層間絶縁膜を介して信号配線１１０６
と重なるように設けられている。このような画素の回路
図を図１８（Ｂ）に示す。

【００２５】保持容量１１１６を形成する半導体膜１１
０２はボロンに代表されるｐ型の不純物元素が添加され
て一方の電極を形成し、ゲート絶縁膜と同じ層で形成さ
れた絶縁膜を介して隣接する画素のゲート配線１１０５
を他方の電極としている。半導体膜１１０２をｐ型の導
電型とするのは、ゲート配線１１０５がＬｏｗレベルの
ときにＯＮ状態とするためである。

【００２６】図１８（Ａ）のような画素構造とすると容
量配線を省略することが可能となり、画素部及び駆動回
路を含めた回路構成を簡略化することができると共に、
開口率をさらに向上させることができる。

【００２７】

【実施例】[実施例１]本実施例ではＩＰＳ方式の画素構
造で形成した画素部と、画素部の周辺に設ける駆動回路
のＴＦＴを同時に作製する方法について詳細に説明す
る。

【００２８】本実施例で示すＴＦＴのゲート電極は２層
構造を有している。その第１層目と第２層目とはいずれ
もＴａ、Ｗ、Ｔｉ、Ｍｏから選ばれた元素、または前記
元素を主成分とする合金材料若しくは化合物材料で形成
する。或いは、第１層目をリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜で形成
しても良い。好ましい組み合わせの一例は、第１層目を
Ｔａまたは窒化タンタル（ＴａＮ）、若しくは窒化タン
タル（ＴａＮ）とＴａの積層構造で形成し、第２層目を
Ｗで形成する。

【００２９】ゲート電極の第１層目に半導体膜を用いる
場合も同様であるが、Ｔａ、Ｗ、Ｔｉ、Ｍｏから選ばれ
た元素、または前記元素を主成分とする合金材料若しく
は化合物材料は面積抵抗が約１０Ω以上の値であり、画
面サイズが４インチクラスかそれ以上の表示装置を作製
する場合には必ずしも適していない。画面サイズの大型
化に伴って基板上において配線を引回す長さが必然的に
増大し、配線抵抗の影響による信号の遅延時間の問題を
無視することができなくなるためである。また、配線抵
抗を下げる目的で配線の幅を太くすると、画素部以外の
周辺の領域の面積が増大し表示装置の外観を著しく損ね
ることになる。

【００３０】まず、図６（Ａ）に示すように、コーニン
グ社の＃７０５９ガラスや＃１７３７ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスから成る基板５０１上に酸化
シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの絶縁膜から成る下地膜５０２を形成する。例え
ば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作
製される酸化窒化シリコン膜５０２ａを１０〜２００ｎ
ｍ（好ましくは５０〜１００ｎｍ）形成し、同様にＳｉ
Ｈ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜５０２ｂ
を５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）
の厚さに積層形成する。本実施例では下地膜５０２を２
層構造として示したが、前記絶縁膜の単層膜または２層
以上積層させた構造で形成しても良い。

【００３１】この絶縁表面上に形成する島状半導体層５
０３〜５０６及び５６３は、非晶質構造を有する半導体
膜をレーザー結晶化法や熱結晶化法を用いて作製した結
晶質半導体膜で形成する。この島状半導体層５０３〜５
０６及び５６３の厚さは２５〜８０ｎｍ（好ましくは３
０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材
料に限定はないが、好ましくはシリコンまたはシリコン
ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。

【００３２】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーに代表されるガスレーザーやＹＡＧレーザー、Ｙ
ＶＯ ₄レーザーに代表される固体レーザーを用いる。こ
れらのレーザーを用いる場合には、レーザー発振器から
放射されたレーザー光を光学系で線状または長方形状ま
たは矩形状に集光し半導体膜に照射する方法を用いると
良い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３０Ｈｚとし、レーザーエネルギー密度を１００〜４０
０ｍＪ/ｃｍ²(代表的には２００〜３００ｍＪ/ｃｍ²)と
する。また、ＹＡＧレーザーを用いる場合にはその第２
高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レ
ーザーエネルギー密度を３００〜６００ｍＪ/ｃｍ²(代
表的には３５０〜５００ｍＪ/ｃｍ²)とすると良い。そ
して幅１００〜１０００μｍ、例えば４００μｍで線状
に集光したレーザー光を基板全面に渡って照射し、この
時の線状レーザー光の重ね合わせ率（オーバーラップ
率）を８０〜９８％として行う。

【００３３】ゲート絶縁膜５０７はプラズマＣＶＤ法ま
たはスパッタ法を用い、厚さを４０〜１５０ｎｍとして
シリコンを含む絶縁膜で形成する。本実施例では、１２
０ｎｍの厚さで酸化窒化シリコン膜で形成する。勿論、
ゲート絶縁膜はこのような酸化窒化シリコン膜に限定さ
れるものでなく、他のシリコンを含む絶縁膜を単層また
は積層構造として用いても良い。例えば、酸化シリコン
膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Te
traethyl Ortho Silicate）とＯ₂とを混合し、反応圧力
４０Ｐａ、基板温度３００〜４００℃とし、高周波（１
３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ/ｃｍ²で放
電させて形成することができる。このようにして作製さ
れる酸化シリコン膜は、その後４００〜５００℃の熱ア
ニールによりゲート絶縁膜として良好な特性を得ること
ができる。

【００３４】そして、ゲート絶縁膜５０７上にゲート電
極を形成するための第１の導電膜５０８と第２の導電膜
５０９とを形成する。本実施例では、第１の導電膜５０
８をＴａで５０〜１００ｎｍの厚さに形成し、第２の導
電膜をＷで１００〜３００ｎｍの厚さに形成する。

【００３５】Ｔａ膜はスパッタ法で形成し、Ｔａのター
ゲットをＡｒでスパッタする。この場合、Ａｒに適量の
ＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜
の剥離を防止することができる。また、α相のＴａ膜の
抵抗率は２０μΩｃｍ程度でありゲート電極に使用する
ことができるが、β相のＴａ膜の抵抗率は１８０μΩｃ
ｍ程度でありゲート電極とするには不向きである。α相
のＴａ膜を形成するために、Ｔａのα相に近い結晶構造
をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａ
の下地に形成しておくとα相のＴａ膜を容易に得ること
ができる。

【００３６】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することも
できる。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μ
Ωｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大き
くすることで低抵抗率化を図ることができるが、Ｗ中に
酸素などの不純物元素が多い場合には結晶化が阻害され
高抵抗化する。このことより、スパッタ法による場合、
純度９９．９９９９％のＷターゲットを用い、さらに成
膜時に気相中からの不純物の混入がないように十分配慮
してＷ膜を形成することにより、抵抗率９〜２０μΩｃ
ｍを実現することができる。

【００３７】次に図６（Ｂ）に示すように、レジストに
よるマスク５１０〜５１３を形成し、ゲート電極を形成
するための第１のエッチング処理を行う。エッチング方
法に限定はないが、好適にはＩＣＰ（Inductively Coup
led Plasma：誘導結合型プラズマ）エッチング法を用
い、エッチング用ガスにＣＦ₄とＣｌ₂を混合し、０．５
〜２Ｐａ、好ましくは１Ｐａの圧力でコイル型の電極に
５００ＷのＲＦ（13.56ＭＨｚ）電力を投入してプラズ
マを生成して行う。基板側（試料ステージ）にも１００
ＷのＲＦ（13.56ＭＨｚ）電力を投入し、実質的に負の
自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した
場合にはＷ膜及びＴａ膜とも同程度にエッチングされ
る。

【００３８】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッ
チングされることになる。こうして、第１のエッチング
処理により第１の導電層と第２の導電層から成る第１の
形状の導電層５１５〜５１８（第１の導電層５１５ａ〜
５１８ａと第２の導電層５１５ｂ〜５１８ｂ）を形成す
る。５１４はゲート絶縁膜であり、第１の形状の導電層
５１５〜５１８で覆われない領域は２０〜５０ｎｍ程度
エッチングされ薄くなった領域が形成される。

【００３９】そして、第１のドーピング処理を行いｎ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法若しくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を１×１０¹³〜５×１０
¹⁴atoms/ｃｍ²とし、加速電圧を６０〜１００ｋｅＶと
して行う。ｎ型を付与する不純物元素として１５族に属
する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いる。この場合、導
電層５１５〜５１８がｎ型を付与する不純物元素に対す
るマスクとなり、自己整合的に第１の不純物領域５１９
〜５２３が形成される。第１の不純物領域５１９〜５２
３には１×１０²⁰〜１×１０²¹atoms/ｃｍ³の濃度範囲
でｎ型を付与する不純物元素を添加する。

【００４０】次に図６（Ｃ）に示すように第２のエッチ
ング処理を行う。同様にＩＣＰエッチング法を用い、エ
ッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Paの
圧力でコイル型の電極に５００ＷのＲＦ電力(13.56ＭＨ
ｚ)を供給し、プラズマを生成して行う。基板側（試料
ステージ）には５０ＷのＲＦ（13.56ＭＨｚ）電力を投
入し、第１のエッチング処理に比べ低い自己バイアス電
圧を印加する。このような条件によりＷ膜を異方性エッ
チングし、かつ、それより遅いエッチング速度で第１の
導電層であるＴａを異方性エッチングして第２の形状の
導電層５２９〜５３２（第１の導電層５２９ａ〜５３２
ａと第２の導電層５２９ｂ〜５３２ｂ）を形成する。５
２８はゲート絶縁膜であり、第２の形状の導電層５２９
〜５３２で覆われない領域はさらに２０〜５０ｎｍ程度
エッチングされ薄くなった領域が形成される。

【００４１】Ｗ膜やＴａ膜のＣＦ₄とＣｌ₂の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ₆が極端に高く、その他のＷＣ
ｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、Ｃ
Ｆ₄とＣｌ₂の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ₂を添加す
るとＣＦ₄とＯ₂が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ₂を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。

【００４２】そして、図７（Ａ）に示すように第２のド
ーピング処理を行う。この場合、第１のドーピング処理
よりもドーズ量を下げ高加速電圧の条件でｎ型を付与す
る不純物元素をドーピングする。例えば、加速電圧を７
０〜１２０ｋｅＶとし、１×１０¹³atoms/ｃｍ²のドー
ズ量で行い、図６（Ｂ）で島状半導体層に形成された第
１の不純物領域の内側に新な不純物領域を形成する。ド
ーピングは、第２の形状の導電層５２９〜５３２を不純
物元素に対するマスクとして用い、第１の導電層５２９
ａ〜５３２ａの下側の領域にも不純物元素が添加される
ようにドーピングする。こうして、第１の導電層５２９
ａ〜５３２ａと重なる第３の不純物領域５３７〜５４０
と、第１の不純物領域と第３の不純物領域との間の第２
の不純物領域５３３〜５３６とを形成する。ｎ型を付与
する不純物元素は、第２の不純物領域で１×１０¹⁷〜１
×１０¹⁹atoms/ｃｍ³の濃度となるようにし、第３の不
純物領域で１×１０¹⁶〜１×１０¹⁸atoms/ｃｍ³の濃度
となるようにする。

【００４３】そして図７（Ｂ）に示すように、ｐチャネ
ル型ＴＦＴを形成する島状半導体層５０４に一導電型と
は逆の導電型の第４の不純物領域５４４〜５４６を形成
する。第２の導電層５３０を不純物元素に対するマスク
として用い、自己整合的に不純物領域を形成する。この
とき、ｎチャネル型ＴＦＴを形成する島状半導体層５０
３、５０５、５０６はレジストのマスク５４１〜５４３
で全面を被覆しておく。不純物領域５４４〜５４６には
それぞれ異なる濃度でリンが添加されているが、ジボラ
ン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成し、そのい
ずれの領域においても不純物濃度を２×１０²⁰〜２×１
０²¹atoms/ｃｍ³となるようにする。

【００４４】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。第２の形状の導電層５２９
〜５３２がゲート電極として機能する。

【００４５】こうして導電型の制御を目的として図７
（Ｃ）に示すように、それぞれの島状半導体層に添加さ
れた不純物元素を活性化する工程を行う。この工程はフ
ァーネスアニール炉を用いる熱アニール法で行う。その
他に、レーザーアニール法、またはラピッドサーマルア
ニール法（ＲＴＡ法）を適用することができる。熱アニ
ール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的
には５００〜６００℃で行うものであり、本実施例では
５００℃で４時間の熱処理を行う。

【００４６】レーザーアニール法では波長４００ｎｍ以
下のエキシマレーザー光やＹＡＧレーザー、ＹＶＯ₄レ
ーザーの第２高調波（５３２ｎｍ）を用いる。活性化の
条件は実施者が適宣選択するものであるが、エキシマレ
ーザーを用いる場合はパルス発振周波数３０Ｈｚとし、
レーザーエネルギー密度を１００〜３００ｍＪ/ｃｍ²と
する。また、ＹＡＧレーザーを用いる場合にはその第２
高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レ
ーザーエネルギー密度を２００〜４００ｍＪ/ｃｍ²とす
ると良い。そして幅１００〜１０００μｍ、例えば４０
０μｍで線状に集光したレーザー光を基板全面に渡って
照射し、この時の線状レーザー光の重ね合わせ率（オー
バーラップ率）を８０〜９８％として行う。

【００４７】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。この工程は
熱的に励起された水素により半導体層のダングリングボ
ンドを終端する工程である。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。

【００４８】活性化および水素化処理の後、ゲート配
線、信号配線、容量配線を低抵抗の導電性材料で形成す
る。低抵抗の導電性材料はＡｌやＣｕを主成分とするも
のであり、このような材料でゲート配線を形成する。本
実施例ではＡｌを用いる例を示し、Ｔｉを０．１〜２重
量％含むＡｌ膜を低抵抗導電層として全面に形成する
（図示せず）。厚さは２００〜４００ｎｍ（好ましくは
２５０〜３５０ｎｍ）で形成する。そして、所定のレジ
ストパターンを形成し、エッチング処理して、ゲート配
線５４７、５４９、信号配線５４８、容量配線５５０を
形成する。これらの配線のエッチング処理は、リン酸系
のエッチング溶液によるウエットエッチングで行うと、
下地との選択加工性を保って形成することができる。

【００４９】Ｃｕをゲート配線に使用する場合には、密
着性を高めるために下地に窒化Ｔａ膜を５０〜２００ｎ
ｍの厚さに形成しておく。Ｃｕはスパッタ法やメッキ法
で２００〜５００ｎｍの厚さに形成しエッチング処理に
より配線を形成する。Ｃｕ配線はＡｌ配線に比べエレク
トロマイグレーションの耐性が高く配線の微細化が可能
となる。

【００５０】図８において、第１の層間絶縁膜５５１は
酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形
成する。その上に有機絶縁物材料から成る第２の層間絶
縁膜５５２を形成する。第２の層間絶縁膜５５２は１．
０〜２．０μｍの平均膜厚で形成する。有機絶縁物材料
としては、ポリイミド、アクリル、ポリアミド、ポリイ
ミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用す
ることができる。例えば、基板に塗布後、熱重合するタ
イプのポリイミドを用いる場合には、クリーンオーブン
で３００℃で焼成して形成する。また、アクリルを用い
る場合には、２液性のものを用い、主材と硬化剤を混合
した後、スピナーを用いて基板全面に塗布した後、ホッ
トプレートで８０℃で６０秒の予備加熱を行い、さらに
クリーンオーブンで２５０℃で６０分焼成して形成する
ことができる。

【００５１】そして、駆動回路４０６において島状半導
体層のソース領域とコンタクトを形成するソース配線５
５３〜５５５、ドレイン領域とコンタクトを形成するド
レイン配線５５６〜５５８を形成する。また、画素部４
０７においては、共通配線５５９、画素電極５６１、容
量配線５６２、接続電極５６０を形成する。この接続電
極５６０により信号配線５４８は画素ＴＦＴ４０４と電
気的な接続が形成される。これら第２の層間絶縁膜５５
２上に形成する配線は、例えば、図１４（Ｃ）に示すよ
うに５０〜２００ｎｍのＴｉ膜７６８ａ、１００〜３０
０ｎｍのＡｌ膜７６８ｂ、５０〜２００ｎｍのスズ（Ｓ
ｎ）膜またはＴｉ膜で形成する。このような構成で形成
されたソース配線５５３〜５５５、ドレイン配線５５６
〜５５８、画素電極５６１は、第２の層間絶縁膜に形成
されたコンタクトホールを介して、ＴＦＴのソースまた
はドレイン領域７６５とＴｉ膜７６８ａで接触を形成
し、Ａｌと半導体が直接接して反応することを防ぎ、コ
ンタクト部分の信頼性を高めている。

【００５２】以上の様にして、ｎチャネル型ＴＦＴ４０
１、ｐチャネル型ＴＦＴ４０２、ｎチャネル型ＴＦＴ４
０３を有する駆動回路４０６と、画素ＴＦＴ４０４、保
持容量４０５とを有する画素部４０７を同一基板上に形
成することができる。本明細書中ではこのような基板を
便宜上アクティブマトリクス基板と呼ぶ。

【００５３】駆動回路４０６のｎチャネル型ＴＦＴ４０
１はチャネル形成領域５６３、ゲート電極を形成する第
２の形状の導電層５２９と重なる第３の不純物領域５３
７（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート
電極の外側に形成される第２の不純物領域５３３（Ligh
tly Doped Drain：ＬＤＤ領域）とソース領域またはド
レイン領域として機能する第１の不純物領域５１９を有
している。ｐチャネル型ＴＦＴ４０２にはチャネル形成
領域５６４、ゲート電極を形成する第２の形状の導電層
５３０と重なる第４の不純物領域５４６、ゲート電極の
外側に形成される第４の不純物領域５４５、ソース領域
またはドレイン領域として機能する第４の不純物領域５
４４を有している。ｎチャネル型ＴＦＴ４０３にはチャ
ネル形成領域５６５、ゲート電極を形成する第２の形状
の導電層５３１と重なる第３の不純物領域５３９（ＧＯ
ＬＤ領域）、ゲート電極の外側に形成される第２の不純
物領域５３５（ＬＤＤ領域）とソース領域またはドレイ
ン領域として機能する第１の不純物領域５２１を有して
いる。

【００５４】画素部の画素ＴＦＴ４０４にはチャネル形
成領域５６６、ゲート電極を形成する第２の形状の導電
層５３２と重なる第３の不純物領域５４０（ＧＯＬＤ領
域）、ゲート電極の外側に形成される第２の不純物領域
５３６（ＬＤＤ領域）とソース領域またはドレイン領域
として機能する第１の不純物領域５２２を有している。
また、保持容量４０５の一方の電極として機能する半導
体層５２３には第１の不純物領域と同じ濃度でｎ型を付
与する不純物元素が添加されており、容量配線５５０と
その間の絶縁層（ゲート絶縁膜と同じ層）とで保持容量
を形成している。但し、図８で示す保持容量４０５は隣
接する画素の保持容量を示している。

【００５５】本実施例で作製するアクティブマトリクス
基板の画素部の上面図は、図８のＡ−Ａ'は、図２で示
すＡ−Ａ'線に対応している。即ち、図８で示す共通配
線５５９、信号配線５４８、接続配線５６０、画素電極
５６１、ゲート配線５４９、容量配線５５０は図２で示
す共通配線１１３、信号配線１０６、接続電極１１１、
画素電極１１２、ゲート配線１０４、容量配線１０５'
と対応している。

【００５６】このように、本発明のＩＰＳ方式の画素構
造を有するアクティブマトリクス基板は、信号配線と共
通電極を異なる層で形成し、図２で示すような画素構造
とすることにより開口率を向上させることができる。ま
た、ゲート配線を低抵抗導電材料で形成することによ
り、配線抵抗を十分低減でき、画素部（画面サイズ）が
４インチクラス以上の表示装置に適用することができ
る。画素部の電極の構成は実施形態１または実施形態２
のいずれの形態も適用することができる。

【００５７】[実施例２]本実施例では実施例１で作製し
たアクティブマトリクス基板から、アクティブマトリク
ス型液晶表示装置を作製する工程を説明する。図９はア
クティブマトリクス基板と対向基板５６９とを貼り合わ
せた状態を示している。最初に、図８の状態のアクティ
ブマトリクス基板上に配向膜５６７を形成しラビング処
理を行う。対向基板５６９にはカラーフィルター層５７
０、５７１、オーバーコート層５７３、配向膜５７４を
形成する。カラーフィルター層はＴＦＴの上方で赤色の
カラーフィルター層５７０と青色のカラーフィルター層
５７１とを重ねて形成し遮光膜を兼ねる構成とする。ま
た、接続電極に合わせて赤色のカラーフィルター層５７
０、青色のカラーフィルター層５７１、緑色のカラーフ
ィルター層５７２とを重ね合わせてスペーサを形成す
る。各色のカラーフィルターはアクリル樹脂に顔料を混
合したもので１〜３μｍの厚さで形成する。これは感光
性材料を用い、マスクを用いて所定のパターンに形成す
ることができる。スペーサの高さはオーバーコート層の
厚さ１〜４μｍを考慮することにより２〜７μｍ、好ま
しくは４〜６μｍとすることができ、この高さによりア
クティブマトリクス基板と対向基板とを貼り合わせた時
のギャップを形成する。オーバーコート層は光硬化型ま
たは熱硬化型の有機樹脂材料で形成し、例えば、ポリイ
ミドやアクリル樹脂などを用いる。スペーサの配置は任
意に決定すれば良いが、例えば図９で示すように接続配
線上にその位置を合わせて形成すると良い。その後、ア
クティブマトリクス基板と対向基板とを貼り合わせる。

【００５８】図１２はアクティブマトリクス基板と対向
基板とを貼り合わせる様子を模式的に示す。アクティブ
マトリクス基板６５０は、画素部６５３、走査線側駆動
回路６５２、信号線側駆動回路６５１、外部入力端子６
５４、外部入力端子から各回路の入力部までを接続する
配線６５９などが形成されている。対向基板６５５には
アクティブマトリクス基板６５０の画素部及び駆動回路
が形成されている領域に対応してカラーフィルター層６
５６が形成されている。このようなアクティブマトリク
ス基板６５０と対向基板６５５とはシール材６５７を介
して貼り合わせ、液晶を注入してシール材６５７の内側
に液晶層６５８を設ける。さらに、アクティブマトリク
ス基板６５０の外部入力端子６５４にはＦＰＣ（フレキ
シブルプリント配線板：Flexible Printed Circuit）６
６０を貼り付ける。ＦＰＣ６６０の接着強度を高めるた
めに補強板６５９を設けても良い。

【００５９】図９の画素部におけるＡ−Ａ'の切断線は
図２で示す画素部の上面図のＡ−Ａ'線に対応してい
る。画素ＴＦＴの上面には対向基板側に赤色のカラーフ
ィルターと青色のカラーフィルターとが積層して形成さ
れこれを遮光膜として用いている。

【００６０】図１１はこのようにして作製されたアクテ
ィブマトリクス基板を正面から見た図を示す。図１１
（Ａ）で示す上面図は、画素部、駆動回路、ＦＰＣ（フ
レキシブルプリント配線板：Flexible Printed Circui
t）を貼り付ける外部入力端子７１２、外部入力端子７
１２と各回路の入力部までを接続する配線７１４などが
形成されたアクティブマトリクス基板７１０と、カラー
フィルターなどが形成された対向基板７１１とがシール
材７１３を介して貼り合わされている。

【００６１】走査線側駆動回路７１６と信号線側駆動回
路７１５の上面には対向基板側に赤色カラーフィルター
または赤色と青色のカラーフィルターを積層させた遮光
膜７１８が形成されている。また、画素部７１７上の対
向基板側に形成されたカラーフィルター７１９は赤色
（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色のカラーフィル
ター層が各画素に対応して設けられている。その画素の
一部を拡大した模式図を図１１（Ｂ）に示す。実際の表
示に際しては、赤色（Ｒ）カラーフィルター層７０１、
緑色（Ｇ）カラーフィルター層７０３、青色（Ｂ）カラ
ーフィルター層７０２の３色で一画素を形成するが、こ
れら各色のカラーフィルターの配列は任意なものとす
る。各画素のＴＦＴが形成されている領域７０５、柱状
スペーサ７０６が形成される領域には遮光膜７０４とし
て、赤色（Ｒ）カラーフィルター、または赤色（Ｒ）カ
ラーフィルター層と青色（Ｂ）カラーフィルター層とを
積層して形成している。

【００６２】図１１（Ｂ）で示すＢ−Ｂ'線の沿ったカ
ラーフィルターの配列を持つ画素部の断面構造を図１０
に示す。赤（Ｒ）画素６２６、青（Ｂ）画素６２７、緑
（Ｇ）画素６２８が形成されている。アクティブマトリ
クス基板側では基板６０１上に下地膜６０２、ゲート絶
縁膜６０３、信号配線６０４〜６０７、層間絶縁膜６０
９、画素電極６１１、６１３、６１５、共通配線６１
０、６１２、６１４、６１６、配向膜６２４が形成され
ている。対向基板６１７側には、赤色（Ｒ）カラーフィ
ルター６１８、青色（Ｂ）カラーフィルター６１９、緑
色（Ｇ）カラーフィルター６２０が順次形成されその上
にオーバーコート層６２１、配向膜６２２が形成されて
いる。そして、その間に液晶層６２３が形成されてい
る。隣接する画素間は、信号配線と共通配線が重畳して
形成され、遮光部６２５を形成している。

【００６３】図１３は外部入力端子部の構成を示す図で
ある。外部入力端子はアクティブマトリクス基板側に形
成され、層間容量や配線抵抗を低減し、断線による不良
を防止するために層間絶縁膜７５０を介して信号配線７
５１と共通配線７５２と同じ層で形成する。外部入力端
子にはベース樹脂７５３と配線７５４から成るＦＰＣが
異方性導電性樹脂７５５で貼り合わされている。さらに
補強板７５６で機械的強度を高めている。

【００６４】図１４（Ａ）はその詳細図を示し、図１１
で示す外部入力端子７１２のＣ−Ｃ'線に対する断面図
を示している。アクティブマトリクス基板側に設けられ
る外部入力端子が信号配線と同じ層で形成される配線７
５７と共通配線と同じ層で形成される配線７６０とから
形成されている。勿論、これは端子部の構成を示す一例
であり、どちらか一方の配線のみで形成しても良い。例
えば、信号配線と同じ層で形成される配線７５７で形成
する場合にはその上に形成されている層間絶縁膜を除去
する必要がある。共通配線と同じ層で形成される配線７
６０は実施例１で示す構成に従えば、Ｔｉ膜７６０ａ、
Ａｌ膜７６０ｂ、Ｓｎ膜７６０ｃの３層構造で形成され
ている。ＦＰＣはベースフィルム７６１と配線７６２か
ら形成され、配線７６２と共通配線と同じ層で形成され
る配線７６０とは、熱硬化型の接着剤７６４とその中に
分散している導電性粒子７６３とから成る異方性導電性
接着剤で貼り合わされ、電気的な接続構造を形成してい
る。

【００６５】一方、図１４（Ｂ）は図１１（Ａ）で示す
外部入力端子７１２のＤ−Ｄ'線に対する断面図を示し
ている。導電性粒子７６３の外径は配線７６０のピッチ
よりも小さので、接着剤７６４中に分散する量を適当な
ものとすると隣接する配線と短絡することなく対応する
ＦＰＣ側の配線と電気的な接続を形成することができ
る。

【００６６】以上のようにして作製されるＩＰＳ方式を
用いたアクティブマトリクス型の液晶表示装置は各種電
子機器の表示装置として用いることができる。

【００６７】[実施例３]本実施例では、アクティブマト
リクス基板のＴＦＴ構造が異なる他の例を図１５を用い
て説明する。

【００６８】図１５に示すアクティブマトリクス基板
は、第１のｐチャネル型ＴＦＴ８５０と第１のｎチャネ
ル型ＴＦＴ８５１を有するロジック回路部８５５と第２
のｎチャネル型ＴＦＴ８５２から成るサンプリング回路
部８５６とを有する駆動回路８５７と、画素ＴＦＴ８５
３と保持容量８５４を有する画素部８５８とが形成され
ている。駆動回路８５７のロジック回路部８５５のＴＦ
Ｔはシフトレジスタ回路やバッファ回路などを形成し、
サンプリング回路８５６のＴＦＴは基本的にはアナログ
スイッチで形成する。

【００６９】これらのＴＦＴは基板８０１に形成した下
地膜８０２上の島状半導体膜８０３〜８０６にチャネル
形成領域やソース・ドレイン領域及びＬＤＤ領域などを
設けて形成する。下地膜や島状半導体膜は実施例１と同
様にして形成する。ゲート絶縁膜８０８上に形成するゲ
ート電極８０９〜８１２は端部がテーパー形状となるよ
うに形成することに特徴があり、この部分を利用してＬ
ＤＤ領域を形成している。このようなテーパー形状は実
施例１と同様に、ＩＣＰエッチング装置を用いたＷ膜の
異方性エッチング技術により形成することができる。

【００７０】テーパー形状の部分を利用して形成される
ＬＤＤ領域はｎチャネル型ＴＦＴの信頼性を向上させる
ために設け、これによりホットキャリア効果によるオン
電流の劣化を防止する。このＬＤＤ領域はイオンドープ
法により当該不純物元素のイオンを電界で加速して、ゲ
ート電極の端部及び該端部の近傍におけるゲート絶縁膜
を通して半導体膜に添加する。

【００７１】第１のｎチャネル型ＴＦＴ８５１にはチャ
ネル形成領域８３２の外側に第１のＬＤＤ領域８３５、
第２のＬＤＤ領域８３４、ソースまたはドレイン領域８
３３が形成され、第１のＬＤＤ領域８３５はゲート電極
８１０と重なるように形成されている。また、第１のＬ
ＤＤ領域８３５と第２のＬＤＤ領域８３４とに含まれる
ｎ型の不純物元素は、上層のゲート絶縁膜やゲート電極
の膜厚の差により第２のＬＤＤ領域８３４の方が高くな
っている。第２のｎチャネル型ＴＦＴ８５２も同様な構
成とし、チャネル形成領域８３６、ゲート電極と重なる
第１のＬＤＤ領域８３９、第２のＬＤＤ領域８３８、ソ
ースまたはドレイン領域８３７から成っている。一方、
ｐチャネル型ＴＦＴ８５０はシングルドレインの構造で
あり、チャネル形成領域８２８の外側にｐ型不純物が添
加された不純物領域８２９〜８３１が形成されている。

【００７２】画素部８５８において、ｎチャネル型ＴＦ
Ｔで形成される画素ＴＦＴはオフ電流の低減を目的とし
てマルチゲート構造で形成され、チャネル形成領域８４
０の外側にゲート電極と重なる第１のＬＤＤ領域８４
３、第２のＬＤＤ領域８４２、ソースまたはドレイン領
域８４１が設けられている。また、保持容量８５４は島
状半導体膜８０７とゲート絶縁膜８０８と同じ層で形成
される絶縁層と容量配線８１５とから形成されている。
島状半導体膜８０７にはｎ型不純物が添加されていて、
抵抗率が低いことにより容量配線に印加する電圧を低く
抑えることができる。

【００７３】層間絶縁膜は酸化シリコン、窒化シリコ
ン、または酸化窒化シリコンなどの無機材料から成り、
５０〜５００ｎｍの厚さの第１の層間絶縁膜８１６と、
ポリイミド、アクリル、ポリイミドアミド、ＢＣＢ（ベ
ンゾシクロブテン）などの有機絶縁物材料から成る第２
の層間絶縁膜８１７とで形成する。このように、第２の
層間絶縁膜を有機絶縁物材料で形成することにより、表
面を良好に平坦化させることができる。また、有機樹脂
材料は一般に誘電率が低いので、寄生容量を低減するで
きる。しかし、吸湿性があり保護膜としては適さないの
で、第１の層間絶縁膜８１６と組み合わせて形成するこ
とが好ましい。

【００７４】その後、所定のパターンのレジストマスク
を形成し、それぞれの島状半導体膜に形成されたソース
領域またはドレイン領域に達するコンタクトホールを形
成する。コンタクトホールの形成はドライエッチング法
により行う。この場合、エッチングガスにＣＦ₄、Ｏ₂、
Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜
をまずエッチングし、その後、続いてエッチングガスを
ＣＦ₄、Ｏ₂として保護絶縁膜８１６をエッチングする。
さらに、島状半導体膜との選択比を高めるために、エッ
チングガスをＣＨＦ₃に切換えてゲート絶縁膜をエッチ
ングすることにより、良好にコンタクトホールを形成す
ることができる。

【００７５】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによってソース及びドレイン配線８１８〜８
２３と、画素電極８２６、共通配線８２４、８２７、接
続配線８２５を形成する。このようにして図２または図
４で示すような構成のＩＰＳ方式の画素部を有するアク
ティブマトリクス基板を形成することができる。また、
本実施例のアクティブマトリクス基板を用いても、実施
例２で示すアクティブマトリクス型の液晶表示装置を作
製することができる。

【００７６】[実施例４]本実施例では、アクティブマト
リクス基板のＴＦＴ構造が異なる他の例を図１６を用い
て説明する。

【００７７】図１６で示すアクティブマトリクス基板
は、第１のｐチャネル型ＴＦＴ９５０と第１のｎチャネ
ル型ＴＦＴ９５１を有するロジック回路部９５５と第２
のｎチャネル型ＴＦＴ９５２から成るサンプリング回路
部９５６とを有する駆動回路９５７と、画素ＴＦＴ９５
３と保持容量９５４を有する画素部９５８とが形成され
ている。駆動回路９５７のロジック回路部９５５のＴＦ
Ｔはシフトレジスタ回路やバッファ回路などを形成し、
サンプリング回路９５６のＴＦＴは基本的にはアナログ
スイッチで形成する。

【００７８】本実施例で示すアクティブマトリクス基板
は、まず、基板９０１上に下地膜９０２を酸化シリコン
膜、酸化窒化シリコン膜などで５０〜２００ｎｍの厚さ
に形成する。その後、レーザー結晶化法や熱結晶化法で
作製した結晶質半導体膜から島状半導体膜９０３〜９０
７を形成する。その上にゲート絶縁膜９０８を形成す
る。そして、ｎチャネル型ＴＦＴを形成する島状半導体
膜９０４、９０５と保持容量を形成する島状半導体膜９
０７に１×１０¹⁶〜１×１０¹⁹atoms/ｃｍ³の濃度でリ
ン（Ｐ）に代表されるｎ型を付与する不純物元素を選択
的に添加する。

【００７９】そして、ＷまたはＴａを成分とする材料で
ゲート電極９０９〜９１２、ゲート配線９１４、容量配
線９１５、及び信号配線９１３を形成する。ゲート配
線、容量配線、信号配線は実施例１または３のようにＡ
ｌ等の低効率の低い材料で別途形成しても良い。そし
て、島状半導体膜９０３〜９０７ゲート電極９０９〜９
１２及び容量配線９１５の外側の領域に１×１０¹⁹〜１
×１０²¹atoms/ｃｍ³の濃度でリン（Ｐ）に代表される
ｎ型を付与する不純物元素を選択的に添加する。こうし
て第１のｎチャネル型ＴＦＴ９５１、第２のｎチャネル
型ＴＦＴ９５２には、それぞれチャネル形成領域９３
１、９３４、ＬＤＤ領域９３３、９３６、ソースまたは
ドレイン領域９３２、９３５が形成される。画素ＴＦＴ
９５３のＬＤＤ領域９３９はゲート電極９１２を用いて
自己整合的に形成するものでチャネル形成領域９３７の
外側に形成され、ソースまたはドレイン領域９３８は。
第１及び第２のｎチャネル型ＴＦＴと同様にして形成さ
れている。

【００８０】層間絶縁膜は実施例３と同様に、酸化シリ
コン、窒化シリコン、または酸化窒化シリコンなどの無
機材料から成る第１の層間絶縁膜９１６と、ポリイミ
ド、アクリル、ポリイミドアミド、ＢＣＢ（ベンゾシク
ロブテン）などの有機絶縁物材料から成る第２の層間絶
縁膜９１７とで形成する。その後、所定のパターンのレ
ジストマスクを形成し、それぞれの島状半導体膜に形成
されたソース領域またはドレイン領域に達するコンタク
トホールを形成する。そして、導電性の金属膜をスパッ
タ法や真空蒸着法で形成しソース及びドレイン配線９１
８〜９２３と、画素電極９２６、共通配線９２４、９２
７、接続配線９２５を形成する。このようにして図２ま
たは図４で示すような構成のＩＰＳ方式の画素部を有す
るアクティブマトリクス基板を形成することができる。
また、本実施例のアクティブマトリクス基板を用いて
も、実施例２で示すアクティブマトリクス型の液晶表示
装置を作製することができる。

【００８１】ロジック回路９５５の第１のｎチャネル型
ＴＦＴ９５１はドレイン側にゲート電極と重なるＧＯＬ
Ｄ領域が形成された構造としてある。このＧＯＬＤ領域
によりドレイン領域近傍に発生する高電界領域を緩和し
て、ホットキャリアの発生を防ぎ、このＴＦＴの劣化を
防止することができる。このような構造のｎチャネル型
ＴＦＴはバッファ回路やシフトレジスタ回路に適してい
る。一方、サンプリング回路９５６の第２のｎチャネル
型ＴＦＴ９５２はＧＯＬＤ領域とＬＤＤ領域をソース側
及びドレイン側に設けた構造であり、極性反転して動作
するアナログスイッチにおいてホットキャリアによる劣
化を防ぎ、さらにオフ電流を低減することを目的とした
構造となっている。画素ＴＦＴ９５３はＬＤＤ構造を有
し、マルチゲートで形成され、オフ電流の低減を目的と
した構造となっている。一方、ｐチャネル型ＴＦＴはシ
ングルドレイン構造で形成され、チャネル形成領域９２
８の外側にｐ型の不純物元素が添加された不純物領域９
２９、９３０を形成する。

【００８２】このように、図１６で示すアクティブマト
リクス基板は、画素部及び駆動回路が要求する仕様に応
じて各回路を構成するＴＦＴを最適化し、各回路の動作
特性と信頼性をさせることを特に考慮した構成となって
いる。

【００８３】[実施例５]実施例１ではゲート電極をＴ
ａ、Ｗ、Ｔｉ、Ｍｏから選ばれた元素または該元素を成
分とする合金材料若しくは化合物材料で形成し、ゲート
配線をＡｌやＣｕなどの抵抗率の低い材料を用いて形成
する例について示した。本実施例では、ゲート電極にＡ
ｌを用いる例について示す。アクティブマトリクス基板
を作製する工程は図６〜８に従い、実施例１とほぼ同等
であるので、ここではその差異について説明する。

【００８４】図６（Ａ）において、第１の導電膜５０８
はＴａ、Ｗ、Ｔｉを成分とする導電膜で形成する。例え
ば、Ｔａ膜やＷ膜、または窒化Ｔａ膜などをスパッタ法
や真空蒸着法で形成する。第２の導電膜５０９はＡｌや
Ｃｕを成分とする導電膜で形成する。例えば、スカンジ
ウム（Ｓｃ）を０．５〜２atomic%含むＡｌ膜で形成す
る。

【００８５】図６（Ｂ）で示す第１のエッチング処理に
おいて、Ａｌ膜のテーパーエッチングはＩＣＰエッチン
グ装置を用い、三塩化ホウ素（ＢＣｌ₃）と塩素（Ｃ
ｌ₂）との混合ガスを用いてドライエッチング法で行
う。また、図６（Ｃ）で示す第２のエッチング処理は、
第１のエッチング処理と同様にドライエッチング法で行
っても良いが、Ａｌのエッチングをリン酸溶液を用いた
ウエットエッチング処理でも良い。

【００８６】また、図では詳細に示さないが、信号配線
５４８、ゲート配線５４９、容量配線５５０はゲート電
極と同時に、本実施例で示す第１の導電層と第２の導電
層とから形成する。

【００８７】図６（Ｂ）〜図７（Ｂ）で示すドーピング
処理を行った後、ゲート電極５２９〜５３２、信号配線
５４８、ゲート配線５４９、容量配線５５０上に第１の
層間絶縁膜を窒化シリコン膜または酸化窒化シリコン膜
で５０〜２００ｎｍの厚さにプラズマＣＶＤ法で形成す
る。その後、１〜３％の水素を含む窒素または不活性ガ
ス雰囲気中で３００〜５００℃、好ましくは３５０〜４
５０℃で水素化処理を行う。島状半導体膜に添加された
ｐ型またはｎ型の不純物元素の活性化はレーザーアニー
ル法により行う。レーザー光はＹＡＧレーザー、ＹＶＯ
₄レーザー、ＹＬＦレーザーなどの固体レーザーを用
い、その第２高調波（５３２ｎｍ）によりレーザーアニ
ールを行う。レーザー発振器から出射するレーザー光は
光学系にて線状または長方形状、或いは矩形状に集光し
て第１の層間絶縁膜を通して島状半導体膜に照射する。
波長５３２ｎｍの第２高調波は第１の層間絶縁膜として
形成される窒化シリコン膜または酸化窒化シリコン膜を
殆ど透過して半導体膜で吸収されるので、半導体膜を加
熱して不純物元素を活性化するのに適している。また、
波長５３２ｎｍの第２高調波のレーザー光は、ゲート電
極のＡｌ表面では殆ど反射されるため、島状半導体膜を
優先的に加熱するので、耐熱性の低いＡｌを変質させる
ことなく不純物元素の活性化を行うことができる。

【００８８】以降の工程は実施例１に従えば良く、図８
に示すアクティブマトリクス基板を作製することができ
る。こうして作製されたアクティブマトリクス基板を用
いても実施例２で示すような液晶表示装置を作製するこ
とができる。

【００８９】[実施例６]本実施例では本発明に適用でき
る半導体膜の作製方法について説明する。図２１（Ａ）
は、基板１６０１の主表面に、酸化窒化シリコン膜から
なる下地膜１６０２を形成し、その上に非晶質半導体膜
１６０３を形成する。非晶質半導体膜の厚さは、１０〜
２００ｎｍ、好ましくは３０〜１００ｎｍに形成すれば
良い。さらに、重量換算で１０ｐｐｍの触媒元素を含む
水溶液をスピンコート法で塗布して、触媒元素含有層１
６０４を非晶質半導体膜１６０３の全面に形成する。ま
た、触媒元素含有層１６０４はスパッタ法や真空蒸着法
で該当する元素を含む層を１〜５ｎｍの厚さに形成して
も良い。或いは、該当する元素から成る電極に高周波電
力を印加して発生するグロー放電プラズマ中に基板を晒
しても良い。ここで使用可能な触媒元素は、ニッケル
（Ｎｉ）の以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆ
ｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐ
ｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、
金（Ａｕ）、といった元素である。結晶化のための熱処
理は、最初に３５０〜５００℃で膜中に残留する水素を
放出させ、その後、５００〜６００℃で４〜１２時間、
例えば５５０℃で４時間の熱処理を行うことで図２１
（Ｂ）に示す結晶質半導体膜１６０５を形成する。

【００９０】次に、結晶化の工程で用いた触媒元素を結
晶質半導体膜から除去するゲッタリングの工程を行う。
このゲッタリングの工程により結晶質半導体膜中の触媒
元素の濃度を１×１０¹⁷atoms/ｃｍ³以下、好ましくは
１×１０¹⁶atoms/ｃｍ³にまで低減する。まず、結晶質
半導体層１６０５の表面にマスク絶縁膜膜１６０６を１
５０ｎｍの厚さに形成し、パターニングにより開口部１
６０７が設け、結晶質半導体層を露出させた領域を設け
る。その部分にイオンドープ法などでリンを添加して、
結晶質半導体膜にリン含有領域１６０８を設ける（図２
１（Ｃ））。

【００９１】この状態で、窒素雰囲気中で５５０〜８０
０℃、５〜２４時間、例えば６００℃、１２時間の熱処
理を行うと、リン含有領域１６０８がゲッタリングサイ
トとして働き、結晶質半導体膜１６０５に残存していた
触媒元素をリン含有領域１６０８に偏析させることがで
きる（図２１（Ｄ））。そして、マスク絶縁膜膜１６０
６と、リン含有領域１６０８とをエッチングして除去す
ることにより、結晶化の工程で使用した触媒元素の濃度
を１×１０¹⁷atoms/ｃｍ³以下にまで低減された結晶質
半導体膜を得ることができる。その後、結晶性半導体膜
１６０９上にゲート絶縁膜１６１０を形成する（図２１
（Ｅ））。

【００９２】また、図２２で示す例では、基板１７０１
上に、下地膜１７０２、非晶質半導体膜１７０３の順に
形成し、そして、非晶質半導体膜１７０３の表面に酸化
シリコン膜１７０４を形成する。この時、酸化シリコン
膜１７０４の厚さは１５０ｎｍとした。さらに、酸化シ
リコン膜１７０４をパターニングして、選択的に開口部
１７０５を形成し、その後、重量換算で１０ｐｐｍの触
媒元素を含む水溶液を塗布する。これにより、触媒元素
含有層１７０６が形成され、触媒含有層１７０６は開口
部１７０５のみで非晶質半導体膜１７０３と接触する構
造とする（図２２（Ａ））。

【００９３】次に、５００〜６５０℃で４〜２４時間、
例えば５７０℃、１４時間の熱処理を行い、結晶質半導
体膜１７０７を形成する。この結晶化の過程では、触媒
元素が接した非晶質半導体膜の領域が最初に結晶化し、
そこから横方向へと結晶化が進行する。こうして形成さ
れる結晶質半導体膜１７０７は棒状または針状の結晶が
集合して成り、その各々の結晶は巨視的に見ればある特
定の方向性をもって成長しているため、結晶性が揃って
いるという利点がある(図２２（Ｂ）)。

【００９４】次に、図２１と同様に結晶化の工程で用い
た触媒元素を結晶質半導体膜から除去する工程を行う。
図２２（Ｂ）と同じ状態の基板に対し、リンを添加する
工程を実施して結晶質半導体膜にリン含有領域１７０９
を設ける。この領域のリンの含有量は１×１０¹⁹〜１×
１０²¹atoms/ｃｍ³とする（図２２（Ｃ））。この状態
で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、
例えば６００℃、１２時間の熱処理を行うと、リン含有
領域１７０９がゲッタリングサイトとして働き、結晶質
半導体層１７０７に残存していた触媒元素をリン含有領
域１７０９に偏析させることができる（図２２
（Ｄ））。

【００９５】そして、マスク用酸化膜と、リン含有領域
１７０９とをエッチングして除去して、島状の結晶質半
導体膜１７１０を形成する。そして、結晶質半導体膜１
７１０に密接してゲート絶縁膜１７１１を形成する。ゲ
ート絶縁膜１７１１には、酸化シリコン膜、酸化窒化シ
リコン膜から選ばれた一層もしくは複数の層から形成す
る。その厚さは１０〜１００ｎｍ、好ましくは５０〜８
０ｎｍとして形成すれば良い（図２２（Ｅ））。

【００９６】或いは、このリンゲッタリングの工程を行
わず、ハロゲン（代表的には塩素）と酸素を含む雰囲気
中で熱処理を行い、触媒元素を結晶質半導体膜中から除
去する方法を適用することもできる。また、ゲート絶縁
膜１７１１を形成した後、ハロゲンと酸素を含む雰囲気
中で例えば９５０℃、３０分の熱処理を行うと結晶質半
導体膜１７１０とゲート絶縁膜１７１１との界面で熱酸
化膜が形成され、界面準位密度の低い良好な界面を形成
することができる。尚、処理温度は７００〜１１００℃
の範囲で選択すれば良く、処理時間も１０分から８時間
の間で選択すれば良い。

【００９７】また、図２１及び図２２で説明したリンに
よるゲッタリング処理は実施例１の図７（Ｃ）で示す活
性化における熱アニール工程で同時に行うこともでき
る。その場合には、リンが添加されている不純物領域が
ゲッタリングサイトとなり、チャネル形成領域から触媒
元素を該不純物領域に偏析させることができる。

【００９８】このようしして作製した島状半導体膜を用
い、実施例１、３、４、５に示すアクティブマトリクス
基板を作製することができる。

【００９９】[実施例７]実施例１、３、４で示すアクテ
ィブマトリクス基板において、ゲート電極と、ゲート配
線、信号配線、容量配線を同じ材料で同時に形成するこ
とにより工程で使用するフォトマスクの枚数を５枚とす
ることができる。即ち、フォトマスクは島状半導体膜の
形成、ゲート電極及びその他の配線形成、ｐ型不純物添
加時のマスク、コンタクトホール形成、画素電極及び共
通配線などの形成用の計５枚となる。マスク数の削減は
単にフォトリソ工程が削減されるのみでなく、その前後
に行う成膜、洗浄、エッチング工程なども不要となるの
で、製造コストの低減のみならず、工程における歩留ま
りを向上させることができる。

【０１００】[実施例８]本実施例では、実施例２で示す
よアクティブマトリクス型液晶表示装置を組み込んだ半
導体装置について図１９、２０で説明する。

【０１０１】このような半導体装置には、携帯情報端末
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、スチルカメラ、パーソナルコンピュータ、
テレビ等が挙げられる。それらの一例を図１９と図２０
に示す。

【０１０２】図１９（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本発明はアクティブマトリクス
基板を備えた表示装置９００４に適用することができ
る。

【０１０３】図１９（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本発明はアクティブマトリクス基
板を備えた表示装置９１０２に適用することができる。

【０１０４】図１９（Ｃ）はモバイルコンピュータ或い
は携帯型情報端末であり、本体９２０１、カメラ部９２
０２、受像部９２０３、操作スイッチ９２０４、表示装
置９２０５で構成されている。本発明は受像部９２０３
として設けられるイメージセンサーの読み取り回路を構
成するＴＦＴやアクティブマトリクス基板を備えた表示
装置９２０５に適用することができる。

【０１０５】図１９（Ｄ）はヘッドマウントディスプレ
イであり、本体９３０１、表示装置９３０２、アーム部
９３０３で構成される。本発明は表示装置９３０２に適
用することができる。

【０１０６】図１９（Ｅ）はテレビであり、本体９４０
１、スピーカー９４０２、表示装置９４０３、受信装置
９４０４、増幅装置９４０５等で構成される。本発明の
アクティブマトリクス型液晶表示装置は表示装置９４０
３に適用することができる。

【０１０７】図１９（Ｆ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり本発明はこれらに適用することができる。

【０１０８】図２０（Ａ）はパーソナルコンピュータで
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４で構成される。本発明のア
クティブマトリクス型液晶表示装置は表示装置９６０３
に適用することができる。

【０１０９】図２０（Ｂ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を
用い、音楽鑑賞や映画鑑賞やゲームやインターネットを
行うことができる。本発明のアクティブマトリクス型液
晶表示装置は表示装置９７０２に適用することができ
る。

【０１１０】図２０（Ｃ）はデジタルカメラであり、本
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。本発明のアクティブマトリクス型液晶表示装置は表
示装置９８０２に適用することができる。

【０１１１】

【発明の効果】本発明のＩＰＳ方式の画素構造を有する
アクティブマトリクス基板は、信号配線と共通電極を異
なる層で形成し、図２、４、１７、１８で示すような画
素構造とすることにより開口率を向上させることができ
る。また、ゲート配線を低抵抗導電材料で形成すること
により、配線抵抗を十分低減でき、画素部（画面サイ
ズ）が４インチクラス以上の表示装置に適用することが
できる。画素部の電極の構成は実施形態１または実施形
態２のいずれの形態も適用することができる。

【０１１２】また、本実施例で示す工程に従えば、アク
ティブマトリクス基板の作製に必要なフォトマスクの数
を５枚（島状半導体膜パターン、ゲート電極パターン、
ｎチャネル領域のマスクパターン、コンタクトホールパ
ターン、配線パターン）とすることができる。その結
果、工程を短縮し、製造コストの低減及び歩留まりの向
上に寄与することができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態における画素部の工程を
示す上面図。

【図２】 本発明の一実施形態における画素部の工程を
示す上面図。

【図３】 本発明の一実施形態における画素部の回路
図。

【図４】 本発明の一実施形態における画素部の上面
図。

【図５】 従来のＩＰＳ方式の画素部の構造を説明する
上面図。

【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
説明する断面図。

【図７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
説明する断面図。

【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
説明する断面図。

【図９】 本発明のアクティブマトリクス型液晶表示装
置の断面図。

【図１０】 本発明のアクティブマトリクス型液晶表示
装置の画素部の構造を説明する断面図。

【図１１】 アクティブマトリクス型液晶表示装置の上
面図及び画素の一部を拡大した模式図。

【図１２】 アクティブマトリクス型液晶表示装置の組
立図。

【図１３】 端子部の構成を説明する断面図。

【図１４】 端子部及び配線の構成を詳細に説明する断
面図。

【図１５】 画素ＴＦＴ、駆動回路のＴＦＴの構成を説
明する断面図。

【図１６】 画素ＴＦＴ、駆動回路のＴＦＴの構成を説
明する断面図。

【図１７】 本発明の一実施形態における画素部の上面
図。

【図１８】 本発明の一実施形態における画素部の上面
図。

【図１９】 本発明のアクティブマトリクス型液晶表示
装置を用いた電子機器の一例を説明する図。

【図２０】 本発明のアクティブマトリクス型液晶表示
装置を用いた電子機器の一例を説明する図。

【図２１】 結晶質半導体膜を作製する工程を説明する
図。

【図２２】 結晶質半導体膜を作製する工程を説明する
図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｄ ６１７Ｎ

Claims (11)

【特許請求の範囲】
1. 【請求項１】絶縁表面上に、島状半導体膜と、ゲート配
   線と、画素電極と、共通配線とが形成され、前記ゲート
   配線と信号配線とは、前記半導体膜上に形成された第１
   の絶縁層上に形成され、前記画素電極と共通電極とは、
   前記第１の絶縁層上に形成された第２の絶縁層上に形成
   され、かつ、前記画素電極と共通配線とは、前記一方の
   基板面と平行な電界が生じるように配置され、前記共通
   電極と信号配線とは、前記第２の絶縁層を介して重畳す
   るように配置され、前記信号配線と半導体膜とは、前記
   第２の絶縁層上に形成された接続電極を介して接続して
   いることを特徴とする液晶表示装置。
2. 【請求項２】絶縁表面上に、半導体膜と第１の絶縁層上
   に形成されたゲート電極とを有する薄膜トランジスタ
   と、ゲート配線と、第２の絶縁層を介して前記ゲート配
   線と交差する共通配線と、前記薄膜トランジスタに接続
   し、前記第２の絶縁層上に形成された画素電極と、前記
   共通配線の下方に形成され、前記第２の絶縁層を介して
   重畳するように配置された信号配線とを有し、前記画素
   電極と共通配線とは、前記一方の基板面と平行な電界が
   生じるように配置され、前記信号配線と半導体膜とは、
   前記第２の絶縁層上に形成された接続電極を介して接続
   していることを特徴とする液晶表示装置。
3. 【請求項３】基板上に画素部と駆動回路とが設けられ、
   前記画素部には、半導体膜と第１の絶縁層上に形成され
   たゲート電極とを有する薄膜トランジスタと、ゲート配
   線と、第２の絶縁層を介して前記ゲート配線と交差する
   共通配線と、前記薄膜トランジスタに接続し、前記第２
   の絶縁層上に形成された画素電極と、前記共通配線の下
   方に形成され、前記第２の絶縁層を介して重畳するよう
   に配置された信号配線とを有し、前記画素電極と共通配
   線とは、前記一方の基板面と平行な電界が生じるように
   配置され、前記信号配線と半導体膜とは、前記第２の絶
   縁層上に形成された接続電極を介して接続した構造を備
   え、前記一対の基板の他方の基板には、前記画素部の各
   画素に対応した赤色、青色、緑色のカラーフィルター層
   と、前記薄膜トランジスタと重畳するように設けられ、
   赤色カラーフィルター層と青色カラーフィルター層とが
   積層された遮光膜と、前記他方の基板の前記カラーフィ
   ルター層が形成された反対側の面に形成された透光性導
   電膜とを有することを特徴とする液晶表示装置。
4. 【請求項４】請求項２または請求項３において、前記薄
   膜トランジスタはマルチゲート構造であることを特徴と
   する液晶表示装置。
5. 【請求項５】請求項１乃至請求項３のいずれか一におい
   て、前記第２の絶縁層は、シリコンを成分とする第１の
   絶縁膜と、有機樹脂材料から成る第２の絶縁層とから成
   ることを特徴とする液晶表示装置。
6. 【請求項６】請求項１乃至請求項３のいずれか一におい
   て、前記第２の絶縁層は、酸化シリコンまたは窒化シリ
   コンまたは酸化窒化シリコンから成る第１の絶縁層と、
   ポリイミドまたはアクリルまたはポリアミドまたはポリ
   イミドアミドまたはベンゾシクロブテンから成る第２の
   絶縁層とから成ることを特徴とする液晶表示装置。
7. 【請求項７】基板上に結晶質半導体膜から成る島状半導
   体膜を形成する第１の工程と、前記島状半導体膜上に第
   １の絶縁層を形成する第２の工程と、前記第１の絶縁層
   上にゲート配線と信号配線を形成する第３の工程と、前
   記ゲート配線及び信号配線上に第２の絶縁層を形成する
   第４の工程と、前記第２の絶縁層上に画素電極と、共通
   配線と前記半導体膜とを接続する接続電極と、前記信号
   配線に重畳するように前記共通配線を形成する第５の工
   程とを有することを特徴とする液晶表示装置の作製方
   法。
8. 【請求項８】基板上に結晶質半導体膜から成る島状半導
   体膜を形成する第１の工程と、前記島状半導体膜上に第
   １の絶縁層を形成する第２の工程と、前記第１の絶縁層
   上にゲート電極とゲート配線と信号配線を形成する第３
   の工程と、前記ゲート配線及び信号配線上に第２の絶縁
   層を形成する第４の工程と、前記第２の絶縁層上に前記
   半導体膜に接続する画素電極と、前記共通配線と前記半
   導体膜とを接続する接続電極と、前記信号配線に重畳す
   るように共通配線を形成する第５の工程とを有すること
   を特徴とする液晶表示装置の作製方法。
9. 【請求項９】基板上に結晶質半導体膜から成る島状半導
   体膜を形成する第１の工程と、前記島状半導体膜上に第
   １の絶縁層を形成する第２の工程と、前記第１の絶縁層
   上にゲート電極とゲート配線と信号配線を形成する第３
   の工程と、前記ゲート配線及び信号配線上に第２の絶縁
   層を形成する第４の工程と、前記第２の絶縁層上に前記
   半導体膜に接続する画素電極と、前記共通配線と前記半
   導体膜とを接続する接続電極と、前記信号配線に重畳す
   るように共通配線を形成する第５の工程と、前記一対の
   基板の他方の基板に、各画素に対応した赤色、青色、緑
   色のカラーフィルター層を形成する第６の工程と、少な
   くとも前記半導体膜と重畳するように、赤色カラーフィ
   ルター層と青色カラーフィルター層とを積層して遮光膜
   を形成する第７の工程と、前記他方の基板の前記カラー
   フィルター層が形成された反対側の面に透光性導電膜を
   形成する第８の工程とを有することを特徴とする液晶表
   示装置の作製方法。
10. 【請求項１０】請求項７乃至請求項９のいずれか一にお
    いて、前記第２の絶縁層は、シリコンを成分とする第１
    の絶縁膜と、有機樹脂材料から成る第２の絶縁層とを形
    成することを特徴とする液晶表示装置の作製方法。
11. 【請求項１１】請求項７乃至請求項９のいずれか一にお
    いて、前記第２の絶縁層は、酸化シリコンまたは窒化シ
    リコンまたは酸化窒化シリコンから成る第１の絶縁層
    と、ポリイミドまたはアクリルまたはポリアミドまたは
    ポリイミドアミドまたはベンゾシクロブテンから成る第
    ２の絶縁層とを形成することを特徴とする液晶表示装置
    の作製方法。