JP2003045874A - 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 - Google Patents
金属配線およびその作製方法、並びに金属配線基板およびその作製方法Info
- Publication number
- JP2003045874A JP2003045874A JP2001227047A JP2001227047A JP2003045874A JP 2003045874 A JP2003045874 A JP 2003045874A JP 2001227047 A JP2001227047 A JP 2001227047A JP 2001227047 A JP2001227047 A JP 2001227047A JP 2003045874 A JP2003045874 A JP 2003045874A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal wiring
- conductive film
- metal
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 92
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 238000005530 etching Methods 0.000 claims abstract description 109
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- 239000000460 chlorine Substances 0.000 claims abstract description 19
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 419
- 229910052751 metal Inorganic materials 0.000 claims description 154
- 239000002184 metal Substances 0.000 claims description 154
- 238000004519 manufacturing process Methods 0.000 claims description 75
- 229910052782 aluminium Inorganic materials 0.000 claims description 29
- 150000002736 metal compounds Chemical class 0.000 claims description 22
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 22
- 239000012495 reaction gas Substances 0.000 claims description 21
- 239000000956 alloy Substances 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 8
- 229910001080 W alloy Inorganic materials 0.000 claims description 8
- -1 aluminum compound Chemical class 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 150000003658 tungsten compounds Chemical class 0.000 claims description 8
- 229910052779 Neodymium Inorganic materials 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 abstract description 42
- 239000010410 layer Substances 0.000 description 123
- 239000012535 impurity Substances 0.000 description 73
- 238000009616 inductively coupled plasma Methods 0.000 description 44
- 239000004065 semiconductor Substances 0.000 description 43
- 239000000463 material Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 230000008569 process Effects 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 239000003566 sealing material Substances 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 239000011159 matrix material Substances 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 229910018125 Al-Si Inorganic materials 0.000 description 11
- 229910018520 Al—Si Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 8
- 238000000137 annealing Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- 229910018523 Al—S Inorganic materials 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 101100214497 Solanum lycopersicum TFT5 gene Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
- H01B13/0006—Apparatus or processes specially adapted for manufacturing conductors or cables for reducing the size of conductors or cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
- H01B13/0036—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
- H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
ることを目的とする。 【解決手段】本発明は、絶縁表面上に少なくとも一層の
導電膜を形成し、前記導電膜上にレジストパターンを形
成し、前記レジストパターンを有する導電膜にエッチン
グを行い、バイアス電力密度、ICP電力密度、下部電
極の温度、圧力、エッチングガスの総流量、エッチング
ガスにおける酸素または塩素の割合に応じてテーパー角
αが制御された金属配線を形成することを特徴としてい
る。このようにして形成された金属配線は、幅や長さの
ばらつきが低減されており、基板の大型化にも十分対応
し得る。
Description
形成される金属配線およびその作製方法に関する。ま
た、金属配線基板およびその作製方法に関する。なお、
本明細書中において金属配線基板とは、薄膜技術を用い
て形成される金属配線を有するガラス等の絶縁基板、あ
るいは各種基板を指す。
れた半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜
トランジスタ(TFT)を構成し、このTFTで形成し
た大面積集積回路を有する半導体装置の開発が進んでい
る。アクティブマトリクス型液晶表示装置、発光装置、
および密着型イメージセンサはその代表例として知られ
ている。特に、結晶性珪素膜(典型的にはポリシリコン
膜)を活性領域としたTFT(以下、ポリシリコンTF
Tと記す)は電界効果移動度が高いことから、いろいろ
な機能回路を形成することも可能である。
装置には、機能ブロックごとに画像表示を行う画素回路
や、CMOS回路を基本としたシフトレジスタ回路、レ
ベルシフタ回路、バッファ回路、サンプリング回路など
の画素回路を制御するための駆動回路が一枚の基板上に
形成される。
素回路には、数十から数百万個の各画素にTFT(画素
TFT)が配置され、その画素TFTのそれぞれには画
素電極が設けられている。液晶を挟んだ対向基板側には
対向電極が設けられており、液晶を誘電体とした一種の
コンデンサを形成している。そして、各画素に印加する
電圧をTFTのスイッチング機能により制御して、この
コンデンサへの電荷を制御することで液晶を駆動し、透
過光量を制御して画像を表示する仕組みになっている。
ら成り、スイッチング素子として液晶に電圧を印加して
駆動させるものである。液晶は交流で駆動させるので、
フレーム反転駆動と呼ばれる方式が多く採用されてい
る。この方式では消費電力を低く抑えるために、画素T
FTに要求される特性はオフ電流値(TFTがオフ動作
時に流れるドレイン電流)を十分低くすることが重要で
ある。
として、低濃度ドレイン(LDD:Lightly Doped Drai
n)構造が知られている。この構造はチャネル形成領域
と、高濃度に不純物元素を添加して形成するソース領域
またはドレイン領域との間に低濃度に不純物元素を添加
した領域を設けたものであり、この領域をLDD領域と
呼んでいる。また、ホットキャリアによるオン電流値の
劣化を防ぐための手段として、ゲート絶縁膜を介してL
DD領域をゲート電極と重ねて配置させた、いわゆるG
OLD(Gate-drain Overlapped LDD)構造が知られて
いる。このような構造とすることで、ドレイン近傍の高
電界が緩和されてホットキャリア注入を防ぎ、劣化現象
の防止に有効であることが知られている。
て図 を用いて説明する。基板上に下地絶縁膜を形成
し、前記下地絶縁膜上に半導体膜を形成し、前記半導体
膜上に絶縁膜を形成し、前記絶縁膜上に導電膜を形成す
る。なお、図1(A)において、前記下地絶縁膜は積層
構造としているが、単層構造でも良いし、形成しなくて
もよい。また、前記導電膜を単層構造としているが、2
層以上の積層構造としても良い。続いて、レジストを形
成し、導電膜の端部をテーパー形状とするためにエッチ
ングを行う。(図1(B))このエッチング方法として
は、高密度プラズマを用いたドライエッチング法が望ま
しい。高密度プラズマを得る手法にはマイクロ波や誘導
結合プラズマ(Inductively Coupled Plasma:ICP)
を用いたエッチング装置が適している。そして、第1の
ドーピング処理および第2のドーピング処理により半導
体膜に、ゲート電極と重なる低濃度不純物領域と、ソー
ス領域またはドレイン領域として機能する高濃度不純物
領域を形成する。以上のような処理により、GOLD構
造が実現できる。
におけるエッチング条件は、バイアス電力密度、ICP
電力密度、圧力、エッチングガスの総流量および下部電
極の温度である。また、エッチングガスにおいて酸素を
添加すると、エッチングが促進されることから、エッチ
ングガスにおける酸素添加率も条件の1つとする。
ジストと導電膜との選択比が変わり、基板面内で導電膜
の幅がばらつく場合がある。前記導電膜をゲート電極と
して用いる場合、前記導電膜は不純物元素の導入の際に
マスクとなるため、前記導電膜の幅のばらつきは、チャ
ネル形成領域の長さと、前記導電膜とLDD領域との重
なる領域の長さのばらつきの原因となる。このような半
導体膜を用いてTFTを作製すると、電気的特性のばら
つきの要因となり、さらには半導体装置の動作特性を低
下させる要因となる。また、前記導電膜を配線として用
いる場合、前記導電膜の幅のばらつきは、配線抵抗のば
らつきの要因となり、TFTの電気的特性を低下させ
る。このように、導電膜の幅や長さのばらつきは基板が
大型化するなかでますます深刻な問題となっており、導
電膜の幅や長さのばらつきを抑えて均一性を高めること
は非常に重要である。
の技術であり、基板の大型化に対応でき得る金属配線お
よびその作製方法、並びに金属配線基板およびその作製
方法を提供することを課題とする。
配線に関する発明の構成は、タングステン膜、または、
タングステン化合物を主成分とする金属化合物膜、また
は、タングステン合金を主成分とする金属合金膜により
形成された導電層であって、前記導電層の端部における
テーパー角αが5°〜85°の範囲であることを特徴と
している。
a、Ti、Mo、Cr、Nb、Si、Sc、Ndから選
ばれた一種の元素または複数種の元素とタングステンと
の合金膜であることを特徴としている。
膜は、タングステンの窒化物膜であることを特徴として
いる。
は、アルミニウム膜、または、アルミニウム化合物を主
成分とする金属化合物膜、または、アルミニウム合金を
主成分とする金属合金膜により形成された導電層であっ
て、前記導電層の端部におけるテーパー角αが5°〜8
5°の範囲であることを特徴としている。
a、Ti、Mo、Cr、Nb、Si、Sc、Ndから選
ばれた一種の元素または複数種の元素とアルミニウムと
の合金膜であることを特徴としている。
膜は、アルミニウムの窒化物膜であることを特徴として
いる。
させるために導電性を有する珪素膜(例えばリンドープ
シリコン膜、ボロンドープシリコン膜等)を最下層に設
ける構成としてもよい。
関する発明の構成は、絶縁基板と、金属配線とを有する
金属配線基板において、前記金属配線は、タングステン
膜、または、タングステン化合物を主成分とする金属化
合物膜、または、タングステン合金を主成分とする金属
合金膜により形成された導電層であって、前記導電層の
端部におけるテーパー角αが5°〜85°の範囲である
ことを特徴としている。
成は、絶縁基板と、金属配線とを有する金属配線基板に
おいて、前記金属配線は、アルミニウム膜、または、ア
ルミニウム化合物を主成分とする金属化合物膜、また
は、アルミニウム合金を主成分とする金属合金膜により
形成された導電層であって、前記導電層の端部における
テーパー角αが5°〜85°の範囲であることを特徴と
している。
方法に関する発明の構成は、絶縁表面上に少なくとも一
層の導電膜を形成し、前記導電膜上にレジストパターン
を形成し、前記レジストパターンを有する導電膜にエッ
チングを行い、バイアス電力密度に応じてテーパー角α
が制御された金属配線を形成することを特徴としてい
る。
明の構成は、絶縁表面上に少なくとも一層の導電膜を形
成し、前記導電膜上にレジストパターンを形成し、前記
レジストパターンを有する導電膜にエッチングを行い、
ICP電力密度に応じてテーパー角αが制御された金属
配線を形成することを特徴としている。
明の構成は、絶縁表面上に少なくとも一層の導電膜を形
成し、前記導電膜上にレジストパターンを形成し、前記
レジストパターンを有する導電膜にエッチングを行い、
下部電極の温度に応じてテーパー角αが制御された金属
配線を形成することを特徴としている。
いて、前記下部電極の温度は、85〜120℃とするこ
とを特徴としている。
明の構成は、絶縁表面上に少なくとも一層の導電膜を形
成し、前記導電膜上にレジストパターンを形成し、前記
レジストパターンを有する導電膜にエッチングを行い、
圧力に応じてテーパー角αが制御された金属配線を形成
することを特徴としている。
いて、前記圧力は、2.0〜13Paとすることを特徴
としている。
明の構成は、絶縁表面上に少なくとも一層の導電膜を形
成し、前記導電膜上にレジストパターンを形成し、前記
レジストパターンを有する導電膜にエッチングを行い、
反応ガスの流量に応じてテーパー角αが制御された金属
配線を形成することを特徴としている。
成において、前記反応ガスの総流量は、2.61×10
3〜10.87×103sccm/m3とすることを特徴
としている。
明の構成は、絶縁表面上に少なくとも一層の導電膜を形
成し、前記導電膜上にレジストパターンを形成し、前記
レジストパターンを有する導電膜にエッチングを行い、
反応ガスにおける酸素の割合に応じてテーパー角αが制
御された金属配線を形成することを特徴としている。
いて、前記反応ガスにおける酸素の割合は、17〜50
%とすることを特徴としている。
明の構成は、絶縁表面上に少なくとも一層の導電膜を形
成し、前記導電膜上にレジストパターンを形成し、前記
レジストパターンを有する導電膜にエッチングを行い、
反応ガスにおける塩素の割合に応じてテーパー角αが制
御された金属配線を形成することを特徴としている。
構成において、前記金属薄膜は、タングステン膜、タン
グステン化合物を主成分とする金属化合物膜、タングス
テン合金を主成分とする金属合金膜から選ばれた薄膜、
アルミニウム膜、アルミニウム化合物を主成分とする金
属化合物膜、および、アルミニウム合金を主成分とする
金属合金膜から選ばれた薄膜であることを特徴としてい
る。
作製方法に関する発明の構成は、絶縁基板と、金属配線
とを有する金属配線基板の作製方法において、絶縁表面
上に少なくとも一層の導電膜を形成し、前記導電膜上に
レジストパターンを形成し、前記レジストパターンを有
する導電膜にエッチングを行い、バイアス電力密度に応
じてテーパー角αが制御された金属配線を形成すること
を特徴としている。
の発明の構成は、絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、ICP電力密度に応じてテーパー角α
が制御された金属配線を形成することを特徴としてい
る。
の発明の構成は、絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、下部電極の温度に応じてテーパー角α
が制御された金属配線を形成することを特徴としてい
る。
において、前記下部電極の温度は、85〜120℃とす
ることを特徴としている。
の発明の構成は、絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、圧力に応じてテーパー角αが制御され
た金属配線を形成することを特徴としている。
において、前記圧力は、2.0〜13Paとすることを
特徴としている。
の発明の構成は、絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、反応ガスの総流量に応じてテーパー角
αが制御された金属配線を形成することを特徴としてい
る。
において、前記反応ガスの総流量は、2.61×103
〜10.87×103sccm/m3とすることを特徴と
している。
の発明の構成は、絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、反応ガスにおける酸素の割合に応じて
テーパー角αが制御された金属配線を形成することを特
徴としている。
において、前記反応ガスにおける酸素の割合は、17〜
50%とすることを特徴としている。
の発明の構成は、絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、反応ガスにおける塩素の割合に応じて
テーパー角αが制御された金属配線を形成することを特
徴としている。
る各構成において、前記金属薄膜は、タングステン膜、
タングステン化合物を主成分とする金属化合物膜、タン
グステン合金を主成分とする金属合金膜から選ばれた薄
膜、アルミニウム膜、アルミニウム化合物を主成分とす
る金属化合物膜、および、アルミニウム合金を主成分と
する金属合金膜から選ばれた薄膜であることを特徴とし
ている。
密度プラズマを使用するICPエッチング装置を使用し
ている。ICPエッチング装置は、低圧力でRF電力を
誘導的にプラズマ中に結合させることで、1011個/c
m3以上のプラズマ密度を達成して、高選択比かつ高エ
ッチングレートの加工を行うものである。
マ生成機構について図7(A)を用いて詳細に説明す
る。
構造図を示す。チャンバー上部の石英板31上にアンテ
ナコイル32を配置し、マッチングボックス33を介し
てRF電源34に接続されている。また、対向に配置さ
れた基板側の下部電極35にもマッチングボックス36
を介してRF電源37が接続されている。
が印加されると、アンテナコイル32にRF電流Jがθ
方向に流れ、Z方向に磁界Bが発生する。
向に誘導電界Eが生じる。
ガス分子と衝突し、プラズマが生成される。誘導電界の
方向がθ方向なので、荷電粒子がエッチングチャンバー
壁や、基板に衝突して電荷を消失する確率が低くなる。
従って、1Pa程度の低圧力でも高密度のプラズマを発
生させることができる。また、下流へは、磁界Bがほと
んどないので、シート状に広がった高密度プラズマ領域
となる。
れる)と基板側の下部電極35(バイアス電力が印加さ
れる)のそれぞれに印加するRFパワーを調節すること
によってプラズマ密度と自己バイアス電圧を独立に制御
することが可能である。また、被処理物の材料に応じて
印加するRFパワーの周波数を異ならせることも可能と
なる。
得るためには、アンテナコイル32に流れるRF電流J
を低損失で流す必要があり、大面積化するためには、ア
ンテナコイル32のインダクタンスを低下させなければ
ならない。そのためにアンテナを分割したマルチスパイ
ラルコイル38のICPエッチング装置が開発され、そ
の構造図を図7(B)に示す。なお、ここでは石英板以
外の部分(チャンバーの構造や下部電極の構造など)は
同じであるので省略している。このようなマルチスパイ
ラルコイル38を適用したICPを用いたエッチング装
置を用いると、前記耐熱性導電性材料のエッチングを良
好に行うことができる。
方式のICPエッチング装置(松下電器産業製:E64
5)を用いてエッチング条件を振り、以下で述べる実験
を行った。
タ法により、膜厚500nmのW膜からなる導電膜を形
成した。そしてレジストを形成し、エッチング条件であ
るバイアス電力密度、ICP電力密度、圧力、エッチン
グにおける酸素添加率、エッチングガスの総流量および
下部電極の温度についてそれぞれ条件を振って、W膜の
エッチングを行った。各条件の振り方は表1に示す通り
である。また、ある条件について条件を振って評価する
場合における、他の条件については表2に示す値を用い
た。なお、表1および表2において、バイアス電力密度
およびICP電力密度の単位は[W/cm2]としてい
るが、実際には電力[W]を掛けている。表1および表
2に記載のバイアス電力およびICP電力は、それぞれ
バイアス電力の掛かる面積12.5cm×12.5cm
とICP電力の掛かる面積12.5cm×12.5cm
×πで割った値を記載している。また、チャンバーの体
積は18.4×10-3m3であるため、エッチングガス
の総流量はチャンバーの体積で割った値で示している。
を示す。各図(A)にWとレジストのエッチングレート
について示し、各図(B)にレジストに対するWの選択
比について示す。それぞれ、基板面内において測定点数
を16とし、基板面内におけるばらつきをエラーバーで
示している。図1はバイアス電力密度の条件を振った結
果であり、図2はICP電力密度の条件を振った結果で
あり、図3は圧力の条件を振った結果であり、図4は酸
素添加率の条件を振った結果であり、図5はガス総流量
の条件を振った結果であり、図6は下部電極の温度条件
を振った結果である。
考察する。図1(A)より、バイアス電力密度が0.2
56〜0.512W/cm2ではばらつきが最小とな
り、0.96W/cm2以上で大きくなっている。ま
た、図2(A)より、ICP電力密度においては条件振
りによる傾向は特に見られない。図3(A)〜図6
(A)より、圧力、酸素添加率、ガス総流量および下部
電極の温度においては高い方がばらつきが小さかった。
いて考察する。図1(B)〜図6(B)より、レジスト
に対するWの選択比は、条件が変化するにつれて、バイ
アス電力密度、ICP電力密度および下部電極の温度に
おいて大きく変化している。つまり、レジストに対する
Wの選択比に影響を与える条件はバイアス電力密度、I
CP電力密度および下部電極の温度であることが分か
る。
P電力密度および下部電極の温度がレジストに対するW
膜の選択比に大きな影響を与えることが分かった。ま
た、圧力、酸素添加率、ガス総流量および下部電極の温
度を高く設定すれば、基板面内におけるばらつきを低減
することがわかった。
角との相関を調べるため、次のような実験を行った。図
8を用いて説明する。なお、本明細書中において、テー
パー角とは図8(C)に示すように、導電層15bの断
面形状のテーパー部(傾斜部)と下地膜17bの表面が
なす角αをいう。また、テーパー角はテーパー部の幅Z
と、膜厚Xを用いて、tanα=X/Zと定義できる。
てプラズマCVD法により膜厚50nmの酸化窒化珪素
膜(組成比Si=32%、O=27%、N=24%、H
=17%)(組成比Si=32%、O=59%、N=7
%、H=2%)を形成した。前記絶縁膜11上に第1の
導電膜11として膜厚50nmのTaN膜を、前記第1
の導電膜12上に第2の導電膜13として膜厚370n
mのW膜をスパッタ法により形成した。そしてレジスト
を形成し、エッチング条件であるバイアス電力密度、I
CP電力密度、圧力、エッチングにおける酸素添加率、
エッチングガスの総流量および下部電極の温度について
それぞれ条件を振って、W膜のエッチングを行った。各
条件の振り方は表1に示す通りである。また、ある条件
について条件を振って評価する場合における、他の条件
については表2に示す値を用いた。続いて、TaN膜の
エッチング条件として、エッチング用ガスにCF4とC
l2とを用い、それぞれのガス流量比を30:30(s
ccm)とし、1Paの圧力でコイル型の電極に0.71
W/cm2のRF(13.56MHz)電力を投入してプラズマを
生成してエッチングを行った。基板側(試料ステージ)
にも0.128W/cm2のRF(13.56MHz)電力を投入
し、実質的に負の自己バイアス電圧を印加した。
導電膜にエッチング処理を行った後、その断面形状をS
EMにより5万倍にて観察し、テーパー角を求め、レジ
スト/Wの選択比との関係を調べた。その結果を図9〜
図11に示す。図9(A)にバイアス電力密度を変化さ
せたときのレジスト/W選択比とテーパー角の関係を示
し、図9(B)にICP電力密度を変化させたときのレ
ジスト/W選択比とテーパー角の関係を示し、図10
(A)に圧力を変化させたときのレジスト/W選択比と
テーパー角の関係を示し、図10(B)にエッチングガ
スにおける酸素添加率を変化させたときのレジスト/W
選択比とテーパー角の関係を示し、図11(A)にエッ
チングガスの総流量を変化させたときのレジスト/W選
択比とテーパー角の関係を示し、図11(B)に下部電
極の温度を変化させたときのレジスト/W選択比とテー
パー角の関係を示す。図9〜図11より、テーパー角に
大きな影響を与える条件は、バイアス電力密度、ICP
電力密度および下部電極の温度であることがわかる。
を用いてW膜のエッチングを行う際に、バイアス電力密
度、ICP電力密度および下部電極の温度を制御するこ
とで、所望のテーパー角を有する配線を形成し、また、
大面積基板においても均一性の高いエッチングを行うこ
とを可能とする。さらに、圧力、酸素添加率、ガス総流
量および下部電極の温度を高く設定すれば、基板面内に
おける配線の形状のばらつきを低減することを可能とす
る。特に、本発明を用いて形成されたW膜からなるゲー
ト電極は基板面内において形状のばらつきが低減されて
いることから、該ゲート電極をマスクとして不純物元素
を導入する場合、不純物領域の幅や長さのばらつきが生
じることを低減することを可能とする。すなわち、チャ
ネル形成領域の幅や長さのばらつきを低減することが可
能となり、このような半導体膜を用いて作製されたTF
Tの電気的特性のばらつきを低減することを可能とす
る。さらに半導体装置の動作特性および信頼性を向上す
ることを可能とする。
膜、WSi膜、TiW膜などWを主成分としたさまざま
な膜に適用することができる。
1で説明したマルチスパイラルコイル方式のICPエッ
チング装置(松下電器産業製:E645)を用いて、実
施形態とは異なる導電膜に対してエッチング条件を振
り、以下で述べる実験も行った。
タ法により、膜厚500nmのAl−Si(2wt%)
膜からなる導電膜を形成した。そしてレジストを形成
し、エッチング条件であるバイアス電力密度、ICP電
力密度、エッチングにおけるCl2添加率についてそれ
ぞれ条件を振って、Ai−Si膜のエッチングを行っ
た。各条件の振り方は表3に示す通りである。また、あ
る条件について条件を振って評価する場合における、他
の条件については表4に示す値を用いた。なお、表1お
よび表2において、バイアス電力密度およびICP電力
密度の単位は[W/cm2]としているが、実際には電
力[W]を掛けている。表1および表2に記載のバイア
ス電力およびICP電力は、それぞれバイアス電力の掛
かる面積12.5cm×12.5cmとICP電力の掛
かる面積12.5cm×12.5cm×πで割った値を
記載している。また、チャンバーの体積は18.4×1
0-3m 3であるため、エッチングガスの総流量はチャン
バーの体積で割った値で示している。
結果を示す。各図(A)にAl−Siとレジストのエッ
チングレートについて示し、各図(B)にレジストに対
するAl−Siの選択比について示す。それぞれ、基板
面内において測定点数を16とし、基板面内におけるば
らつきをエラーバーで示している。図12はバイアス電
力密度の条件を振った結果であり、図13はICP電力
密度の条件を振った結果であり、図14はCl2添加率
の条件を振った結果である。
いて考察する。図12(B)〜図14(B)より、レジ
ストに対するAl−Siの選択比は、条件が変化するに
つれて、大きく変化している。つまり、レジストに対す
るAl−Siの選択比に影響を与える条件はバイアス電
力密度、ICP電力密度およびCl2添加率であること
が分かる。
を用いてAl−Si膜のエッチングを行う際に、バイア
ス電力密度、ICP電力密度およびCl2添加率を制御
することで、所望のテーパー角を有する配線を形成する
ことを可能とする。特に、本発明を用いて形成されたA
l−Si膜からなるゲート電極は、所望のテーパー角を
有することを可能としていることから、該ゲート電極を
マスクとして不純物元素を導入する場合、所望の幅や長
さを有する不純物領域を形成することを可能とする。す
なわち、所望の幅や長さを有するチャネル形成領域を形
成することが可能となり、このような半導体膜を用いて
作製されたTFTの電気的特性のばらつきを低減するこ
とを可能とする。さらに半導体装置の動作特性および信
頼性を向上することを可能とする。
i膜、Al−Sc膜、Al−Nd膜などAlを主成分と
したさまざまな膜に適用することができる。
れらの実施例に限定されないことはもちろんである。
関するパラメータを制御して、テーパー部を有する金属
配線を形成した例を示す。
てプラズマCVD法により膜厚50nmの酸化窒化珪素
膜(組成比Si=32%、O=27%、N=24%、H
=17%)(組成比Si=32%、O=59%、N=7
%、H=2%)を形成した。前記絶縁膜11上に第1の
導電膜11として膜厚50nmのTaN膜を、前記第1
の導電膜12上に第2の導電膜13として膜厚370n
mのW膜をスパッタ法により形成した。そしてレジスト
を形成し、エッチング条件であるバイアス電力密度0.
96W/cm2、ICP電力密度0.71W/cm2、圧力
1.0Pa、下部電極の温度を70℃、エッチング用ガ
スにCF4とCl2とO2を用い、それぞれのガス流量比
を25:25:10(sccm)(エッチングガスにお
ける酸素添加率は17%であり、体積に換算する1.3
6×103:1.36×103:0.54×103(sc
cm/m3))として、W膜のエッチングを行った。続
いて、TaN膜のエッチング条件として、エッチング用
ガスにCF4とCl2とを用い、それぞれのガス流量比を
30:30(sccm)(体積に換算するとそれぞれ
1.63×103sccm/m3)とし、1Paの圧力でコ
イル型の電極に500WのRF(13.56MHz)電力(電力
密度に換算すると0.71W/cm2)を投入してプラズ
マを生成してエッチングを行った。基板側(試料ステー
ジ)にも20WのRF(13.56MHz)電力(電力密度に換
算すると0.128W/cm2)を投入し、実質的に負の
自己バイアス電圧を印加した。
導電膜にエッチング処理を行った後、その断面形状をS
EMにより5万倍にて観察した結果を図15に示す。こ
のときのテーパー角は20°であった。
ゲート型電界効果トランジスタ(MOSFETまたはI
GFET)に適用してCMOS回路を構成した場合の例
について図16〜図18を用いて説明する。
し、不純物元素を注入してP型ウェル302、N型ウェ
ル303を形成する。単結晶シリコン基板はP型であっ
てもN型であっても良い。この様な構成はいわゆるツイ
ンタブ構造であり、ウェル濃度は1×1018/cm3以
下(代表的には1×1016〜5×1017/cm3)で形
成される。
酸化を行い、フィールド酸化膜304を形成した後、熱
酸化工程によってシリコン表面に30nm厚の酸化膜
(後のゲート絶縁膜)305を形成する。(図16
(A))
のゲート電極307を形成する。本実施例ではゲート電
極を構成する材料として導電性を有するシリコン膜を用
いるが、他にもTa、W、Ti、Mo、Al、Cu、C
r、Ndから選ばれた元素、または前記元素を主成分と
する合金材料若しくは化合物材料を用いることができ
る。
2のゲート電極307の形成後、pチャネル型MOSF
ETとなる領域(図面向かって右側)をレジストマスク
308で覆い、単結晶シリコン基板301に対してn型
を付与する不純物元素を導入する。(図16(B))不
純物元素の導入の方法は、レーザドーピング法、プラズ
マドーピング法、イオン注入法およびイオンシャワード
ーピング法のいずれかの方法を用い、濃度が5×1018
〜 1×1019/cm3となる様に導入する。本実施例で
は、n型を付与する不純物元素として、Asを用いる。
こうして形成される不純物領域310、311の一部
(チャネル形成領域と接する側の端部)は後にnチャネ
ル型MOSFETのLDD領域として機能する。
域をレジストマスク312で覆う。そして、単結晶シリ
コン基板301に対してp型を付与する不純物元素を導
入する。(図16(C))本実施例では、n型を付与す
る不純物元素として、B(ボロン)を用いる。このよう
にして、後にpチャネル型MOSFETのLDD領域と
して機能する不純物領域314、315を形成する。
化珪素膜(図示せず)を堆積してエッチバックを行い、
サイドウォール316、317を形成する。(図17
(A))
る領域をレジストマスク318で覆い、n型を付与する
不純物元素を 1×1020/cm3の濃度で導入する。こ
うしてソース領域319、ドレイン領域320が形成さ
れ、サイドウォール316の下にはLDD領域321が
形成される。(図17(B))
領域をレジストマスク322で覆い、p型を付与する不
純物元素を1×1020/cm3の濃度で導入する。こう
してドレイン領域323、ソース領域324が形成さ
れ、サイドウォール317の下にはLDD領域325が
形成される。(図17(C))さらに、レジストマスク
322で覆ったまま、希ガス元素から選ばれた一種また
は複数種の元素を導入する。このようにして、第2のゲ
ート電極307に第1のゲート電極306よりも不純物
元素を多量に導入する。これにより、前記第2のゲート
電極307の圧縮応力は前記第1のゲート電極306よ
り強く、pチャネル型MOSFETにおけるチャネル形
成領域が受ける圧縮応力も、nチャネル型MOSFET
におけるチャネル形成領域が受ける応力よりも強くな
る。
熱処理を行い、導入した不純物元素の活性化を行う。
を行い、ソース領域、ドレイン領域およびゲート電極の
表面にチタンシリサイド層326を形成する。勿論、他
の金属膜を用いた金属シリサイドを形成することもでき
る。シリサイド層を形成した後、チタン膜は除去する。
クトホールを開けてソース電極328、329、ドレイ
ン電極330を形成する。勿論、電極形成後に水素化を
行うことも有効である。本実施例では、W膜を形成し、I
CPエッチング装置を用いて、ソース電極328、32
9、ドレイン電極330を形成する。このようにして形
成することで、金属配線の幅や長さのばらつきの低減さ
れる。
なCMOS回路を得ることができる。本発明を適用する
ことにより、金属配線の形状のばらつきが低減され、ま
た前記金属配線の端部にテーパー部を有することによ
り、カバレッジが良好なものとなる。さらには、半導体
装置の動作特性も大幅に向上し得る。
ことが可能である。
リクス基板の作製方法について図19〜図22を用いて
説明する。本明細書ではCMOS回路、及び駆動回路
と、画素TFT、保持容量とを有する画素部を同一基板
上に形成された基板を、便宜上アクティブマトリクス基
板と呼ぶ。
59ガラスや#1737ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板400を用いる。なお、基板
400としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用
いても良い。また、本実施例の処理温度に耐えうる耐熱
性が有するプラスチック基板を用いてもよい。
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜401を形成する。本実施例では下地膜401として
2層構造を用いるが、前記絶縁膜の単層膜または2層以
上積層させた構造を用いても良い。下地膜401の一層
目としては、プラズマCVD法を用い、SiH4、N
H3、及びN2Oを反応ガスとして成膜される酸化窒化珪
素膜401aを10〜200nm(好ましくは50〜10
0nm)形成する。本実施例では、膜厚50nmの酸化窒
化珪素膜401a(組成比Si=32%、O=27%、
N=24%、H=17%)を形成した。次いで、下地膜
401の2層目としては、プラズマCVD法を用い、S
iH4、及びN2Oを反応ガスとして成膜される酸化窒化
珪素膜401bを50〜200nm(好ましくは100
〜150nm)の厚さに積層形成する。本実施例では、膜
厚100nmの酸化窒化珪素膜401b(組成比Si=
32%、O=59%、N=7%、H=2%)を形成す
る。
6を形成する。半導体層402〜406は公知の手段
(スパッタ法、LPCVD法、またはプラズマCVD法
等)により25〜80nm(好ましくは30〜60n
m)の厚さで半導体膜を成膜し、公知の結晶化法(レー
ザ結晶化法、RTAやファーネスアニール炉を用いた熱
結晶化法、結晶化を助長する金属元素を用いた熱結晶化
法等)により結晶化させる。そして、得られた結晶質半
導体膜を所望の形状にパターニングして半導体層402
〜406を形成する。前記半導体膜としては、非晶質半
導体膜や微結晶半導体膜、結晶質半導体膜などがあり、
非晶質珪素ゲルマニウム膜などの非晶質構造を有する化
合物半導体膜を適用しても良い。本実施例では、プラズ
マCVD法を用い、55nmの非晶質珪素膜を成膜す
る。そして、ニッケルを含む溶液を非晶質珪素膜上に保
持させ、この非晶質珪素膜に脱水素化(500℃、1時
間)を行った後、熱結晶化(550℃、4時間)を行っ
て結晶質珪素膜を形成する。そして、フォトリソグラフ
ィ法を用いたパターニング処理によって半導体層402
〜406を形成する。
作製する場合には、パルス発振型または連続発光型のエ
キシマレーザ、YAGレーザ、YVO4レーザ、YLF
レーザ、YAlO3レーザ、ガラスレーザ、ルビーレー
ザ、Ti:サファイアレーザ等を用いることができる。
これらのレーザを用いる場合には、レーザ発振器から放
射されたレーザビームを光学系で線状に集光し半導体膜
に照射する方法を用いると良い。結晶化の条件は実施者
が適宣選択するものであるが、エキシマレーザを用いる
場合はパルス発振周波数300Hzとし、レーザーエネ
ルギー密度を100〜700mJ/cm2(代表的には200
〜300mJ/cm2)とする。また、パルス発振型のYAG
レーザを用いる場合にはその第2高調波を用いパルス発
振周波数1〜300Hzとし、レーザーエネルギー密度
を300〜1000mJ/cm2(代表的には350〜800m
J/cm2)とすると良い。そして幅100〜1000μm、
例えば400μmで線状に集光したレーザ光を基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
(オーバーラップ率)を50〜98%として行ってもよ
い。
長する金属元素を用いて非晶質珪素膜の結晶化を行った
ため、前記金属元素が結晶質珪素膜中に残留している。
そのため、前記結晶質珪素膜上に50〜100nmの非
晶質珪素膜を形成し、加熱処理(RTA法やファーネス
アニール炉を用いた熱アニール等)を行って、該非晶質
珪素膜中に前記金属元素を拡散させ、前記非晶質珪素膜
は加熱処理後にエッチングを行って除去する。このよう
にすることで、前記結晶質珪素膜中の金属元素の含有量
を低減または除去することができる。
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
ート絶縁膜407を形成する。ゲート絶縁膜407はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
ズマCVD法でTEOS(Tetraethyl Orthosilicate)
とO2とを混合し、反応圧力40Pa、基板温度300
〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することができ
る。このようにして作製される酸化珪素膜は、その後4
00〜500℃の熱アニールによりゲート絶縁膜として
良好な特性を得ることができる。
〜100nmの第1の導電膜408と、膜厚100〜4
00nmの第2の導電膜409とを積層形成する。本実
施例では、膜厚30nmのTaN膜からなる第1の導電
膜408と、膜厚370nmのW膜からなる第2の導電
膜409を積層形成する。TaN膜はスパッタ法で形成
し、Taのターゲットを用い、窒素を含む雰囲気内でス
パッタする。また、W膜は、Wのターゲットを用いたス
パッタ法で形成する。その他に6フッ化タングステン
(WF6)を用いる熱CVD法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、W膜の抵抗率は20μΩc
m以下にすることが望ましい。
をTaN、第2の導電膜409をWとしているが、第2
の導電膜はWまたはWを主成分とする合金材料若しくは
化合物材料、または、AlまたはAlを主成分とする合
金材料若しくは化合物材料で形成し、第1の導電膜とし
てはエッチングの際に第1の導電膜と第2の導電膜との
選択比が高いものであれば、特に限定されない。例え
ば、Ta、Ti、Mo、Cu、Cr、Ndから選ばれた
元素、または前記元素を主成分とする合金材料若しくは
化合物材料で形成してもよい。また、リン等の不純物元
素をドーピングした多結晶珪素膜に代表される半導体膜
を用いてもよい。また、AgPdCu合金を用いてもよ
い。
ストからなるマスク410〜415を形成し、電極及び
配線を形成するための第1のエッチング処理を行う。第
1のエッチング処理では第1及び第2のエッチング条件
で行う。(図19(B))本実施例では第1のエッチン
グ条件として、ICP(Inductively Coupled Plasma:
誘導結合型プラズマ)エッチング法を用い、エッチング
用ガスにCF4とCl2とO2とを用い、それぞれのガス
流量比を25:25:10(sccm)とし、1Paの圧
力でコイル型の電極に500WのRF(13.56MHz)電力
を投入してプラズマを生成してエッチングを行う。基板
側(試料ステージ)にも150WのRF(13.56MHz)電
力を投入し、実質的に負の自己バイアス電圧を印加す
る。この第1のエッチング条件によりW膜をエッチング
して第1の導電層の端部をテーパー形状とする。
415を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30:30(sccm)とし、1Paの圧力でコ
イル型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成して約30秒程度のエッチングを行
った。基板側(試料ステージ)にも20WのRF(13.56
MHz)電力を投入し、実質的に負の自己バイアス電圧を
印加する。CF4とCl2を混合した第2のエッチング条
件ではW膜及びTaN膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、10〜20%程度の割合でエッチン
グ時間を増加させると良い。
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層417〜422(第1の導
電層417a〜422aと第2の導電層417b〜42
2b)を形成する。416はゲート絶縁膜であり、第1
の形状の導電層417〜422で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成され
る。
ずに第2のエッチング処理を行う。(図19(C))こ
こでは、エッチングガスにCF4とCl2とO2とを用
い、W膜を選択的にエッチングする。この時、第2のエ
ッチング処理により第2の導電層428b〜433bを
形成する。一方、第1の導電層417a〜422aは、
ほとんどエッチングされず、第2の形状の導電層428
〜433を形成する。
433は、基板面内における形状のばらつきが低減され
ている。
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を低濃度に添加する。ドーピング処理
はイオンドープ法、若しくはイオン注入法で行えば良
い。イオンドープ法の条件はドーズ量を1×1013〜5
×1014/cm2とし、加速電圧を40〜80keVとして
行う。本実施例ではドーズ量を1.5×1013/cm2と
し、加速電圧を60keVとして行う。n型を付与する
不純物元素として15族に属する元素、典型的にはリン
(P)または砒素(As)を用いるが、ここではリン
(P)を用いる。この場合、導電層428〜433がn
型を付与する不純物元素に対するマスクとなり、自己整
合的に不純物領域423〜427が形成される。不純物
領域423〜427には1×1018〜1×1020/cm3の
濃度範囲でn型を付与する不純物元素を添加する。
たにレジストからなるマスク434a〜434cを形成
して第1のドーピング処理よりも高い加速電圧で第2の
ドーピング処理を行う。イオンドープ法の条件はドーズ
量を1×1013〜1×10 15/cm2とし、加速電圧を60
〜120keVとして行う。ドーピング処理は第2の導
電層428b〜432bを不純物元素に対するマスクと
して用い、第1の導電層のテーパー部の下方の半導体層
に不純物元素が添加されるようにドーピングする。続い
て、第2のドーピング処理より加速電圧を下げて第3の
ドーピング処理を行って図20(A)の状態を得る。イ
オンドープ法の条件はドーズ量を1×1015〜1×10
17/cm2とし、加速電圧を50〜100keVとして行
う。第2のドーピング処理および第3のドーピング処理
により、第1の導電層と重なる低濃度不純物領域43
6、442、448には1×1018〜5×1019/cm3の
濃度範囲でn型を付与する不純物元素を添加され、高濃
度不純物領域435、438、441、444、447
には1×1019〜5×1021/cm3の濃度範囲でn型を付
与する不純物元素を添加される。
第2のドーピング処理および第3のドーピング処理は1
回のドーピング処理で、低濃度不純物領域および高濃度
不純物領域を形成することも可能である。
た後、新たにレジストからなるマスク450a〜450
cを形成して第4のドーピング処理を行う。この第4の
ドーピング処理により、pチャネル型TFTの活性層と
なる半導体層に前記一導電型とは逆の導電型を付与する
不純物元素が添加された不純物領域453〜456、4
59、460を形成する。第2の導電層428a〜43
2aを不純物元素に対するマスクとして用い、p型を付
与する不純物元素を添加して自己整合的に不純物領域を
形成する。本実施例では、不純物領域453〜456、
459、460はジボラン(B2H6)を用いたイオンド
ープ法で形成する。(図20(B))この第4のドーピ
ング処理の際には、nチャネル型TFTを形成する半導
体層はレジストからなるマスク450a〜450cで覆
われている。第1乃至3のドーピング処理によって、不
純物領域438、439にはそれぞれ異なる濃度でリン
が添加されているが、そのいずれの領域においてもp型
を付与する不純物元素の濃度を1×1019〜5×1021
atoms/cm3となるようにドーピング処理することによ
り、pチャネル型TFTのソース領域およびドレイン領
域として機能するために何ら問題は生じない。
不純物領域が形成される。導電膜の形状の基板面内にお
けるばらつきが低減されていることから、低濃度不純物
領域やチャネル形成領域の長さおよび幅のばらつきも低
減されている。
〜450cを除去して第1の層間絶縁膜461を形成す
る。この第1の層間絶縁膜461としては、プラズマC
VD法またはスパッタ法を用い、厚さを100〜200
nmとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマCVD法により膜厚150nmの酸化窒化
珪素膜を形成した。勿論、第1の層間絶縁膜461は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
処理を行って、半導体層の結晶性の回復、それぞれの半
導体層に添加された不純物元素の活性化を行う。この加
熱処理はファーネスアニール炉を用いる熱アニール法で
行う。熱アニール法としては、酸素濃度が1ppm以
下、好ましくは0.1ppm以下の窒素雰囲気中で40
0〜700℃、代表的には500〜550℃で行えばよ
く、本実施例では550℃、4時間の熱処理で活性化処
理を行った。なお、熱アニール法の他に、レーザアニー
ル法、またはラピッドサーマルアニール法(RTA法)
を適用することができる。
熱処理を行っても良い。ただし、用いた配線材料が熱に
弱い場合には、本実施例のように配線等を保護するため
層間絶縁膜(珪素を主成分とする絶縁膜、例えば窒化珪
素膜)を形成した後で活性化処理を行うことが好まし
い。
〜12時間の熱処理)を行うと水素化を行うことができ
る。この工程は第1の層間絶縁膜461に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。第1の層間絶縁膜の存在に関係なく半導体層を水
素化することができる。水素化の他の手段として、プラ
ズマ水素化(プラズマにより励起された水素を用いる)
や、3〜100%の水素を含む雰囲気中で300〜45
0℃で1〜12時間の加熱処理を行っても良い。
を用いる場合には、上記水素化を行った後、エキシマレ
ーザやYAGレーザ等のレーザビームを照射することが
望ましい。
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜462を形成する。本実施例では、膜厚1.6μm
のアクリル樹脂膜を形成したが、粘度が10〜1000
cp、好ましくは40〜200cpのものを用い、表面
に凸凹が形成されるものを用いる。
に凸凹が形成される第2の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、TFTの形成と同じフォトマスクで行うこ
とができるため、工程数の増加なく形成することができ
る。なお、この凸部は配線及びTFT部以外の画素部領
域の基板上に適宜設ければよい。こうして、凸部を覆う
絶縁膜の表面に形成された凸凹に沿って画素電極の表面
に凸凹が形成される。
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。
物領域とそれぞれ電気的に接続する配線464〜468
を形成する。なお、これらの配線は、膜厚50nmのT
i膜と、膜厚500nmの合金膜(AlとTiとの合金
膜)との積層膜をパターニングして形成する。もちろ
ん、二層構造に限らず、単層構造でもよいし、三層以上
の積層構造にしてもよい。また、配線の材料としては、
AlとTiに限らない。例えば、TaN膜上にAlやC
uを形成し、さらにTi膜を形成した積層膜をパターニ
ングして配線を形成してもよい。(図21)
470、ゲート配線469、接続電極468を形成す
る。この接続電極468によりソース配線(443aと
443bの積層)は、画素TFTと電気的な接続が形成
される。また、ゲート配線469は、画素TFTのゲー
ト電極と電気的な接続が形成される。また、画素電極4
70は、画素TFTのドレイン領域442と電気的な接
続が形成され、さらに保持容量を形成する一方の電極と
して機能する半導体層458と電気的な接続が形成され
る。また、画素電極471としては、AlまたはAgを
主成分とする膜、またはそれらの積層膜等の反射性の優
れた材料を用いることが望ましい。
1とpチャネル型TFT502からなるCMOS回路、
及びnチャネル型TFT503を有する駆動回路506
と、画素TFT504、保持容量505とを有する画素
部507を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
1はチャネル形成領域437、ゲート電極の一部を構成
する第1の導電層428aと重なる低濃度不純物領域4
36(GOLD領域)、ソース領域またはドレイン領域
として機能する高濃度不純物領域452と、n型を付与
する不純物元素およびp型を付与する不純物元素が導入
された不純物領域451を有している。このnチャネル
型TFT501と電極466で接続してCMOS回路を
形成するpチャネル型TFT502にはチャネル形成領
域440、ソース領域またはドレイン領域として機能す
る高濃度不純物領域454と、n型を付与する不純物元
素およびp型を付与する不純物元素が導入された不純物
領域453を有している。また、nチャネル型TFT5
03にはチャネル形成領域443、ゲート電極の一部を
構成する第1の導電層430aと重なる低濃度不純物領
域442(GOLD領域)、ソース領域またはドレイン
領域として機能する高濃度不純物領域456と、n型を
付与する不純物元素およびp型を付与する不純物元素が
導入された不純物領域455を有している。
成領域446、ゲート電極の外側に形成される低濃度不
純物領域445(LDD領域)、ソース領域またはドレ
イン領域として機能する高濃度不純物領域458と、n
型を付与する不純物元素およびp型を付与する不純物元
素が導入された不純物領域457を有している。また、
保持容量505の一方の電極として機能する半導体層に
は、n型を付与する不純物元素およびp型を付与する不
純物元素が添加されている。保持容量505は、絶縁膜
416を誘電体として、電極(432aと432bの積
層)と、半導体層とで形成している。
スを用いることなく、画素電極間の隙間が遮光されるよ
うに、画素電極の端部をソース配線と重なるように配置
形成する。
リクス基板の画素部の上面図を図22に示す。なお、図
19〜図22に対応する部分には同じ符号を用いてい
る。図21中の鎖線A−A’は図22中の鎖線A―A’
で切断した断面図に対応している。また、図21中の鎖
線B−B’は図22中の鎖線B―B’で切断した断面図
に対応している。
ことが可能である。
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図23
を用いる。
クティブマトリクス基板を得た後、図21のアクティブ
マトリクス基板上、少なくとも画素電極470上に配向
膜567を形成しラビング処理を行う。なお、本実施例
では配向膜567を形成する前に、アクリル樹脂膜等の
有機樹脂膜をパターニングすることによって基板間隔を
保持するための柱状のスペーサ572を所望の位置に形
成した。また、柱状のスペーサに代えて、球状のスペー
サを基板全面に散布してもよい。
で、対向基板569上に着色層570、571、平坦化
膜573を形成する。赤色の着色層570と青色の着色
層571とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
ている。従って、実施例3の画素部の上面図を示す図2
2では、少なくともゲート配線469と画素電極470
の間隙と、ゲート配線469と接続電極468の間隙
と、接続電極468と画素電極470の間隙を遮光する
必要がある。本実施例では、それらの遮光すべき位置に
着色層の積層からなる遮光部が重なるように各着色層を
配置して、対向基板を貼り合わせた。
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。
らなる対向電極576を少なくとも画素部に形成し、対
向基板の全面に配向膜574を形成し、ラビング処理を
施した。
クティブマトリクス基板と対向基板とをシール材568
で貼り合わせる。シール材568にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料575を注入し、封止剤(図示せ
ず)によって完全に封止する。液晶材料575には公知
の液晶材料を用いれば良い。このようにして図23に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板(図示
しない)を貼りつけた。そして、公知の技術を用いてF
PCを貼りつけた。
ルは、導電層の形状のばらつきが低減されていることか
ら、チャネル形成領域および低濃度不純物領域の幅およ
び長さのばらつきも低減されており、良好な動作特性を
示すことが可能となる。そして、このような液晶表示パ
ネルは各種電子機器の表示部として用いることができ
る。
か一と自由に組み合わせることが可能である。
て発光装置を作製した例について説明する。本明細書に
おいて、発光装置とは、基板上に形成された発光素子を
該基板とカバー材の間に封入した表示用パネルおよび該
表示用パネルにICを実装した表示用モジュールを総称
したものである。なお、発光素子は、電場を加えること
で発生するルミネッセンス(Electro Luminescence)が
得られる有機化合物を含む層(発光層)と陽極層と、陰
極層とを有する。また、有機化合物におけるルミネッセ
ンスには、一重項励起状態から基底状態に戻る際の発光
(蛍光)と三重項励起状態から基底状態に戻る際の発光
(リン光)があり、これらのうちどちらか、あるいは両
方の発光を含む。
陽極と陰極の間に形成された全ての層を有機発光層と定
義する。有機発光層には具体的に、発光層、正孔注入
層、電子注入層、正孔輸送層、電子輸送層等が含まれ
る。基本的に発光素子は、陽極層、発光層、陰極層が順
に積層された構造を有しており、この構造に加えて、陽
極層、正孔注入層、発光層、陰極層や、陽極層、正孔注
入層、発光層、電子輸送層、陰極層等の順に積層した構
造を有していることもある。
る。図24において、基板700上に設けられたスイッ
チングTFT603は図21のnチャネル型TFT50
3を用いて形成される。したがって、構造の説明はnチ
ャネル型TFT503の説明を参照すれば良い。
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。
1のCMOS回路を用いて形成される。従って、構造の
説明はnチャネル型TFT501とpチャネル型TFT
502の説明を参照すれば良い。なお、本実施例ではシ
ングルゲート構造としているが、ダブルゲート構造もし
くはトリプルゲート構造であっても良い。
のソース配線、702はドレイン配線として機能する。
また、配線704はソース配線708とスイッチングT
FTのソース領域とを電気的に接続する配線として機能
し、配線705はドレイン配線709とスイッチングT
FTのドレイン領域とを電気的に接続する配線として機
能する。
チャネル型TFT502を用いて形成される。従って、
構造の説明はpチャネル型TFT502の説明を参照す
れば良い。なお、本実施例ではシングルゲート構造とし
ているが、ダブルゲート構造もしくはトリプルゲート構
造であっても良い。
ス配線(電流供給線に相当する)であり、707は電流
制御TFTの画素電極710上に重ねることで画素電極
710と電気的に接続する電極である。
電極(発光素子の陽極)である。透明導電膜としては、
酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化
インジウムを用いることができる。また、前記透明導電
膜にガリウムを添加したものを用いても良い。画素電極
710は、上記配線を形成する前に平坦な層間絶縁膜7
11上に形成する。本実施例においては、樹脂からなる
平坦化膜711を用いてTFTによる段差を平坦化する
ことは非常に重要である。後に形成される発光層は非常
に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、発光層をできるだけ平坦面に
形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。
すようにバンク712を形成する。バンク712は10
0〜400nmの珪素を含む絶縁膜もしくは有機樹脂膜
をパターニングして形成すれば良い。
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク712の材料となる絶縁膜中にカー
ボン粒子や金属粒子を添加して抵抗率を下げ、静電気の
発生を抑制する。この際、抵抗率は1×106〜1×1
012Ωm(好ましくは1×108〜1×1010Ωm)と
なるようにカーボン粒子や金属粒子の添加量を調節すれ
ば良い。
成される。なお、図24では一画素しか図示していない
が、本実施例ではR(赤)、G(緑)、B(青)の各色
に対応した発光層を作り分けている。また、本実施例で
は蒸着法により低分子系有機発光材料を形成している。
具体的には、正孔注入層として20nm厚の銅フタロシ
アニン(CuPc)膜を設け、その上に発光層として7
0nm厚のトリス−8−キノリノラトアルミニウム錯体
(Alq3)膜を設けた積層構造としている。Alq3に
キナクリドン、ペリレンもしくはDCM1といった蛍光
色素を添加することで発光色を制御することができる。
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて発光層(発光及びそのための
キャリアの移動を行わせるための層)を形成すれば良
い。例えば、本実施例では低分子系有機発光材料を発光
層として用いる例を示したが、中分子系有機発光材料や
高分子系有機発光材料を用いても良い。なお、本明細書
中において、昇華性を有さず、かつ、分子数が20以下
または連鎖する分子の長さが10μm以下の有機発光材
料を中分子系有機発光材料とする。また、高分子系有機
発光材料を用いる例として、正孔注入層として20nm
のポリチオフェン(PEDOT)膜をスピン塗布法によ
り設け、その上に発光層として100nm程度のパラフ
ェニレンビニレン(PPV)膜を設けた積層構造として
も良い。なお、PPVのπ共役系高分子を用いると、赤
色から青色まで発光波長を選択できる。また、電荷輸送
層や電荷注入層として炭化珪素等の無機材料を用いるこ
とも可能である。これらの有機発光材料や無機材料は公
知の材料を用いることができる。
る陰極714が設けられる。本実施例の場合、導電膜と
してアルミニウムとリチウムとの合金膜を用いる。勿
論、公知のMgAg膜(マグネシウムと銀との合金膜)
を用いても良い。陰極材料としては、周期表の1族もし
くは2族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を用いれば良い。
素子715が完成する。なお、ここでいう発光素子71
5は、画素電極(陽極)710、発光層713及び陰極
714で形成されたダイオードを指す。
ッシベーション膜716を設けることは有効である。パ
ッシベーション膜716としては、炭素膜、窒化珪素膜
もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁
膜を単層もしくは組み合わせた積層で用いる。
ション膜として用いることが好ましく、炭素膜、特にD
LC(ダイヤモンドライクカーボン)膜を用いることは
有効である。DLC膜は室温から100℃以下の温度範
囲で成膜可能であるため、耐熱性の低い発光層713の
上方にも容易に成膜することができる。また、DLC膜
は酸素に対するブロッキング効果が高く、発光層713
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間に発光層713が酸化するとい
った問題を防止できる。
止材717を設け、カバー材718を貼り合わせる。封
止材717としては紫外線硬化樹脂を用いれば良く、内
部に吸湿効果を有する物質もしくは酸化防止効果を有す
る物質を設けることは有効である。また、本実施例にお
いてカバー材718はガラス基板や石英基板やプラスチ
ック基板(プラスチックフィルムも含む)の両面に炭素
膜(好ましくはダイヤモンドライクカーボン膜)を形成
したものを用いる。
置が完成する。なお、バンク712を形成した後、パッ
シベーション膜716を形成するまでの工程をマルチチ
ャンバー方式(またはインライン方式)の成膜装置を用
いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材718を貼り合わ
せる工程までを大気解放せずに連続的に処理することも
可能である。
FT601、602、スイッチングTFT(nチャネル
型TFT)603および電流制御TFT(nチャネル型
TFT)604が形成される。
ゲート電極に絶縁膜を介して重なる不純物領域を設ける
ことによりホットキャリア効果に起因する劣化に強いn
チャネル型TFTを形成することができる。そのため、
信頼性の高い発光装置を実現できる。
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、D/Aコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。
(または封入)工程まで行った後の本実施例の発光装置
について図25を用いて説明する。なお、必要に応じて
図24で用いた符号を引用する。
った状態を示す上面図、図25(B)は図25(A)を
C−C’で切断した断面図である。点線で示された80
1はソース側駆動回路、806は画素部、807はゲー
ト側駆動回路である。また、901はカバー材、902
は第1シール材、903は第2シール材であり、第1シ
ール材902で囲まれた内側には封止材907が設けら
れる。
びゲート側駆動回路807に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)905からビデオ信号やク
ロック信号を受け取る。なお、ここではFPCしか図示
されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにFPC
もしくはPWBが取り付けられた状態をも含むものとす
る。
いて説明する。基板700の上方には画素部806、ゲ
ート側駆動回路807が形成されており、画素部806
は電流制御TFT604とそのドレインに電気的に接続
された画素電極710を含む複数の画素により形成され
る。また、ゲート側駆動回路807はnチャネル型TF
T601とpチャネル型TFT602とを組み合わせた
CMOS回路(図20参照)を用いて形成される。
能する。また、画素電極710の両端にはバンク712
が形成され、画素電極710上には発光層713および
発光素子の陰極714が形成される。
機能し、接続配線904を経由してFPC905に電気
的に接続されている。さらに、画素部806及びゲート
側駆動回路807に含まれる素子は全て陰極714およ
びパッシベーション膜567で覆われている。
901が貼り合わされている。なお、カバー材901と
発光素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第1シール材902の内
側には封止材907が充填されている。なお、第1シー
ル材902、封止材907としてはエポキシ系樹脂を用
いるのが好ましい。また、第1シール材902はできる
だけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材907の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。
材907はカバー材901を接着するための接着剤とし
ても機能する。また、本実施例ではカバー材901を構
成するプラスチック基板901aの材料としてFRP(F
iberglass-Reinforced Plastics)、PVF(ポリビニ
ルフロライド)、マイラー、ポリエステルまたはアクリ
ルを用いることができる。
1を接着した後、封止材907の側面(露呈面)を覆う
ように第2シール材903を設ける。第2シール材90
3は第1シール材902と同じ材料を用いることができ
る。
7に封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の発光層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高い発光装置が得られる。
導電層の形状のばらつきが低減されていることから、チ
ャネル形成領域および低濃度不純物領域の幅および長さ
のばらつきも低減されており、良好な動作特性を示すこ
とが可能となる。そして、このような発光装置は各種電
子機器の表示部として用いることができる。
か一と自由に組み合わせることが可能である。
気光学装置(アクティブマトリクス型液晶表示装置、ア
クティブマトリクス型発光装置、アクティブマトリクス
型EC表示装置)を作製することができる。即ち、それ
ら電気光学装置を表示部に組み込んだ様々な電子機器に
本発明を適用できる。
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ(ゴーグル型ディスプレイ)、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末(モバイルコンピュータ、携帯電話または電
子書籍等)などが挙げられる。それらの例を図26、図
27及び図28に示す。
あり、本体3001、画像入力部3002、表示部30
03、キーボード3004等を含む。本発明を表示部3
003に適用することができる。
3101、表示部3102、音声入力部3103、操作
スイッチ3104、バッテリー3105、受像部310
6等を含む。本発明を表示部3102に適用することが
できる。
ービルコンピュータ)であり、本体3201、カメラ部
3202、受像部3203、操作スイッチ3204、表
示部3205等を含む。本発明は表示部3205に適用
できる。
あり、本体3301、表示部3302、アーム部330
3等を含む。本発明は表示部3302に適用することが
できる。
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体3401、表示部3402、スピーカ部340
3、記録媒体3404、操作スイッチ3405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部3402に適用
することができる。
体3501、表示部3502、接眼部3503、操作ス
イッチ3504、受像部(図示しない)等を含む。本発
明を表示部3502に適用することができる。
であり、投射装置3601、スクリーン3602等を含
む。本発明は投射装置3601の一部を構成する液晶表
示装置3808やその他の駆動回路に適用することがで
きる。
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704等を含む。本発明は投射装置3
702の一部を構成する液晶表示装置3808やその他
の駆動回路に適用することができる。
図27(B)中における投射装置3601、3702の
構造の一例を示した図である。投射装置3601、37
02は、光源光学系3801、ミラー3802、380
4〜3806、ダイクロイックミラー3803、プリズ
ム3807、液晶表示装置3808、位相差板380
9、投射光学系3810で構成される。投射光学系38
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図27(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー3811、光源3812、レンズアレイ3813、3
814、偏光変換素子3815、集光レンズ3816で
構成される。なお、図27(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及び発光装置での適用例は
図示していない。
01、音声出力部3902、音声入力部3903、表示
部3904、操作スイッチ3905、アンテナ3906
等を含む。本発明を表示部3904に適用することがで
きる。
り、本体4001、表示部4002、4003、記憶媒
体4004、操作スイッチ4005、アンテナ4006
等を含む。本発明は表示部4002、4003に適用す
ることができる。
4101、支持台4102、表示部4103等を含む。
本発明は表示部4103に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
く、さまざま分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施形態1、実施形態
2および実施例1〜4、または実施例1〜3および実施
例5のどのような組み合わせからなる構成を用いても実
現することができる。
下に示すような基本的有意性を得ることが出来る。 (a)従来の配線または配線基板の作製プロセスに適合
した、簡単な方法である。 (b)バイアス電力密度、ICP電力密度、下部電極の
温度またはエッチングガスにおける塩素の割合を変える
ことで、所望のテーパー角を有する配線を形成すること
が可能となる。 (c)圧力、エッチングガスの総流量、エッチングガス
における酸素の割合、下部電極の温度を所定の値にする
ことで、基板面内におけるばらつきを低減することを可
能とする。 (d)以上の利点を満たした上で、金属配線または金属
配線基板において、基板が大型化しても十分に対応する
ことが可能となる。
トのエッチングレートの関係を示す図。 (B)バイアス電力密度に対するWとレジストの選択比
の関係を示す図。
のエッチングレートの関係を示す図。 (B)ICP電力密度に対するWとレジストの選択比の
関係を示す図。
グレートの関係を示す図。 (B)圧力に対するWとレジストの選択比の関係を示す
図。
対するWとレジストのエッチングレートの関係を示す
図。 (B)エッチングガスにおける酸素添加率に対するWと
レジストの選択比の関係を示す図。
レジストのエッチングレートの関係を示す図。 (B)エッチングガスの総流量に対するWとレジストの
選択比の関係を示す図。
のエッチングレートの関係を示す図。 (B)下部電極の温度に対するWとレジストの選択比の
関係を示す図。
ときのレジスト/Wの選択比に対するテーパー角の関係
を示す図。 (B)ICP電力密度をパラメータとしたときのレジス
ト/Wの選択比に対するテーパー角の関係を示す図。
スト/Wの選択比に対するテーパー角の関係を示す図。 (B)エッチングガスにおける酸素添加率をパラメータ
としたときのレジスト/Wの選択比に対するテーパー角
の関係を示す図。
タとしたときのレジスト/Wの選択比に対するテーパー
角の関係を示す図。 (B)下部電極の温度をパラメータとしたときのレジス
ト/Wの選択比に対するテーパー角の関係を示す図。
iとレジストのエッチングレートの関係を示す図。 (B)バイアス電力密度に対するAl−Siとレジスト
の選択比の関係を示す図。
とレジストのエッチングレートの関係を示す図。 (B)ICP電力密度に対するAl−Siとレジストの
選択比の関係を示す図。
に対するAl−Siとレジストのエッチングレートの関
係を示す図。 (B)エッチングガスにおける塩素添加率に対するAl
−Siとレジストの選択比の関係を示す図。
を示す図。
図。
図。
図。
を示す断面図。
を示す断面図。
を示す断面図。
製工程を示す断面図。
図。
Claims (36)
- 【請求項1】 タングステン膜、または、タングステン
化合物を主成分とする金属化合物膜、または、タングス
テン合金を主成分とする金属合金膜により形成された導
電層であって、前記導電層の端部におけるテーパー角α
が5°〜85°の範囲であることを特徴とする金属配
線。 - 【請求項2】 請求項1において、前記金属合金膜は、
Ta、Ti、Mo、Cr、Nb、Si、Sc、Ndから
選ばれた一種の元素または複数種の元素とタングステン
との合金膜であることを特徴とする金属配線。 - 【請求項3】 請求項1において、前記金属化合物膜
は、タングステンの窒化物膜であることを特徴とする金
属配線。 - 【請求項4】 アルミニウム膜、または、アルミニウム
化合物を主成分とする金属化合物膜、または、アルミニ
ウム合金を主成分とする金属合金膜により形成された導
電層であって、前記導電層の端部におけるテーパー角α
が5°〜85°の範囲であることを特徴とする金属配
線。 - 【請求項5】 請求項4において、前記金属合金膜は、
Ta、Ti、Mo、Cr、Nb、Si、Sc、Ndから
選ばれた一種の元素または複数種の元素とアルミニウム
との合金膜であることを特徴とする金属配線。 - 【請求項6】 請求項4において、前記金属化合物膜
は、アルミニウムの窒化物膜であることを特徴とする金
属配線。 - 【請求項7】 絶縁基板と、金属配線とを有する金属配
線基板において、前記金属配線は、タングステン膜、ま
たは、タングステン化合物を主成分とする金属化合物
膜、または、タングステン合金を主成分とする金属合金
膜により形成された導電層であって、前記導電層の端部
におけるテーパー角αが5°〜85°の範囲であること
を特徴とする金属配線基板。 - 【請求項8】 請求項7において、前記金属合金膜は、
Ta、Ti、Mo、Cr、Nb、Si、Sc、Ndから
選ばれた一種の元素または複数種の元素とタングステン
との合金膜であることを特徴とする金属配線基板。 - 【請求項9】 請求項7において、前記金属化合物膜
は、タングステンの窒化物膜であることを特徴とする金
属配線基板。 - 【請求項10】 絶縁基板と、金属配線とを有する金属
配線基板において、前記金属配線は、アルミニウム膜、
または、アルミニウム化合物を主成分とする金属化合物
膜、または、アルミニウム合金を主成分とする金属合金
膜により形成された導電層であって、前記導電層の端部
におけるテーパー角αが5°〜85°の範囲であること
を特徴とする金属配線基板。 - 【請求項11】 請求項9において、前記金属合金膜
は、Ta、Ti、Mo、Cr、Nb、Si、Sc、Nd
から選ばれた一種の元素または複数種の元素とアルミニ
ウムとの合金膜であることを特徴とする金属配線基板。 - 【請求項12】 請求項9において、前記金属化合物膜
は、アルミニウムの窒化物膜であることを特徴とする金
属配線基板。 - 【請求項13】 絶縁表面上に少なくとも一層の導電膜
を形成し、前記導電膜上にレジストパターンを形成し、
前記レジストパターンを有する導電膜にエッチングを行
い、バイアス電力密度に応じてテーパー角αが制御され
た金属配線を形成することを特徴とする金属配線の作製
方法。 - 【請求項14】 絶縁表面上に少なくとも一層の導電膜
を形成し、前記導電膜上にレジストパターンを形成し、
前記レジストパターンを有する導電膜にエッチングを行
い、ICP電力密度に応じてテーパー角αが制御された
金属配線を形成することを特徴とする金属配線の作製方
法。 - 【請求項15】 絶縁表面上に少なくとも一層の導電膜
を形成し、前記導電膜上にレジストパターンを形成し、
前記レジストパターンを有する導電膜にエッチングを行
い、下部電極の温度に応じてテーパー角αが制御された
金属配線を形成することを特徴とする金属配線の作製方
法。 - 【請求項16】 絶縁表面上に少なくとも一層の導電膜
を形成し、前記導電膜上にレジストパターンを形成し、
前記レジストパターンを有する導電膜にエッチングを行
い、圧力に応じてテーパー角αが制御された金属配線を
形成することを特徴とする金属配線の作製方法。 - 【請求項17】 絶縁表面上に少なくとも一層の導電膜
を形成し、前記導電膜上にレジストパターンを形成し、
前記レジストパターンを有する導電膜にエッチングを行
い、反応ガスの流量に応じてテーパー角αが制御された
金属配線を形成することを特徴とする金属配線の作製方
法。 - 【請求項18】 絶縁表面上に少なくとも一層の導電膜
を形成し、前記導電膜上にレジストパターンを形成し、
前記レジストパターンを有する導電膜にエッチングを行
い、反応ガスにおける酸素の割合に応じてテーパー角α
が制御された金属配線を形成することを特徴とする金属
配線の作製方法。 - 【請求項19】 絶縁表面上に少なくとも一層の導電膜
を形成し、前記導電膜上にレジストパターンを形成し、
前記レジストパターンを有する導電膜にエッチングを行
い、反応ガスにおける塩素の割合に応じてテーパー角α
が制御された金属配線を形成することを特徴とする金属
配線の作製方法。 - 【請求項20】 請求項13乃至19のいずれか一項に
おいて、前記導電膜は、タングステン膜、タングステン
化合物を主成分とする金属化合物膜、タングステン合金
を主成分とする金属合金膜から選ばれた膜、アルミニウ
ム膜、アルミニウム化合物を主成分とする金属化合物
膜、および、アルミニウム合金を主成分とする金属合金
膜から選ばれた膜であることを特徴とする金属配線の作
製方法。 - 【請求項21】 請求項15において、前記下部電極の
温度は、85〜120℃とすることを特徴とする金属配
線の作製方法。 - 【請求項22】 請求項16において、前記圧力は、
2.0〜13Paとすることを特徴とする金属配線の作
製方法。 - 【請求項23】 請求項17において、前記反応ガスの
総流量は、2.61×103〜10.87×103scc
m/m3とすることを特徴とする金属配線の作製方法。 - 【請求項24】 請求項18において、前記反応ガスに
おける酸素の割合は、17〜50%とすることを特徴と
する金属配線の作製方法。 - 【請求項25】 絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、バイアス電力密度に応じてテーパー角
αが制御された金属配線を形成することを特徴とする金
属配線基板の作製方法。 - 【請求項26】 絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、ICP電力密度に応じてテーパー角α
が制御された金属配線を形成することを特徴とする金属
配線基板の作製方法。 - 【請求項27】 絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、下部電極の温度に応じてテーパー角α
が制御された金属配線を形成することを特徴とする金属
配線基板の作製方法。 - 【請求項28】 絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、圧力に応じてテーパー角αが制御され
た金属配線を形成することを特徴とする金属配線の作製
方法。 - 【請求項29】 絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、反応ガスの総流量に応じてテーパー角
αが制御された配線を形成することを特徴とする金属配
線基板の作製方法。 - 【請求項30】 絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、反応ガスにおける酸素の割合に応じて
テーパー角αが制御された金属配線を形成することを特
徴とする金属配線基板の作製方法。 - 【請求項31】 絶縁基板と、金属配線とを有する金属
配線基板の作製方法において、絶縁表面上に少なくとも
一層の導電膜を形成し、前記導電膜上にレジストパター
ンを形成し、前記レジストパターンを有する導電膜にエ
ッチングを行い、反応ガスにおける塩素の割合に応じて
テーパー角αが制御された金属配線を形成することを特
徴とする金属配線基板の作製方法。 - 【請求項32】 請求項25乃至31のいずれか一項に
おいて、前記金属薄膜は、タングステン膜、タングステ
ン化合物を主成分とする金属化合物膜、タングステン合
金を主成分とする金属合金膜から選ばれた薄膜、アルミ
ニウム膜、アルミニウム化合物を主成分とする金属化合
物膜、および、アルミニウム合金を主成分とする金属合
金膜から選ばれた薄膜であることを特徴とする金属配線
基板の作製方法。 - 【請求項33】 請求項27において、前記下部電極の
温度は、85〜120℃とすることを特徴とする金属配
線基板の作製方法。 - 【請求項34】 請求項28において、前記圧力は、
2.0〜13Paとすることを特徴とする金属配線基板
の作製方法。 - 【請求項35】 請求項29において、前記反応ガスの
総流量は、2.61×103〜10.87×103scc
m/m3とすることを特徴とする金属配線基板の作製方
法。 - 【請求項36】 請求項30において、前記反応ガスに
おける酸素の割合は、17〜50%とすることを特徴と
する金属配線基板の作製方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001227047A JP2003045874A (ja) | 2001-07-27 | 2001-07-27 | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
US10/205,976 US20030030144A1 (en) | 2001-07-27 | 2002-07-26 | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US11/105,917 US7482274B2 (en) | 2001-07-27 | 2005-04-14 | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US12/357,533 US8173478B2 (en) | 2001-07-27 | 2009-01-22 | Method of manufacturing metal wiring and method of manufacturing semiconductor device |
US13/465,398 US8791513B2 (en) | 2001-07-27 | 2012-05-07 | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US14/444,276 US9153352B2 (en) | 2001-07-27 | 2014-07-28 | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US14/873,863 US9917107B2 (en) | 2001-07-27 | 2015-10-02 | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US15/916,860 US10854636B2 (en) | 2001-07-27 | 2018-03-09 | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US17/106,860 US20210082967A1 (en) | 2001-07-27 | 2020-11-30 | Metal Wiring and Method of Manufacturing the Same, and Metal Wiring Substrate and Method of Manufacturing the Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001227047A JP2003045874A (ja) | 2001-07-27 | 2001-07-27 | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011282753A Division JP2012142571A (ja) | 2011-12-26 | 2011-12-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003045874A true JP2003045874A (ja) | 2003-02-14 |
JP2003045874A5 JP2003045874A5 (ja) | 2008-08-07 |
Family
ID=19059768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001227047A Withdrawn JP2003045874A (ja) | 2001-07-27 | 2001-07-27 | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
Country Status (2)
Country | Link |
---|---|
US (8) | US20030030144A1 (ja) |
JP (1) | JP2003045874A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223228A (ja) * | 2004-02-09 | 2005-08-18 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2008040234A (ja) * | 2006-08-08 | 2008-02-21 | Mitsubishi Electric Corp | 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置 |
JP2014197199A (ja) * | 2014-05-02 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
US6825488B2 (en) | 2000-01-26 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR100768919B1 (ko) * | 2004-12-23 | 2007-10-19 | 삼성전자주식회사 | 전원 생성 장치 |
KR101506124B1 (ko) * | 2009-09-04 | 2015-03-25 | 가부시끼가이샤 도시바 | 박막 트랜지스터 및 그 제조 방법 |
TWI459050B (zh) * | 2009-12-01 | 2014-11-01 | Hon Hai Prec Ind Co Ltd | 彩色濾光片及彩色濾光片之製造方法 |
JP5709505B2 (ja) * | 2010-12-15 | 2015-04-30 | 東京エレクトロン株式会社 | プラズマ処理装置、プラズマ処理方法、および記憶媒体 |
JP6087046B2 (ja) * | 2011-03-01 | 2017-03-01 | 太陽誘電株式会社 | 薄膜素子の転写方法及び回路基板の製造方法 |
KR20140122824A (ko) * | 2013-04-11 | 2014-10-21 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
KR102175854B1 (ko) | 2013-11-14 | 2020-11-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
WO2017052654A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Scaled interconnect via and transistor contact by adjusting scattering |
US11600234B2 (en) | 2015-10-15 | 2023-03-07 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate and driving method thereof |
CN105185816A (zh) * | 2015-10-15 | 2015-12-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
JP6828595B2 (ja) * | 2017-05-29 | 2021-02-10 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2020167047A (ja) * | 2019-03-29 | 2020-10-08 | 日東電工株式会社 | ヒータ |
EP4020447B1 (en) | 2019-08-23 | 2024-03-27 | BOE Technology Group Co., Ltd. | Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device |
US11569482B2 (en) | 2019-08-23 | 2023-01-31 | Beijing Boe Technology Development Co., Ltd. | Display panel and manufacturing method thereof, display device |
CN112703604A (zh) | 2019-08-23 | 2021-04-23 | 京东方科技集团股份有限公司 | 显示装置及其制备方法 |
US11600681B2 (en) | 2019-08-23 | 2023-03-07 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
US11404451B2 (en) | 2019-08-27 | 2022-08-02 | Boe Technology Group Co., Ltd. | Electronic device substrate, manufacturing method thereof, and electronic device |
CN111834465A (zh) * | 2019-12-09 | 2020-10-27 | 云谷(固安)科技有限公司 | 阵列基板、显示面板及显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202047A (ja) * | 1994-01-11 | 1995-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09260356A (ja) * | 1996-03-22 | 1997-10-03 | Toshiba Corp | ドライエッチング方法 |
JPH1187726A (ja) * | 1997-09-11 | 1999-03-30 | Seiko Epson Corp | 液晶表示パネルの製造方法 |
JP2000353804A (ja) * | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
JP2001111060A (ja) * | 1999-07-22 | 2001-04-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Family Cites Families (120)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4233109A (en) * | 1976-01-16 | 1980-11-11 | Zaidan Hojin Handotai Kenkyu Shinkokai | Dry etching method |
KR870005504A (ko) | 1985-11-21 | 1987-06-09 | 김성근 | 직류 모우터 |
US4885074A (en) * | 1987-02-24 | 1989-12-05 | International Business Machines Corporation | Plasma reactor having segmented electrodes |
JPS6459215A (en) | 1987-08-31 | 1989-03-06 | Hitachi Ltd | Thin film transistor for liquid crystal display |
JPH01207973A (ja) | 1988-02-16 | 1989-08-21 | Seiko Epson Corp | Mos型半導体装置の製造方法 |
JPH0451120A (ja) | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ |
JP3024661B2 (ja) | 1990-11-09 | 2000-03-21 | セイコーエプソン株式会社 | アクティブマトリクス基板及びその製造方法 |
JP3008485B2 (ja) | 1990-11-16 | 2000-02-14 | セイコーエプソン株式会社 | 薄膜トランジスタ |
US5302240A (en) * | 1991-01-22 | 1994-04-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
US5185058A (en) * | 1991-01-29 | 1993-02-09 | Micron Technology, Inc. | Process for etching semiconductor devices |
FR2680276B1 (fr) * | 1991-08-05 | 1997-04-25 | Matra Mhs | Procede de controle du profil de gravure d'une couche d'un circuit integre. |
DE4142999A1 (de) | 1991-12-24 | 1993-07-01 | Oesterreich Franz | Verfahren zur verfestigung von lockeren metallhaltigen substanzen, verfestigungsvorrichtung sowie verfestigungsprodukt |
US6140980A (en) | 1992-03-13 | 2000-10-31 | Kopin Corporation | Head-mounted display system |
JP3615556B2 (ja) | 1992-11-04 | 2005-02-02 | セイコーエプソン株式会社 | アクティブマトリックス基板とその製造方法 |
TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
US5923962A (en) * | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
US5528082A (en) | 1994-04-28 | 1996-06-18 | Xerox Corporation | Thin-film structure with tapered feature |
JPH07321328A (ja) * | 1994-05-27 | 1995-12-08 | Hitachi Ltd | 薄膜トランジスタ駆動液晶表示装置およびその製法 |
US5554488A (en) * | 1994-07-28 | 1996-09-10 | Northern Telecom Limited | Semiconductor device structure and method of formation thereof |
US5716534A (en) * | 1994-12-05 | 1998-02-10 | Tokyo Electron Limited | Plasma processing method and plasma etching method |
US6042686A (en) * | 1995-06-30 | 2000-03-28 | Lam Research Corporation | Power segmented electrode |
JPH0964366A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 薄膜トランジスタ |
US5824606A (en) * | 1996-03-29 | 1998-10-20 | Lam Research Corporation | Methods and apparatuses for controlling phase difference in plasma processing systems |
JP3574270B2 (ja) | 1996-04-17 | 2004-10-06 | 三菱電機株式会社 | Alテーパドライエッチング方法 |
KR100205373B1 (ko) | 1996-06-11 | 1999-07-01 | 구자홍 | 액정표시소자의 제조방법 |
JP3622934B2 (ja) | 1996-07-31 | 2005-02-23 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタ型液晶表示装置 |
US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
JP3522470B2 (ja) * | 1996-12-04 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US5883007A (en) * | 1996-12-20 | 1999-03-16 | Lam Research Corporation | Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading |
WO1998033362A1 (fr) * | 1997-01-29 | 1998-07-30 | Tadahiro Ohmi | Dispositif a plasma |
JPH10233511A (ja) | 1997-02-21 | 1998-09-02 | Toshiba Corp | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 |
JP3782194B2 (ja) | 1997-02-28 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
TW376547B (en) * | 1997-03-27 | 1999-12-11 | Matsushita Electric Ind Co Ltd | Method and apparatus for plasma processing |
JP3323880B2 (ja) | 1997-03-31 | 2002-09-09 | シャープ株式会社 | 液晶表示装置 |
JP3019021B2 (ja) * | 1997-03-31 | 2000-03-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH10319431A (ja) | 1997-05-15 | 1998-12-04 | Advanced Display:Kk | 薄膜トランジスタアレイ基板 |
JPH10326772A (ja) | 1997-05-26 | 1998-12-08 | Ricoh Co Ltd | ドライエッチング装置 |
JPH1197699A (ja) | 1997-09-24 | 1999-04-09 | Toshiba Corp | 薄膜トランジスタ |
JP3447535B2 (ja) | 1997-10-24 | 2003-09-16 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法 |
JP3523093B2 (ja) | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3403931B2 (ja) | 1997-12-25 | 2003-05-06 | シャープ株式会社 | 液晶表示装置 |
TWI226470B (en) | 1998-01-19 | 2005-01-11 | Hitachi Ltd | LCD device |
JP3765194B2 (ja) | 1998-01-19 | 2006-04-12 | 株式会社日立製作所 | 液晶表示装置 |
JPH11231805A (ja) | 1998-02-10 | 1999-08-27 | Sanyo Electric Co Ltd | 表示装置 |
JPH11274508A (ja) | 1998-03-25 | 1999-10-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
US5917199A (en) * | 1998-05-15 | 1999-06-29 | Ois Optical Imaging Systems, Inc. | Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same |
JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4230029B2 (ja) * | 1998-12-02 | 2009-02-25 | 東京エレクトロン株式会社 | プラズマ処理装置およびエッチング方法 |
US6259106B1 (en) * | 1999-01-06 | 2001-07-10 | Etec Systems, Inc. | Apparatus and method for controlling a beam shape |
US6556702B1 (en) * | 1999-01-06 | 2003-04-29 | Applied Materials, Inc. | Method and apparatus that determines charged particle beam shape codes |
JP2000206564A (ja) | 1999-01-13 | 2000-07-28 | Advanced Display Inc | 反射型液晶表示装置及びその製造方法 |
JP2000275663A (ja) | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP4115654B2 (ja) | 1999-04-30 | 2008-07-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP2256808A2 (en) | 1999-04-30 | 2010-12-01 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method therof |
US6407004B1 (en) * | 1999-05-12 | 2002-06-18 | Matsushita Electric Industrial Co., Ltd. | Thin film device and method for manufacturing thin film device |
US6218221B1 (en) * | 1999-05-27 | 2001-04-17 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure and a method of manufacturing the same |
CN1263159C (zh) | 1999-06-02 | 2006-07-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
JP4663063B2 (ja) | 1999-06-02 | 2011-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3770368B2 (ja) | 1999-06-14 | 2006-04-26 | セイコーエプソン株式会社 | 表示装置、回路基板、回路基板の製造方法 |
US6431112B1 (en) * | 1999-06-15 | 2002-08-13 | Tokyo Electron Limited | Apparatus and method for plasma processing of a substrate utilizing an electrostatic chuck |
JP4062825B2 (ja) | 1999-07-14 | 2008-03-19 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
TW490713B (en) * | 1999-07-22 | 2002-06-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP2001051303A (ja) | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
JP4403329B2 (ja) | 1999-08-30 | 2010-01-27 | ソニー株式会社 | 液晶表示装置の製造方法 |
TW478014B (en) | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
JP2001077108A (ja) | 1999-08-31 | 2001-03-23 | Nec Corp | 半導体装置及び複合酸化物薄膜の製造方法 |
JP3538084B2 (ja) * | 1999-09-17 | 2004-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6646287B1 (en) * | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
JP3460650B2 (ja) | 1999-12-08 | 2003-10-27 | セイコーエプソン株式会社 | 電気光学装置 |
JP2001175198A (ja) | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
WO2001053882A1 (fr) * | 2000-01-21 | 2001-07-26 | Citizen Watch Co., Ltd. | Procede de commande d'un panneau d'affichage a cristaux liquides et dispositif d'affichage a cristaux liquides |
US6646692B2 (en) | 2000-01-26 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal display device and method of fabricating the same |
JP4387065B2 (ja) | 2000-01-26 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の作製方法 |
JP4485078B2 (ja) | 2000-01-26 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6825488B2 (en) | 2000-01-26 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7023021B2 (en) * | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
TW495854B (en) | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP2001255543A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | 液晶表示装置 |
TW513753B (en) * | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
US7525165B2 (en) | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
US6747289B2 (en) * | 2000-04-27 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
US6794229B2 (en) * | 2000-04-28 | 2004-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
TW554637B (en) | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Display device and light emitting device |
TWI286338B (en) * | 2000-05-12 | 2007-09-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
JP4588167B2 (ja) * | 2000-05-12 | 2010-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
US7633471B2 (en) | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
TW536836B (en) | 2000-05-22 | 2003-06-11 | Semiconductor Energy Lab | Light emitting device and electrical appliance |
US7339317B2 (en) | 2000-06-05 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having triplet and singlet compound in light-emitting layers |
US6872604B2 (en) * | 2000-06-05 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a light emitting device |
TW501282B (en) * | 2000-06-07 | 2002-09-01 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
JP4776755B2 (ja) * | 2000-06-08 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2002072963A (ja) | 2000-06-12 | 2002-03-12 | Semiconductor Energy Lab Co Ltd | 発光モジュールおよびその駆動方法並びに光センサ |
US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6489638B2 (en) | 2000-06-23 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US6528824B2 (en) | 2000-06-29 | 2003-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US6940223B2 (en) | 2000-07-10 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Film forming apparatus and method of manufacturing light emitting device |
US6875674B2 (en) * | 2000-07-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorine concentration |
JP4717295B2 (ja) * | 2000-10-04 | 2011-07-06 | 株式会社半導体エネルギー研究所 | ドライエッチング装置及びエッチング方法 |
JP2002151698A (ja) * | 2000-11-14 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4954366B2 (ja) * | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6858480B2 (en) * | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
TW586141B (en) * | 2001-01-19 | 2004-05-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
SG179310A1 (en) | 2001-02-28 | 2012-04-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
JP4926329B2 (ja) * | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
TW480732B (en) * | 2001-04-10 | 2002-03-21 | Ind Tech Res Inst | Polysilicon thin film transistor having gate-overlapped lightly doped drain |
US6897477B2 (en) * | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
US7199027B2 (en) * | 2001-07-10 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen |
JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
JP4024508B2 (ja) * | 2001-10-09 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2012142571A (ja) | 2011-12-26 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2001
- 2001-07-27 JP JP2001227047A patent/JP2003045874A/ja not_active Withdrawn
-
2002
- 2002-07-26 US US10/205,976 patent/US20030030144A1/en not_active Abandoned
-
2005
- 2005-04-14 US US11/105,917 patent/US7482274B2/en not_active Expired - Fee Related
-
2009
- 2009-01-22 US US12/357,533 patent/US8173478B2/en not_active Expired - Fee Related
-
2012
- 2012-05-07 US US13/465,398 patent/US8791513B2/en not_active Expired - Fee Related
-
2014
- 2014-07-28 US US14/444,276 patent/US9153352B2/en not_active Expired - Fee Related
-
2015
- 2015-10-02 US US14/873,863 patent/US9917107B2/en not_active Expired - Lifetime
-
2018
- 2018-03-09 US US15/916,860 patent/US10854636B2/en not_active Expired - Lifetime
-
2020
- 2020-11-30 US US17/106,860 patent/US20210082967A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202047A (ja) * | 1994-01-11 | 1995-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09260356A (ja) * | 1996-03-22 | 1997-10-03 | Toshiba Corp | ドライエッチング方法 |
JPH1187726A (ja) * | 1997-09-11 | 1999-03-30 | Seiko Epson Corp | 液晶表示パネルの製造方法 |
JP2000353804A (ja) * | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
JP2001111060A (ja) * | 1999-07-22 | 2001-04-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
JP2005223228A (ja) * | 2004-02-09 | 2005-08-18 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP4561114B2 (ja) * | 2004-02-09 | 2010-10-13 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
JP2008040234A (ja) * | 2006-08-08 | 2008-02-21 | Mitsubishi Electric Corp | 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置 |
JP2014197199A (ja) * | 2014-05-02 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US8173478B2 (en) | 2012-05-08 |
US10854636B2 (en) | 2020-12-01 |
US20090148963A1 (en) | 2009-06-11 |
US20050230838A1 (en) | 2005-10-20 |
US9917107B2 (en) | 2018-03-13 |
US20180240819A1 (en) | 2018-08-23 |
US20030030144A1 (en) | 2003-02-13 |
US20140332251A1 (en) | 2014-11-13 |
US8791513B2 (en) | 2014-07-29 |
US20120211796A1 (en) | 2012-08-23 |
US20160099261A1 (en) | 2016-04-07 |
US9153352B2 (en) | 2015-10-06 |
US20210082967A1 (en) | 2021-03-18 |
US7482274B2 (en) | 2009-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210082967A1 (en) | Metal Wiring and Method of Manufacturing the Same, and Metal Wiring Substrate and Method of Manufacturing the Same | |
US7709894B2 (en) | Semiconductor device including a transistor with a gate electrode having a taper portion | |
US6853052B2 (en) | Semiconductor device having a buffer layer against stress | |
JP2002329868A (ja) | 半導体装置およびその作製方法 | |
JP5046439B2 (ja) | 半導体装置の作製方法 | |
JP5292453B2 (ja) | 半導体装置の作製方法 | |
JP2002064107A (ja) | 半導体装置の作製方法 | |
JP6087970B2 (ja) | 表示装置、表示モジュール及び電子機器 | |
JP2012142571A (ja) | 半導体装置 | |
JP6553114B2 (ja) | 半導体装置、表示モジュール及び電子機器 | |
JP2020074442A (ja) | 半導体装置 | |
JP2003007722A (ja) | 半導体装置およびその作製方法 | |
JP5799132B2 (ja) | 表示装置、表示モジュール、及び電子機器 | |
JP2018190996A (ja) | 半導体装置 | |
JP2003133252A (ja) | ビームの集束方法およびドーピング装置、並びに半導体装置の作製方法 | |
JP2016054306A (ja) | 表示装置、表示モジュール及び電子機器 | |
JP2002057165A (ja) | 半導体装置の作製方法 | |
JP2002083773A (ja) | 半導体装置の作製方法 | |
JP2002373858A (ja) | 半導体装置の作製方法 | |
JP2002118074A (ja) | 半導体装置の作製方法 | |
JP2002118265A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121112 |