JPH0451120A - 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置の薄膜電界効果型トランジスタ
駆動液晶表示素子アレイに関する。

〔従来の技術〕

薄膜電界効果型トランジスタ駆動液晶表示装置において
は、薄膜電界効果型トランジスタはスイッチング素子と
して使用される。このスイッチング素子として水素化ア
モルファスシリコン薄膜電界効果型トランジスタを用い
た場合の従来の表示素子アレイを第４図に示す。第４図
（ａ）は平面図である。また、第４図（ｂ）、（ｃ）は
それぞれ、第４図（ａ）のＤ−Ｄ線、Ｅ−Ｅ線による切
断の断面図を示す。そして、１画素の等価回路を第５図
に示す。

第４図において、１はゲート線、２はゲート電極、３は
ドレイン線、４はドレイン電極、５はソース電極、６は
画素電極、７はゲート絶縁膜、８は水素化アモルファス
シリコン層、９は燐をドープした水素化アモルファスシ
リコン層、１０は表面保護膜、１３はガラス基板、１４
は電荷蓄積コンデンサ配線である。また第５図において
２２は薄膜電界効果型トランジスタ、２３は液晶からな
る１画素の液晶コンデンサ、２４は１画素の液晶の内部
抵抗、２５は電荷蓄積コンデンサである。

実際の液晶表示素子アレイでは、第５図の等価回路がマ
トリックス状に配置されている。

第４図を用いて、従来の薄膜電界効果型ｌ・ランジスタ
駆動液晶表示素子アレイの構造について製造工程を示す
ことにより説明する。まずガラス基板１３上にクロムか
らなるゲート線１．ゲート電極２及び電荷蓄積コンデサ
ン配線１４を形成する。ゲート線１及びゲート電極２は
一体形成されている。次に、窒化シリコンからなるゲー
ト絶縁膜７．水素化アモルファスシリコン層８．燐をド
ープした水素化アモルファスシリコン層９を連続して成
膜し、ゲート電［２上に水素化アモルファスシリコン層
８．燐を１ヘーブした水素化アモリファスシリコン層９
からなる島を形成する。そして、インジウム及び錫の酸
化物（Ｉ　Ｔ　Ｏ；　ＩｎｄｉｕｍＴｉｎ　０ｘｉｄｅ
）からなる画素電極６を形成する。さらに、クロムを用
いて、ドレイン線３．ドレイン電極４及びソース電極５
を形成する。ドレイン線３及びドレイン電極４は一体形
成されている。この工程に続いて、ドレイン電極４とソ
ース電極５間との間の燐をドープした水素化アモルファ
スシリコン層９を除去することにより薄膜電界効果形ト
ランジスタは完成する。最後に、窒化シリコンからなる
表面保護膜１０を形成することにより、従来の薄膜電界
効果形トランジスタ駆動液晶表示素子アレイが完成する
。

次に、第５図を用いて本表示素子アレイの動作を説明す
る。まず映像信号の第１フイールドにおいては、各表示
セルの輝度に対応する信号電圧がドレンイン線３より供
給され、グー１〜線１にオン・パルスが入力される薄膜
電界効果型トランジスタ２２がオンし、信号電圧が液晶
コンデンサ２３及び電荷蓄積コンデンサ２５に書き込ま
れる。この場合、信号電圧の電位は共通電極の電位■ｏ
に対して高いとする。電荷蓄積コンデンサ２５は、液晶
の内部抵抗２４によって電荷が放電されて電位が下がる
のを補う役目をする。薄膜電界効果型トランジスタ２２
がオフすると、書き込まれた電圧は次の第２のフィール
ドで電圧が書き込まれるまで保持される。映像信号の第
２フイールドでは、第１フイールドと同様にドレイン線
３に供給された信号電圧はゲート線１にオン・パルスが
入力されると液晶コンデンサ２３及び電荷蓄積コンデン
サ２５に書き込まれる。なお、第２フイールドでは、信
号電圧の電位は共通電極の電位ｖ０に対して低いとする
。薄膜電荷効果型トランジスタ２３がオフすると、書き
込まれた電圧は次のフィールドで電圧が書き込まれるま
で保持される。このように液晶コンデンサ及び電荷蓄積
コンデンサを利用して液晶に電圧を印加、駆動し、透過
光強度を変調して画像を表示する。フィールドごとに書
き込む電圧の極性を反転し、液晶を交流駆動しているの
は、液晶材の劣化を防止するためである。

〔発明が解決しようとする課題〕

以上述べたように各表示素子にはゲート線及びドレイン
線を通して電圧が印加される。しかし、表示画面サイズ
を大型化すると以下に述べるような問題が生ずる。

本表示装置においては、第４図に示すパターン図がマト
リクス状に接続される。したがって、ゲート線、ドレイ
ン線及び電荷蓄積コンデンサ配線においては、配線抵抗
と配線容量とによって、入力されたパルスが伝搬する際
に遅延を生ずる。そして、配線の終端側ではパルスは歪
んだ波形となる。入力端子に印加されたパルスが配線終
端側において人力パルス電圧の９０パーセントに達する
までの時間を伝搬遅延時間ｔ（９０％）とすると、抵抗
とコンデンサから構成される梯子型回路の場合、 ｔ（９０％）＝ｎ２　ＣＲＸｌ、０２　　　−（１）と
なる。ただし ｎ：梯子の段数、 Ｒ：１段の抵抗の大きさ、 Ｃ：１段のコンデンサの大きさ である。くインステイテユート　オブ　エレクトリカル
　アンド　エレクトロニクス　エンジニアズ　ジャーナ
ル　オブ　ソリッド　ステート　サーキッツ　１９８３
年第１８巻第４合（ＩＥＥＥ　ＪＯＵＮＡＬ　ＯＦ　５
ＯＬＩＤ−８ＴＡＴＥ　ＣＩＲＣＵＩＴＳ、ＶＯＬ、５
Ｃ−１８，ＮＯ，４，ＡＵＧＵＳＴ　１９８３）　４１
８〜４２６ページ）。

表示装置の画面サイズが大きくなるほど配線抵抗、配線
容量ともに増加するため、伝搬遅延時間も増大する。こ
のように、画面サイズの大型化に伴い入力パルスの伝搬
遅延時間が増加すると、配線の終端側の薄膜電界効果型
トランジスタへは規定時間内に電圧が到達できず、誤っ
た信号が書き込まれたり、書き込みが不十分となり表示
上のクロストークが発生し、表示品質の低下をもたらす
。

ケート線の場合、ドレイン線と比較して、配線容量とし
て薄膜電界効果型トランジスタのチャネル容量が加えら
れるため、伝版遅延はドレイン線側よりさらに大きい。

したがって、特に大型表示装置ではゲート線の配線抵抗
を小さく抑える必要がある。抵抗を下げる方法の一つと
して、膜厚を厚くすることが考えられるが、ゲート線は
絶縁膜の下側に形成されるため、ドレイン線とのクロス
部などで絶縁膜の上側のドレイン線が段差切れを起こす
。したがって膜厚は通常０．１〜．０．２μｍ程度が限
界であった。

電荷蓄積コンデンサに関しては、書き込まれた電圧を保
持し、高画質の表示を行うためには、なるべく大きな容
量の電荷蓄積コンデンサが必要である。電荷蓄積コンデ
ンサ配線は、従来、第４図に示すようにゲート絶縁膜の
下にゲート線と平行に配置され、電荷蓄積コンデンサ配
線には、表示素子アレイの左または右側の端子から信号
が印加されていた。電荷蓄積コンデンサ配線においても
配線に抵抗を小さく抑える必要がある。

本発明は、ゲート線、電荷蓄積コンデンサ配線の配線抵
抗を下げて、信号の伝搬遅延によるクロストーク、輝度
低下環の問題を除去した大型液晶表示素子アレイを提供
することを目的としている。

〔課題を解決するための手段〕

本発明の薄膜電界効果型トランジスタ駆動液晶表示素子
アレイは、２枚の基板間に液晶材を充てんしてなる液晶
表示装置の、その一方の基板側に少なくともゲート線、
ゲート絶縁膜及びドレイン線が形成された薄膜電界効果
型トランジスタ駆動液晶表示素子アレイにおいて、前記
ゲート絶縁膜の下に島状のゲート電極及び前記ドレイン
線が形成され、前記ゲート絶縁膜の上に前記ゲート線。

島状のドレイン電極及び島状のソース電極が形成され、
前記ゲート電極と前記ゲート線とが前記グー１〜絶縁膜
のコンタクトホールを介して接続され、前記ドレ・イン
電極と前記ドレイン線とが前記ゲート絶縁膜コンタクト
ホールを介して接続されて構成されている。

また上記構成において、前記ゲート絶縁膜の下に、前記
島状のゲーｌ〜電極及び前記ドレイン線と同時に、電荷
蓄積コンデンサ配線が形成された構成とすることもでき
る。

〔作用〕

請求項１記載の発明によれば、ゲート線は絶縁股上に形
成されるので、従来のような膜厚の制限がなくなり、２
倍以上に厚くできる。したがって、配線抵抗の小さいゲ
ート線の形成が可能となる。

一般に、デイスプレィは横に長い形である。請求項１記
載の発明によればゲート線（横方向）と比較して長さの
短いドレイン線（縦方向）と平行に電荷蓄積コンデンサ
配線を配置するので、電荷蓄積コンデンサ配線における
信号の伝搬遅延時間を短くできる。デイスプレィの画素
数の縦対横の比をＭ対Ｎ、画素が正方形であるとすると
、電荷蓄積コンデンサが縦に配置された場合の伝搬遅延
と横に配置された場合の伝搬遅延とは、り１）式から計
算されるように、 縦：ｔ（９０％）　−Ｍ２・Ｃ５ｔ−Ｒ・１．０２横Ｉ
ｔ＜９０％）＝Ｎ２・Ｃ５ｔ−Ｒ・１．０２となるので
、本発明によれば、従来に比べ、伝搬遅延時間が（Ｎ、
、””）　２４こ減少する。ただし、ＣＳｔは電荷蓄積
コンデンサの大きさ、Ｒは電荷蓄積コンデンサ配線の１
ピツチの抵抗の大きさである。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は本発明の実施例の構成を示す図である。第１図
（ａ）はパターンの平面図、（ｂ）はＡ−Ａ線による切
断の断面図、（Ｃ）はＢ−Ｂ線による切断の断面図であ
る。

第１図において、１はゲート線、２はゲート電極、３は
ドレイン線、４はドレイン電極、５はソース電極、６は
画素電極、７はゲート絶縁膜、８は水素化アモルファス
シリコン層、９は憐ドープした水素化アモルファスシリ
コン層、１０は表面保護膜、１１はゲートコンタクトホ
ール、１２はドレインコントタクトホール、１３はガラ
ス基板である。

第１図（ａ）ないしくｃ）を用いて、本実施例の薄膜電
界効果型トランジスタ駆動液晶表示素子アレイの具体的
な製造方法を述べることにより、構造の説明をする。ま
す、ガラス基板１３上にスパッタリング法によりクロム
を０．１μ■１成膜し、パターニングを施すことにより
島状のゲート電極２及びドレイン線３を形成する。続い
てゲート絶縁Ｍ７として窒化シリコン層を０．３μｍ、
水素化アモルファスシリコン層８を０．２μｍ、燐をド
ープした水素化アモルファスシリコン層９を０．４μｍ
、プラズマ化学気相成長法により純に成膜する。そして
燐をドープした水素化アモルファスシリコン層９及び水
素化アモルファスシリコン層８をパターニングしてゲー
ト電極２上で脆化を行なう。次に、スパッタリング法に
より、透明導電膜であるＩＴＯを０．０５μｍ成膜しな
後、画素電極６にパターン化する。その後、ゲート絶縁
膜７にゲートコンタクトホール１１及びドレインコンタ
クトホール１２を形成する。さらにスパッタリング法に
よりクロムを０．４μｍ成膜した後、パターニングを行
なうことにより、ゲート線１、島状のドレイン電極４、
ソース電極５を形成する。このとき、ゲートコンタクト
ホール１１において、ゲート線ｌとゲート電極２が接続
され、ドレインコンタクトホール１２において、ドレイ
ン線３とドレイン電極４とが接続される。

ゲート線１の膜厚は従来の０．１μｍから０，４μｍに
増加した。なお、引き続いて、ドレイン電極４とソース
電極５との間の、脆化した水素化アモルファスシリコン
層８上の燐のドープした水素化アモルファスシリコン層
９を除去することにより、薄膜電界効果型トランジスタ
のチャンネル部が形成され、完成される。最後に、この
チャネル部を保護するための表面保護膜１０として窒化
シリコン膜を０．５μｍ成膜することにより、薄膜電界
効果型トランジスタ素子アレイが完成する。

以上のように、本発明の構造を持つ、対角１０インチの
大きさの薄膜電界効果型トランジスタ駆動の液晶表示装
置を作成した。画面の縦横比は、３対４として、画素数
は縦４００、横５５０とした。従来はゲート線のパルス
の伝搬遅延が１５μｓｅｃ以上であったが、本発明の構
造のゲート線パルス伝搬遅延は５μｓｅｃ以下であった
。

次に請求項２記載の発明の詳細な説明する。

第２図は、本発明の一実施例の構成を示す図で（ａ）は
パターンの平面図、（ｂ）はＣ−Ｃ線による切断の断面
図である。

第２図において、１〜１３は第１図に示されたものと同
様のものであり、電荷蓄積コンデンサ配線１４が追加さ
れている。

第２図（ａ）及び（ｂ）を用いて、本実施例の薄膜電界
効果型トランジスタ駆動液晶表示素子アレイの具体的な
製造方法を述べることにより、構造の説明をする。まず
、ガラス基板１３上にスパッタリング法によりクロムを
０．１μｍ成膜し、パターニングを施すことにより島状
のゲート電極２及びドレイン線３と同時に、電荷蓄積コ
ンデンサ配線１４を形成する。その後の工程は、第１図
の実施例と同じであり、ケート絶縁膜７として窒化シリ
コン層を０．３μｍ、水素化アモルファスシリコン層８
を０．２μｍ、燐をドープした水素化アモルファスシリ
コン層９を０．０４μｍ、プラズマ化学気相成長法によ
り順に成膜する。そして、鱗をドープした水素化アモル
ファスシリコンＮ９及び水素化アモルファスシリコン層
８をパターニングしてゲート電極２上で脆化を行なう。

次に、スパッタリング法により、透明導電膜であるＩＴ
Ｏを０．０５μｍ成膜した後、画素型８ｉｉ６にパター
ン化する。その後、ゲート絶縁膜７にゲートコンタクト
ホール１１及びドレインコンタクトホール１２を形成す
る。さらにスパッタリング法によりクロムを０．４μｍ
成膜した後、バターニングを行なうことにより、ゲート
線１．ドレイン電極４及びソース電極５を形成する。こ
のとき、ゲートコンタクトホール１１において、ゲート
線１とゲート線２が接続され、ドレインコンタクトホー
ル１２において、ゲート線３とドレイン電極４とが接続
される。なお、引き続いて、ドレイン電極４とソース電
極５との間の、脆化した水素化アモルファスシリコン層
８上の憐をドープした水素化アモルファスシリコン層９
を除去することにより、薄膜電界効果型トランジスタの
チャネル部が形成され、完成される。最後に、このチャ
ネル部を保護するための表面保護膜１０として窒化シフ
コン膜を０．５μｍ成膜することにより、薄膜電界効果
型トランジスタ素子アレイが完成する。

第２図（ｂ）の断面図に示すように、電荷蓄積コンデン
サは画素電極６と電荷蓄積コンデンサ配線１４との間で
ゲート絶縁膜７を介して形成される。

以上のように、ゲート絶縁膜化に電荷蓄積コンデンサ配
線をドレイン線及び島状のゲート電極と同時形成し、ド
レイン線と平行に配置した構造の、対角１０インチの大
きさの薄膜電界効果型トランジスタ液晶表示装置を作成
した０画面の縦横比は、３対４として、画素数は縦４ｏ
Ｏ２横５５０とした。電荷蓄積コンデサ配線は、従来と
異なり、ドレイン線と平行に縦方向に配置されのて、配
線の長さは従来の４分の３になった。片側から電荷蓄積
コンデンサ電極配線に入力した信号の伝搬遅延時間を反
対側で測定したところ、約３２マイクロ秒であった。従
来の、電荷蓄積コンデンサ配線をゲート線と平行に横方
向に配置した構造では、伝搬遅延時間６０マイクロ秒以
上であったので、約半分に減少した。そして、本実施例
による液晶表示装置では、電圧不足による輝度の低下等
の影響は発生せず、高画質の画面が得られた。

本発明による、他の実施例を第３図に示す。本実施例に
おいては、開口率を大きくするため、電荷蓄積コンデン
サ配線１４の電極部をコの字型に形成している。また、
島状のゲート電極２及び島状のドレイン電極４をそれぞ
れゲート線１の下側及びドレイン線３の上側に延長して
配置しゲートコンタクトホール１１及びドレインコンタ
クトホール１２を介して接続することにより、配線抵抗
をさらに下げる効果と多層構造による断線の防止効果を
得ている。

なお、本実施例全体では配線材料として、クロムを用い
たが、アルミニウム、タンタル、モリブデン、チタン等
の他の金属も使用できる。また、ゲート絶縁Ｍ１表面保
護膜には窒化シリコンを用いたが、二酸化シリコン等の
他の絶縁膜も使用できる。さらに、半導体層として水素
化アモルファスシリコンを使用したが多結晶シリコン等
の他の半導体も使用できる。

〔発明の効果〕

以上述べてきたように、本発明の薄膜電界効果型トラン
ジスタ駆動（アクティブマトリックス型）液晶表示素子
アレイによれば、ゲート線の膜厚増加及び電荷蓄積コン
デンサ配線の長さ短縮によりそれぞれの抵抗値を低下さ
せることができるので、ゲート線におけるパルスの伝搬
遅延と電荷蓄積コンデンサ配線における信号の伝搬遅延
とを短くできる。したがって、ゲート線のパルスの伝搬
遅延によって発生するタロストークを抑え、電荷蓄積コ
ンデンサ配線における伝搬遅延によって引き起こされる
電圧不足により輝度低下、輝度むらの発生を抑止できる
高画質大型液晶表示装置が実現できる。

【図面の簡単な説明】

第１図（ａ＞、（ｂ）、（ｃ）は本発明の一実施例を示
す平面図及び断面図、第２図（ａ）。 （ｂ）は本発明の他の実施例を示す平面図及び断面図、
第３図はさらに他の実施例を示す平面図、第４図（ａ）
、（ｂ）、（ｃ）は従来の薄膜電界効果型トランジスタ
駆動液晶表示素子アレイを示す平面図及び断面図、第５
図は１画素の等価回路図である。 １・・・ゲート線、２・・・ゲート電極、３・・・ドレ
イン線、４・・・ドレイン電極、５・・・ソース電極、
６・・・画素電極、７・・・ゲート絶縁膜、８・・・水
素化アモルファスシリコン層、９・・・燐をドープした
水素化アモルファスシリコン層、１０・・・表面保護膜
、１１・・・ゲートコントクトホール、１２・・・ドレ
インコンタクトホール、１３・・・ガラス基板、１４・
・・電荷蓄積コンデンサ配線、２２・・薄膜電界効果型
トランジスタ、２３・・・液晶コンデンサ、２４・・・
液晶の内部抵抗、２５・・・電荷蓄積コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １、２枚の基板間に液晶材を充てんしてなる液晶表示装
   置の、その一方の基板側に少なくともゲート線、ゲート
   絶縁膜及びドレイン線が形成された薄膜電界効果型トラ
   ンジスタ駆動液晶表示素子アレイにおいて、前記ゲート
   絶縁膜の下に島状のゲート電極及び前記ドレイン線が形
   成され、前記ゲート絶縁膜の上に前記ゲート線、島状の
   ドレイン電極及び島状のソース電極が形成され、前記ゲ
   ート電極と前記ゲート線とが前記ゲート絶縁膜のコンタ
   クトホールを介して接続され、前記ドレイン電極と前記
   ドレイン線とが前記ゲート絶縁膜コンタクトホールを介
   して接続されていることを特徴とする薄膜電界効果型ト
   ランジスタ駆動液晶表示素子アレイ。 ２、前記ゲート絶縁膜の下に、前記島状のゲート電極及
   び前記ドレイン線と同時に、電荷蓄積コンデンサ配線が
   形成されていることを特徴とする請求項１記載の薄膜電
   界効果型トランジスタ駆動液晶表示素子アレイ。