JPH01277217A - アクティブマトリックス型液晶表示素子アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリックス型液晶表示素子アレイ
の電荷Ｗ［：Ｆンデンサに関するものである。

〔従来の技術〕

アクティブマトリックス型液晶表示素子アレイには、ス
イッチ素子として薄膜トランジスタ、薄膜ダイオード等
が使用される。従来の表示素子アレイのパターンの一例
を第８図に示す、このパターンはスイッチ素子に水素化
アモルファスシリコン薄１１ｉ　電界効果型トランジス
タを用い、下層の配線に走査線１を配置し、電荷蓄積コ
ンデンサ用下部電極配線１５を透明金属（Ｉ　Ｔｏ　：
　Ｉ　ｎｄｉｕｉ工ｉｎ　　０ｘｉｄｅ）により形成し
、走査ｍｌと平行にかつ同じく下層に配置した場合の例
である。第８図の表示セル（表示電極）３の部分の（Ｅ
−Ｅ’　）断面図を第９図に示す、また、第８図の薄膜
電界効果型トランジスタ形成部（Ｆ−Ｆ’　）の断面図
を第１０図に示す、さらに、１表示セルの等価回路を第
１１図に示す。

第８図において、２は信号線、３は表示電極、４は薄膜
電界効果型トランジスタ形成部、６は走査ａ１の端子部
、１６は電荷蓄積コンデンサ用下部電極配線１５の端子
部である。なお、表示な極３は電荷蓄積コンデンサ用上
部電極を兼ねている。第９図において、７はガラス基板
、８は配線及び薄膜電界効果型トランジスタ等が形成さ
れた一方のガラス基板と対向するガラス基板に形成され
た対向電極である。９は絶縁層、１０は基板７，７間に
充填された液晶である。第１０図において、１１は水素
化アモルファスシリコン層、１２は燐をドープした水素
化アモルファスシリコン層、１３は薄膜電界効果型トラ
ンジスタのソース電極である。第１１図において、１４
は薄膜電界効果型トランジスタ、１７は２枚のガラス基
板７間に形成される１表示セルの液晶コンデンサ、１８
は１表示セルの液晶の内部抵抗、１９は電荷蓄積コンデ
ンサであり、該コンデンサ１９は第９図に示す表示電極
３、絶縁層９、電荷蓄積コンデンサ用下部電極配線１５
により構成されている。実際の液晶表示素子アレイでは
、第１１図の等価回路がマトリックス状に配置されてい
る。

第１１図の等価回路を用いて本表示素子アレイの動作を
説明する。まず映像信号の第１フイールドにおいては、
各表示セルの輝度に対応する信号電圧が信号線２より供
給され、走査線１にオン・パルスが入力されると薄膜電
界効果型トランジスタ１４がオンし、信号電圧が液晶コ
ンデンサ１７に書き込まれる。この場合、信号電圧の電
位は対向電極８の電位に対して高いとする。薄膜電界効
果型トランジスタ１４がオフすると、書き込まれた電圧
は理想的には次の第２フイールドで電圧が書き込まれる
まで保持される。映像信号の第２フイールドでは、第１
フイールドと同様に信号線２に供給された信号電圧は走
査線１にオン・パルスが入力されると液晶コンデンサ１
７に書き込まれる。なお、第２フイールドでは、信号電
圧の電位は対向電極８の電位に対して低いとする。薄膜
電界効果型トランジスタ１４がオフすると、書き込まれ
た電圧は次のフィールドで電圧が書き込まれるまで保持
される。このように液晶セル３自身をコンデンサとして
利用して液晶セル３に電圧を印加、駆動し、透過光強度
を変調して画像を表示する。フィールドごとに書き込む
電圧の極性を反転し、液晶１０を交流駆動しているのは
、液晶材の劣化を防止するなめである。第１２図に液晶
表示セルに印加される電圧を示す、２０は書き込んだ電
圧が次に書き込まれるまで保持される理想的な状態であ
る。

しかしながら、液晶１０の比抵抗は無限大ではなく、あ
る有限の値を示す、したがって、液晶セル１０に印加さ
れる電圧は理想的な状態からずれて、第１２図中の２１
で示すように、書き込まれた電圧は液晶１０の内部抵抗
１８（第１１図）を通して放電し、低下する。この問題
を解決するためには、第１１図に示すようにセルの液晶
コンデンサ１７に並列に電荷蓄積コンデンサ１９を付加
することにより、放電時定数を大きくする。この場合に
は第１２図の２２に示すように自己放電による液晶セル
印加電圧の低下の割合を少なくすることができる。電荷
蓄積コンデンサ１９は、具体的には第９図に示すように
ＩＴＯで形成された表示電極３に対して絶縁層９を介し
て配置される。＄荷蓄積コンデンサ用下部電極配線１５
は表示な極３との積層Ｍ造となり、光を透過させるなめ
に、材料としては表示電極３と同じくＩＴＯが用いられ
る。

第８図ないし第１０図を用い、従来のアクティブマトリ
ックス型画像表示素子アレイの具体的な製造方法を説明
し、あわせてその構造を明らかにする。第９図において
、まず、ガラス基板７上にＩＴｏをスパッタリング法に
より成１模し、パターニングを行なうことにより電荷蓄
積コンデンサ用下部電極配線１５を形成する０次に、ス
パッタリング法によりクロムを成膜し、パターニングを
施すことにより走査線１を形成する。続いて第１０図の
ように窒化シリコンを用いた絶縁層９、水素化アモルフ
ァスシリコン層１１、燐をドープした水素化アモルファ
スシリコン層１２を順に成膜する。引き続いて、燐をド
ープした水素化アモルファスシリコン層１２及び水素化
アモルファスシリコン層１１をパターニングして晶化を
行なう、そしてスパッタリング法によりＩＴＯを成膜、
パターニングすることにより表示型８ｉ！３を形成する
。ここで、走査線端子部６及び電荷蓄積コンデンサ用下
部電極配線１５の端子部１６上の窒化シリコン絶縁層９
を除去する。さらに、スパッタリング法によりクロムを
成膜した後、パターニングを行なうことにより、信号線
２及びソース電極１３を形成する。なお、この信号線形
成プロセスではさらに、晶化した水素化アモルファスシ
リコン層１１上の燐をドープしたアモルファスシリコン
層１２を除去することにより、薄膜電界効果型トランジ
スタ１４のチャネル部を形成する。

ところで、上記の液晶表示素子アレイの製造に使用する
マスクは、電荷蓄積コンデンサ用下部電極配線用、走査
線用、アモルファスシリコン島化用、走査線端子部及び
電荷蓄積コンデンサ用下部電極配線端子部上の絶縁層除
去用、表示電極用、信号線用として合計６枚必要である
。

〔発明が解決しようとする課題〕

さて、以上述べたように液晶の内部抵抗が低く、放電時
定数が小さい場合には、蓄積コンデンサを形成すること
により液晶セルに書き込まれた電肛の渫持が可能となる
。しかし、蓄積コンデンサ用の電極材料に用いられるＩ
ＴＯは一般的に比抵抗が大きく、例えばスパッタ法によ
り成膜した場合、ＩＴＯの比抵抗ρ４丁０は、 ρ１７゜＝　２　Ｘ　１０−’Ω・ＣＩｍ程度ある。走
査線、信号線に用いられる主な金属の場合には、理科年
表によれば、クロム（Ｃ「）、タンタル（Ｔａ）、アル
ミニウム（Ａ１）の比抵抗はそれぞれ、 ρ、　＝１．７　ｘｌｏ−ラΩ・ＣＩ ｐ？　＝　１．５　Ｘ　１０−’Ω・Ｃ１１ｐ　Ａ　＝
　２．７５ｘ　１０−’Ω−ＣＩであるので、ＩＴＯは
１桁以上も比抵抗が大きいことがわかる。

このように高い比抵抗のＩＴＯを蓄積コンデンサ用の電
極材料に使用すると、表示素子アレイが大型化した場合
には、配線抵抗と電荷蓄積コンデンサの容量の増加によ
り、信号書き込み時に本来一定であるべき電荷蓄積コン
デンサ用下部電極配線の電圧に歪が発生する９例えば、
対角１０インチの液晶表示素子アレイに幅数中ミクロン
、厚さ５００オングストロームのＩＴＯにより電荷蓄積
コンデンサ用下部電極配線を形成した場合、その配線抵
抗は数百キロオーム以上にもなるので、信号書き込み時
に電荷蓄積コンデンサ用下部電極配線の電位が一定せず
、その結果、書き込み電圧不足による輝度の低下や輝度
むらが発生したり、信号線との重なり部分の容量により
、信号線の電位が変化する際に電荷蓄積コンデンサ用下
部電極配線の電位が変化を受け、表示上のフリッカ、ク
ロストークとなる。

本発明は、高比抵抗のＩＴＯを電荷蓄積コンデンサ用下
部電極配線に用いた場合の書き込み電圧不足による輝度
低下等の問題を除去した大型液晶表示素子アレイを提供
することを目的としている６〔課題を解決するための手
段〕 上記目的を達成するため、本発明のアクティブマトリッ
クス型液晶表示素子アレイにおいては、２枚の基板間に
充填された液晶材と、その一方の基板の内面に形成され
た走査線、信号線およびスイッチ素子と、各々の前記ス
イッチ素子に接続された表示′ｒ４極と、前記表示電極
と電荷蓄積コンデンサ用電極配線間に形成された電荷蓄
積コンデンサとを有し、線順次方式により駆動されるア
クティブマトリックス型液晶表示装置において、前記電
荷蓄積コンデンサ用電極配線は、前記走査線と前記信号
線のうち上層に形成された配線と全く同一の金属材料か
らなり、該電極配線を前記上層に形成された配線と平行
に配置したものである。

〔作用〕

本発明によれば、ＩＴＯと比較して低比抵抗の金属材料
で形成された走査線または信号線のうちで上層の配線と
同一の金属材料を電荷蓄積コンデンサ用上部電極配線に
用いるので、高比抵抗のＩＴＯを用いた場合に比べて１
桁以上低抵抗の電荷蓄積コンデンサ用電極配線を使用で
きる。したがって、信号電圧書き込み時に電荷蓄積コン
デンサ用を極配線全体の電位が一定せず、その結果書き
込み電圧不足による輝度の低下や端子部からの位置の違
いによる輝度むらが発生したり、信号線との重なり部分
の容量により、信号線の電位が変化する際に電荷蓄積コ
ンデンサ用電極配線の電位が変化を受け、表示上のフリ
ッカ、クロストークが発生していた問題を、大型液晶表
示素子アレイにおいてら抑止できる。

〔実施例〕

以下に本発明の実施例を図によって説明する。

第１図は本発明による信号線を上層に配置したアクティ
ブマトリックス型液晶表示素子アレイの１実施例を示す
パターンの平面図である０本実施例ではスイッチング素
子としてＷｉ腹膜電界効果トランジスタを使用している
。第２図は、第１図の表示セル部（Ａ−Ａ′）の断面図
である。第３図は第１図の薄膜電界効果型トランジスタ
形成部（Ｂ−Ｂ”　）の断面図である。第１図において
、下層の配線は走査線１であり、上層の配線は信号線２
である。また、電荷蓄積コンデンサ用上部電極配線５は
、上層の配線である信号線２の形成プロセスと同時に形
成し、信号線２に平行して配置されている。なお、第８
図〜第１０図と同−構成部分は同一番号を付して示し詳
細な説明は省略する。

第１図ないし第３図を用いて本実施例のアクティブマト
リックス型画像表示素子アレイの具体的な製造方法を説
明し、あわせてその′！Ｉ４造を明らかにする。まず、
第３図に示ずガラス基板７上にＩＴＯをスパッタリング
法により成膜し、パターニングを行なうことにより表示
電極３を形成する。

次に、スパッタリング法によりクロムを成膜し、パター
ニングを施すことにより走査線１を形成する。続いて窒
化シリコン絶縁層９、水素化アモルファスシリコン層１
１、燐をドープした水素化アモルファスシリコン層１２
を１ｍに成膜する。そして、燐をドープした水素化アモ
ルファスシリコン層１２及び水素化アモルファスシリコ
ン層１１をパターニングして易化を行なう、ここで、走
査線１の端子部６上及び表示電極３上の窒化シリコン絶
縁層９を除去する。さらに、スパッタリング法によりク
ロムを成膜した後、パターニングを行なうことにより、
信号線３及び電荷蓄積コンデンサ用上部電極配線５を同
時に形成する。なお、この信号線形成プロセスではさら
に、易化した水素化アモルファスシリコン層１１上の燐
をドープした水素化アモルファスシリコン層１２を除去
することにより、薄膜電界効果型トランジスタのチャネ
ル部を形成する。

以上の製造工程により、低比抵抗の金属を電荷蓄積コン
デンサ用電極配線に使用し、対角１２インチの大きさの
アクティブマトリックス型液晶表示素子アレイを作製し
たところ、書き込み不足による輝度の低下等の影響は発
生しなかった。

配線材料として、クロム、タンタル等を使用すると、電
荷蓄積コンデンサ用電極配線の配線抵抗は、ＩＴＯを使
用した場合に比較して１桁以上低下させることができる
ので、表示素子アレイを大型化した場合に特に有効であ
る。

以上実施例に述べた液晶表示素子アレイの製造に使用し
たマスクとしては、表示電極用、走査線用、アモルファ
スシリコン島化用、走査線端子部及び表示電極上の絶縁
層除去用、信号線及び電荷蓄積コンデンサ用上部電極配
線用の計５枚であり、従来必要であった６枚に比べてマ
スク数の削減が可能となり、その結果製造プロセスも短
縮されるので、生産コスト、歩留り等の見地から有利で
ある。

実施例の液晶表示素子アレイでは、表示セルはすべて同
じ向きに配置されていて、これは白黒画像表示専用にも
使用できるし、対向電極ガラス基板側にカラーフィルタ
を形成すればカラー画像表示も可能である。

信号線を上層に配置した本発明によるアクティブマトリ
ックス型液晶表示素子ア・レイの他の実施例を第４図に
示す、第４図では、電荷蓄積コンデンサ用上部電極配線
５の電極部のパターンを、表示電極３の周囲に配置して
いる。第４図の実施例では、電荷蓄積コンデンサの容量
を増加させることができる。

さて、第１図ないし第４図の実施例では、電荷蓄積コン
デンサ川上部電極配線に走査線と同じ金属を用いたが、
−船釣に用いられるクロム、タンタル等の金属は、通常
走査線に用いられる１０００オングストローム程度の厚
みでは不透明である。したがって、特に第４図の場合の
ように蓄積コンデンサ用上部電極配線の電極部のパター
ンを表示電極の周囲に配置すると、表示電極の開口率が
減少することになる。しかし、実際の液晶表示素子アレ
イでは、各表示セル間のクロストークを避け、高コント
ラスト化することを目的として各表示セルの周辺部を遮
光するブラックマトリックス化が施されるので、開口率
（光の利用効率）の低下はほとんどない、また本実施例
の場合には、電荷蓄積コンデンサ用上部電極配線がブラ
ックマトリックスの一部分を構成することになる。この
ように、開口率をほとんど低下させることなく蓄積コン
デンサを形成できる。

第５図ないし第７図は上層に走査＆１１を配置した液晶
表示素子アレイの実施例である。スイッチング素子とし
て薄膜電界効果型トランジスタを使用している。第５図
は、走査線１を上層に配置した本発明のアクティブマト
リックス型液晶表示素子アレイの他の実施例を示すパタ
ーンの平面図である。第６図は、第５図の表示セル部（
Ｃ−Ｃ’　）の断面図である。第７図は第５図の薄膜電
界効果型トランジスタ形成部（Ｄ−Ｄ’　）の断面図で
ある。第５図において、下層の配線は信号線２であり、
上層の配線は走査線１である。また、電荷蓄積コンデン
サ用上部電極配線５は、上層の配線である走査線１の形
成プロセスと同時に形成し、走査線ｌに平行して配置さ
れている。

第５図ないし第７図を用いて、本実施例のアクティブマ
トリヅクス型画像表示素子アレイの具体的な製造方法を
説明し、あわぜてそのＭ２Ｓを示ず。

まず、ガラス基板７上にＩＴＯをスパッタリング法によ
り成膜し、パターニングを行なうことにより表示電極３
を形成する０次に、スパッタリング法によりクロムを成
膜し、続いて燐をドープした水素化アモルファスシリコ
ン層１２を成膜する。そして、燐をドープした水素化ア
モルファスシリコン層１２及びクロムをパターニングす
ることにより信号線２及びソース電極１３を形成する。

続いて水素化アモルファスシリコン層１１を成膜、パタ
ーニングを行ない、晶化する。そして、窒化シリコン絶
縁層９を成膜した後、信号線２の端子部１４上及び表示
電極３上の窒化シリコン絶縁膜９を除去する。さらに、
スパッタリング法によりクロムを成膜した後、パターニ
ングを行なうことにより、走査線１及び電荷蓄積コンデ
ンサ用上部電極配線５を同時に形成する０本実施例の場
合にも、電荷蓄積コンデンサ川上部電極配線はｔＴＯよ
り１桁以上低比抵抗の金属材料を使用するので、書き込
み電圧不足による輝度低下、輝度むらや、タロストーク
・フリッカなどの表示上の悪影響は発生しない。

第１図ないし第７図にはスイッチ素子として薄膜電界効
果型トランジスタを使用した例を述べたが、薄膜ダイオ
ード等の他のスイッチング素子に置き換えても同じ効果
が得られる。

〔発明の効果〕

以上述べてきたように、本発明のアクティブマトリック
ス型液晶表示素子アレイによれば、蓄積コンデンサ用の
Ｚ　＆材料として、高比抵抗のＩ　ＴＯに代わり、低比
抵抗の金属材料を使用でき、液晶表示素子アレイを大型
化した場合に、蓄積コンデンサ用電極の高い配線抵抗と
配線容量とにより引き起こされる書き込み電圧不足によ
る輝度低下、輝度むらの発生を抑止できる。また、上層
の配線を形成する際に同時に電荷蓄積コンデンサ用上部
電極配線を形成でき、素子アレイ形成プロセスを削減で
きる効果を有する。

【図面の簡単な説明】

第１図は本発明によるアクティブマトリックス型表示素
子アレイの１実施例を示す配線パターンの平面図、第２
図は第１図のＡ−Ａ′線断面図、第３図は第１図のＢ−
Ｂ′線断面図、第４図は本発明によるアクティブマトリ
ックス型表示素子アレイの他の実施例を示す配線パター
ンの平面図、第５図は本発明によるアクティブマトリッ
クス型表示素子アレイの他の実施例を示す配線パターン
の平面図、第６図は第５図のｃ−ｃ′線断面図、第７図
は第５図のＤ−Ｄ′線断面図、第８図は従来の配線パタ
ーンの平面図、第９図は第８図のＥ−Ｅ’線断面図、第
１０図は第８図のＦ−Ｆ′線断面図、第１１図は１表示
セルの等価回路、第１２図は液晶セルの印加電圧を示す
図である。 ■・・・走査線　　　　　　　２・・・信号線３・・・
表示セル（表示電極） ４・・・薄膜トランジスタ形成部 ５・・・電荷蓄積コンデンサ用上部電極配線６・・・走
査線端子部　　　　７・・・ガラス基板８・・・対向電
極 ９・・・絶縁層　　　　　　　１０・・一液晶１１・・
・水素化アモルファスシリコン層１２・・・燐をドープ
した水素化アモルファスシリコン層 １３・・・ソース電極　　　　　１４・・・信号線端子
部１５・・・電荷蓄積コンデンサ用下部電極配線１６・
・・電荷蓄積コンデンサ用下部電極配線端子部１７・・
・液晶コンデンサ １８・・・液晶セルの内部抵抗 １９・・・電荷蓄積コンデンサ ２０・・・理想的な液晶セル印加電圧 ２１・・・電荷蓄積コンデンサがない場合の液晶セル印
加電圧 ２２・・・電荷蓄積コンデンサがある場合の液晶セル印
加電圧 特許出願人　　日本電気株式会社 代　　　理　　　人　　　　弁理士　　　内　　原　　
　　晋第１図 第３図 第９図 第ｌＯ図

Claims (1)

【特許請求の範囲】
1. （１）２枚の基板間に充填された液晶材と、その一方の
   基板の内面に形成された走査線、信号線およびスイッチ
   素子と、各々の前記スイッチ素子に接続された表示電極
   と、前記表示電極と電荷蓄積コンデンサ用電極配線間に
   形成された電荷蓄積コンデンサとを有し、線順次方式に
   より駆動されるアクティブマトリックス型液晶表示装置
   において、前記電荷蓄積コンデンサ用電極配線は、前記
   走査線と前記信号線のうち上層に形成された配線と全く
   同一の金属材料からなり、該電極配線を前記上層に形成
   された配線と平行に配置したことを特徴とするアクティ
   ブマトリックス型液晶表示素子アレイ。