JPH08179351A - 表示装置用アレイ基板 - Google Patents
表示装置用アレイ基板Info
- Publication number
- JPH08179351A JPH08179351A JP6320429A JP32042994A JPH08179351A JP H08179351 A JPH08179351 A JP H08179351A JP 6320429 A JP6320429 A JP 6320429A JP 32042994 A JP32042994 A JP 32042994A JP H08179351 A JPH08179351 A JP H08179351A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal line
- display device
- array substrate
- connection conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Abstract
(57)【要約】
【構成】 この発明は、信号線と走査線とを電気的に非
線形素子回路を介して接続する接続導体とを備えた表示
装置用アレイ基板であって、非線形素子回路が走査線接
続パットもしくは信号線接続パット自体を第１電極と
し、接続導体を第２電極として構成される。 【効果】 この発明によれば、製造途中で発生する静電
気の影響による素子破壊等を十分に軽減し、高い製造歩
留まりを確保しつつ、十分な狭額縁化を達成することが
できた。
線形素子回路を介して接続する接続導体とを備えた表示
装置用アレイ基板であって、非線形素子回路が走査線接
続パットもしくは信号線接続パット自体を第１電極と
し、接続導体を第２電極として構成される。 【効果】 この発明によれば、製造途中で発生する静電
気の影響による素子破壊等を十分に軽減し、高い製造歩
留まりを確保しつつ、十分な狭額縁化を達成することが
できた。
Description
【０００１】
【産業上の利用分野】この発明は、各画素電極にスイッ
チ素子が電気的に接続されて成る表示装置用アレイ基板
に関する。
チ素子が電気的に接続されて成る表示装置用アレイ基板
に関する。
【０００２】
【従来の技術】液晶表示装置に代表される平面表示装置
は、薄型、軽量、低消費電力の特徴を生かして、パーソ
ナルコンピュータやワードプロセッサ等の表示装置とし
て、ＴＶ表示装置として、更に投射型の表示装置として
各種分野で利用されている。
は、薄型、軽量、低消費電力の特徴を生かして、パーソ
ナルコンピュータやワードプロセッサ等の表示装置とし
て、ＴＶ表示装置として、更に投射型の表示装置として
各種分野で利用されている。
【０００３】中でも、各画素電極にスイッチ素子として
３端子非線形素子が電気的に接続されて成るアクティブ
マトリックス型表示装置は、隣接画素間でクロストーク
のない良好な表示画像を実現できることから、盛んに研
究・開発が行われている。
３端子非線形素子が電気的に接続されて成るアクティブ
マトリックス型表示装置は、隣接画素間でクロストーク
のない良好な表示画像を実現できることから、盛んに研
究・開発が行われている。
【０００４】以下に、光透過型のアクティブマトリック
ス型液晶表示装置を例にとり、その構成について簡単に
説明する。アクティブマトリックス型液晶表示装置は、
アレイ基板と対向基板との間に配向膜を介して液晶組成
物が保持されて構成されている。アレイ基板は、ガラス
基板上に複数本の信号線と複数本の走査線とがマトリク
ス状に配置され、各交点近傍にスイッチ素子として配置
される薄膜トランジスタ（以下、ＴＦＴと略称する。）
を介してＩＴＯ（Indium Tin Oxide）から成る画素電極
が設けられている。更に、このガラス基板上には、走査
線と略平行する補助容量線が配置され、補助容量線と画
素電極との間で補助容量（Cs）が形成されるよう、補助
容量線と画素電極との間には絶縁膜が介在されている。
ス型液晶表示装置を例にとり、その構成について簡単に
説明する。アクティブマトリックス型液晶表示装置は、
アレイ基板と対向基板との間に配向膜を介して液晶組成
物が保持されて構成されている。アレイ基板は、ガラス
基板上に複数本の信号線と複数本の走査線とがマトリク
ス状に配置され、各交点近傍にスイッチ素子として配置
される薄膜トランジスタ（以下、ＴＦＴと略称する。）
を介してＩＴＯ（Indium Tin Oxide）から成る画素電極
が設けられている。更に、このガラス基板上には、走査
線と略平行する補助容量線が配置され、補助容量線と画
素電極との間で補助容量（Cs）が形成されるよう、補助
容量線と画素電極との間には絶縁膜が介在されている。
【０００５】対向基板は、ガラス基板上にＴＦＴ並びに
画素電極周辺を遮光するためのマトリクス状の遮光膜が
配置され、この上に絶縁膜を介してＩＴＯから成る対向
電極が配置されて成っている。
画素電極周辺を遮光するためのマトリクス状の遮光膜が
配置され、この上に絶縁膜を介してＩＴＯから成る対向
電極が配置されて成っている。
【０００６】そして、アレイ基板の各信号線および各走
査線は、それぞれポリイミド等のフレキシブル基板上に
金属配線が形成されて成るＦＰＣ（Flexible Print Cir
cuit）あるいはフレキシブル配線基板上に駆動素子が配
置されて成るＴＡＢ（Tape Automated Bonding）等を介
して駆動回路基板に電気的に接続されている。
査線は、それぞれポリイミド等のフレキシブル基板上に
金属配線が形成されて成るＦＰＣ（Flexible Print Cir
cuit）あるいはフレキシブル配線基板上に駆動素子が配
置されて成るＴＡＢ（Tape Automated Bonding）等を介
して駆動回路基板に電気的に接続されている。
【０００７】また、対向基板の対向電極は、銀粒子等の
導電粒子が樹脂中に分散されて成るトランスフアァを介
してアレイ基板側に導通され、更に上記したＦＰＣやＴ
ＡＢ等を介して駆動回路基板に電気的に接続されて成っ
ている。
導電粒子が樹脂中に分散されて成るトランスフアァを介
してアレイ基板側に導通され、更に上記したＦＰＣやＴ
ＡＢ等を介して駆動回路基板に電気的に接続されて成っ
ている。
【０００８】
【発明が解決しようとする課題】上記したアクティブマ
トリックス型液晶表示装置にあっては、表示装置用アレ
イ基板の製造途中で発生する静電気による画素スイッチ
の素子破壊等を防止しつつ表示装置用アレイ基板の各配
線やＴＦＴ等の検査を可能ならしめるため、表示画素領
域外に接続導体を設け、この接続導体に信号線及び走査
線のそれぞれをダイオードやＴＦＴ等の非線形素子回路
を介して電気的に接続する技術が特開平３−１３４６２
８号等に開示され、知られている。
トリックス型液晶表示装置にあっては、表示装置用アレ
イ基板の製造途中で発生する静電気による画素スイッチ
の素子破壊等を防止しつつ表示装置用アレイ基板の各配
線やＴＦＴ等の検査を可能ならしめるため、表示画素領
域外に接続導体を設け、この接続導体に信号線及び走査
線のそれぞれをダイオードやＴＦＴ等の非線形素子回路
を介して電気的に接続する技術が特開平３−１３４６２
８号等に開示され、知られている。
【０００９】このような接続導体を備えた表示装置用ア
レイ基板によれば、各配線や画素スイッチ等の検査時に
用いられる電圧では、非線形素子回路は高抵抗体として
機能するため、個々の配線や画素スイッチ等の検査が行
える。しかしながら、製造途中で発生する静電気に起因
した高電圧に対しては、非線形素子回路は導電体として
機能するため、各信号線及び各走査線間の電位差を解消
し、画素スイッチ等が静電破壊することを防止する。
レイ基板によれば、各配線や画素スイッチ等の検査時に
用いられる電圧では、非線形素子回路は高抵抗体として
機能するため、個々の配線や画素スイッチ等の検査が行
える。しかしながら、製造途中で発生する静電気に起因
した高電圧に対しては、非線形素子回路は導電体として
機能するため、各信号線及び各走査線間の電位差を解消
し、画素スイッチ等が静電破壊することを防止する。
【００１０】ところで、近年では、生産性や装置価格の
低廉化、更に装置の狭額縁化を達成するため、１枚のガ
ラス基板からできるだけ表示画素領域の大きいアレイ基
板を搾取すること、あるいは１枚のガラス基板からでき
るだけ多数のアレイ基板を搾取することが要求されてい
る。
低廉化、更に装置の狭額縁化を達成するため、１枚のガ
ラス基板からできるだけ表示画素領域の大きいアレイ基
板を搾取すること、あるいは１枚のガラス基板からでき
るだけ多数のアレイ基板を搾取することが要求されてい
る。
【００１１】上記したように、非線形素子回路及び接続
導体を配置することは、アレイ基板の製造歩留まりは向
上されるものの、表示画素領域に対して周辺領域が増大
するため、生産性や装置価格の低廉化、更には表示装置
の狭額縁化に相反するものである。
導体を配置することは、アレイ基板の製造歩留まりは向
上されるものの、表示画素領域に対して周辺領域が増大
するため、生産性や装置価格の低廉化、更には表示装置
の狭額縁化に相反するものである。
【００１２】この発明は上記した技術課題に対処して成
されたものであって、高い製造歩留まりを確保しつつ、
十分な狭額縁化が達成できる表示装置用アレイ基板を提
供することを目的としている。
されたものであって、高い製造歩留まりを確保しつつ、
十分な狭額縁化が達成できる表示装置用アレイ基板を提
供することを目的としている。
【００１３】
【課題を解決するための手段】請求項１に記載される発
明は、絶縁基板上にマトリクス状に配線される複数本の
信号線および走査線，少なくとも一前記走査線及び一前
記信号線に電気的に接続されたスイッチ素子，前記スイ
ッチ素子に電気的に接続された画素電極とを含む表示画
素領域と、前記走査線に接続されて前記表示画素領域外
に配置される走査線接続パットと、前記信号線に接続さ
れて前記表示画素領域外に配置される信号線接続パット
と、前記信号線と前記走査線とを電気的に非線形素子回
路を介して接続する接続導体とを備えた表示装置用アレ
イ基板において、前記非線形素子回路は前記走査線接続
パットもしくは前記信号線接続パット自体を第１電極と
し、前記接続導体を第２電極として構成されることを特
徴としている。
明は、絶縁基板上にマトリクス状に配線される複数本の
信号線および走査線，少なくとも一前記走査線及び一前
記信号線に電気的に接続されたスイッチ素子，前記スイ
ッチ素子に電気的に接続された画素電極とを含む表示画
素領域と、前記走査線に接続されて前記表示画素領域外
に配置される走査線接続パットと、前記信号線に接続さ
れて前記表示画素領域外に配置される信号線接続パット
と、前記信号線と前記走査線とを電気的に非線形素子回
路を介して接続する接続導体とを備えた表示装置用アレ
イ基板において、前記非線形素子回路は前記走査線接続
パットもしくは前記信号線接続パット自体を第１電極と
し、前記接続導体を第２電極として構成されることを特
徴としている。
【００１４】請求項２に記載される発明は、前記第１電
極は複数の細状突起を有する櫛形状であり、前記第２電
極は前記接続導体から延在され前記第１電極に嵌合する
複数の細状突起を有する櫛形状であることを特徴とした
請求項１記載の表示装置用アレイ基板にある。
極は複数の細状突起を有する櫛形状であり、前記第２電
極は前記接続導体から延在され前記第１電極に嵌合する
複数の細状突起を有する櫛形状であることを特徴とした
請求項１記載の表示装置用アレイ基板にある。
【００１５】請求項３に記載される発明は、前記第２電
極の両端の細状突起は、前記第１電極の両端の細状突起
に囲まれ、前記第１電極の前記両端の細状突起は他の細
状突起よりも短いことを特徴とした請求項２記載の表示
装置用アレイ基板にある。
極の両端の細状突起は、前記第１電極の両端の細状突起
に囲まれ、前記第１電極の前記両端の細状突起は他の細
状突起よりも短いことを特徴とした請求項２記載の表示
装置用アレイ基板にある。
【００１６】請求項４に記載される発明は、請求項１記
載の表示装置用アレイ基板において、前記接続導体はエ
ネルギー線によって除去されることを特徴としている。
載の表示装置用アレイ基板において、前記接続導体はエ
ネルギー線によって除去されることを特徴としている。
【００１７】
【作 用】この発明の表示装置用アレイ基板によれば、
非線形素子回路が走査線接続パットもしくは信号線接続
パット自体を第１電極とし、接続導体を第２電極として
構成される。
非線形素子回路が走査線接続パットもしくは信号線接続
パット自体を第１電極とし、接続導体を第２電極として
構成される。
【００１８】このため、従来と同様に高い製造歩留まり
を確保しつつ、表示画素領域に対して周辺領域を十分に
小さく設定できる。
を確保しつつ、表示画素領域に対して周辺領域を十分に
小さく設定できる。
【００１９】また、この発明によれば、接続導体幅が増
大することもないので、接続導体を研磨して除去するの
であれば短時間で除去でき、レーザー光線等のエネルギ
ー線で除去するのであればスポット径に左右されること
なく接続導体を電気的に十分に除去することができる。
大することもないので、接続導体を研磨して除去するの
であれば短時間で除去でき、レーザー光線等のエネルギ
ー線で除去するのであればスポット径に左右されること
なく接続導体を電気的に十分に除去することができる。
【００２０】
【実施例】以下、本発明の一実施例の表示装置用アレイ
基板が用いられて成るアクティブマトリクス型液晶表示
装置について図面を参照して詳細に説明する。
基板が用いられて成るアクティブマトリクス型液晶表示
装置について図面を参照して詳細に説明する。
【００２１】図１に示すように、このアクティブマトリ
クス型液晶表示装置(1) は、対角１４インチの表示画素
領域(5) を備えたノーマリ・ホワイトモードの光透過型
であって、表示装置用アレイ基板(100) と対向基板(50
0) の間に、図示しないが配向膜を介して液晶組成物が
保持されて成る液晶パネル(3) と、アレイ基板(100) の
第１長辺(103a)に沿って配置され液晶パネル(3) に映像
信号（Vs）を供給する４個のＸ−ＴＡＢ(601),(603),(6
05),(607) 、アレイ基板(100) の第１短辺(103c)に沿っ
て配置され液晶パネル(3) に走査信号（Vg）を供給する
２個のＹ−ＴＡＢ(701),(703) 、４個のＸ−ＴＡＢ(60
1),(603),(605),(607) に接続されるＸ側回路基板(611)
、２個のＹ−ＴＡＢ(701),(703) に接続されるＹ側回
路基板(711)とを備えている。
クス型液晶表示装置(1) は、対角１４インチの表示画素
領域(5) を備えたノーマリ・ホワイトモードの光透過型
であって、表示装置用アレイ基板(100) と対向基板(50
0) の間に、図示しないが配向膜を介して液晶組成物が
保持されて成る液晶パネル(3) と、アレイ基板(100) の
第１長辺(103a)に沿って配置され液晶パネル(3) に映像
信号（Vs）を供給する４個のＸ−ＴＡＢ(601),(603),(6
05),(607) 、アレイ基板(100) の第１短辺(103c)に沿っ
て配置され液晶パネル(3) に走査信号（Vg）を供給する
２個のＹ−ＴＡＢ(701),(703) 、４個のＸ−ＴＡＢ(60
1),(603),(605),(607) に接続されるＸ側回路基板(611)
、２個のＹ−ＴＡＢ(701),(703) に接続されるＹ側回
路基板(711)とを備えている。
【００２２】表示装置用アレイ基板(100) について図２
を参照して説明する。表示装置用アレイ基板(100) は、
ガラス基板(101) 上に、複数本の信号線（Xi）と走査線
（Yj）とが略直交するように配列され、また複数本の補
助容量線（Cj）が走査線（Yj）と略平行して配列されて
いる。
を参照して説明する。表示装置用アレイ基板(100) は、
ガラス基板(101) 上に、複数本の信号線（Xi）と走査線
（Yj）とが略直交するように配列され、また複数本の補
助容量線（Cj）が走査線（Yj）と略平行して配列されて
いる。
【００２３】信号線（Xi）と走査線（Yj）との交差部近
傍には、一走査線（Yj）をゲート電極(111) とし、また
一信号線（Xi）をドレイン電極(121) とし、半導体層と
して非晶質シリコン（ａ−Ｓｉ：Ｈ）が用いられた逆ス
タガ構造のＴＦＴ(131) が配置され、このＴＦＴ(131)
のソース電極(123) を介して画素電極(141) が配置され
る。尚、上述した、補助容量線（Cj）と画素電極(141)
との間で補助容量（Cs）が形成される。このようにして
２次元状に配列される画素電極(141) により表示画素領
域(5) が構成される。
傍には、一走査線（Yj）をゲート電極(111) とし、また
一信号線（Xi）をドレイン電極(121) とし、半導体層と
して非晶質シリコン（ａ−Ｓｉ：Ｈ）が用いられた逆ス
タガ構造のＴＦＴ(131) が配置され、このＴＦＴ(131)
のソース電極(123) を介して画素電極(141) が配置され
る。尚、上述した、補助容量線（Cj）と画素電極(141)
との間で補助容量（Cs）が形成される。このようにして
２次元状に配列される画素電極(141) により表示画素領
域(5) が構成される。
【００２４】この実施例では、表示画素領域(5) に対し
て装置(1) の外形寸法を小さくするため、信号線（Xi）
はガラス基板(101) の第１長辺(103a)側にのみ引き出さ
れて信号線接続パッド（XCPi）に電気的に接続され、ま
た走査線（Yj）はガラス基板(101) の第１短辺(103c)側
にのみ引き出されて走査線接続パッド（YCPj）に電気的
に接続されている。また補助容量線（Cj）も第１短辺(1
03c)側にのみ引き出されて補助容量線接続パッド（CCP
）に接続されている。
て装置(1) の外形寸法を小さくするため、信号線（Xi）
はガラス基板(101) の第１長辺(103a)側にのみ引き出さ
れて信号線接続パッド（XCPi）に電気的に接続され、ま
た走査線（Yj）はガラス基板(101) の第１短辺(103c)側
にのみ引き出されて走査線接続パッド（YCPj）に電気的
に接続されている。また補助容量線（Cj）も第１短辺(1
03c)側にのみ引き出されて補助容量線接続パッド（CCP
）に接続されている。
【００２５】各信号線接続パッド（XCPi）のそれぞれは
第１非線形素子回路（XSWi）を介して表示装置用アレイ
基板(100) の最外端に配置される接続導体(211) に接続
され、各走査線接続パッド（YCPj）のそれぞれは第２非
線形素子回路（YSWj）を介して接続導体(211) にそれぞ
れ接続され、更に補助容量線接続パッド（CCP ）も第３
非線形素子回路（CSW ）を介して接続導体(211) に接続
される。
第１非線形素子回路（XSWi）を介して表示装置用アレイ
基板(100) の最外端に配置される接続導体(211) に接続
され、各走査線接続パッド（YCPj）のそれぞれは第２非
線形素子回路（YSWj）を介して接続導体(211) にそれぞ
れ接続され、更に補助容量線接続パッド（CCP ）も第３
非線形素子回路（CSW ）を介して接続導体(211) に接続
される。
【００２６】第１非線形素子回路（XSWi）、第２非線形
素子回路（YSWj）及び第３非線形素子回路（CSW ）のそ
れぞれは、ゲート・ドレイン間が短絡された２端子動作
ＴＦＴとゲート・ソース間が短絡された２端子動作ＴＦ
Ｔとを一対とした非線形素子が並列に４個接続されて構
成され、第１非線形素子回路（XSWi）は２０Ｖにおける
抵抗値が５００ＫΩに設定され、第２非線形素子回路
（YSWj）も２０Ｖにおける抵抗値が５００ＫΩに、また
第３非線形素子回路（CSW ）も２０Ｖにおける抵抗値が
５００ＫΩに設定されている。これにより、表示装置用
アレイ基板(100)の検査時には、信号線（Xi）同士、走
査線（Yj）同士、あるいは信号線（Xi）と走査線（Yj）
とは電気的に絶縁され、所望の検査が施されるが、信号
線（Xi）と走査線（Yj）との間に静電気等に起因する高
電圧が印加されると信号線（Xi）と走査線（Yj）とは電
気的に接続され、よってＴＦＴ(131) の素子破壊や信号
線（Xi）と走査線（Yj）とのクロスショートが防止され
る。
素子回路（YSWj）及び第３非線形素子回路（CSW ）のそ
れぞれは、ゲート・ドレイン間が短絡された２端子動作
ＴＦＴとゲート・ソース間が短絡された２端子動作ＴＦ
Ｔとを一対とした非線形素子が並列に４個接続されて構
成され、第１非線形素子回路（XSWi）は２０Ｖにおける
抵抗値が５００ＫΩに設定され、第２非線形素子回路
（YSWj）も２０Ｖにおける抵抗値が５００ＫΩに、また
第３非線形素子回路（CSW ）も２０Ｖにおける抵抗値が
５００ＫΩに設定されている。これにより、表示装置用
アレイ基板(100)の検査時には、信号線（Xi）同士、走
査線（Yj）同士、あるいは信号線（Xi）と走査線（Yj）
とは電気的に絶縁され、所望の検査が施されるが、信号
線（Xi）と走査線（Yj）との間に静電気等に起因する高
電圧が印加されると信号線（Xi）と走査線（Yj）とは電
気的に接続され、よってＴＦＴ(131) の素子破壊や信号
線（Xi）と走査線（Yj）とのクロスショートが防止され
る。
【００２７】尚、この接続導体(211) は、表示装置用ア
レイ基板(100) の完成後、例えば配向膜（図示せず）を
配置してラビング処理を施した後、あるいは液晶パネル
(3)の完成後、例えば液晶組成物を注入した後、レーザ
ー光線等を接続導体(211) に沿って走査することにより
除去される。
レイ基板(100) の完成後、例えば配向膜（図示せず）を
配置してラビング処理を施した後、あるいは液晶パネル
(3)の完成後、例えば液晶組成物を注入した後、レーザ
ー光線等を接続導体(211) に沿って走査することにより
除去される。
【００２８】対向基板(500) は、図示しないが、ＴＦＴ
(131) 、信号線（Xi）と画素電極(141) との間隙、走査
線（Yj）と画素電極(141) との間隙とをそれぞれ遮光す
るようにマトリクス状に配置される遮光膜、遮光膜間に
配置される赤（Ｒ），緑（Ｇ），青（Ｂ）のカラーフィ
ルタ層、カラーフィルタ層上に配置される対向電極とを
含む。
(131) 、信号線（Xi）と画素電極(141) との間隙、走査
線（Yj）と画素電極(141) との間隙とをそれぞれ遮光す
るようにマトリクス状に配置される遮光膜、遮光膜間に
配置される赤（Ｒ），緑（Ｇ），青（Ｂ）のカラーフィ
ルタ層、カラーフィルタ層上に配置される対向電極とを
含む。
【００２９】次に、第１非線形素子回路（XSWi）の構造
について、信号線（X2）に接続される第１非線形素子回
路（XSW2）を例にとり図２、図３及び４を参照して詳細
に説明する。
について、信号線（X2）に接続される第１非線形素子回
路（XSW2）を例にとり図２、図３及び４を参照して詳細
に説明する。
【００３０】この第１非線形素子回路（XSW2）は、図２
に示すように、ゲート・ドレイン間が短絡され互いに並
列に接続された４個の２端子動作ＴＦＴ（XSW2-1a ），
（XSW2-2a ），（XSW2-3a ），（XSW2-4a ）、ゲート・
ソース間が短絡され互いに並列に接続された４個の２端
子動作ＴＦＴ（XSW2-1b ），（XSW2-2b ），（XSW2-3b
），（XSW2-4b ）とを含む。
に示すように、ゲート・ドレイン間が短絡され互いに並
列に接続された４個の２端子動作ＴＦＴ（XSW2-1a ），
（XSW2-2a ），（XSW2-3a ），（XSW2-4a ）、ゲート・
ソース間が短絡され互いに並列に接続された４個の２端
子動作ＴＦＴ（XSW2-1b ），（XSW2-2b ），（XSW2-3b
），（XSW2-4b ）とを含む。
【００３１】これら２端子動作ＴＦＴ（XSW2-1a ），
…，（XSW2-4a ）、２端子動作ＴＦＴ（XSW2-1b ），
…，（XSW2-4b ）は、図３〜４に示すように、例えば次
のように構成される。
…，（XSW2-4a ）、２端子動作ＴＦＴ（XSW2-1b ），
…，（XSW2-4b ）は、図３〜４に示すように、例えば次
のように構成される。
【００３２】ガラス基板(101) の第１長辺(103a)側に延
在される信号線（X2）は、信号線（X2）の配線幅よりも
十分に大きい信号線（X2）と一体に構成される例えばア
ルミニウム（Ａｌ）から成る信号線接続パッド（XCP2）
に接続される。信号線接続パッド（XCP2）の第１長辺(1
03a)側は３本の細状突起(221a),(221b),(221c)を備え、
両端の細状突起(221a),(221c) は中心の細状突起(221b)
に比べて短い。この信号線接続パッド（XCP2）下には、
ＴＦＴ(131) のゲート絶縁膜と同時に形成される絶縁膜
(113) を介して、ＴＦＴ(131) のゲート電極(111) と同
時に形成される第１ゲート電極層(231) が配置されてい
る。そして、第１ゲート電極層(231)と信号線接続パッ
ド（XCP2）とは、絶縁膜(113) のコンタクトホール(11
5) を介して電気的に接続される。
在される信号線（X2）は、信号線（X2）の配線幅よりも
十分に大きい信号線（X2）と一体に構成される例えばア
ルミニウム（Ａｌ）から成る信号線接続パッド（XCP2）
に接続される。信号線接続パッド（XCP2）の第１長辺(1
03a)側は３本の細状突起(221a),(221b),(221c)を備え、
両端の細状突起(221a),(221c) は中心の細状突起(221b)
に比べて短い。この信号線接続パッド（XCP2）下には、
ＴＦＴ(131) のゲート絶縁膜と同時に形成される絶縁膜
(113) を介して、ＴＦＴ(131) のゲート電極(111) と同
時に形成される第１ゲート電極層(231) が配置されてい
る。そして、第１ゲート電極層(231)と信号線接続パッ
ド（XCP2）とは、絶縁膜(113) のコンタクトホール(11
5) を介して電気的に接続される。
【００３３】信号線（X2）と同時に形成されるアルミニ
ウム（Ａｌ）から成る接続導体(211) からは、信号線接
続パッド（XCP2）から延びる細状突起(221a),(221b),(2
21c)に嵌合する２本の細状突起(213a),(213b) が延在さ
れている。この細状突起(213a),(213b) 下には、ＴＦＴ
(131) のゲート絶縁膜と同時に形成される絶縁膜(113)
を介してＴＦＴ(131) のゲート電極(111) と同時に形成
され、第１ゲート電極層(221) と電気的に分離された第
２ゲート電極層(241) が配置され、第２ゲート電極層(2
41) は絶縁膜(113) に形成されるコンタクトホール(11
7) を介して接続導体(211) に電気的に接続される。
ウム（Ａｌ）から成る接続導体(211) からは、信号線接
続パッド（XCP2）から延びる細状突起(221a),(221b),(2
21c)に嵌合する２本の細状突起(213a),(213b) が延在さ
れている。この細状突起(213a),(213b) 下には、ＴＦＴ
(131) のゲート絶縁膜と同時に形成される絶縁膜(113)
を介してＴＦＴ(131) のゲート電極(111) と同時に形成
され、第１ゲート電極層(221) と電気的に分離された第
２ゲート電極層(241) が配置され、第２ゲート電極層(2
41) は絶縁膜(113) に形成されるコンタクトホール(11
7) を介して接続導体(211) に電気的に接続される。
【００３４】そして、細状突起(221a),(221b),(221c)と
絶縁膜(113) 、細状突起(213a),(213b) と絶縁膜(113)
との間には、それぞれＴＦＴ(131) を構成する半導体膜
と同様の半導体膜として島状のａ−Ｓｉ：Ｈ(251) が配
置されている。
絶縁膜(113) 、細状突起(213a),(213b) と絶縁膜(113)
との間には、それぞれＴＦＴ(131) を構成する半導体膜
と同様の半導体膜として島状のａ−Ｓｉ：Ｈ(251) が配
置されている。
【００３５】これにより、第１ゲート電極層(231) 上
の、細状突起(221a)をドレイン、細状突起(213a)をソー
スとしゲート・ドレイン間が短絡された２端子動作ＴＦ
Ｔ(XSW2-1a) が、細状突起(221b)をドレイン、細状突起
(213a)をソースとしゲート・ドレイン間が短絡された２
端子動作ＴＦＴ(XSW2-2a) が、細状突起(221b)をドレイ
ン、細状突起(213b)をソースとしゲート・ドレイン間が
短絡された２端子動作ＴＦＴ(XSW2-3a) が、また細状突
起(221c)をドレイン、細状突起(213a)をソースとしゲー
ト・ドレイン間が短絡された２端子動作ＴＦＴ(XSW2-4
a) がそれぞれ形成される。
の、細状突起(221a)をドレイン、細状突起(213a)をソー
スとしゲート・ドレイン間が短絡された２端子動作ＴＦ
Ｔ(XSW2-1a) が、細状突起(221b)をドレイン、細状突起
(213a)をソースとしゲート・ドレイン間が短絡された２
端子動作ＴＦＴ(XSW2-2a) が、細状突起(221b)をドレイ
ン、細状突起(213b)をソースとしゲート・ドレイン間が
短絡された２端子動作ＴＦＴ(XSW2-3a) が、また細状突
起(221c)をドレイン、細状突起(213a)をソースとしゲー
ト・ドレイン間が短絡された２端子動作ＴＦＴ(XSW2-4
a) がそれぞれ形成される。
【００３６】また、第２ゲート電極層(241) 上の、細状
突起(221a)をドレイン、細状突起(213a)をソースとしゲ
ート・ソース間が短絡された２端子動作ＴＦＴ(XSW2-1
b) が、細状突起(221b)をドレイン、細状突起(213a)を
ソースとしゲート・ソース間が短絡された２端子動作Ｔ
ＦＴ(XSW2-2b) が、細状突起(221b)をドレイン、細状突
起(213b)をソースとしゲート・ソース間が短絡された２
端子動作ＴＦＴ(XSW2-3b) が、また細状突起(221c)をド
レイン、細状突起(213a)をソースとしゲート・ソース間
が短絡された２端子動作ＴＦＴ(XSW2-4b) がそれぞれ形
成される。
突起(221a)をドレイン、細状突起(213a)をソースとしゲ
ート・ソース間が短絡された２端子動作ＴＦＴ(XSW2-1
b) が、細状突起(221b)をドレイン、細状突起(213a)を
ソースとしゲート・ソース間が短絡された２端子動作Ｔ
ＦＴ(XSW2-2b) が、細状突起(221b)をドレイン、細状突
起(213b)をソースとしゲート・ソース間が短絡された２
端子動作ＴＦＴ(XSW2-3b) が、また細状突起(221c)をド
レイン、細状突起(213a)をソースとしゲート・ソース間
が短絡された２端子動作ＴＦＴ(XSW2-4b) がそれぞれ形
成される。
【００３７】ここでは、第１非線形素子回路（XSWi）の
構造について、信号線（X2）に接続される第１非線形素
子回路（XSW2）を例にとり説明したが、他の第１非線形
素子回路（XSWi）も同様の構成であるため、説明は省略
する。
構造について、信号線（X2）に接続される第１非線形素
子回路（XSW2）を例にとり説明したが、他の第１非線形
素子回路（XSWi）も同様の構成であるため、説明は省略
する。
【００３８】以上のように、この実施例の表示装置用ア
レイ基板(100) によれば、第１非線形素子回路（XSWi）
の一方の電極が信号線接続パット（XCPi）から延びる細
状突起(221a),(221b),(221c)で構成され、また一方の電
極に対応する他方の電極が接続導体(211) から延在され
る細状突起(213a),(213b) で構成されるので、信号線接
続パット（XCPi）長はＸ−ＴＡＢ(601) との確実な導通
が得られるよう十分に長く設定されるにもかかわらず、
周辺領域が増大されることがない。よって、液晶表示装
置(1) の狭額縁化を達成することができる。また、表示
画素領域(5) に対して周辺領域が十分に小さく形成され
るので、一ガラス基板から多数の表示装置用アレイ基板
(100) を採取することもでき、生産性を向上させ、装置
の低廉価を達成することも可能となる。
レイ基板(100) によれば、第１非線形素子回路（XSWi）
の一方の電極が信号線接続パット（XCPi）から延びる細
状突起(221a),(221b),(221c)で構成され、また一方の電
極に対応する他方の電極が接続導体(211) から延在され
る細状突起(213a),(213b) で構成されるので、信号線接
続パット（XCPi）長はＸ−ＴＡＢ(601) との確実な導通
が得られるよう十分に長く設定されるにもかかわらず、
周辺領域が増大されることがない。よって、液晶表示装
置(1) の狭額縁化を達成することができる。また、表示
画素領域(5) に対して周辺領域が十分に小さく形成され
るので、一ガラス基板から多数の表示装置用アレイ基板
(100) を採取することもでき、生産性を向上させ、装置
の低廉価を達成することも可能となる。
【００３９】また、装置(1) の狭額縁化だけであれば、
例えば接続導体(211) の配線幅を広く設定し、この接続
導体(211) 中に第１非線形素子回路（XSWi）を形成する
ことも考えられるが、この実施例によれば、接続導体(2
11) の配線幅も増大しないので、スポット径の小さいレ
ーザー光線等のエネルギー線で接続導体(211) を信号線
（Xi）から電気的に除去することができる。
例えば接続導体(211) の配線幅を広く設定し、この接続
導体(211) 中に第１非線形素子回路（XSWi）を形成する
ことも考えられるが、この実施例によれば、接続導体(2
11) の配線幅も増大しないので、スポット径の小さいレ
ーザー光線等のエネルギー線で接続導体(211) を信号線
（Xi）から電気的に除去することができる。
【００４０】更に、この実施例によれば、信号線接続パ
ット（XCPi）から延びる細状突起(221a),(221b),(221c)
の数に比べ、接続導体(211) から延在される細状突起(2
31a),(231b) の数が少なく、信号線接続パット（XCP2）
から延びる細状突起(221a),(221b),(221c)の内、その両
端の細状突起(221a),(221c) は中央の細状突起(221b)に
比べて短く形成されている。即ち、接続導体(211) 近傍
は信号線接続パット（XCP2）近傍に比べて配線が少な
い。このため、レーザー光線等のエネルギー線で接続導
体(211) を走査する際、第１非線形素子回路（XSWi）が
隣接する第１非線形素子回路（XSWi-1）や第１非線形素
子回路（XSWi+1）と短絡することも防止される。
ット（XCPi）から延びる細状突起(221a),(221b),(221c)
の数に比べ、接続導体(211) から延在される細状突起(2
31a),(231b) の数が少なく、信号線接続パット（XCP2）
から延びる細状突起(221a),(221b),(221c)の内、その両
端の細状突起(221a),(221c) は中央の細状突起(221b)に
比べて短く形成されている。即ち、接続導体(211) 近傍
は信号線接続パット（XCP2）近傍に比べて配線が少な
い。このため、レーザー光線等のエネルギー線で接続導
体(211) を走査する際、第１非線形素子回路（XSWi）が
隣接する第１非線形素子回路（XSWi-1）や第１非線形素
子回路（XSWi+1）と短絡することも防止される。
【００４１】この実施例では、信号線接続パット（XCP
i）には３本の細状突起(221a),(221b),(221c)を、接続
導体(211) には２本の細状突起(231a),(231b) を形成し
たが、第１非線形素子回路（XSWi）の抵抗値によって細
状突起の数や長さを選定すれば良い。
i）には３本の細状突起(221a),(221b),(221c)を、接続
導体(211) には２本の細状突起(231a),(231b) を形成し
たが、第１非線形素子回路（XSWi）の抵抗値によって細
状突起の数や長さを選定すれば良い。
【００４２】次に、第２非線形素子回路（YSWj）の構造
について、走査線（Y2）に接続される第２非線形素子回
路（YSW2）を例にとり図２、図５及び６を参照して詳細
に説明する。尚、他の第２非線形素子回路（YSWj）及び
第３非線形回路素子（CSW ）もほぼ同様の構成であるた
め、説明は省略する。
について、走査線（Y2）に接続される第２非線形素子回
路（YSW2）を例にとり図２、図５及び６を参照して詳細
に説明する。尚、他の第２非線形素子回路（YSWj）及び
第３非線形回路素子（CSW ）もほぼ同様の構成であるた
め、説明は省略する。
【００４３】この第２非線形素子回路（YSW2）は、図２
に示すように、ゲート・ドレイン間が短絡され、互いに
並列に接続された４個の２端子動作ＴＦＴ（YSW2-1a
），（Y SW2-2a），（YSW2-3a ），（YSW2-4a ）、ゲ
ート・ソース間が短絡され、互いに並列に接続された４
個の２端子動作ＴＦＴ（YSW2-1b ），（YSW2-2b ），
（YSW2-3b ），（YSW2-4b ）を含む。
に示すように、ゲート・ドレイン間が短絡され、互いに
並列に接続された４個の２端子動作ＴＦＴ（YSW2-1a
），（Y SW2-2a），（YSW2-3a ），（YSW2-4a ）、ゲ
ート・ソース間が短絡され、互いに並列に接続された４
個の２端子動作ＴＦＴ（YSW2-1b ），（YSW2-2b ），
（YSW2-3b ），（YSW2-4b ）を含む。
【００４４】これら２端子動作ＴＦＴ（YSW2-1a ），
…，（YSW2-4a ）、２端子動作ＴＦＴ（YSW2-1b ），
…，（YSW2-4b ）は、図５〜６示すように、例えば次の
ように構成される。ガラス基板(101) の第１短辺(103c)
側に延在される走査線（Y2）は、走査線（Y2）の配線幅
よりも十分に大きく走査線（Y2）と一体に構成される第
１ゲート電極層(261) に接続される。
…，（YSW2-4a ）、２端子動作ＴＦＴ（YSW2-1b ），
…，（YSW2-4b ）は、図５〜６示すように、例えば次の
ように構成される。ガラス基板(101) の第１短辺(103c)
側に延在される走査線（Y2）は、走査線（Y2）の配線幅
よりも十分に大きく走査線（Y2）と一体に構成される第
１ゲート電極層(261) に接続される。
【００４５】第１ゲート電極層(261) 上には、ＴＦＴ(1
31) のゲート絶縁膜と同時に形成される絶縁膜(113) を
介して、信号線（Xi）と同時に形成されるアルミニウム
（Ａｌ）から成る走査線接続パッド（YCP2）が配置さ
れ、走査線接続パッド（YCP2）と第１ゲート電極層(23
1) とは絶縁膜(113) のコンタクトホール(115) を介し
て電気的に接続される。走査線接続パッド（YCP2）の第
１短辺(103c)側には３本の細状突起(271a),(271b),(271
c)が配列され、両端の細状突起(271a),(271c) は中心の
細状突起(271b)に比べて短い。
31) のゲート絶縁膜と同時に形成される絶縁膜(113) を
介して、信号線（Xi）と同時に形成されるアルミニウム
（Ａｌ）から成る走査線接続パッド（YCP2）が配置さ
れ、走査線接続パッド（YCP2）と第１ゲート電極層(23
1) とは絶縁膜(113) のコンタクトホール(115) を介し
て電気的に接続される。走査線接続パッド（YCP2）の第
１短辺(103c)側には３本の細状突起(271a),(271b),(271
c)が配列され、両端の細状突起(271a),(271c) は中心の
細状突起(271b)に比べて短い。
【００４６】信号線（Xi）と同時に形成されるアルミニ
ウム（Ａｌ）から成る接続導体(211) からは、細状突起
(271a),(271b),(271c)に嵌合する２本の細状突起(215
a),(215b) が延在されている。この接続導体(211) 及び
細状突起(215a),(215b) 下には、ＴＦＴ(131) のゲート
絶縁膜と同時に形成される絶縁膜(113) を介してＴＦＴ
(131) のゲート電極(111) と同時に形成され、第１ゲー
ト電極層(261) と対向する第２ゲート電極層(281) が配
置され、第２ゲート電極層(281) は絶縁膜(113)に形成
されるコンタクトホール(119) を介して接続導体(211)
に電気的に接続される。
ウム（Ａｌ）から成る接続導体(211) からは、細状突起
(271a),(271b),(271c)に嵌合する２本の細状突起(215
a),(215b) が延在されている。この接続導体(211) 及び
細状突起(215a),(215b) 下には、ＴＦＴ(131) のゲート
絶縁膜と同時に形成される絶縁膜(113) を介してＴＦＴ
(131) のゲート電極(111) と同時に形成され、第１ゲー
ト電極層(261) と対向する第２ゲート電極層(281) が配
置され、第２ゲート電極層(281) は絶縁膜(113)に形成
されるコンタクトホール(119) を介して接続導体(211)
に電気的に接続される。
【００４７】そして、細状突起(271a),(271b),(271c)と
絶縁膜(113) 、細状突起(215a),(215b) と絶縁膜(113)
との間には、それぞれＴＦＴ(131) を構成する半導体膜
と同様の半導体膜として島状のａ−Ｓｉ：Ｈ(251) が配
置されている。
絶縁膜(113) 、細状突起(215a),(215b) と絶縁膜(113)
との間には、それぞれＴＦＴ(131) を構成する半導体膜
と同様の半導体膜として島状のａ−Ｓｉ：Ｈ(251) が配
置されている。
【００４８】これにより、第１ゲート電極層(261) 上の
細状突起(271a)をドレイン、細状突起(215a)をソースと
してゲート・ドレイン間が短絡された２端子動作ＴＦＴ
(YSW2-1a) が、細状突起(271b)をドレイン、細状突起(2
15a)をソースとしてゲート・ドレイン間が短絡された２
端子動作ＴＦＴ(YSW2-2a) が、細状突起(271b)をドレイ
ン、細状突起(215b)をソースとしてゲート・ドレイン間
が短絡された２端子動作ＴＦＴ(YSW2-3a) が、また細状
突起(271c)をドレイン、細状突起(215a)をソースとして
ゲート・ドレイン間が短絡された２端子動作ＴＦＴ(YSW
2-4a) がそれぞれ形成される。
細状突起(271a)をドレイン、細状突起(215a)をソースと
してゲート・ドレイン間が短絡された２端子動作ＴＦＴ
(YSW2-1a) が、細状突起(271b)をドレイン、細状突起(2
15a)をソースとしてゲート・ドレイン間が短絡された２
端子動作ＴＦＴ(YSW2-2a) が、細状突起(271b)をドレイ
ン、細状突起(215b)をソースとしてゲート・ドレイン間
が短絡された２端子動作ＴＦＴ(YSW2-3a) が、また細状
突起(271c)をドレイン、細状突起(215a)をソースとして
ゲート・ドレイン間が短絡された２端子動作ＴＦＴ(YSW
2-4a) がそれぞれ形成される。
【００４９】また、第２ゲート電極層(281) 上の、細状
突起(271a)をドレイン、細状突起(215a)をソースとして
ゲート・ソース間が短絡された２端子動作ＴＦＴ(YSW2-
1b)が、細状突起(271b)をドレイン、細状突起(215a)を
ソースとしてゲート・ソース間が短絡された２端子動作
ＴＦＴ(YSW2-2b) が、細状突起(271b)をドレイン、細状
突起(215b)をソースとしてゲート・ソース間が短絡され
た２端子動作ＴＦＴ(YSW2-3b) が、また細状突起(271c)
をドレイン、細状突起(215a)をソースとしてゲート・ソ
ース間が短絡された(YSW2-4b) がそれぞれ形成される。
突起(271a)をドレイン、細状突起(215a)をソースとして
ゲート・ソース間が短絡された２端子動作ＴＦＴ(YSW2-
1b)が、細状突起(271b)をドレイン、細状突起(215a)を
ソースとしてゲート・ソース間が短絡された２端子動作
ＴＦＴ(YSW2-2b) が、細状突起(271b)をドレイン、細状
突起(215b)をソースとしてゲート・ソース間が短絡され
た２端子動作ＴＦＴ(YSW2-3b) が、また細状突起(271c)
をドレイン、細状突起(215a)をソースとしてゲート・ソ
ース間が短絡された(YSW2-4b) がそれぞれ形成される。
【００５０】以上のように、この実施例によれば、第２
非線形素子回路（YSWj）の一方の電極が走査線接続パッ
ト（YCPj）から延びる細状突起(271a),(271b),(271c)で
構成され、また一方の電極に対応する他方の電極が接続
導体(211) から延在される細状突起(215a),(215b) で構
成されるので、走査線接続パット（YCPj）長は十分に長
く設定されるにも係わらず、周辺領域が増大されること
がない。また、接続導体(211) の配線幅も増大すること
がないので、スポット径の小さいレーザー等のエネルギ
ー線であっても接続導体(211) を電気的に除去すること
ができる。
非線形素子回路（YSWj）の一方の電極が走査線接続パッ
ト（YCPj）から延びる細状突起(271a),(271b),(271c)で
構成され、また一方の電極に対応する他方の電極が接続
導体(211) から延在される細状突起(215a),(215b) で構
成されるので、走査線接続パット（YCPj）長は十分に長
く設定されるにも係わらず、周辺領域が増大されること
がない。また、接続導体(211) の配線幅も増大すること
がないので、スポット径の小さいレーザー等のエネルギ
ー線であっても接続導体(211) を電気的に除去すること
ができる。
【００５１】また、この実施例によれば、走査線接続パ
ット（YCPj）から延びる細状突起(271a),(271b),(271c)
の数に比べ、接続導体(211) から延在される細状突起(2
15a),(215b) の数が少なく、更に走査線接続パット（YC
Pj）から延びる細状突起(271a),(271b),(271c)の内、そ
の両端の細状突起(271a),(271c) は中央の細状突起(271
b)に比べて短く形成されている。即ち、接続導体(211)
近傍は走査線接続パット（YCP2）近傍に比べて配線が少
ない。このため、レーザー光線等のエネルギー線で接続
導体(211) を走査する際、第２非線形回路素子（YSWj）
が隣接する第２非線形回路素子（YSWj-1）や第２非線形
回路素子（YSWj+1）と短絡するといったことが防止され
る。
ット（YCPj）から延びる細状突起(271a),(271b),(271c)
の数に比べ、接続導体(211) から延在される細状突起(2
15a),(215b) の数が少なく、更に走査線接続パット（YC
Pj）から延びる細状突起(271a),(271b),(271c)の内、そ
の両端の細状突起(271a),(271c) は中央の細状突起(271
b)に比べて短く形成されている。即ち、接続導体(211)
近傍は走査線接続パット（YCP2）近傍に比べて配線が少
ない。このため、レーザー光線等のエネルギー線で接続
導体(211) を走査する際、第２非線形回路素子（YSWj）
が隣接する第２非線形回路素子（YSWj-1）や第２非線形
回路素子（YSWj+1）と短絡するといったことが防止され
る。
【００５２】この実施例では、走査線接続パット（YCP
j）から延びる細状突起(271a),(271b),(271c)を３本、
接続導体(211) から延在される細状突起(215a),(215b)
を２本としたが、第２非線形回路素子（YSWj）の抵抗値
によって突起の数は選定すれば良い。
j）から延びる細状突起(271a),(271b),(271c)を３本、
接続導体(211) から延在される細状突起(215a),(215b)
を２本としたが、第２非線形回路素子（YSWj）の抵抗値
によって突起の数は選定すれば良い。
【００５３】また、この実施例によれば、製造途中で生
じる静電気の影響を第１非線形素子回路（XSWi），第２
非線形素子回路（YSWj），第３非線形素子回路（CSW ）
及び接続導体(211) により解消し、ＴＦＴ(131) の素子
破壊、信号線（Xi）と走査線（Yj）とのクロスショー
ト、信号線（Xi）と補助容量線（Cj）とのクロスショー
ト等を十分に軽減し、高い製造歩留まりを得ることがで
きた。
じる静電気の影響を第１非線形素子回路（XSWi），第２
非線形素子回路（YSWj），第３非線形素子回路（CSW ）
及び接続導体(211) により解消し、ＴＦＴ(131) の素子
破壊、信号線（Xi）と走査線（Yj）とのクロスショー
ト、信号線（Xi）と補助容量線（Cj）とのクロスショー
ト等を十分に軽減し、高い製造歩留まりを得ることがで
きた。
【００５４】製造途中で生じる静電気の影響をより軽減
するのであれば、接続導体(211) の外周に、更に信号線
（Xi）と走査線（Yj）とのそれぞれに電気的に接続され
る接続導体を設けておき、検査工程前に除去するように
すれば良い。
するのであれば、接続導体(211) の外周に、更に信号線
（Xi）と走査線（Yj）とのそれぞれに電気的に接続され
る接続導体を設けておき、検査工程前に除去するように
すれば良い。
【００５５】上述した実施例では、各非線形素子回路
を、半導体層としてａ−Ｓｉ：Ｈが用いられた２端子動
作ＴＦＴを主体として構成したが、ａ−Ｓｉ：Ｈに限ら
れるものではなく、表示画素領域(5) のＴＦＴ(131) が
多結晶シリコン（ｐ−Ｓｉ）で構成されるのであれば、
２端子動作ＴＦＴをｐ−Ｓｉを主体として構成すれば良
い。このように表示画素領域(5) のＴＦＴ(131) の半導
体層に合わせて構成すれば、製造プロセスの増大もな
い。
を、半導体層としてａ−Ｓｉ：Ｈが用いられた２端子動
作ＴＦＴを主体として構成したが、ａ−Ｓｉ：Ｈに限ら
れるものではなく、表示画素領域(5) のＴＦＴ(131) が
多結晶シリコン（ｐ−Ｓｉ）で構成されるのであれば、
２端子動作ＴＦＴをｐ−Ｓｉを主体として構成すれば良
い。このように表示画素領域(5) のＴＦＴ(131) の半導
体層に合わせて構成すれば、製造プロセスの増大もな
い。
【００５６】
【発明の効果】この発明によれば、製造途中で発生する
静電気の影響による素子破壊等を十分に軽減し、高い製
造歩留まりを確保しつつ、十分な狭額縁化を達成するこ
とができた。
静電気の影響による素子破壊等を十分に軽減し、高い製
造歩留まりを確保しつつ、十分な狭額縁化を達成するこ
とができた。
【図１】図１は、本発明の一実施例の表示装置用アレイ
基板が用いられて成るアクティブマトリクス型液晶表示
装置の概略斜視図である。
基板が用いられて成るアクティブマトリクス型液晶表示
装置の概略斜視図である。
【図２】図２は、図１の表示装置用アレイ基板の一部概
略構成図である。
略構成図である。
【図３】図３は、図２の第１非線形回路素子（XSW2）近
傍の概略構成図である。
傍の概略構成図である。
【図４】図４は、図３中ＡＡ’線に沿って切断した表示
装置用アレイ基板の概略断面図である。
装置用アレイ基板の概略断面図である。
【図５】図５は、図２の第２非線形回路素子（YSW2）近
傍の概略構成図である。
傍の概略構成図である。
【図６】図６は、図５中ＢＢ’線に沿って切断した表示
装置用アレイ基板の概略断面図である。
装置用アレイ基板の概略断面図である。
(1) …アクティブマトリクス型液晶表示装置 (3) …液晶パネル (100) …表示装置用アレイ基板 (131) …ＴＦＴ (211) …接続導体 (500) …対向基板
Claims (4)
- 【請求項１】絶縁基板上にマトリクス状に配線される複
数本の信号線および走査線，少なくとも一前記走査線及
び一前記信号線に電気的に接続されたスイッチ素子，前
記スイッチ素子に電気的に接続された画素電極とを含む
表示画素領域と、前記走査線に接続されて前記表示画素
領域外に配置される走査線接続パットと、前記信号線に
接続されて前記表示画素領域外に配置される信号線接続
パットと、前記信号線と前記走査線とを電気的に非線形
素子回路を介して接続する接続導体とを備えた表示装置
用アレイ基板において、 前記非線形素子回路は前記走査線接続パットもしくは前
記信号線接続パット自体を第１電極とし、前記接続導体
を第２電極として構成されることを特徴とした表示装置
用アレイ基板。 - 【請求項２】前記第１電極は複数の細状突起を有する櫛
形状であり、前記第２電極は前記接続導体から延在され
前記第１電極に嵌合する複数の細状突起を有する櫛形状
であることを特徴とした請求項１記載の表示装置用アレ
イ基板。 - 【請求項３】前記第２電極の両端の細状突起は、前記第
１電極の両端の細状突起に囲まれ、前記第１電極の前記
両端の細状突起は他の細状突起よりも短いことを特徴と
した請求項２記載の表示装置用アレイ基板。 - 【請求項４】請求項１記載の表示装置用アレイ基板にお
いて、前記接続導体はエネルギー線によって除去される
ことを特徴とした表示装置用アレイ基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320429A JPH08179351A (ja) | 1994-12-22 | 1994-12-22 | 表示装置用アレイ基板 |
| TW084113037A TW346549B (en) | 1994-12-22 | 1995-12-07 | Array substrate for display device |
| US08/580,098 US5825439A (en) | 1994-12-22 | 1995-12-22 | Array substrate for display |
| KR1019950054014A KR100205131B1 (ko) | 1994-12-22 | 1995-12-22 | 표시장치용 어레이기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320429A JPH08179351A (ja) | 1994-12-22 | 1994-12-22 | 表示装置用アレイ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08179351A true JPH08179351A (ja) | 1996-07-12 |
Family
ID=18121356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6320429A Pending JPH08179351A (ja) | 1994-12-22 | 1994-12-22 | 表示装置用アレイ基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5825439A (ja) |
| JP (1) | JPH08179351A (ja) |
| KR (1) | KR100205131B1 (ja) |
| TW (1) | TW346549B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171736A (ja) * | 2005-12-26 | 2007-07-05 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2007206132A (ja) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | 液晶表示装置 |
| US7768585B2 (en) | 2006-05-23 | 2010-08-03 | Casio Computer Co., Ltd. | Display device with static electricity protecting circuit |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| KR100188110B1 (ko) * | 1996-04-10 | 1999-06-01 | 김광호 | 액정 표시 장치 |
| TW374852B (en) * | 1996-06-10 | 1999-11-21 | Toshiba Corp | Display device |
| JPH11160734A (ja) * | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JP4156115B2 (ja) * | 1998-12-25 | 2008-09-24 | シャープ株式会社 | マトリクス配線基板及び液晶表示装置用基板 |
| KR100498630B1 (ko) * | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP4357689B2 (ja) * | 2000-03-28 | 2009-11-04 | シャープ株式会社 | 液晶表示パネル及びその製造方法 |
| JP4777500B2 (ja) * | 2000-06-19 | 2011-09-21 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| KR100685911B1 (ko) * | 2000-07-04 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100806808B1 (ko) * | 2000-10-17 | 2008-02-22 | 엘지.필립스 엘시디 주식회사 | 등저항 배선을 위한 액정표시장치 |
| KR100484950B1 (ko) | 2002-10-31 | 2005-04-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2004354798A (ja) * | 2003-05-30 | 2004-12-16 | Nec Lcd Technologies Ltd | 薄膜トランジスタ基板及びその製造方法 |
| TWI366054B (en) * | 2003-06-27 | 2012-06-11 | Samsung Electronics Co Ltd | Contact structure of conductive films and thin film transistor array panel including the same |
| KR100571218B1 (ko) * | 2003-07-15 | 2006-04-13 | 엘지전자 주식회사 | 접속 부재 및 플라즈마 디스플레이 패널 구동 장치 |
| JP4851255B2 (ja) * | 2006-07-14 | 2012-01-11 | 株式会社 日立ディスプレイズ | 表示装置 |
| TWI389256B (zh) * | 2009-04-17 | 2013-03-11 | Au Optronics Corp | 主動元件陣列基板的製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61148428A (ja) * | 1984-12-24 | 1986-07-07 | Akira Hirabayashi | 液晶シヤツタ− |
| JPH0830823B2 (ja) * | 1986-07-02 | 1996-03-27 | 株式会社日立製作所 | 液晶表示装置 |
| JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JP2712764B2 (ja) * | 1990-06-08 | 1998-02-16 | 三菱電機株式会社 | マトリクス型液晶表示装置 |
| JP3130073B2 (ja) * | 1991-06-03 | 2001-01-31 | 松下電器産業株式会社 | 液晶表示装置用アレイ基板の製造方法 |
| JPH055901A (ja) * | 1991-06-27 | 1993-01-14 | Casio Comput Co Ltd | アクテイブマトリツクス液晶表示装置 |
| TW227612B (ja) * | 1992-04-03 | 1994-08-01 | Philips Nv | |
| US5497146A (en) * | 1992-06-03 | 1996-03-05 | Frontec, Incorporated | Matrix wiring substrates |
| JPH05341312A (ja) * | 1992-06-05 | 1993-12-24 | Toshiba Corp | アクティブマトリクス型液晶表示素子 |
| JPH0618910A (ja) * | 1992-06-30 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 液晶表示デバイス |
| JPH06186590A (ja) * | 1992-12-21 | 1994-07-08 | Sharp Corp | アクティブマトリクス型液晶表示パネル |
| JP2613015B2 (ja) * | 1994-02-08 | 1997-05-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
-
1994
- 1994-12-22 JP JP6320429A patent/JPH08179351A/ja active Pending
-
1995
- 1995-12-07 TW TW084113037A patent/TW346549B/zh not_active IP Right Cessation
- 1995-12-22 US US08/580,098 patent/US5825439A/en not_active Expired - Lifetime
- 1995-12-22 KR KR1019950054014A patent/KR100205131B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171736A (ja) * | 2005-12-26 | 2007-07-05 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2007206132A (ja) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | 液晶表示装置 |
| US7768585B2 (en) | 2006-05-23 | 2010-08-03 | Casio Computer Co., Ltd. | Display device with static electricity protecting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5825439A (en) | 1998-10-20 |
| KR100205131B1 (ko) | 1999-07-01 |
| KR960024561A (ko) | 1996-07-20 |
| TW346549B (en) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577367B2 (en) | Array substrate for a liquid crystal display device and method for fabricating the same | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| KR20100019601A (ko) | 표시 장치 | |
| JPH0990318A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| WO2000020918A1 (fr) | Dispositif a cristaux liquides et appareil electronique | |
| JP3338281B2 (ja) | 液晶表示パネル | |
| US20010026342A1 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0263020A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH10319428A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH07110495A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1020338A (ja) | 液晶表示装置 | |
| JPH1031230A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP3645667B2 (ja) | 液晶表示装置 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| JPH08122801A (ja) | 液晶表示素子 | |
| JPH08152652A (ja) | フラットパネル表示装置用アレイ基板 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0358027A (ja) | 液晶表示装置 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JPH01303415A (ja) | 液晶表示装置 |