JPH05203997A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05203997A JPH05203997A JP1113292A JP1113292A JPH05203997A JP H05203997 A JPH05203997 A JP H05203997A JP 1113292 A JP1113292 A JP 1113292A JP 1113292 A JP1113292 A JP 1113292A JP H05203997 A JPH05203997 A JP H05203997A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- lead
- electrode
- extraction electrode
- out electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 引出電極の抵抗値の違いに起因する表示むら
を低減することができる液晶表示装置を提供する。 【構成】 外部接続端子15に接続する引出電極14に、液
晶を介して透明電極であるＩＴＯの透明電極パターン31
を形成する。透明電極パターン31の引出電極14に対向す
る面積は、全長の長い引出電極14に対向する部分では小
さく、全長の短い引出電極14に対向する部分では大きく
する。引出電極14の全長の抵抗値が高い部分には、小さ
い液晶容量を形成し、引出電極14の全長の抵抗値が低い
部分には大きい液晶容量を形成する。引出電極14の長さ
が異なって抵抗値が異なっても、引出電極14の抵抗値と
引出電極14および透明電極パターン31の液晶容量を加え
たインピーダンス値を一定にする。引出電極14の抵抗値
の違いに起因する表示むらを低減する。
を低減することができる液晶表示装置を提供する。 【構成】 外部接続端子15に接続する引出電極14に、液
晶を介して透明電極であるＩＴＯの透明電極パターン31
を形成する。透明電極パターン31の引出電極14に対向す
る面積は、全長の長い引出電極14に対向する部分では小
さく、全長の短い引出電極14に対向する部分では大きく
する。引出電極14の全長の抵抗値が高い部分には、小さ
い液晶容量を形成し、引出電極14の全長の抵抗値が低い
部分には大きい液晶容量を形成する。引出電極14の長さ
が異なって抵抗値が異なっても、引出電極14の抵抗値と
引出電極14および透明電極パターン31の液晶容量を加え
たインピーダンス値を一定にする。引出電極14の抵抗値
の違いに起因する表示むらを低減する。
Description
【０００１】
【産業上の利用分野】本発明は、金属−絶縁体−金属
（Metal-Insulator-Metal ）素子をスイッチング素子と
して基板に設けた液晶表示装置に関する。
（Metal-Insulator-Metal ）素子をスイッチング素子と
して基板に設けた液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、時計、電卓等の
比較的簡単なものから、パーソナル・コンピュータ、ワ
ード・プロセッサ、さらにはオフィス・オートメーショ
ン用の端末機器、テレビジョン画像表示等の大容量表示
用途に使用されてきている。
比較的簡単なものから、パーソナル・コンピュータ、ワ
ード・プロセッサ、さらにはオフィス・オートメーショ
ン用の端末機器、テレビジョン画像表示等の大容量表示
用途に使用されてきている。
【０００３】また、従来の液晶表示装置においては、マ
トリクス表示のマルチプレックス駆動方式、いわゆる単
純マトリクス方式を用いるのが一般的であった。ところ
が、単純マトリクス方式は走査線数の増加に伴って、表
示部分と非表示部分のコントラスト比が劣化するため
に、大規模なマトリクス表示には不適である。
トリクス表示のマルチプレックス駆動方式、いわゆる単
純マトリクス方式を用いるのが一般的であった。ところ
が、単純マトリクス方式は走査線数の増加に伴って、表
示部分と非表示部分のコントラスト比が劣化するため
に、大規模なマトリクス表示には不適である。
【０００４】そこで、このコントラスト比の劣化を防止
する方法として、個々の画素をスイッチング素子によっ
て駆動する方法、いわゆるアクティブマトリクス方式が
開発されている。そして、このスイッチング素子として
は薄膜トランジスタや非線形抵抗素子を用いているが、
基本的に二端子で構造が簡単な二端子素子の非線形抵抗
素子は製造コストの面で有利である。
する方法として、個々の画素をスイッチング素子によっ
て駆動する方法、いわゆるアクティブマトリクス方式が
開発されている。そして、このスイッチング素子として
は薄膜トランジスタや非線形抵抗素子を用いているが、
基本的に二端子で構造が簡単な二端子素子の非線形抵抗
素子は製造コストの面で有利である。
【０００５】また、非線形抵抗素子としては種々の方式
が開発されているが、そのなかで金属−絶縁体−金属構
造（Metal-Insulator-Metal ）を持つものが、現在唯一
実用化がなされている。
が開発されているが、そのなかで金属−絶縁体−金属構
造（Metal-Insulator-Metal ）を持つものが、現在唯一
実用化がなされている。
【０００６】たとえば二端子素子を用いたアクティブマ
トリクス型の液晶表示装置は、通常は配線電極によって
非線形抵抗素子および表示画素電極を電気的に接続した
アレイ基板と、このアレイ基板に対して液晶層を挟んで
対向し、アレイ基板側の配線電極と直交する透明導電膜
のパターンよりなる対向基板とによって構成される。
トリクス型の液晶表示装置は、通常は配線電極によって
非線形抵抗素子および表示画素電極を電気的に接続した
アレイ基板と、このアレイ基板に対して液晶層を挟んで
対向し、アレイ基板側の配線電極と直交する透明導電膜
のパターンよりなる対向基板とによって構成される。
【０００７】そして、従来の液晶表示装置としては、図
７および図８に示す構成が知られている。
７および図８に示す構成が知られている。
【０００８】まず、ガラス基板10上にタンタル（Ｔａ）
からなる第１の金属層をスパッタリング法により薄膜形
成した後、１回目のフォトリソグラフィー工程を用いて
配線電極11およびこの配線電極11から突出したスイッチ
ング素子となる非線形抵抗素子12の下部金属13のパター
ニングを行なう。このとき同時に周辺部に配線電極11か
ら連続した引出電極14および外部接続端子15のパターン
を形成する。
からなる第１の金属層をスパッタリング法により薄膜形
成した後、１回目のフォトリソグラフィー工程を用いて
配線電極11およびこの配線電極11から突出したスイッチ
ング素子となる非線形抵抗素子12の下部金属13のパター
ニングを行なう。このとき同時に周辺部に配線電極11か
ら連続した引出電極14および外部接続端子15のパターン
を形成する。
【０００９】次に、陽極酸化法等を用いて下部金属13の
表面に非線形抵抗素子の図示しない絶縁体である絶縁膜
となる酸化膜を形成し、さらに、ガラス基板10上の全面
に第２の金属層をスパッタリング法により薄膜形成した
後、２回目のフォトリソグラフィー工程を用いて、非線
形抵抗素子12の上部金属16のパターニングを行なう。
表面に非線形抵抗素子の図示しない絶縁体である絶縁膜
となる酸化膜を形成し、さらに、ガラス基板10上の全面
に第２の金属層をスパッタリング法により薄膜形成した
後、２回目のフォトリソグラフィー工程を用いて、非線
形抵抗素子12の上部金属16のパターニングを行なう。
【００１０】最後に、ＩＴＯ（Indium Tin Oxide）をガ
ラス基板10上の全面に薄膜形成し、３回目のフォトリソ
グラフィー工程により画素表示電極17をパターニングす
ることによりアレイ基板18側の工程が終了する。
ラス基板10上の全面に薄膜形成し、３回目のフォトリソ
グラフィー工程により画素表示電極17をパターニングす
ることによりアレイ基板18側の工程が終了する。
【００１１】次に、アレイ基板18に対向した対向基板21
のパターン形成を行なう。
のパターン形成を行なう。
【００１２】まず、ガラス基板22上にＩＴＯを薄膜形成
し、アレイ基板18に対向させた際にアレイ基板18に形成
された配線電極11と直交し、かつ、画素表示電極17とオ
ーバーラップするようにストライプ状の対向電極パター
ン23を形成し、この対向電極パターン23から連続して引
出電極24を形成する。
し、アレイ基板18に対向させた際にアレイ基板18に形成
された配線電極11と直交し、かつ、画素表示電極17とオ
ーバーラップするようにストライプ状の対向電極パター
ン23を形成し、この対向電極パターン23から連続して引
出電極24を形成する。
【００１３】そして、アレイ基板18および対向基板21に
配向処理を施した後に張り合わせ、液晶を注入すること
により工程が終了する。
配向処理を施した後に張り合わせ、液晶を注入すること
により工程が終了する。
【００１４】
【発明が解決しようとする課題】上述のように、非線形
抵抗素子12を配線電極11を用いて画素表示電極17と接続
し、引出電極14によって外部接続端子15に接続する液晶
表示装置においては、画素表示電極17のピッチである配
線電極11のピッチと外部接続端子15のピッチとが異なる
ような場合は、引出電極14は図８に示すように配線の長
さ、幅ともに異なり、引出電極14の長い部分の全長の抵
抗ＲL は、引出電極14の短い部分の全長の抵抗ＲS と比
較して高くなり、抵抗値は数倍も異なる場合がある。
抵抗素子12を配線電極11を用いて画素表示電極17と接続
し、引出電極14によって外部接続端子15に接続する液晶
表示装置においては、画素表示電極17のピッチである配
線電極11のピッチと外部接続端子15のピッチとが異なる
ような場合は、引出電極14は図８に示すように配線の長
さ、幅ともに異なり、引出電極14の長い部分の全長の抵
抗ＲL は、引出電極14の短い部分の全長の抵抗ＲS と比
較して高くなり、抵抗値は数倍も異なる場合がある。
【００１５】そして、この抵抗値の差が大きく異なる
と、画像の表示を行った場合、画素表示電極17が集合し
た表示領域に輝度の差となって表示される問題を有して
いる。なお、図９は引出電極14の部分の抵抗の影響で発
生する表示むらの一例を示している。
と、画像の表示を行った場合、画素表示電極17が集合し
た表示領域に輝度の差となって表示される問題を有して
いる。なお、図９は引出電極14の部分の抵抗の影響で発
生する表示むらの一例を示している。
【００１６】本発明は、上記問題点に鑑みなされたもの
で、引出電極の抵抗値の違いに起因する表示むらを低減
することができる液晶表示装置を提供することを目的と
する。
で、引出電極の抵抗値の違いに起因する表示むらを低減
することができる液晶表示装置を提供することを目的と
する。
【００１７】
【課題を解決するための手段】本発明は、複数の画素表
示電極およびこれら画素表示電極に電気的に接続した金
属−絶縁体−金属素子構造の非線形抵抗素子を基板上に
形成し、この非線形抵抗素子を配線電極により行または
列ごとに接続し、長さの異なる引出電極を介して外部接
続端子によって外部と電気的な接続をとる液晶表示装置
において、前記引出電極に液晶を介して対向する部分に
補正電極を配置し、この補正電極の前記引出電極に対向
する面積は、前記長い引出電極に対向する部分では小さ
く、前記短い引出電極に対向する部分では大きいもので
ある。
示電極およびこれら画素表示電極に電気的に接続した金
属−絶縁体−金属素子構造の非線形抵抗素子を基板上に
形成し、この非線形抵抗素子を配線電極により行または
列ごとに接続し、長さの異なる引出電極を介して外部接
続端子によって外部と電気的な接続をとる液晶表示装置
において、前記引出電極に液晶を介して対向する部分に
補正電極を配置し、この補正電極の前記引出電極に対向
する面積は、前記長い引出電極に対向する部分では小さ
く、前記短い引出電極に対向する部分では大きいもので
ある。
【００１８】
【作用】本発明は、引出電極に液晶を介して補正電極を
形成し、この補正電極の引出電極に対向する面積は、長
い引出電極に対向する部分では小さく、短い引出電極に
対向する部分では大きくすることにより、引出電極の全
長の抵抗値が高い部分には小さい液晶容量、引出電極の
全長の抵抗値が低い部分には大きい液晶容量を形成する
ことにより引出電極の抵抗値の違いを補い、引出電極の
抵抗値の違いに起因する表示むらを低減する。
形成し、この補正電極の引出電極に対向する面積は、長
い引出電極に対向する部分では小さく、短い引出電極に
対向する部分では大きくすることにより、引出電極の全
長の抵抗値が高い部分には小さい液晶容量、引出電極の
全長の抵抗値が低い部分には大きい液晶容量を形成する
ことにより引出電極の抵抗値の違いを補い、引出電極の
抵抗値の違いに起因する表示むらを低減する。
【００１９】
【実施例】以下、本発明の液晶表示装置の一実施例を図
面を参照して説明する。なお、図７および図８に示す従
来例に対応する部分には、同一符号を付して説明する。
面を参照して説明する。なお、図７および図８に示す従
来例に対応する部分には、同一符号を付して説明する。
【００２０】まず、ガラス基板10上にタンタル（Ｔａ）
からなる第１の金属層をスパッタリング法により薄膜形
成した後、１回目のフォトリソグラフィー工程を用い
て、図２に示すように、配線電極11およびこの配線電極
11より突出したスイッチング素子となるＭＩＭ（Metal-
Insulator-Metal ）の二端子素子の非線形抵抗素子12の
下部金属13のパターニングを行なう。このとき同時に周
辺部に配線電極11から連続した引出電極14および外部接
続端子15のパターンを形成する。
からなる第１の金属層をスパッタリング法により薄膜形
成した後、１回目のフォトリソグラフィー工程を用い
て、図２に示すように、配線電極11およびこの配線電極
11より突出したスイッチング素子となるＭＩＭ（Metal-
Insulator-Metal ）の二端子素子の非線形抵抗素子12の
下部金属13のパターニングを行なう。このとき同時に周
辺部に配線電極11から連続した引出電極14および外部接
続端子15のパターンを形成する。
【００２１】次に、陽極酸化法等を用いて下部金属13の
表面に非線形抵抗素子12の図示しない絶縁膜となる酸化
膜を形成し、さらに、ガラス基板10上の全面に第２の金
属層をスパッタリング法により薄膜形成した後、２回目
のフォトリソグラフィー工程を用いて図３に示すように
非線形抵抗素子12の上部金属16のパターニングを行な
う。
表面に非線形抵抗素子12の図示しない絶縁膜となる酸化
膜を形成し、さらに、ガラス基板10上の全面に第２の金
属層をスパッタリング法により薄膜形成した後、２回目
のフォトリソグラフィー工程を用いて図３に示すように
非線形抵抗素子12の上部金属16のパターニングを行な
う。
【００２２】最後に、ＩＴＯ（Indium Tin Oxide）をガ
ラス基板10上に全面に薄膜形成し、３回目のフォトリソ
グラフィー工程により、図４に示すように、画素表示電
極17をパターニングすることによりアレイ基板18側の工
程が終了する。
ラス基板10上に全面に薄膜形成し、３回目のフォトリソ
グラフィー工程により、図４に示すように、画素表示電
極17をパターニングすることによりアレイ基板18側の工
程が終了する。
【００２３】次に、このアレイ基板18に対向して設けら
れる対向基板21のパターン形成を行なう。
れる対向基板21のパターン形成を行なう。
【００２４】まず、ガラス基板22上にＩＴＯを薄膜形成
し、図１および図５に示すように、対向基板21をアレイ
基板18に対向させた際に、配線電極11と直交し、かつ、
画素表示電極17とオーバーラップするようにストライプ
状の対向電極パターン23を形成し、この対向電極パター
ン23から連続して引出電極24を形成する。このとき同時
に、図１に示すように、アレイ基板18の引出電極14に対
して、アレイ基板18および対向基板21間に封入される液
晶を介して対向する部分に、補正電極としての透明電極
パターン31を形成する。この透明電極パターン31は、全
長が長い引出電極14には対向面積が小さく、全長が短い
引出電極14には対向面積が大きくなるように形成する。
さらに、透明電極パターン31には、引出電極24と平行に
引出電極32を形成する。
し、図１および図５に示すように、対向基板21をアレイ
基板18に対向させた際に、配線電極11と直交し、かつ、
画素表示電極17とオーバーラップするようにストライプ
状の対向電極パターン23を形成し、この対向電極パター
ン23から連続して引出電極24を形成する。このとき同時
に、図１に示すように、アレイ基板18の引出電極14に対
して、アレイ基板18および対向基板21間に封入される液
晶を介して対向する部分に、補正電極としての透明電極
パターン31を形成する。この透明電極パターン31は、全
長が長い引出電極14には対向面積が小さく、全長が短い
引出電極14には対向面積が大きくなるように形成する。
さらに、透明電極パターン31には、引出電極24と平行に
引出電極32を形成する。
【００２５】そして、アレイ基板18および対向基板21に
配向処理を施した後に張り合わせ、図示しない液晶層と
なる液晶を注入することにより工程が終了する。
配向処理を施した後に張り合わせ、図示しない液晶層と
なる液晶を注入することにより工程が終了する。
【００２６】そうして、上記実施例は、外部接続端子15
に接続される引出電極14に液晶を介して透明電極である
ＩＴＯの透明電極パターン31を形成し、この透明電極パ
ターン31の引出電極14に対向する面積を、全長の長い引
出電極14に対向する部分では小さく、全長の短い引出電
極14に対向する部分では大きくすることにより、引出電
極14の全長の抵抗値が高い部分には小さい液晶容量を形
成し、引出電極14の全長の抵抗値が低い部分には大きい
液晶容量を形成することにより、引出電極14の長さが異
なって抵抗値が異なっても、引出電極14の抵抗値と引出
電極14および透明電極パターン31の液晶容量を加えたイ
ンピーダンス値を一定にし、図６に示すように、引出電
極14の抵抗値の違いに起因する表示むらを低減する。
に接続される引出電極14に液晶を介して透明電極である
ＩＴＯの透明電極パターン31を形成し、この透明電極パ
ターン31の引出電極14に対向する面積を、全長の長い引
出電極14に対向する部分では小さく、全長の短い引出電
極14に対向する部分では大きくすることにより、引出電
極14の全長の抵抗値が高い部分には小さい液晶容量を形
成し、引出電極14の全長の抵抗値が低い部分には大きい
液晶容量を形成することにより、引出電極14の長さが異
なって抵抗値が異なっても、引出電極14の抵抗値と引出
電極14および透明電極パターン31の液晶容量を加えたイ
ンピーダンス値を一定にし、図６に示すように、引出電
極14の抵抗値の違いに起因する表示むらを低減する。
【００２７】
【発明の効果】本発明の液晶表示装置によれば、引出電
極に液晶を介して補正電極を形成し、この補正電極の引
出電極に対向する面積は、長い引出電極に対向する部分
では小さく、短い引出電極に対向する部分では大きくす
ることにより、引出電極の全長の抵抗値が高い部分には
小さい液晶容量、引出電極の全長の抵抗値が低い部分に
は大きい液晶容量を形成することにより引出電極の抵抗
値の違いを補い、引出電極の抵抗値の違いに起因する表
示むらを低減することができる。
極に液晶を介して補正電極を形成し、この補正電極の引
出電極に対向する面積は、長い引出電極に対向する部分
では小さく、短い引出電極に対向する部分では大きくす
ることにより、引出電極の全長の抵抗値が高い部分には
小さい液晶容量、引出電極の全長の抵抗値が低い部分に
は大きい液晶容量を形成することにより引出電極の抵抗
値の違いを補い、引出電極の抵抗値の違いに起因する表
示むらを低減することができる。
【図１】本発明の一実施例の液晶表示装置を示す図であ
る。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
る。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
【図２】同上液晶表示装置の一製造工程を示す図であ
る。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
る。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
【図３】同上液晶表示装置の図２の次の製造工程を示す
図である。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
図である。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
【図４】同上液晶表示装置の図３の次の製造工程を示す
図である。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
図である。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
【図５】同上液晶表示装置の全体を示す正面図である。
【図６】同上液晶表示装置の表示領域を示す正面図であ
る。
る。
【図７】従来例の液晶表示装置を示す図である。 （ａ） 引出電極近傍を示す正面図 （ｂ） 非線形抵抗素子近傍を示す（ａ）の部分拡大図
【図８】同上液晶表示装置の全体を示す正面図である。
【図９】同上液晶表示装置の表示領域を示す正面図であ
る。
る。
11 配線電極 12 非線形抵抗素子 13，16 金属 14 引出電極 15 外部接続端子 17 画素表示電極 31 補正電極としての透明電極パターン
Claims (1)
- 【請求項１】 複数の画素表示電極およびこれら画素表
示電極に電気的に接続した金属−絶縁体−金属素子構造
の非線形抵抗素子を基板上に形成し、この非線形抵抗素
子を配線電極により行または列ごとに接続し、長さの異
なる引出電極を介して外部接続端子によって外部と電気
的な接続をとる液晶表示装置において、 前記引出電極に液晶を介して対向する部分に補正電極を
配置し、 この補正電極の前記引出電極に対向する面積は、前記長
い引出電極に対向する部分では小さく、前記短い引出電
極に対向する部分では大きいことを特徴とする液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1113292A JPH05203997A (ja) | 1992-01-24 | 1992-01-24 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1113292A JPH05203997A (ja) | 1992-01-24 | 1992-01-24 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05203997A true JPH05203997A (ja) | 1993-08-13 |
Family
ID=11769493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1113292A Pending JPH05203997A (ja) | 1992-01-24 | 1992-01-24 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05203997A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5499131A (en) * | 1993-06-21 | 1996-03-12 | Samsung Display Devices Co., Ltd. | Liquid crystal display |
| US5555116A (en) * | 1993-08-23 | 1996-09-10 | Alps Electric Co., Ltd. | Liquid crystal display having adjacent electrode terminals set equal in length |
| US5999242A (en) * | 1996-05-17 | 1999-12-07 | Sharp Kabushiki Kaisha | Addressable matrix array containing electrodes with a variety of resistances for ferroelectric liquid crystal device |
| EP1026657A2 (en) * | 1999-02-04 | 2000-08-09 | Sharp Kabushiki Kaisha | Addressable matrix arrays |
| US8395741B2 (en) | 2009-05-19 | 2013-03-12 | Stanley Electric Co., Ltd. | LCD apparatus |
-
1992
- 1992-01-24 JP JP1113292A patent/JPH05203997A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5499131A (en) * | 1993-06-21 | 1996-03-12 | Samsung Display Devices Co., Ltd. | Liquid crystal display |
| US5555116A (en) * | 1993-08-23 | 1996-09-10 | Alps Electric Co., Ltd. | Liquid crystal display having adjacent electrode terminals set equal in length |
| US5999242A (en) * | 1996-05-17 | 1999-12-07 | Sharp Kabushiki Kaisha | Addressable matrix array containing electrodes with a variety of resistances for ferroelectric liquid crystal device |
| EP1026657A2 (en) * | 1999-02-04 | 2000-08-09 | Sharp Kabushiki Kaisha | Addressable matrix arrays |
| EP1026657A3 (en) * | 1999-02-04 | 2002-06-19 | Sharp Kabushiki Kaisha | Addressable matrix arrays |
| US8395741B2 (en) | 2009-05-19 | 2013-03-12 | Stanley Electric Co., Ltd. | LCD apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5351498B2 (ja) | 液晶表示装置、及びその駆動方法 | |
| US6037923A (en) | Active matrix display device | |
| JP3335895B2 (ja) | 液晶表示装置 | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| JPH0372321A (ja) | アクティブマトリクス表示装置 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JPH05142578A (ja) | 液晶表示装置 | |
| JP2778746B2 (ja) | 液晶表示装置及び電極基板の製造方法 | |
| JPH08194235A (ja) | 液晶表示装置 | |
| JPH08122801A (ja) | 液晶表示素子 | |
| JPH01270027A (ja) | 液晶表示装置 | |
| JP3658260B2 (ja) | 液晶表示装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH03212621A (ja) | 液晶表示装置 | |
| JP3229905B2 (ja) | 液晶表示パネルとその製造方法 | |
| JPH05297415A (ja) | 液晶表示装置およびその製造方法 | |
| KR19990051226A (ko) | 액정표시소자 | |
| JPH06337437A (ja) | 液晶表示装置 | |
| JPH06308538A (ja) | 液晶表示装置の製造方法 | |
| JPH05232517A (ja) | 液晶表示装置用基板およびその製造方法 | |
| JPH0618938A (ja) | 液晶表示装置 | |
| JPH0511276A (ja) | 液晶表示装置 | |
| JPH04371928A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06281962A (ja) | 液晶表示装置およびその製造方法 | |
| JP2001222022A (ja) | 液晶セル及びその製造方法 |