JPH03212621A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH03212621A
JPH03212621A JP2007160A JP716090A JPH03212621A JP H03212621 A JPH03212621 A JP H03212621A JP 2007160 A JP2007160 A JP 2007160A JP 716090 A JP716090 A JP 716090A JP H03212621 A JPH03212621 A JP H03212621A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
wiring electrodes
wiring electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007160A
Other languages
English (en)
Inventor
Michiya Kobayashi
道哉 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007160A priority Critical patent/JPH03212621A/ja
Publication of JPH03212621A publication Critical patent/JPH03212621A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は液晶表示装置に関し、特に複数の表示画素それ
ぞれを第一の金属/絶縁体/第二の金属構造をもつ非線
形抵抗素子により駆動する液晶表示装置に関する。
(従来の技術) 近年、液晶表示装置は、時計、電卓等の比較的簡単なも
のから、パーソナル・コンピュータ、ワド・プロセッサ
、更にはOA用の端末機器、TV画像表示等の大容量情
報の表示用途に使用されてきている。従来、液晶表示装
置においては、マトリクス表示のマルチプレックス駆動
方式、いわゆる単純マトリクス方式を用いるのが一般的
であった。しかしながら、この方式は走査線数の増加に
伴い、液晶自身の本質的な特性によって、表示部分(オ
ン画素)と非表示部分(オフ画素)とのコントラスト比
が劣化するため、大規模なマトリクス表示には不適であ
るという欠点がある。そこでこの欠点を解決する一つの
手段として、個々の画素をスイッチング素子によって駆
動する方法、いわゆるアクティブマトリクス方式が開発
されている。スイッチング素子としては薄膜トランジス
タ(T P T)や特公昭61−32673号公報に記
載されているように非線形抵抗素子を用いたものがある
が、基本的に二端子で構造が簡単な非線形抵抗素子を用
いたものの方が製造コストの面で有利である。
第7図は従来の液晶表示装置におけるスイッチング素子
として第一の金属/絶縁体/第二の金属からなる構造を
もつ非線形抵抗素子(以下MIM素子と略称する)が配
列された基板(以下MIM素子配列基板と略称)の4画
素分を示す模式図である。ガラス基板(1)の上に、第
一の金属である配線電極(2)が形成、パターニングさ
れており、配線電極(2)の表面には絶縁膜(3)が形
成されている。絶縁膜(3)の上の一部分に積層するよ
うに第二の金属膜(4)が形成、パターニングされてお
り、前記第二の金属膜(4)は透明な画素電極(5)と
電気的に接続されている。前記配線電極(2)、絶縁膜
(3)、第二の金属膜(4)の三層の積層部分のうち前
記ガラス基板(1)上で積層部が共通している部分がM
IM素子(6)である。
MIM素子(6)を製造するための最も簡単な手法とし
ては、従来例えば次のような方法が用いられている。す
なわち、第一の金属であり配線電極(2)であるTa膜
をガラス基板(1)上に形成、パターニングし、前記ガ
ラス基板(1)をクエン酸、リン酸等の化成液に浸して
陽極酸化法により前記Ta膜表面を酸化してTa205
膜を形成する。
この際、Ta205膜の厚さ、すなわちMiM素子(6
)における絶縁膜(3)の厚さはオン電流をとるため5
00乃至800人程変味で薄くする必要がある。引き続
き、第二の金属膜(4)としてTa、Ti、Cr等を形
成、パターニングする。
第7図に示す構造の液晶表示装置において、隣り合う画
素電極(5)の間には配線電極(2)が配置され、さら
に画素電極(5)と配線電極(2)との間には間隙(7
)が設定されている。配線電極(2)の幅は配線抵抗を
小さくする目的から10乃至25珈とすることが好まし
く、液晶表示装置が大型化、高密度化した場合でもこの
幅はあまり小さくできない。また、画素電極(5)と配
線電極(2)との間隔はフォトリソグラフィプロセスに
おけるパターンずれの問題から少なくとも5乃至10μ
sが必要であり、従って、配線電極(2)を挟んで隣り
合う画素電極(5)の間隔は液晶表示装置の大きさ、画
素密度の如何にかかわらず、15乃至35廟を必要とす
る。
上記のようなMIM素子(6)をスイッチング素子とし
て用いた液晶表示装置で表示を行うにあたって、十分な
駆動マージンを得るためには、各々の画素における液晶
部の容量CLCとMIM素子部の容量CMfMとの比C
tc/ CMIMを十分大きくとる必要がある。上記の
MIM素子の絶縁体として比較的製造が容易なTa20
5は非誘電率εが大きく、CMIM も大きくなる。し
たがってCLC/CMIMを十分大きくするためには、
MIM素子(6)の面積を小さくする必要がある。この
MIM素子(6)の面積に関し、特開昭63−2506
84号公報には第9図に示すような提案がなされている
。即ち、MIM素子(6)は画素電極(5)の各々の周
辺を取り囲むようにして形成されている。しかしながら
、このような構造のMIM素子(6)の絶縁体としてT
a2O,を適用すると、上述のCMIMがCLcに対し
て大きすぎるため液晶を駆動するに十分な駆動マージン
が得られなくなる。
また、第8図は、第7図のMIM素子配列基板を用い、
白黒表示装置としてノーマリホワイトモトで全画素を一
括点灯させた場合の模式図である。第二の金属膜(4)
および透明な画素電極(5)の部分の液晶に電界が加わ
って斜線部分が黒として表示される。配線電極(2)の
部分は透過型の液晶表示装置では光が透過しないため黒
として表示される。反射型の液晶表示装置においては、
配線電極(2)と対向する基板上の電極との間ではTa
、、05膜を介して液晶に電界が加わるが、液晶を駆動
するに十分な電界は加わらず、表面から入射した光が配
線電極(2)で反射されて戻る程度の表示色を示す。一
方、金属膜が形成されていない部分は点灯せず白として
表示される。ノーマリブラックモードにおいても、白、
黒の表示は逆となるが現象としては同様である。
上記のように、従来の液晶表示装置では、表示画面全体
を黒(点灯した場合でも、金属膜が形成されていない部
分、すなわち前述の画素電極(5)と配線電極(2)と
の間隙(7)が点灯せず白として表示されるため、表示
コントラストが低い。この問題を解決する手段としては
、例えば、MIM素子配列基板と対向する基板側に光を
遮断する膜、いわゆるブラックマトリクスを形成し、画
素領域以外の部分を覆い隠しコントラストを向上させる
試みもなされている。しかしながら、この手法は工程の
複雑化とコストの増加を招く。
上記の表示コントラストの向上を目的としたものではな
いが、特開昭64−31127号公報には第10図に示
す提案がなされている。しかしながらこの提案の構造の
液晶表示装置では、画素電極(5)と画素電極(5)の
間に形成される配線電極(2)が増加することにより画
素電極(5)間の間隙(7)も増加し、全画素面積の表
示画面面積に対する比すなわち画素面積率が低下する。
その結果としてコントラスト比が低下する。この画素面
積率の低下によるコントラスト比の低下は、前記特開昭
63−250684号公報に記載されている提案にも同
様にあてはまる。
(発明が解決しようとする課題) コントラスト比が十分でないという上述の問題点は、画
素と画素との間隔が広いことに起因する。
画素面積率を大きくするために画素電極と画素電極との
間隔を狭くしていくと、バターニング工程において電極
間の電気的短絡が発生しやすくなり、歩留り低下の原因
となる。そこで液晶表示装置の大きさ、画素密度の如何
にかかわらず、画素と画素との間には所定の間隔が必要
となる。すなわち、液晶表示装置が高密度化して各画素
面積が小さくなるほど、上述のコントラスト比の問題が
大きくなる。
本発明は上述の問題点に鑑みてなされたものであり、画
素面積を大きくとり、画素面積率を上げ、しかも、ブラ
ックマトリクスを形成するなどの新たな工程を必要とす
ることなく、コントラスト比の十分な液晶表示装置を提
供することを目的とする。
[発明の構成] (課題を解決するための手段) 上記目的を達成するため、本発明は、液晶の封入された
対向基板の少なくとも一方の基板内面に、複数の実質的
に直線上辺部からなる多角形形状の画素電極と、第一の
金属/絶縁体/第二の金属構造をもつ非線形抵抗素子(
MIM素子)と、前記画素電極を前記非線形抵抗素子を
介して電気的に接続する配線電極とが形成され、前記第
一の金属と前記配線電極とは一体であり、前記第二の金
属と前記画素電極とは電気的に接続されている液晶表示
装置において、前記配線電極を前記多角形形状の画素電
極の少なくとも一辺を残して周辺部を取り囲み、残りの
辺部を隣接する他の配線電極で取り囲むことにより実質
的に画素電極の周辺部を取り囲み、もって画素領域を区
画形成し、前記配線電極上のMIM素子形成部以外には
、前記MIM素子の絶縁体の厚さよりも厚い絶縁体を形
成することを特徴とする。
(作用) 本発明によれば、遮光性を有する配線電極が多角形形状
の画素電極の少なくとも一辺を残して周辺部を取り囲み
、残りの辺部を隣接する他の配線電極で取り囲むことに
より実質的に画素電極の周辺部を取り囲み、実質的に配
線電極と画素電極との間隙をな(すことにより、画素の
面積を可能なかぎり大きくとり、しかもブラックマトリ
クスと同様の機能を配線電極にもたせることができる。
この際、画素電極と配線電極はMIM素子のみを介して
電気的に接続される必要があり、そのために、前記配線
電極上のMIM素子形成部以外には、前記MIM素子の
絶縁体の厚さよりも厚い絶縁体を形成することにより、
前記MIM素子部以外では電気的に絶縁しMIM素子と
してのスイッチング機能を阻止することができる。
以上のようにして、画素と画素との間を実質的に配線電
極のみとして間隙をなくすことにより、液晶表示装置を
ノーマリホワイトモードで点灯表示させる場合、黒表示
の場合は全面が黒表示され、かつ、画素と画素との間隔
を最小限にすることができるため、全面無点灯すなわち
白表示の場合、表示画面の配線電極を除く全面を白表示
とすることができ、コントラスト比を向上させることが
できる。尚、ノーマリブラックモードで点灯表示させる
場合も同様である。
(実施例) 以下、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例におけるMIM素子が配列さ
れた基板の5画素分を示す一部切欠は要部斜視図である
。また、第2図(a)乃至(c)は、それぞれ第1図に
おけるA−A−1B−B −C−C一部分の模式断面図
である。第1図及び第2図において、ガラス基板(1)
上に、第一の金属膜であり配線電極(2)であるTa膜
が、各画素に電気信号を送る配線電極主要部(2a)と
前記配線電極主要部(2a)と一体である配線電極張り
出し部(2b)とにより矩形画素領域の三辺を取り囲み
、残り一辺を隣接する他の配線電極で取り囲むことによ
り、実質的に画素部分を区画するように形成されている
。前記配線電極主要部(2a)の幅は2011Inであ
り、前記配線電極張り出し部(2b)の幅は15μsで
ある。また、各画素部分を区画するように張り出した配
線電極張り出し部(2b)と隣接する配線電極主要部(
2a)との間隔(7)は5IJInである。配線電極(
2a)、(2b)の表面にはTa205からなる絶縁膜
(3)が形成されている。絶縁膜(3a)の上部には第
二の金属膜(4)であるCrが形成、パターニングされ
ており、前記第二の金属膜(4)は透明な画素電極(5
)であるITO画素電極に電気的に接触している。前記
配線電極(2B)、絶縁膜(3a)、第二の金属膜(4
)の三層の積層部分のうち絶縁基板(1)上で積層部が
共通している部分がMIM素子(6)である。MIM素
子(6)部分の絶縁膜(3a)の厚さは約700 人で
あり、MIM素子(6)部分以外の絶縁膜(3b)の厚
さは約2500人である。また、透明な画素電極(5)
は配線電極(2a)、(2b)の一部分を覆うように形
成、パターニングされている。
第1図に示したMIM素子配列基板を製造するにあたっ
ては以下のような手法を用いた。先ず第一の金属膜であ
り配線電極(2)であるTa膜を通常のフォトリソグラ
フィプロセス、すなわち、残すべき第一の金属膜のパタ
ーン形状にフォトレジストをパターニングし、不要部分
の第一の金属膜をエツチングする方法、或いはリフトオ
フ法を用いてガラス基板上にパターニングする。引き続
き、上記Ta膜がパターニングされたガラス基板をクエ
ン酸、リン酸等の化成液に浸し、陽極酸化法により前記
Ta膜表面を酸化して厚さ約700人のTa、、05膜
を形成する。このときの化成電圧は42Vであった。引
き続き、第二の金属膜(4)としてTa、Ti、Cr等
を形成、パターニングする。
前記第二の金属膜(4)のパターニングはリフトオフ法
ではなく、エツチング方法をとる。前記フォトレジスト
パターンを剥離せず、引き続き、再度陽極酸化法により
Ta、、05膜を形成する。2度目の陽極酸化工程にお
ける化成電圧は1度目の化成電圧より大きく、例えば2
00 Vとして、Ta205膜の厚さは2500人とし
た。引き続き、前記フォトレジストパターンを剥離し、
透明な画素電極(5)であるITO膜を形成、パターニ
ングして、MIM素子配列基板を形成した。
第3図は、液晶表示装置を全画面−指駆動した場合の透
過率−電圧特性であり、第3図(a)はノーマリホワイ
トモード、第3図(b)はノーマリブラックモードの場
合である。両図とも、実線は本実施例における特性、破
線は従来の液晶表示装置における特性を示す。ノーマリ
ホワイトモードにおいて、非点灯時(低電圧域)では、
本実施例の透過率は従来の液晶表示装置の透過率と比較
して、画素領域を区画する配線電極張り出し部分(2b
)が存在するため、やや低いが、点灯時(高電圧域)で
は、本実施例の透過率は十分小さくなり、コントラスト
比は従来の液晶表示装置より向上していることが解る。
ノーマリブラックモードの場合でも同様な効果が認めら
れ、本実施例のコントラスト比は何れの場合も従来の液
晶表示装置より向上している。
本実施例では、画素電極(5)が配線電極(2)を一部
覆うように形成しているため、実際のキャラフタ・パタ
ーン表示において、クロストークの問題が心配されるが
、画素電極(5)が配線電極(2)を覆っている部分に
十分厚い絶縁膜(3b)が形成されているため、電流は
流れず、かつ、画素電極(5)が配線電極(2)を覆っ
ている部分の容量も小さいため、従来の液晶表示装置と
比較してクロストークが増加することはなかった。
画素ピッチが210庫の液晶表示装置を製造した場合、
画素電極(5)が配線電極(2)を一部覆うように形成
してもよいため、全画素面積の表示画面面積に対する比
、すなわち画素面積率は、従来の液晶表示装置では約6
0%であったものが、本実施例では90%にまで向上し
た。
(他の実施例) 上記の実施例では、画素電極(5)が配線電極(2)を
覆っている部分に十分厚い絶縁膜(3b)を形成するこ
とによりクロストークを防止しているが、配線電極張り
出し部(2b)と、隣接する配線電極主要部(2a)と
の間隙(7)が狭いため、この部分の容量を介して信号
のクロストークが生じる場合も考えられる。この問題に
対しては、第4図に示すように、配線電極の張り出し部
分(2b)を、一箇所ないし複数箇所で切断することで
避けることができる。ただし、第4図の構造のMIM素
子配列基板を製造するにあたり、厚い絶縁膜(3b)を
形成する際には、配線電極張り出し部(2b)の切断箇
所の先は陽極酸化できない。この場合には、例えば第二
の金属膜(4)部分にフォトレジストを残したままスパ
ッタリング法、蒸着法等でSin、、Si3N4等の一
般的な絶縁膜を形成した後、リフトオフを行うとよい。
 以上の実施例は上述の矩形画素の正方配列のマトリク
ス表示装置で示したが、これに限らず、例えば、第5図
に示すような矩形画素のデルタ配列、第6図に示すよう
な六角形画素のハニカム配列等にも適用できる。マトリ
クス表示装置だけでなく、セグメント表示装置にも当然
応用が可能である。
更に、本発明を実施する際の製造方法も上述の実施例に
述べた手法に限らないことは言うまでもない。例えば、
MIM素子(6)部分以外の絶縁膜を厚くする際、第二
の金属膜(4)部分にフォトレジストを残したままスパ
ッタリング法、蒸着法等でSiO2,513N4等の一
般的な絶縁膜を形成した後、リフトオフを行う方法でも
よい。その他、本発明の趣旨の範囲で様々な変形が可能
である。
[発明の効果] 以上のように、本発明によれば、例えば液晶表示装置を
ノーマリホワイトモードで表示させる場合、画素と画素
との間に間隙を形成することなく配線電極を形成するこ
とができるため、表示画面の黒表示の場合は全面黒表示
が可能となり、かつ、画素と画素との間隔を最小限にす
ることができるため、全面無点灯、すなわち白表示の場
合、表示画面の配線電極を除く全面を白表示とすること
ができる。すなわち、配線電極がいわゆるブラックマト
リクスの機能を果たすため、コントラスト比を向上させ
ることが可能となる。ノーマリブラックモードによる表
示状態でも同様の効果が得られる。
更に、前述の実施例で述べた製造方法をとれば、MIM
素子部分以外の絶縁膜を厚くする際、新たなフォトリソ
グラフ用マスクを必要とせず、自己整合的に選択酸化が
容易にできる。その上、MIM素子部分以外の絶縁膜が
厚く、配線電極と画素電極がオーバーラツプしても動作
上問題がないため、フォトリソグラフィプロセス上のパ
ターンずれのマージンが広がる。これは液晶表示装置の
画素の高密度化に向けたパターンの微細化にも効果があ
る。
【図面の簡単な説明】
第1図は本発明の実施例におけるMIM素子配列基板を
示す一部切欠は要部斜視図、第2図(a)乃至第2図(
C)は第1図の要部断面を示す模式断面図、第3図(a
)及び第3図(b)は第1図における液晶表示装置の透
過率−電圧特性を示す特性図、第4図は本発明の他の実
施例におけるMIM素子配列基板を示す一部切欠は要部
斜視図、第5図は本発明の更に他の実施例におけるMI
M素子配列基板を示す要部模式平面図、第6図は本発明
の更に他の実施例におけるMIM素子配列基板を示す要
部模式平面図、第7図は従来の液晶表示装置におけるM
IM素子配列基板を示す一部切欠は要部斜視図、第8図
は従来の液晶表示装置を点灯した場合の表示画面を示す
模式平面図、第9図は従来の液晶表示装置におけるMI
M素子配列基板を示す要部平面図、第10図は従来の液
晶表示装置におけるMIM素子配列基板を示す要部平面
図である。 ・・・・・・基板 ・・・・・・配線電極 ・・・・・・絶縁膜 ・・・・・・第二の金属膜 ・・・・・・画素電極 ・・・・・・MIM素子

Claims (1)

    【特許請求の範囲】
  1. 液晶の封入された対向基板の少なくとも一方の基板内面
    に、複数の画素電極と、第一の金属/絶縁体/第二の金
    属構造をもつ非線形抵抗素子と、前記画素電極を前記非
    線形抵抗素子を介して電気的に接続する配線電極とが形
    成され、前記第一の金属と前記配線電極とは一体であり
    、前記第二の金属と前記画素電極とは電気的に接続され
    ている液晶表示装置において、前記配線電極は各々の画
    素電極を区画するように形成され、前記配線電極上の非
    線形抵抗素子形成部以外には、前記非線形抵抗素子の絶
    縁体の厚さよりも厚い絶縁体が形成されていることを特
    徴とする液晶表示装置。
JP2007160A 1990-01-18 1990-01-18 液晶表示装置 Pending JPH03212621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007160A JPH03212621A (ja) 1990-01-18 1990-01-18 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160A JPH03212621A (ja) 1990-01-18 1990-01-18 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH03212621A true JPH03212621A (ja) 1991-09-18

Family

ID=11658324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160A Pending JPH03212621A (ja) 1990-01-18 1990-01-18 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH03212621A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998009191A1 (fr) * 1996-08-29 1998-03-05 Seiko Epson Corporation Affichage a cristaux liquides et son procede de production
WO2000020918A1 (fr) * 1998-10-07 2000-04-13 Seiko Epson Corporation Dispositif a cristaux liquides et appareil electronique
JP2002156646A (ja) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd 液晶表示装置
WO2009087705A1 (ja) * 2008-01-10 2009-07-16 Sharp Kabushiki Kaisha アクティブマトリクス基板及び液晶表示装置
JP2011186504A (ja) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd 液晶表示装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762803B1 (en) 1996-08-29 2004-07-13 Seiko Epson Corporation Liquid crystal display device and method of manufacturing the same
WO1998009191A1 (fr) * 1996-08-29 1998-03-05 Seiko Epson Corporation Affichage a cristaux liquides et son procede de production
WO2000020918A1 (fr) * 1998-10-07 2000-04-13 Seiko Epson Corporation Dispositif a cristaux liquides et appareil electronique
US6614498B1 (en) 1998-10-07 2003-09-02 Seiko Epson Corporation Liquid-crystal display device and electronic equipment
JP2013190802A (ja) * 2000-09-08 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014098914A (ja) * 2000-09-08 2014-05-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011186504A (ja) * 2000-09-08 2011-09-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8102480B2 (en) 2000-09-08 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2018092196A (ja) * 2000-09-08 2018-06-14 株式会社半導体エネルギー研究所 液晶表示装置
JP2013011903A (ja) * 2000-09-08 2013-01-17 Semiconductor Energy Lab Co Ltd 表示装置
US9798204B2 (en) 2000-09-08 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2013178561A (ja) * 2000-09-08 2013-09-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2002156646A (ja) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8587741B2 (en) 2000-09-08 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2016186666A (ja) * 2000-09-08 2016-10-27 株式会社半導体エネルギー研究所 表示装置、電気光学装置、及び電子機器
JP2015146021A (ja) * 2000-09-08 2015-08-13 株式会社半導体エネルギー研究所 半導体装置
WO2009087705A1 (ja) * 2008-01-10 2009-07-16 Sharp Kabushiki Kaisha アクティブマトリクス基板及び液晶表示装置
JP5149910B2 (ja) * 2008-01-10 2013-02-20 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
US8274464B2 (en) 2008-01-10 2012-09-25 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device

Similar Documents

Publication Publication Date Title
EP0301571B1 (en) Thin film transistor array
KR100287666B1 (ko) 액티브매트릭스기판
JP2010108000A (ja) 液晶表示装置及びその製造方法
JP2001196371A (ja) 銅配線基板及びその製造方法並びに液晶表示装置
JPH07120789A (ja) 液晶表示装置及びその製造方法
JPH03212621A (ja) 液晶表示装置
JPS6349914B2 (ja)
JP3547063B2 (ja) アクティブマトリクス型液晶表示装置の製造方法
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JPH05203997A (ja) 液晶表示装置
JP3099915B2 (ja) 半導体装置とこれを用いた液晶表示装置
JPH07325321A (ja) 液晶表示装置の製造方法
KR100265053B1 (ko) 표시패널 및 그 제조방법
JPH07114043A (ja) 液晶表示装置及びその製造方法
JPH05232517A (ja) 液晶表示装置用基板およびその製造方法
JPH02157827A (ja) 薄膜トランジスタアレイ装置
JPH03137622A (ja) アクティブマトリクス基板
JPH05297415A (ja) 液晶表示装置およびその製造方法
JP2883208B2 (ja) 液晶表示装置およびその製造方法
JP2716106B2 (ja) アクティブマトリクス基板の製造方法
JP4836357B2 (ja) 液晶表示装置及び液晶表示装置の製造方法
JPH06265938A (ja) 画像表示装置およびその製造方法
JPH0338622A (ja) アクティブマトリクス基板
KR100252307B1 (ko) 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조
JPH04167437A (ja) 液晶表示素子およびその製造方法