JPH03137622A - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JPH03137622A
JPH03137622A JP1276333A JP27633389A JPH03137622A JP H03137622 A JPH03137622 A JP H03137622A JP 1276333 A JP1276333 A JP 1276333A JP 27633389 A JP27633389 A JP 27633389A JP H03137622 A JPH03137622 A JP H03137622A
Authority
JP
Japan
Prior art keywords
wiring
gate
scanning line
active matrix
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1276333A
Other languages
English (en)
Inventor
Junzo Kawakami
順三 川上
Kiyoshi Nakazawa
中沢 清
Naofumi Kondo
直文 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1276333A priority Critical patent/JPH03137622A/ja
Publication of JPH03137622A publication Critical patent/JPH03137622A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、液晶等の表示媒体と組み合わせて表示装置を
構成するための、アクティブマトリクス基板に関する。
(従来の技術) 絶縁性基板上に絵素電極をマトリクス状に配し、絵素電
極を独立して駆動するアクティブマトリクス方式は、液
晶などを用いた表示装置に用いられている。アクティブ
マトリクス方式は、特に大型で高密度の表示を行う表示
装置にしばしば用いられる。
絵素電極を選択駆動するスイッチング素子としては、T
PT (薄膜トランジスタ)素子、MIM(金属−絶縁
層−金属)素子、MOS)ランジスタ素子、ダイオード
、バリスタ等が一般的に知られている。アクティブマト
リクス駆動方式は、高コントラストの表示が可能であり
、液晶テレビジョン、ワードプロセッサ、コンピュータ
の端末表示装置等に実用化されている。
第6図にTPTをスイッチング素子として用いた、アク
ティブマトリクス表示装置の概略の回路図を示す。走査
線として機能する多数の平行するゲートバス配線23と
、該配線23に直交し信号線として機能する多数のソー
スバス配線11が平行して設けられている。ゲートバス
配線23とソースバス配線11との各交差点の近傍には
、TPT22が泥膜されている。TPT22には絵素容
fi21及び付加容fi24が接続されている。このよ
うなアクティブマトリクス表示装置では、表示画面の大
型化に伴い、ゲートバス配線23及びソースバス配線1
1が長(なるため、これらの配線23及び11上の信号
遅延の問題が生じている。
第7図に上述の信号遅延の問題を解決するための従来の
アクティブマトリクス基板の平面図を示す。第2図に第
7図のn’−n’線に沿ったアクティブマトリクス表示
装置の断面図を示す。ガラス基板1上に平行するゲート
バス配線23が形成され、ゲートバス配線23に直交し
てソースバス配線11が形成されている。ゲートバス配
線23及びソースバス配線11との間には、後述するゲ
ート絶縁膜5が介在している。
ゲートバス配線23及びソースバス配線11の交点近傍
には、スイッチング素子としてTPT22が配されてい
る。TPT22のゲート電極26はゲートバス配線23
に接続され、TPT22のソース電極27はソースバス
配線11に接続されている。TPT22のドレイン電極
28は絵素電極9に接続されている。
絵素電極9のゲートバス配線23側とは反対側の辺に沿
って、付加容量用配線31が設けられている。付加容量
用配線31には付加容量用電極32が接続され、付加容
量用電極32はゲート絶縁膜5を介して絵素電極9と対
向している。付加容量用電極32と絵素電極9との間に
付加容j!24が形成されている。
ゲートバス配線23、付加容量24、及び付加容量用配
線31の断面構成について、第2図を参照しながら説明
する。ゲートバス配線23は下部ゲート配線2(層厚1
000人)及び上部ゲート配線3(層厚2500人)の
2層から成る。同様に付加容量用配線31は下部容量用
配線29(層厚1000人)及び上部容量用配線30(
層厚2500人)の2層から成る。下部ゲート配線2及
び下部容量用配線29は同時にパターン形成され得る。
下部ゲート配線2及び下部容量用配線29には、低抵抗
のMo%A1等の金属が用いられる。
上部ゲート配線3及び上部容量用配線30には陽極酸化
膜4の形成が可能なTa金属が用いられている。Mo金
属、或いはAI金金属、後のTPT22の形成時のエッ
チャントである弗酸或いは弗酸硝酸混合液によって容易
に浸食されるので、上部ゲート配線3は下部ゲート配置
i2を保護するために、該配線2を完全に被覆して形成
されている。同様に、上部容量用配線30は下部容量用
配線29を完全に被覆して形成されている。
上述のようにゲートバス配線23及び付加容量用配線3
1を2層構造とし、下部ゲート配線2及び下部容量用配
線29にMo金属又はAI金金属用いることにより、こ
れらの配線23及び31の比抵抗が低減される。これに
より、表示装置の大型化に伴う信号遅延の問題に対処す
ることができる。しかも、上記配線23及び31の上面
には陽極酸化膜4を形成することができるので、これら
の配線23及び31の絶縁不良の発生も低減され得る。
上部容量用配線30は、絵素電極9の一辺に平行する部
分では絵素電極9の下方に延び、付加容量用電極32を
形成している。従って、付加容量用電極32もTaで形
成されている。上部ゲート配線3、上部容量用配線30
、及び付加容量用電極32は同時にパターン形成され得
る。
上部ゲート配線3、上部容量用配線30.及び付加容量
用電極32の上には、該配線3.30及び該電極32の
上面を陽極酸化して得られるTa205の陽極酸化膜4
(層厚3000人)が形成されている。陽極酸化膜4を
覆って全面に、SiNx(窒化シリコン)のゲート絶縁
膜5(層厚3000人)が形成されている。ゲート絶縁
膜5上にはITOから成る絵素電極9(層厚1000人
)が形成されている。絵素電極9とゲート絶縁膜5を介
して絵素電極9に対向している付加容量用電極32との
間に、付加容fi24が形成されている。
更に、基板全面に5INxの保護膜16(143000
人)、及び配向膜17が積層され、アクティブマトリク
ス基板が構成されている。
基板lに対向するガラス基板12上には、カラーフィル
タ14及びブラックストライプ15が峻けられ、更にI
TOで成る対向電極13及び配向膜17が全面に形成さ
れ、アクティブマトリクス表示装置が構成されている。
(発明が解決しようとする課題) 上述の例では、Mo金属又はAI金金属ら成る下部ゲー
ト配線2及び下部容量用配線29の上に、Ta金属の上
部ゲート配置i13及び上部容量用配線30、陽極酸化
膜4、並びにゲート絶縁膜5が形成された後、TFT2
2が弗酸或いは弗酸硝酸混合液を用いたエツチングによ
りパターン形成される。このように多くの膜が下部ゲー
ト配線2及び下部容量用配線29の上に形成されていて
も、TFT22の形成工程に於て下部ゲート配線2及び
下部容量用配線29が浸食されて消失される場合がある
このような浸食は、上部ゲート配線3及び上部容量用配
線30.陽極酸化膜4、並びにゲート絶縁膜5に発生し
たピンホール等に起因している。
下部ゲート配線2及び下部容量用配線29に用いられる
Mo金属或いはAI金金属、TFT22形成時のエッチ
ャントによって容易に浸食されるため、このようなピン
ホールがあると容易に浸食されてしまうのである。この
ような浸食は、ゲートバス配線23及び付加容量用配線
31に沿い、長い距離に亙って発生する。従って、この
ような浸食は、ゲートバス配線23及び付加容量用配線
31の抵抗増大、断線、剥離等の発生につながる。
更には、ソースバス配線11の断線、剥離等の発生にも
つながることになる。
第8図及び第9図に、上述の問題点を解決するための改
良例を示す。第8図の改良例では、下部ゲート配線2及
び下部容量用配線29は、部分的に細くなった形状を有
している。第8図では下部ゲート配線2及び下部容量用
配線29の細い部分はソースバス配線11との交差点に
設けられているが、他の部分に設けれていてもよい。こ
のような下部ゲート配線2及び下部容量用配線29の形
状により、ピンホールなどの存在によって下部ゲート配
線2及び下部容量用配線29がエッチャントによって浸
食されても、この細(なった部分で浸食が抑制される。
第1O図に第9図のX−X線に沿った断面図を示す。第
9図のX″−X′線に沿った断面図も第10図と同様で
ある。第9図及び第1O図に示す改良例では、下部ゲー
ト配線2及び下部容量用配線29は不連続な部分に分割
されている。従って第10図に示すように、この改良例
ではソースバス配線11は上部ゲート配線3のみと交差
している。第9図では下部ゲート配線2及び下部容量用
配線29はソースバス配線11との交差点で不連続とな
っているが、他の部分で不連続であってもよい。このよ
うに下部ゲート配線2及び下部容量用配線29が不連続
な部分に分割されているので、ピンホールなどの存在に
よって下部ゲート配線2及び下部容量用配線29がエッ
チャントによって浸食されても、この不連続な部分で浸
食が絶たれる。
第8図の改良例では下部ゲート配線2及び下部容量用配
線29の浸食はある程度阻止される。しかし、これらの
配線2及び29は連続して形成されているので、やはり
長い距離に亙って下部ゲート配線及び下部容量用配線2
9が浸食される場合がある。また、第9図の改良例では
低抵抗の下部ゲート配線2及び下部容量用配線29は不
連続に形成されているので、ゲートバス配$923及び
付加容量用配線31の抵抗は十分には小さくならない0 本発明はこのような問題点を解決するものであリ、本発
明の目的は、低抵抗で、エツチング工程に於いても抵抗
増大、断線、或いは剥離等の発生が少ない走査線を有す
るアクティブマトリクス基板を提供することである。本
発明の他の目的は、低抵抗で、エツチング工程に於いて
も抵抗増大、断線、剥離等の発生が少ない付加容量用配
線を有するアクティブマトリクス基板を提供することで
ある。
(課題を解決するための手段) 本発明のアクティブマトリクス基板は、絶縁性基板上に
、マトリクス状に配された絵素電極と、該絵素電極間に
延設された走査線と、を備えたアクティブマトリクス基
板であって、該走査線が、不連続な部分に分割された下
部走査線と、該下部走査線を被覆し、連続して形成され
た上部走査線さ、を有し、隣接する該部分の相互に隣接
する辺が、該走査線の延設方向に対し直角以外の方向に
並行しており、そのことによって上記目的が達成される
また、本発明のアクティブマトリクス基板は、絶縁性基
板上に、マトリクス状に配された絵素電極と、該絵素電
極に対向する付加容量用電極と、該付加容量用電極に接
続された付加容量用配線と、を備えたアクティブマトリ
クス基板であって、該付加容量用配線が、不連続な部分
に分割された下部容量用配線と、該下部容量用配線を被
覆し、連続して形成された上部容量用配線と、を有し、
隣接する該部分の相互に隣接する辺が、該付加容量用配
線の延設方向に対し直角以外の方向に並行しており、そ
のことによって上記目的が達成される。
(作用) 本発明のアクティブマトリクス基板では、走査線は不連
続な部分に分割された下部走査線と、この下部走査線を
被覆する連続した上部走査線とを有している。同様に、
付加容量用配線は不連続な部分に分割された下部容量用
配線と、この下部容量用配線を被覆する連続した上部容
量用配線とを有している。このように、走査線及び付加
容量用配線を2層構造とすることにより、下部走査線及
び下部容量用配線に低抵抗でエッチャントに浸食され易
い金属を用いることができる。即ち、下部走査線及び下
部容量用配線は、それぞれ同−走査線内及び同−付加容
量用配線内で不連続に形成されているので、上部走査線
及び上部容量用配線、或いは更にその上に積層された層
にピンホールが発生しても、後のエツチングによってイ
部走査線及び下部容量用配線が長い距離に亙って浸食さ
れることはない。下部走査線及び下部容量用配線の浸食
は、不連続に形成された1つの島状の領域のみに発生し
、他の領域の下部走査線及び下部容量用配線に及ぶこと
はない。
また、本発明のアクティブマトリクス基板では、下部走
査線及び下部容量用配線の不連続に分割された隣接する
部分の相互に隣接する辺が、該走査線及び該付加容量用
配線の延設方向に対して直角以外の方向に並行している
。このような構成により、走査線及び付加容量用配線の
抵抗が低減される。
第5図(a)及び(b)に、本発明及び前述の改良例に
於ける走査線の電気抵抗の大きさの違いを説明するため
の平面図を示す。箪5図(a)では、走査線50は低抵
抗の下部走査線42及び比較的高抵抗の上部走査線43
を有している。下部走査vA42は不連続な部分に分割
され、下部走査線42を被覆する上部走査線43は連続
して形成されている。下部走査線42の隣接する分割部
分の相互に隣接する辺が、走査線50の延設方向に対し
て斜めに並行している。この相互に隣接する辺は、一定
の距Maを有する間隙45を成し、隣接する部分の長さ
はしてある。
第5図(b)は前述の第9図と同様の改良例の下部走査
線42の分割部分の隣接する領域を示している。下部走
査線42の隣接する分割部分の相互に隣接する辺が、走
査線50の延設方向に対して直角に平行している。この
相互に隣接する辺は、一定の距離aを有する間隙47を
成し、隣接する部分の長さは下部走査線42の幅りに等
しい。距M8は下部走査線42の浸食を阻止するのに必
要な値以上の大きさに設定されている。比較のため、距
離aは第5図(a)及び(b)に於いて同じ値に設定さ
れている。
第5図(a)及び(b)の比較から明らかなように、第
5図(a)に示す長さしは第5図(b)の幅りよりも大
きい。距1lIaは同じなので、間隙45の電気抵抗は
間隙47の電気抵抗より小さくなる。第5図(a)及び
(b)では走査線のみについて説明したが、付加容量用
配線についても同様である。
このように、本発明では分割された下部走査線及び下部
容量用配線の各隣接部分で抵抗が低減されているので、
走査線全体及び付加容量用配線全体の低抵抗化が図られ
ている。
(実施例) 本発明を実施例について以下に説明する。第1図に本発
明のアクティブマトリクス基板の一実施例の平面図を示
す。マトリクス状に配された絵素電極9の間に、走査線
として機能するゲートバス配線23が形成され、該配線
23に直交して信号線として機能するソースバス配線1
1が形成されている。ゲートバス配線23は下部ゲート
配線2及び上部ゲート配線3から成る。ゲートバス配線
23及びソースバス配線11の間には、基板全面に形成
されたゲート絶縁膜5が介在している。
ケートハス配線23及びソースバス配$111の交点近
傍には、スイッチング素子としてTE101が配されて
いる。TE101のゲート電極26は上部ゲート配線3
と一体的に形成され、TE101のソース’1極27は
ソースバス配線11と一体的に形成されている。TE1
01のドレイン電極28は絵素電極9に接続されている
絵素電極9のゲートバス配線23側とは反対側の辺に沿
って、付加容量用配線31が設けられている。付加容量
用配線31は下部容量用配線29及び上部容量用配線3
0から成る。上部容量用配線30には付加容量用電極3
2が接続され、該付加容量用電極32はゲート絶縁膜5
を介して絵素電極9と対向している。付加容量用電極3
2と絵素電極9との間に付加容量24が形成されている
下部ゲート配線2及び下部容量用配線29は、第1図に
示すように、不連続な部分に分割され、分割された各部
分は平行四辺形を成している。各分割部分が隣接する領
域は、ソースバス配線11との交差部に位置し、該隣接
領域では各部分の相互に隣接する辺はゲートバス配線2
3及び付加容量用配線31の延設方向に対し、斜めに平
行している。
第1図の基板を用いた表示装置の■−■線及び■−■線
に沿った断面図をそれぞれ第2図及び第3図に示す。本
実施例を用いた表示装置の断面構成について以下に説明
する。ガラス基板l上に下部ゲート配線2(層厚100
0人)及び下部容量用配線29(層厚1000人)が設
けられている。
下部ゲート配線2及び下部容量用配線29は、AI、M
o等の低抵抗の金属から成る。本実施例ではAI金金属
用いた。下部ゲート配線2及び下部容量用配線29は、
前述のように孤立した平行四辺形が連なった形状を有し
ている。
下部ゲート配線2及び下部容量用配線29の上に、それ
ぞれ上部ゲート配!l!3(層厚2500人)及び上部
容量用配線30(層厚2500人)が形成されている。
上部ゲート配線3及び上部容量用配線30は陽極酸化が
可能な金属から成る。本実施例ではTaを用いた。第1
図に示すように、上部ゲート配線3及び上部容量用配線
30は、連続した形状で形成されている。上部ゲート配
線3は下部ゲート配線2を保護するために、該配線2を
完全に被覆して形成されている。同様に、上部容量用配
線30は下部容量用配線29を完全に被覆して形成され
ている。上部ゲート配線3及び上部容量用配線30の形
成と同時に、第3図に示すTE101のゲート電極26
、及び第2図に示す付加容量用電極32が形成される。
従って、ゲート電極26及び付加容量用電極32もTa
で形成されている。
上部ゲート配線3、TE101のゲート電極26、上部
容量用配線30.及び付加容量用電極32の上面の陽極
酸化により、Tag’sの陽極酸化膜4(層厚3000
人)が形成されている。更に、陽極酸化膜4を覆って全
面に、5INXのゲート絶縁膜5(層厚3000人)が
形成されている。
ゲート絶縁膜5上にはゲートバス配線23及び付加容量
用配線31に交差して、ソースバス配線11が形成され
ている。ソースバス配線11はT五金属(層厚aooo
人)で形成されている。更に、基板全面を覆って保護膜
16及び配向膜17が堆積され、本実施例のアクティブ
マトリクス基板が構成されている。
基板lに対向するガラス基板12上には、カラーフィル
タ14及びブラックストライプ15が設けられる。更に
、ITOの対向電極13及び配向膜17が全面に形成さ
れ、基板l及び12の間に液晶19が封入されて、アク
ティブマトリクス表示装置が構成される。
TFT22の近傍の断面構成について、簗3図を参照し
ながら説明する。前述の上部ゲート配線3と同時に形成
されたTa金属のゲート電極26上に、陽極酸化膜4を
介して前述のゲート絶縁膜5が全面に形成されている。
ゲート1!極26上には陽極酸化膜4及びゲート絶縁膜
5を介して、真性半導体非晶質シリコン(以下ではra
−Sj(1)」と称する)の半導体層6 <14410
00人)が形成されている。更に、半導体層6上にはn
型半導体非晶質シリコン(以下では「a−SI(no)
」と称する)のコンタクト層7.7(層厚500人)が
形成されている。
コンタクト層7.7上にはTI金金属層層厚3000A
)から成るソース電極27及びドレイン電極28が形成
されている。ドレイン電極28及びゲート絶縁膜5上に
は、ITOから成る絵素電極9(層厚1000人)が形
成されている。更に、基板全面を覆って、前述の保護膜
16及び配向膜17が形成されている。
本実施例では第1図に示すように、下部ゲート配La2
及び下部容量用配線29は不連続な部分に分割されてい
る。もし、上部ゲート配線3又は上部容量用配線29、
陽極酸化膜4、及びゲート絶縁膜5にピンホール等が発
生していれば、下部ゲート配線2又は下部容量用配線2
9は、後の例えばTPT22等のパターン形成に用いら
れるエッチャントによって浸食される。しかし、本実施
例では下部ゲート配線2及び下部容量用配線29が不連
続な部分に分割されているので、発生したピンホールの
下方の下部ゲート配線2又は下部容量用配線29の孤立
した領域のみが浸食され、他の領域の下部ゲート配線2
又は下部容量用配置1129は浸食されない。従って、
ゲート配$1123又は付加容量用配線31の比抵抗の
増大、断線、剥離等が発生せず、大型の表示装置に於い
ても、信号遅延の問題は生じない。
また、本実施例では下部ゲート配線2及び下部容量用配
線29の隣接する分割部分の相互に隣接する辺が長いの
で、ゲートバス配線23及び付加容量用配線31の電気
抵抗が低減されている。従って、大型の表示装置に於い
ても信号遅延は生じない。
本実施例では分割された下部ゲート配線2及び下部容量
用配線29の平面形状を平行四辺形としたが、例えば、
第4図に示す台形等の他の形状とすることもできる。各
分割部分の形状を台形とする場合には、各分割部分は交
互に逆向きに配置される。このように、下部ゲート配線
2及び下部容量用配線29の隣接する分割部分の相互に
隣接する部分の長さが、実質的に長(なる形状であれば
、上述と同様の効果が得られる。
(発明の効果) 本発明のアクティブマトリクス基板では、エツチング工
程を経ても走査線又は付加容量用配線の抵抗増大、断線
、或いは剥離等が発生しない。しかも、本発明によれば
低抵抗の走査線又は付加容量用配線を有するアクティブ
マトリクス基板が提供され得る。従って、本発明のアク
ティブマトリクス基板を用いれば、信号遅延のない表示
装置を高い歩留りで製造することができ、表示装置の大
型化、コスト低減に寄与することができる。
4   の  な1日 第1図は本発明のアクティブマトリクス基板の一実施例
を示す平面図、第2rl!Jは第1図又は第7図の基板
を用いた表示装置の■−■線又は■′■°線に沿った断
面図、第3図は第1図の基41用いた表示装置の■−■
線に沿った断面図、第4図は本発明の走査線及び付加容
量用配線の他の態様を示す図、第5図(a)及び(b)
は本発明及び改良例の走査線及び付加容量用配線の電気
抵抗の大きさの違いを説明するための図、第6図はアク
ティブマトリクス表示装置の概略回路図、第7図は従来
のアクティブマトリクス基板の平面図、第8図及び第9
図は改良例の平面図、第10図は第9図のX−X線に沿
った断面図である。
1.12・・・ガラス基板、2・・・下部ゲート配線、
3・・・上部ゲート配線、4・・・陽極酸化膜、5・・
・ゲート絶縁膜、9・・・絵素電極、11・・・ソース
バス配線、13・・・対向電極、14・・・カラーフィ
ルタ、15・・・ブラックストライプ、16・・・保護
膜、17・・・配向膜、22・・・TFT、23・・・
ゲートバス配線、24・・・付加容量、29・・・下部
容量用配線、30・・・上部容量用配線、3!・・・付
加容量用配線、32・・・付加容量用電極。
以上

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板上に、マトリクス状に配された絵素電極
    と、該絵素電極間に延設された走査線と、を備えたアク
    ティブマトリクス基板であって、該走査線が、不連続な
    部分に分割された下部走査線と、該下部走査線を被覆し
    、連続して形成された上部走査線と、を有し、隣接する
    該部分の相互に隣接する辺が、該走査線の延設方向に対
    し直角以外の方向に並行しているアクティブマトリクス
    基板。 2、絶縁性基板上に、マトリクス状に配された絵素電極
    と、該絵素電極に対向する付加容量用電極と、該付加容
    量用電極に接続された付加容量用配線と、を備えたアク
    ティブマトリクス基板であって、 該付加容量用配線が、不連続な部分に分割された下部容
    量用配線と、該下部容量用配線を被覆し、連続して形成
    された上部容量用配線と、を有し、隣接する該部分の相
    互に隣接する辺が、該付加容量用配線の延設方向に対し
    直角以外の方向に並行しているアクティブマトリクス基
    板。
JP1276333A 1989-10-23 1989-10-23 アクティブマトリクス基板 Pending JPH03137622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1276333A JPH03137622A (ja) 1989-10-23 1989-10-23 アクティブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1276333A JPH03137622A (ja) 1989-10-23 1989-10-23 アクティブマトリクス基板

Publications (1)

Publication Number Publication Date
JPH03137622A true JPH03137622A (ja) 1991-06-12

Family

ID=17567984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1276333A Pending JPH03137622A (ja) 1989-10-23 1989-10-23 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JPH03137622A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035226A1 (fr) * 1996-03-15 1997-09-25 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
KR100242446B1 (ko) * 1997-03-03 2000-02-01 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR100311213B1 (ko) * 1999-06-29 2001-11-02 박종섭 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035226A1 (fr) * 1996-03-15 1997-09-25 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
KR100242446B1 (ko) * 1997-03-03 2000-02-01 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR100311213B1 (ko) * 1999-06-29 2001-11-02 박종섭 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5212574A (en) Active matrix board having double-layer scan lines and capacity lines with discontinuous lower scan lines and lower capacity lines
US5162901A (en) Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
KR100259909B1 (ko) 박막트랜지스터 집적장치 및 그 제조방법 및 액정표시장치
KR19990063474A (ko) 반사형 액정 표시 장치, 이의 제조 방법, 및회로 기판 제조 방법
KR20010085889A (ko) 액정 표시 장치용 기판 및 그 제조 방법
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JPS62109085A (ja) アクテイブ・マトリクス
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JPH1124095A (ja) 液晶表示装置
EP0488802A2 (en) An active matrix display device
JPH04265945A (ja) アクティブマトリクス基板
JPH07113728B2 (ja) アクティブマトリクス基板
JPH03137622A (ja) アクティブマトリクス基板
JPH06281956A (ja) アクティブマトリクス配線基板
JP3076483B2 (ja) 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法
JP2901499B2 (ja) アクティブマトリクス基板
JPH0338622A (ja) アクティブマトリクス基板
JPH0338620A (ja) アクティブマトリクス基板
JPH03212621A (ja) 液晶表示装置
JPH03105325A (ja) アクティブマトリクス表示装置
JPH0618929A (ja) アクティブマトリクス基板の製造方法
JPH0659280A (ja) 金属配線基板及びそれを用いた液晶表示装置
JPH0572561A (ja) アクテイブマトリクス基板
JPH07114043A (ja) 液晶表示装置及びその製造方法
JPH0338621A (ja) アクティブマトリクス基板