JPH07113728B2

JPH07113728B2 - アクティブマトリクス基板

Info

Publication number: JPH07113728B2
Application number: JP13337289A
Authority: JP
Inventors: 康憲島田; 広久田仲; 尚久斉藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-05-26
Filing date: 1989-05-26
Publication date: 1995-12-06
Anticipated expiration: 2010-12-06
Also published as: JPH02310536A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、液晶などを用いた表示装置に用いられるアク
ティブマトリクス基板に関し、特に付加容量を有するア
クティブマトリクス基板に関する。

（従来の技術）従来より、液晶表示装置、EL表示装置、プラズマ表示装
置等に於いては、マトリクス状に配列された絵素電極が
選択駆動されることにより、画面上に表示パターンが形
成される。選択された絵素電極とこれに対向する対向電
極との間に電圧が印加され、その間に介在する表示媒体
の光学的変調が行われる。この光学的変調が表示パター
ンとして視認される。絵素電極の駆動方式として、個々
の独立した絵素電極を配列し、この絵素電極のそれぞれ
にスイッチング素子を連結して駆動するアクティブマト
リクス駆動方式が知られている。絵素電極を選択駆動す
るスイッチング素子としては、TFT（薄膜トランジス
タ）素子、MIM（金属−絶縁層−金属）素子、MOSトラン
ジスタ素子、ダイオード、バリスタ等が一般的に知られ
ている。アクティブマトリクス駆動方式は、高コントラ
ストの表示が可能であり、液晶テレビジョン、ワードプ
ロセッサ、コンピュータの端末表示装置等に実用化され
ている。

第6A図に従来のアクティブマトリクス基板を用いた液晶
表示装置の斜視図を示す。第6B図に第6A図のＢ−Ｂ線に
沿った断面図を示す。第6C図に第6A図に用いられたアク
ティブマトリクス基板の模式図を示す。第6A図に示すア
クティブマトリクス型液晶表示装置では、スイッチング
素子であるTFT（Thin Film Transistor）が形成される
アクティブマトリクス基板51と、該基板51に対向してい
る対向基板52との間に液晶層68が挟まれている。液晶層
68はシール樹脂70によってシールされている。このアク
ティブマトリクス基板51には絶縁性基板50に設けられた
平行する多数のゲート電極配線61と、該極配線61に直交
する多数のソース電極配線62とが設けられている。各ゲ
ート電極配線61は基板50の一辺に沿った端部でゲート電
極端子53に接続されている。同様に、各ソース電極配線
62は基板50の他の一辺に沿った端部でソース電極端子54
に接続されている。

第6B図に示すように対向する基板56上に設けられた対向
電極65は、接続電極67を介して基板50上の対向電極端子
55に電気的に接続される。基板50に形成された絵素電極
64の上面と、対向する基板56に設けられた対向電極65の
上面とを覆って、配向膜69、69が形成されている。

第6C図に示すようにTFT63はゲート電極配線61とソース
電極配線62との交点近傍に設けられている。TFT63のゲ
ート電極にはゲート電極配線61から走査信号が供給さ
れ、TFT68のソース電極にはソース電極配線62から映像
信号が供給されている。TFT63のドレイン電極は絵素電
極64に接続されている。

このような液晶表示装置では、次のようにして表示動作
が行われる。まず、ゲート電極配線61にゲートオンの電
圧が印加され、このゲート電極配線61に接続されたTFT6
3は、全てオン状態となる。それと同時に、ゲートのオ
ン信号に同期した映像信号による電圧が、ソース電極配
線62を介して各絵素電極64に印加される。次に、上記ゲ
ート電極配線61にゲートオフの電圧が印加され、この電
極配線61に接続されたTFT63は、全てオフ状態となる。T
FT63がオフ状態となると、絵素電極64に蓄えられた電荷
は保持される。電荷が保持される時間は、絵素電極64、
対向電極65、液晶層68等によって構成される液晶セルの
電気容量と、TFT63のオフ抵抗とで決まる時定数に依存
する。このような表示動作がゲート電極配線61上で次々
に行われ、映像が表示装置上に映し出される。

ところが、絵素電極64に保持される電荷は、TFT63の作
用によって低下することが知られている。この電圧低下
を説明するため、第７図にTFT63の部分拡大図を示す。
第８図に第７図の等価回路図を示す。ゲート電極配線61
の一部として形成されたゲート電極71上に絶縁膜を介し
て電子走行層として機能するアモルファスシリコン真性
半導体層（以下ではａ−Si（ｉ）層と称する）９が形成
され、更にその上からソース電極配線62に接続されたソ
ース電極72、及び絵素電極64に接続されたドレイン電極
73が形成されている。絵素電極64と対向電極65（図示せ
ず）との間に液晶セル76が形成されている。

上述の電圧低下は、ドレイン電極73とゲート電極71とが
相互に重なる部分S1の領域に形成された寄生容量C_gdに
よって生じている。第８図に示すように、寄生容量C_gd
はTFT63に並列して形成されている。寄生容量C_gdによる
ドレイン電極73の電位の低下V_shiftは次の式で表され
る。

ここで、C_1cは液晶セル76による電気容量、V_gateはゲー
ト電極71に印加されるオン信号とオフ信号との電位差で
ある。

このようにTFT63には寄生容量C_gdが存在するため、ゲー
ト電極71に印加される信号がオン信号からオフ信号に変
わると、オン信号とオフ信号との電位差が寄生容量C_gd
と液晶セルの容量C_1cとの比に分割される。そのため、
ドレイン電極73の電位、即ち絵素電極64の電位は、上式
のV_shiftに示す値だけ低下することになる。

上述のV_shiftの値を小さくするため、第９図に示すよう
に、絵素電極64の下方に透明導電膜から成る付加容量用
電極91がしばしば設けるられる。第10図及び第11図にそ
れぞれ第９図のＸ−Ｘ線及びXI-XI線に沿った断面図を
示す。第９図に示すように付加容量用電極91がゲート電
極配線61に平行して設けられ、絵素電極64の下方ではそ
の幅が大きくなっている。第10図及び第11図に示すよう
に付加容量用電極91は、ゲート絶縁膜101を介して絵素
電極64の下方に形成されている。付加容量用電極91と絵
素電極64との間に付加容量C_sが形成される。第12図に第
９図の基板の等価回路図を示す。第12図に示すように付
加容量C_sは液晶セルの容量C_1cと並列に配されているの
で、上述の電圧低下V_shiftは次の式で示される。

このように付加容量C_sを設けることにより、電圧低下V
_shiftを小さくすることができる。

ところが、付加容量用電極91は、ITO、SnO₂等の透明導
電膜からなるため、ゲート電極配線61等に用いられる金
属膜に比べ、電気抵抗が大きい。付加容量用電極91の電
気抵抗が大きいと、付加容量C_sの時定数が大きくなり、
TFT63のゲート電極71にオン信号が付加されている間
に、充分な電荷の蓄積が行われないという問題点が生ず
る。表示装置が大型化されると付加容量用電極91の全長
は長くなるので、上述の傾向は顕著になる。また、表示
画面の精細化に伴い、ゲート電極配線61の本数が増加す
るので、ゲート電極71に印加されるオン信号の印加時間
を短くすることが必要となる。これらの理由により、付
加容量用電極91の抵抗を小さくすることが必要となる。

付加容量用電極91の電気抵抗を小さくするため、第13A
図に示すように金属膜から成る補助配線121が付加容量
用電極91に接して設けられる。第13B図は第13A図のＢ−
Ｂ線に沿った断面図である。補助配線121は付加容量用
電極91の下方に接して設けられる。補助配線121は付加
容量用電極91に比べ幅が狭いので、表示装置の開口率を
殆ど低下させることがなく付加容量用電極91に電荷を供
給することができ、従って付加容量C_sの時定数を小さく
することができる。

第13A図に示すアクティブマトリクス基板は、第14A図〜
第14D図の平面図に示すようにして作製される。第15A図
〜第15D図は第13A図のアクティブマトリクス基板の製造
工程を示す図であり、第13A図のＢ−Ｂ線に沿った断面
図を示している。まず、第14A図及び第15A図に示すよう
に、ガラス基板50上にゲート電極配線61、ゲート電極端
子53、補助配線121、及び外周線130が金属膜によって形
成されている。各ゲート電極配線61の端部にゲート電極
端子53が設けられている。各ゲート電極端子53は更に外
周配線130に接続されている。外周配線130はゲート電極
配線61及び補助配線121が形成された領域の外周に設け
られている。

次に、陽極酸化を行うことにより、ゲート電極配線61上
に陽極酸化膜122を形成する（第15B図）。ゲート電極配
線61の陽極酸化は、外周線130を介して電流を流すこと
により行われる。従って、全てのゲート電極配線61は同
時に陽極酸化される。

次に、第14B図及び第15C図に示すように、補助配線121
を覆って、ITO、SnO₂等の透明導電膜から成る付加容量
用電極91を形成する。第14B図では簡単のため、第13A図
の付加容量用電極91の形状を矩形で表している。付加容
量用電極91の膜厚は500〜2000Åである。

次に、基板50の全面にSiO₂、SiN_x等から成るゲート絶縁
膜101を堆積する（第15D図）。ゲート絶縁膜101の付加
容量用電極91の端部上の部分を除去し、接続孔131を開
口する（第14C図）。次に、第14D図に示すように、各接
続孔131間を電気的に接続する接続配線132、対向電極端
子55、ソース電極配線62、及びソース電極端子54が同時
に形成される。接続配線132の一方の端部は対向電極端
子55に電気的に接続され、表示装置として組み立てた状
態では対向電極と電気的に接続される。各ソース電極配
線62の端部にはソース電極端子54が電気的に接続されて
いる。第13B図に示すように、付加容量用電極91上には
ゲート絶縁膜101を介して絵素電極64が形成され、外周
線130と、ゲート電極端子53及びソース電極端子54とが
切り離されて、第13A図のアクティブマトリクス基板が
得られる。

（発明が解決しようとする課題）ところが、第13B図に示すように、付加容量電極91及び
ゲート絶縁膜101は、補助配線121の段差上に形成されて
いるので、補助配線121がない場合に比べゲート絶縁膜1
01による付加容量用電極91の被覆が不完全となり易い。
更にゲート絶縁膜101に生じたピンホールにより、絶縁
不良となる場合もあり得る。このような絶縁不良は、線
欠陥という重大不良につながる。

更に、第14C図及び第14D図で説明したように、補助配線
121を有する付加容量用電極91を備えたアクティブマト
リクス基板では、各補助配線121は互いに電気的に接続
されることが必要であり、そのための工程が増加すると
いう問題点が生じる。

本発明はこのような従来の問題点を解決するものであ
り、本発明の目的は、絵素電極と付加容量用電極との絶
縁不良の問題のないアクティブマトリクス基板を提供す
ることである。

本発明の他の目的は、工程を殆ど増加させることなく製
造できる、補助配線を有するアクティブマトリクス基板
を提供することである。

（課題を解決するための手段）本発明のアクティブマトリクス基板は、絶縁性基板上に
マトリクス状に配された絵素電極と、該絵素電極の下方
に少なくとも一層の絶縁膜を介して形成された透明電極
から成る付加容量用電極と、を備えたアクティブマトリ
クス基板であって、該付加容量用電極上に該絶縁膜を介
して補助配線が設けられ、該付加容量用電極と該補助配
線とを電気的に接続するための接続溝が該絶縁膜に形成
され、該補助配線上には陽極酸化膜が形成されており、
そのことによって上記目的が達成される。

本発明のアクティブマトリクス基板は、絶縁性基板上に
並行する多数の走査線と、それぞれの該走査線の端部に
設けられた接続端子と、該走査線間に並行して設けられ
た透明電極からなる多数の付加容量用電極と、該付加容
量用電極の電気抵抗を低減するための補助配線と、を備
えたアクティブマトリクス基板であって、該接続端子に
一方の端部が電気的に接続された該走査線と、該接続端
子に他方の端部が電気的に接続された該走査線とが交互
に配列され、該補助配線が、該付加容量用電極に電気的
に接続され該走査線に並行する部分と、隣接する該部分
の端部間を電気的に接続する部分と、を有する蛇行形状
を成し、該蛇行形状の各凹部に該走査線のそれぞれが交
互に延伸されており、そのことによって上記目的が達成
される。また、前記補助配線が、複数に分割されている
構成とすることもできる。

（作用）本発明のアクティブマトリクス基板では、透明電極から
なる付加容量用電極上に、絶縁膜を介して補助配線が設
けられている。付加容量用電極と補助配線とは、絶縁膜
の開口部である接続溝を介して電気的に接続されてい
る。補助配線上には陽極酸化膜が形成されているので、
絵素電極と補助配線との間を確実に絶縁することができ
る。

本発明のアクティブマトリクス基板は、一方の端部に接
続端子が設けられた走査線と、他方の端部に接続端子が
設けられた走査線とが交互に配列され、これらの走査線
の間に蛇行形状を有する補助配線が配されている。蛇行
形状を有する補助配線の各凹部には、走査線が交互に延
伸されている。補助配線の走査線に平行する部分には、
透明電極からなる付加容量用電極が電気的に接続されて
いる。補助配線をこのような蛇行形状とすることによ
り、前述の従来例のように、各補助配線間を基板上で電
気的に接続するための工程を設ける必要がない。

（実施例）本発明を実施例について以下に説明する。

第1A図に本発明の一実施例の平面図を示す。ゲート電極
配線５に接続されたゲート電極19上に、スイッチング素
子としてTFT17が形成され、TFT17のソース電極14はソー
ス電極配線13に接続され、ドレイン電極15は絵素電極16
に接続されている。ゲート電極配線５とソース電極配線
13とは、後述するゲート絶縁膜８を介して互いに交差し
ている。絵素電極16の下方には付加容量用電極２が設け
られている。

第1B図及び第1C図に第1A図のＢ−Ｂ線及びＣ−Ｃ線に沿
った断面図を示す。第2A図〜第2D図は第1B図に於ける製
造工程を示す図である。本実施例を製造工程に従って以
下に説明する。

ガラス基板１上にITO、SnO₂等の透明導電性材料からな
る膜を、500〜2000Åの厚さに形成し、所定の形状にパ
ターニングして付加容量用電極２を形成した（第2A
図）。この基板の全面にSiO₂、Ta₂O₅、Al₂O₃等から成る
ベース絶縁膜３を全面に堆積した。ベース絶縁膜３とし
て、例えばSiN_xのような酸化物以外の材料を用いると、
その下層に形成された透明導電性材料から成る付加容量
用電極２がベース絶縁膜３の製膜時に還元され、不透明
となるので好ましくない。

ベース絶縁膜３の膜厚は、比誘電率が小さいSiO₂（比誘
電率４）のような材料を用いる場合には1000Å程度、比
誘電率が大きいTa₂O₅（比誘電率23〜25）のような材料
を用いる場合には、膜厚は更に大きくてもよい。ベース
絶縁膜３は上記の酸化物の膜に、窒化膜や材質の異なる
酸化膜を積層した多層構造とすることも可能である。ベ
ース絶縁膜３を多層構造とする場合には、上述と同様の
理由により、下層の付加容量用電極２と接する第１層目
を上記酸化物の材料を用いて形成する必要がある。

次に、スルーホール４をベース絶縁膜３に形成した（第
2B図）。スルーホール４は、付加容量用電極２と、後に
形成される補助配線６とを電気的に接続するために設け
られる。本実施例では第1A図に示すように、スルーホー
ル４を２箇所に設けたが、例えば連続した溝状としても
よい。この上から、Ta等の高陽極酸化性の金属膜を全面
に形成し、エッチングにより所定の形状にパターニング
して、補助配線６、ゲート電極配線５、及びゲート電極
19を形成した（第2C図）。このとき、付加容量用電極２
が露出しないようにするため、補助配線６の幅はスルー
ホール４の幅よりも大きくする必要がある。このTa金属
膜は、ベース絶縁膜３がSiO₂膜である場合にはドライエ
ッチングにより、ベース絶縁膜３がTa₂O₅膜である場合
には、HF及びHNO₃の混合液を用いたウェットエッチング
により、選択的にエッチングされてパターン形成され
る。

次に、補助配線６、ゲート電極配線５、及びゲート電極
19の表面を陽極酸化することにより、陽極酸化膜７を形
成した（第2D図）。Ta金属は、ホウ酸アンモニウム水溶
液、クエン酸水溶液、又は酒石酸アンモニウム水溶液の
中で陽極酸化され、その表面にTa₂O₅が形成される。

更に、この基板全面にSiN_xのゲート絶縁膜８を堆積し、
絵素電極16を形成して第1B図の構成が得られた。

第3A図〜第3D図に第1C図の断面図に於けるTFT17の製造
工程を示す。前述のようにゲート電極19上には陽極酸化
膜７が形成され、その上から全面にSiN_xのゲート絶縁膜
８が堆積されている。更に基板全面に、後に半導体層と
なるａ−Si（ｉ）層22、及び後にエッチングストッパ層
となるSiN_x層10を順次堆積させた（第3A図）。次に、Si
N_x層10を所定の形状にパターニングを行い、ゲート電極
19の上方のみを残してエッチングストッパ層11を形成し
た（第3B図）。

エッチングストッパ層11を覆って全面に、後にコンタク
ト層となるａ−Si（n⁺）層21を、プラズマCVD法により1
000Åの厚さに堆積した（図示せず）。次に、ａ−Si
（ｉ）層22及びａ−Si（n⁺）層21を所定の形状にパター
ニングし、半導体層９及びコンタクト層12を形成した
（第3C図）。

この基板の全面にTi、Mo等の金属をスッパッタリング法
により堆積し、この金属層をエッチングによりパターニ
ングして、ソース配線配線13、ソース電極14、及びドレ
イン電極15を形成した。このとき、エッチングストッパ
層11上ではコンタクト層12も同時にエッチング除去さ
れ、ソース電極11の下方の部分と、ドレイン電極12の下
方の部分とに分割される（第3D図）。

次に、スッパッタリングにより基板全面に、厚さ1000Å
のITO膜を堆積させた。このITO膜を所定の形状にパター
ニングし、絵素電極16を形成した。このとき、ソース電
極配線13、ソース電極14、及びドレイン電極15を補強す
るため、これらの配線及び電極の上にもITO膜を除去せ
ずに残した（第1C図）。

本実施例では絵素電極16と付加容量用電極２との間で付
加容量が形成されている。付加容量用電極２には補助配
線６が電気的に接続された状態で設けられている。補助
配線６の絵素電極16側の上面には陽極酸化膜７が形成さ
れているので、補助配線６と絵素電極16との間の絶縁不
良の発生を低減することができる。また、絵素電極16と
付加容量用電極２との間にはベース絶縁膜３及びゲート
絶縁膜８の２つの絶縁膜が形成されているので、付加容
量用電極２と絵素電極16との間に生ずる絶縁不良の発生
を低減することができる。

第４図に本発明の他の実施例の作製途中の段階の平面図
を示す。ガラス基板上に、ゲート電極配線43、ゲート電
極端子44、補助配線６、及び外周線41が金属膜によって
形成されている。一方の端部にゲート電極端子44が設け
られたゲート電極配線43と、他方の端部にゲート電極端
子44が設けられたゲート電極配線43とが交互に配列さ
れ、各ゲート電極端子44は更に外周配線41に接続されて
いる。外周配線41はゲート電極配線43及び補助配線６が
形成された領域の外周に設けられている。各ゲート電極
配線43上には、外周線41を介して同時に形成された陽極
酸化膜が設けられている。補助配線６はゲート電極配線
43の間に設けられ、蛇行形状を成している。補助配線６
の両端には、対向電極と接続するための対向電極端子45
が形成されている。補助配線６のゲート電極配線43に平
行する部分の上には、透明導電性材料からなる付加容量
用電極２が形成されている。第４図では簡単のため、付
加容量用電極２の形状を矩形で表している。本実施例の
付加容量が形成された部分の構成は、第13B図の断面図
に示す従来例と同様である。更に、ゲート絶縁膜、絵素
電極、TFT等が形成され、本実施例のアクティブマトリ
クス基板が得られる。

本実施例では、切れ目の無い連続した一本の補助配線６
が形成されているので、前述の従来例のように各補助配
線間を電気的に接続する為の工程が不要である。また、
ゲート電極端子44はゲート電極配線43に比べ幅が大きい
ので、絵素を微小化しゲート電極配線43を高密度に配線
しようとすると、前述の従来例のようにゲート電極端子
をゲート電極配線上の一方の端部のみに設けた構成で
は、ゲート電極端子44の幅により配線密度が規定されて
しまう。しかし、本実施例のようにゲート電極端子44を
交互に設けることにより、高密度の配線が可能となる。

第5A図に本発明の他の実施例の製造途中の平面図を示
す。本実施例では第４図の実施例とは異なり、補助配線
６は外周線41に接続されている。そして、本実施例の付
加容量が形成された部分の構成は、第1B図の断面図に示
す実施例と同様であり、補助配線６上には陽極酸化膜が
形成されている。このように補助配線６を少なくとも一
箇所で外周線41に接続しておくことにより、ゲート電極
配線43と同時に補助配線６を陽極酸化することができ
る。陽極酸化はA1及びA2で示す領域に印刷法等によりレ
ジストを形成した後、陽極酸化用の水溶液に浸し、外周
線41を介して電圧を印加することにより行われる。

本実施例に於いても切れ目の無い連続した一本の補助配
線６が形成されているので、前述の従来例のように各補
助配線間を電気的に接続する為の工程が不要である。そ
して、陽極酸化を行う為に必要な外周線41との接続部分
が少なくて済むので、高密度配線が可能となる。また、
ゲート電極端子44を交互に設けたことによっても、高密
度の配線が可能となる。

第5B図に示すように、補助配線６を４箇所の対向電極端
子45に接続する構成とすることもできる。第5C図に示す
ように、補助配線を複数に分割し、各補助配線６に対向
電極端子45を設け、対向電極端子45を更に外周線41に接
続した構成とすることもできる。

（発明の効果）本発明によれば付加容量に生ずる絶縁不良の発生を少な
くすることができるので、アクティブマトリクス基板の
歩留りを向上させることができる。また、本発明によれ
ば工程を殆ど増加させることなく、付加容量用電極に補
助配線を有するアクティブマトリクス基板を製造し得
る。従って、アクティブマトリクス表示装置のコスト低
減に寄与することができる。

【図面の簡単な説明】

第1A図は本発明のアクティブマトリクス基板の一実施例
の平面図、第1B図及び第1C図は第1A図のそれぞれＢ−Ｂ
線及びＣ−Ｃ線に沿った断面図、第2A図〜第2D図は第1B
図に於ける製造工程を示す図、第3A図〜第3D図は第1C図
に於ける製造工程を示す図、第４図及び第5A図〜第5C図
は本発明の他の実施例の平面図、第6A図は従来のアクテ
ィブマトリクス表示装置の斜視図、第6B図は第6A図のＢ
−Ｂ線に沿った断面図、第6C図は第6A図の基板の模式
図、第７図はTFT近傍の拡大平面図、第８図は第７図のT
FTの等価回路図、第９図は付加容量を有する従来のアク
ティブマトリクス基板の平面図、第10図及び第11図は第
９図のそれぞれＸ−Ｘ線及びXI-XI線に沿った断面図、
第12図は第９図の基板の等価回路図、第13A図は付加容
量用電極に補助配線を有する従来の基板の平面図、第13
B図は第13A図のＢ−Ｂ線に沿った断面図、第14A図〜第1
4D図は従来の基板の製造工程を示す図、第15A図〜第15D
図は第13A図の基板の製造工程を示す図である。１……ガラス基板、２……付加容量用電極、３ベース絶
縁膜、４……スルーホール、5,43……ゲート電極配線、
６……補助配線、７……陽極酸化膜、８……ゲート絶縁
膜、13……ソース電極配線、14……ソース電極、15……
ドレイン電極、16……絵素電極、17……TFT、19……ゲ
ート電極、41……外周線、44……ゲート電極端子、45…
…対向電極端子。

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上にマトリクス状に配された絵
素電極と、該絵素電極の下方に少なくとも一層の絶縁膜
を介して形成された透明電極から成る付加容量用電極
と、を備えたアクティブマトリクス基板であって、該付
加容量用電極上に該絶縁膜を介して補助配線が設けら
れ、該付加容量用電極と該補助配線とを電気的に接続す
るための接続溝が該絶縁膜に形成され、該補助配線上に
は陽極酸化膜が形成されているアクティブマトリクス基
板。
【請求項２】絶縁性基板上に並行する多数の走査線と、
それぞれの該走査線の端部に設けられた接続端子と、該
走査線間に並行して設けられた透明電極からなる多数の
付加容量用電極と、該付加容量用電極の電気抵抗を低減
するための補助配線と、を備えたアクティブマトリクス
基板であって、該接続端子に一方の端部が電気的に接続
された該走査線と、該接続端子に他方の端部が電気的に
接続された該走査線とが交互に配列され、該補助配線
が、該付加容量用電極に電気的に接続された該走査線に
並行する部分と、隣接する該部分の端部間を電気的に接
続する部分と、を有する蛇行形状を成し、該蛇行形状の
各凹部に該走査線のそれぞれが交互に延伸されているア
クティブマトリクス基板。
【請求項３】前記補助配線が複数に分割されている請求
項２に記載のアクティブマトリクス基板。