JP5626739B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5626739B2 JP5626739B2 JP2013062151A JP2013062151A JP5626739B2 JP 5626739 B2 JP5626739 B2 JP 5626739B2 JP 2013062151 A JP2013062151 A JP 2013062151A JP 2013062151 A JP2013062151 A JP 2013062151A JP 5626739 B2 JP5626739 B2 JP 5626739B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- transparent
- insulating film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、液晶表示装置に係り、特に、画素寸法が微細化された液晶表示パネルを備える液晶表示装置に適用して有効な技術に関する。
液晶表示装置は、一対の基板（例えば、ガラス基板）と、その間隙に封入された液晶組成物から構成される。具体的には、例えば、ＩＰＳ（In Plane Switching）方式の液晶表示装置であれば、一方の基板（以下、ＴＦＴ基板という）上にアモルファスシリコン等を半導体層とした薄膜トランジスタ、画素電極、信号配線、走査配線、ゲート電極、対向電極等が形成され、また、他方の基板（以下、ＣＦ基板という）上には、遮光膜、カラーフィルタ等が形成される。そして、ＴＦＴ基板とＣＦ基板とを、スペーサにより一定の間隙を保持して対向配置するとともに、シール剤で封止し、その間に液晶組成物を封入して構成される。
一般に、液晶表示装置では、各画素は保持容量を有する。この保持容量は、主に薄膜トランジスタがオフ状態の保持期間において、画素電極の電圧が、走査配線や信号配線の電圧変化によるフィードスルー（飛び込み）電圧の影響を受けるのを防止するために使用される。
この保持容量は、例えば、下記（１）ないし（４）の構成で実現される。
（１）上層透明画素電極／絶縁膜／下層透明保持容量電極
（２）上層透明画素電極／絶縁膜／下層金属保持容量電極
（３）上層金属ソース（またはドレイン）電極／絶縁膜／下層金属保持容量電極
（４）上層金属ソース（またはドレイン）電極／絶縁膜／中間金属保持容量電極／絶縁膜／下層多結晶シリコンソース（またはドレイン）電極
なお、前述の（１）の構成は、例えば、下記特許文献１に、また、前述の（４）の構成は、例えば、下記特許文献２に記載されている。
一般に、液晶表示装置では、各画素は保持容量を有する。この保持容量は、主に薄膜トランジスタがオフ状態の保持期間において、画素電極の電圧が、走査配線や信号配線の電圧変化によるフィードスルー（飛び込み）電圧の影響を受けるのを防止するために使用される。
この保持容量は、例えば、下記（１）ないし（４）の構成で実現される。
（１）上層透明画素電極／絶縁膜／下層透明保持容量電極
（２）上層透明画素電極／絶縁膜／下層金属保持容量電極
（３）上層金属ソース（またはドレイン）電極／絶縁膜／下層金属保持容量電極
（４）上層金属ソース（またはドレイン）電極／絶縁膜／中間金属保持容量電極／絶縁膜／下層多結晶シリコンソース（またはドレイン）電極
なお、前述の（１）の構成は、例えば、下記特許文献１に、また、前述の（４）の構成は、例えば、下記特許文献２に記載されている。
なお、本願発明に関連する先行技術文献としては以下のものがある。
特開平８−１７９３６３号公報
特開２０００−１８０９００号公報
前述の（２）〜（４）のように、保持容量を形成する電極としていずれか一方に金属を用いると、その部分が不透明になり、液晶表示装置が透過型の場合は、特に、開口率を高めることが困難になってくる。このため、前述（１）のように、保持容量の両方の電極に透明導電性部材を用いて構成することが望ましい。
しかし、ＶＧＡの解像度を有する携帯端末用の液晶表示パネルのように、液晶表示パネルを超高精細にするために画素寸法を微細にしていくにつれて、１画素内で保持容量を構成する電極を形成可能な面積も小さくなる。
保持容量を構成する絶縁膜の膜厚は製造上の歩留まりの観点からある程度の厚みを維持する必要があるため、電極面積に応じて薄くできず、１画素の透過表示領域全体を（１）の構成の保持容量電極に使用しても保持容量は小さくなる。
特に、一方の電極が面状の透明電極で、他方の電極が、絶縁膜を介して前述の一方の電極上に形成される櫛歯形状の透明電極から成るＩＰＳ方式の液晶表示パネルの場合、櫛歯状透明電極／絶縁膜／平板状透明電極という構造であるため、この部分が保持容量としても作用する。しかし、１画素の寸法が小さくなるにつれて上層の透明電極の櫛歯長および櫛歯本数が減るため、保持容量がさらに減少する。
しかし、ＶＧＡの解像度を有する携帯端末用の液晶表示パネルのように、液晶表示パネルを超高精細にするために画素寸法を微細にしていくにつれて、１画素内で保持容量を構成する電極を形成可能な面積も小さくなる。
保持容量を構成する絶縁膜の膜厚は製造上の歩留まりの観点からある程度の厚みを維持する必要があるため、電極面積に応じて薄くできず、１画素の透過表示領域全体を（１）の構成の保持容量電極に使用しても保持容量は小さくなる。
特に、一方の電極が面状の透明電極で、他方の電極が、絶縁膜を介して前述の一方の電極上に形成される櫛歯形状の透明電極から成るＩＰＳ方式の液晶表示パネルの場合、櫛歯状透明電極／絶縁膜／平板状透明電極という構造であるため、この部分が保持容量としても作用する。しかし、１画素の寸法が小さくなるにつれて上層の透明電極の櫛歯長および櫛歯本数が減るため、保持容量がさらに減少する。
これに対して、画素電極と走査配線や信号配線との間の寄生容量は、１画素の寸法が小さくなるにつれて結合長が短くなるため減少するが、１画素の面積に依存するような保持容量の減少の仕方に比べて緩やかである。むしろ、十分な開口率を得るために画素電極と走査配線や信号配線との平面的な間隔を狭める（または重畳面積を増大させる）必要も生じてくるため、寄生容量の結合間隔が小さくなって寄生容量は低減しにくく、従来の（１）の構成でも寄生容量に見合った十分な大きさの保持容量を形成することが困難になってくる。
そして、寄生容量に比べて十分な大きさの保持容量を確保できないと、薄膜トランジスタがオフ状態の保持期間において、画素電極の電圧が走査配線や信号配線の電圧変化によるフィードスルー（飛び込み）電圧の影響を受けやすくなるため、スメアやクロストークと呼ばれる現象が発生して画質が劣化するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、画素寸法が微細化された液晶表示パネルを有する表示装置において、充分な大きさの保持容量を構成することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
そして、寄生容量に比べて十分な大きさの保持容量を確保できないと、薄膜トランジスタがオフ状態の保持期間において、画素電極の電圧が走査配線や信号配線の電圧変化によるフィードスルー（飛び込み）電圧の影響を受けやすくなるため、スメアやクロストークと呼ばれる現象が発生して画質が劣化するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、画素寸法が微細化された液晶表示パネルを有する表示装置において、充分な大きさの保持容量を構成することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、前記液晶表示パネルは、マトリクス状に配置された複数の画素を有する液晶表示装置において、前記各画素の少なくとも一部に設けた透過表示領域に、前記第１基板に近い側から順に、第１透明電極、第１絶縁膜、第２透明電極、第２絶縁膜、第３透明電極の積層構造を有し、前記第１透明電極と前記第２透明電極とは電気的に絶縁されており、前記第１絶縁膜を介して第１保持容量を形成し、前記第２透明電極と前記第３透明電極とは電気的に絶縁されており、前記第２絶縁膜を介して第２保持容量を形成する。
（２）（１）において、前記第１絶縁膜、あるいは、前記第２絶縁膜は、複数の絶縁膜の積層体から構成される。
（３）（１）において、前記第１絶縁膜および前記第２絶縁膜の材質は、同一、あるいは、互いに異なっている。
（４）（１）において、前記第１絶縁膜および前記第２絶縁膜の屈折率は、同一、あるいは、互いに異なっている。
（１）第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、前記液晶表示パネルは、マトリクス状に配置された複数の画素を有する液晶表示装置において、前記各画素の少なくとも一部に設けた透過表示領域に、前記第１基板に近い側から順に、第１透明電極、第１絶縁膜、第２透明電極、第２絶縁膜、第３透明電極の積層構造を有し、前記第１透明電極と前記第２透明電極とは電気的に絶縁されており、前記第１絶縁膜を介して第１保持容量を形成し、前記第２透明電極と前記第３透明電極とは電気的に絶縁されており、前記第２絶縁膜を介して第２保持容量を形成する。
（２）（１）において、前記第１絶縁膜、あるいは、前記第２絶縁膜は、複数の絶縁膜の積層体から構成される。
（３）（１）において、前記第１絶縁膜および前記第２絶縁膜の材質は、同一、あるいは、互いに異なっている。
（４）（１）において、前記第１絶縁膜および前記第２絶縁膜の屈折率は、同一、あるいは、互いに異なっている。
（５）（１）において、前記各画素の少なくとも一部に設けた透過表示領域に、前記第１透明電極の前記第１基板側に配置される第３絶縁膜を有する。
（６）（５）において、前記第３絶縁膜の誘電率は、前記第１絶縁膜、あるいは、前記第２絶縁膜の誘電率以下である。
（７）（５）において、前記第３絶縁膜は、複数の絶縁膜の積層体から構成される
（８）（５）において、前記第１絶縁膜、前記第２絶縁膜、および、前記第３絶縁膜の材質は、同一、あるいは、互いに異なっている。
（９）（１）において、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の材質は、同一、あるいは、互いに異なっている。
（１０）（１）において、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の屈折率は、同一、あるいは、互いに異なっている。
（１１）（１）において、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の膜厚は、同一、あるいは、互いに異なっている。
（１２）（１）において、前記第１透明電極、前記第２透明電極、前記第３透明電極、前記第１絶縁膜、および、前記第２絶縁膜のそれぞれの屈折率と厚さは、それらの組み合わせにより可視光領域における波長の光の少なくとも一部に対して無反射条件を実現する値である。
（１３）（５）において、前記第１透明電極、前記第２透明電極、前記第３透明電極、前記第１絶縁膜、前記第２絶縁膜、および、前記第３絶縁膜のそれぞれの屈折率と厚さは、それらの組み合わせにより可視光領域における波長の光の少なくとも一部に対して無反射条件を実現する値である。
（６）（５）において、前記第３絶縁膜の誘電率は、前記第１絶縁膜、あるいは、前記第２絶縁膜の誘電率以下である。
（７）（５）において、前記第３絶縁膜は、複数の絶縁膜の積層体から構成される
（８）（５）において、前記第１絶縁膜、前記第２絶縁膜、および、前記第３絶縁膜の材質は、同一、あるいは、互いに異なっている。
（９）（１）において、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の材質は、同一、あるいは、互いに異なっている。
（１０）（１）において、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の屈折率は、同一、あるいは、互いに異なっている。
（１１）（１）において、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の膜厚は、同一、あるいは、互いに異なっている。
（１２）（１）において、前記第１透明電極、前記第２透明電極、前記第３透明電極、前記第１絶縁膜、および、前記第２絶縁膜のそれぞれの屈折率と厚さは、それらの組み合わせにより可視光領域における波長の光の少なくとも一部に対して無反射条件を実現する値である。
（１３）（５）において、前記第１透明電極、前記第２透明電極、前記第３透明電極、前記第１絶縁膜、前記第２絶縁膜、および、前記第３絶縁膜のそれぞれの屈折率と厚さは、それらの組み合わせにより可視光領域における波長の光の少なくとも一部に対して無反射条件を実現する値である。
（１４）（１）において、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の面積は、同一、あるいは、互いに異なっている。
（１５）（１）において、前記第１透明電極と前記第２透明電極とが重なり合う面積と、前記第２透明画素電極と前記第３透明画素電極とが重なり合う面積とは、同一、あるいは、互いに異なっている。
（１６）（１）において、前記第１基板は、前記各画素の少なくとも一部に設けた反射表示領域に反射電極を有し、前記反射電極は、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の少なくとも１つと電気的に接続されている。
（１７）（１）において、前記第３透明電極は、複数の櫛歯電極を有し、前記第３透明電極と前記第２透明電極との間に、前記第１基板の表面に平行な成分を有する電界を発生させて、前記第３電極表面側に設けた液晶を駆動する。
（１８）（１）において、前記第３透明電極は、スリットを有する平板状形状を有し、前記第３透明電極と前記第２透明電極との間に、前記第１基板の表面に平行な成分を有する電界を発生させて、前記第３電極表面側に設けた液晶を駆動する。
（１９）（１）において、前記各画素は、前記第２基板側に配置される第４透明電極を有し、前記第４透明電極と前記第３透明電極との間に電界を発生させて、前記第３電極表面側に設けた液晶を駆動する。
（１５）（１）において、前記第１透明電極と前記第２透明電極とが重なり合う面積と、前記第２透明画素電極と前記第３透明画素電極とが重なり合う面積とは、同一、あるいは、互いに異なっている。
（１６）（１）において、前記第１基板は、前記各画素の少なくとも一部に設けた反射表示領域に反射電極を有し、前記反射電極は、前記第１透明電極、前記第２透明電極、および、前記第３透明電極の少なくとも１つと電気的に接続されている。
（１７）（１）において、前記第３透明電極は、複数の櫛歯電極を有し、前記第３透明電極と前記第２透明電極との間に、前記第１基板の表面に平行な成分を有する電界を発生させて、前記第３電極表面側に設けた液晶を駆動する。
（１８）（１）において、前記第３透明電極は、スリットを有する平板状形状を有し、前記第３透明電極と前記第２透明電極との間に、前記第１基板の表面に平行な成分を有する電界を発生させて、前記第３電極表面側に設けた液晶を駆動する。
（１９）（１）において、前記各画素は、前記第２基板側に配置される第４透明電極を有し、前記第４透明電極と前記第３透明電極との間に電界を発生させて、前記第３電極表面側に設けた液晶を駆動する。
（２０）（１）ないし（１８）の何れかにおいて、前記各画素は、薄膜トランジスタを有し、前記第３透明電極は、対向電極であり、前記第２透明電極は、画素電極であり、前記第１透明電極は、保持容量電極である。
（２１）（２０）において、前記第１絶縁層は、前記第１基板に近い側から順にゲート絶縁層と層間絶縁層の積層体で構成され、前記第３透明電極は、共通電極配線に接続され、前記第２透明電極は、前記層間絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第１透明電極は、保持容量配線に接続される。
（２２）（２０）において、前記第１絶縁層は、前記第１基板に近い側から順にゲート絶縁層と層間絶縁層の積層体で構成され、前記第１透明電極は、共通電極配線に接続され、前記第２透明電極は、前記層間絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第３透明電極は、前記ゲート絶縁層、前記層間絶縁層、および前記第２絶縁層に形成された開口部を介して前記第１透明電極、あるいは前記共通電極配線に接続される。
（２３）（２０）において、前記第１透明電極は、保持容量配線に接続され、前記第２透明電極は、前記薄膜トランジスタの第１電極に接続され、前記第３透明電極は、共通電極配線に接続される。
（２１）（２０）において、前記第１絶縁層は、前記第１基板に近い側から順にゲート絶縁層と層間絶縁層の積層体で構成され、前記第３透明電極は、共通電極配線に接続され、前記第２透明電極は、前記層間絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第１透明電極は、保持容量配線に接続される。
（２２）（２０）において、前記第１絶縁層は、前記第１基板に近い側から順にゲート絶縁層と層間絶縁層の積層体で構成され、前記第１透明電極は、共通電極配線に接続され、前記第２透明電極は、前記層間絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第３透明電極は、前記ゲート絶縁層、前記層間絶縁層、および前記第２絶縁層に形成された開口部を介して前記第１透明電極、あるいは前記共通電極配線に接続される。
（２３）（２０）において、前記第１透明電極は、保持容量配線に接続され、前記第２透明電極は、前記薄膜トランジスタの第１電極に接続され、前記第３透明電極は、共通電極配線に接続される。
（２４）（２０）において、前記第１透明電極は、共通電極配線に接続され、前記第２透明電極は、前記薄膜トランジスタの第１電極に接続され、前記第３透明電極は、前記第１絶縁層、および前記第２絶縁層に形成された開口部を介して前記第１透明電極、あるいは前記共通電極配線に接続される。
（２５）（２０）において、前記薄膜トランジスタの第１電極上に形成される層間絶縁層を有し、前記第１透明電極は、前記層間絶縁層上に形成され、前記第１透明電極は、共通電極配線に接続され、前記第２透明電極は、前記層間絶縁層および前記第１絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第３透明電極は、前記第１絶縁層、および前記第２絶縁層に形成された開口部を介して前記第１透明電極、あるいは前記共通電極配線に接続される。
（２６）（２０）において、前記薄膜トランジスタの第１電極上に形成される層間絶縁層を有し、前記第１透明電極は、前記層間絶縁層上に形成され、前記第３透明電極は、共通電極配線に接続され、前記第２透明電極は、前記層間絶縁層および前記第１絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第１透明電極は、前記第１絶縁層に形成された開口部に形成された島状の透明電極パターンに接続され、前記島状の透明電極パターンは、前記第２絶縁層に形成された開口部を介して前記共通電極配線に接続される。
（２５）（２０）において、前記薄膜トランジスタの第１電極上に形成される層間絶縁層を有し、前記第１透明電極は、前記層間絶縁層上に形成され、前記第１透明電極は、共通電極配線に接続され、前記第２透明電極は、前記層間絶縁層および前記第１絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第３透明電極は、前記第１絶縁層、および前記第２絶縁層に形成された開口部を介して前記第１透明電極、あるいは前記共通電極配線に接続される。
（２６）（２０）において、前記薄膜トランジスタの第１電極上に形成される層間絶縁層を有し、前記第１透明電極は、前記層間絶縁層上に形成され、前記第３透明電極は、共通電極配線に接続され、前記第２透明電極は、前記層間絶縁層および前記第１絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第１透明電極は、前記第１絶縁層に形成された開口部に形成された島状の透明電極パターンに接続され、前記島状の透明電極パターンは、前記第２絶縁層に形成された開口部を介して前記共通電極配線に接続される。
（２７）（２１）または（２３）において、前記共通電極配線の電圧と、前記保持容量配線の電圧とは、同一、あるいは、互いに異なっている。
（２８）（２０）において、前記第１透明電極は、各画素毎に分離されている。
（２９）（２０）において、前記第１透明電極は、各画素行毎、または、各画素列毎、あるいは、全画素について共通化されている。
（３０）（２０）において、前記第３透明電極は、各画素毎に分離されている。
（３１）（２０）において、前記第３透明電極は、各画素行毎、または、各画素列毎、あるいは、全画素について共通化されている。
（３２）（２０）において、前記共通電極配線は、各画素行毎に配置され、各画素行毎の前記共通電極配線は、共通化されている。
（３３）（２０）において、前記共通電極配線は、各画素行毎に配置され、各画素行毎の前記共通電極配線は、それぞれ独立している。
（３４）（２１）または（２３）において、前記保持容量配線は、各画素行毎に配置され、各画素行毎の前記保持容量配線は、共通化されている。
（３５）（２１）または（２３）において、前記保持容量配線は、各画素行毎に配置され、各画素行毎の前記保持容量配線は、それぞれ独立している。
（３６）（２０）において、前記第１透明電極と、前記薄膜トランジスタの第１電極の少なくとも一部は、前記第１透明電極と前記薄膜トランジスタの第１電極の少なくとも一部との間に挿入された絶縁層を介して、第３保持容量を形成する。
（３７）（２１）または（２３）において、前記保持容量配線の一部と、前記薄膜トランジスタの第１電極の少なくとも一部は、前記保持容量配線の一部と前記薄膜トランジスタの第１電極の少なくとも一部との間に挿入された絶縁膜を介して、第３保持容量を形成する。
（２８）（２０）において、前記第１透明電極は、各画素毎に分離されている。
（２９）（２０）において、前記第１透明電極は、各画素行毎、または、各画素列毎、あるいは、全画素について共通化されている。
（３０）（２０）において、前記第３透明電極は、各画素毎に分離されている。
（３１）（２０）において、前記第３透明電極は、各画素行毎、または、各画素列毎、あるいは、全画素について共通化されている。
（３２）（２０）において、前記共通電極配線は、各画素行毎に配置され、各画素行毎の前記共通電極配線は、共通化されている。
（３３）（２０）において、前記共通電極配線は、各画素行毎に配置され、各画素行毎の前記共通電極配線は、それぞれ独立している。
（３４）（２１）または（２３）において、前記保持容量配線は、各画素行毎に配置され、各画素行毎の前記保持容量配線は、共通化されている。
（３５）（２１）または（２３）において、前記保持容量配線は、各画素行毎に配置され、各画素行毎の前記保持容量配線は、それぞれ独立している。
（３６）（２０）において、前記第１透明電極と、前記薄膜トランジスタの第１電極の少なくとも一部は、前記第１透明電極と前記薄膜トランジスタの第１電極の少なくとも一部との間に挿入された絶縁層を介して、第３保持容量を形成する。
（３７）（２１）または（２３）において、前記保持容量配線の一部と、前記薄膜トランジスタの第１電極の少なくとも一部は、前記保持容量配線の一部と前記薄膜トランジスタの第１電極の少なくとも一部との間に挿入された絶縁膜を介して、第３保持容量を形成する。
（３８）（１）ないし（１９）の何れかにおいて、前記各画素は、薄膜トランジスタを有し、前記第１透明電極および前記第３透明電極は、画素電極であり、前記第２透明電極は、対向電極である。
（３９）（３８）において、前記第１透明電極は、前記薄膜トランジスタの第１電極に接続され、前記第２透明電極は、共通電極配線に接続され、前記第３透明電極は、前記第１絶縁層、および前記第２絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続される。
（４０）（３８）において、前記第１絶縁層は、前記第１基板に近い側から順にゲート絶縁層と層間絶縁層の積層体で構成され、前記第１透明電極は、前記ゲート絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第２透明電極は、共通電極配線に接続され、前記第３透明電極は、前記層間絶縁層、および前記第２絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続される。
（４１）（３８）において、前記薄膜トランジスタの第１電極上に形成される層間絶縁層を有し、前記第１透明電極は、前記層間絶縁層上に形成され、前記第１透明電極は、前記層間絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第２透明電極は、共通電極配線に接続され、前記第３透明電極は、前記第１絶縁層、および前記第２絶縁層に形成された開口部を介して前記第１透明電極に接続される。
（３９）（３８）において、前記第１透明電極は、前記薄膜トランジスタの第１電極に接続され、前記第２透明電極は、共通電極配線に接続され、前記第３透明電極は、前記第１絶縁層、および前記第２絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続される。
（４０）（３８）において、前記第１絶縁層は、前記第１基板に近い側から順にゲート絶縁層と層間絶縁層の積層体で構成され、前記第１透明電極は、前記ゲート絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第２透明電極は、共通電極配線に接続され、前記第３透明電極は、前記層間絶縁層、および前記第２絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続される。
（４１）（３８）において、前記薄膜トランジスタの第１電極上に形成される層間絶縁層を有し、前記第１透明電極は、前記層間絶縁層上に形成され、前記第１透明電極は、前記層間絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続され、前記第２透明電極は、共通電極配線に接続され、前記第３透明電極は、前記第１絶縁層、および前記第２絶縁層に形成された開口部を介して前記第１透明電極に接続される。
（４２）（３８）において、前記第１絶縁層は、前記第１基板に近い側から順にゲート絶縁層と層間絶縁層の積層体で構成され、前記第１透明電極は、前記ゲート絶縁層、前記層間絶縁層、および前記第２絶縁層に形成された開口部を介して前記第３透明電極に接続され、前記第２透明電極は、共通電極配線に接続され、前記第３透明電極は、前記層間絶縁層、および前記第２絶縁層に形成された開口部を介して前記薄膜トランジスタの第１電極に接続される。
（４３）（３８）において、前記第２透明電極は、各画素毎に分離されている。
（４４）（３８）において、前記第２透明電極は、各画素行毎、または、各画素列毎、あるいは、全画素について共通化されている。
（４５）（３８）において、前記共通電極配線は、各画素行毎に配置され、各画素行毎の前記共通電極配線は、共通化されている。
（４６）（３８）において、前記共通電極配線は、各画素行毎に配置され、各画素行毎の前記共通電極配線は、それぞれ独立している。
（４７）（３８）において、前記薄膜トランジスタの前記第１電極の前記第１基板側に形成される保持容量配線を有し、前記保持容量配線の一部と、前記薄膜トランジスタの第１電極の少なくとも一部は、前記保持容量配線の一部と前記薄膜トランジスタの第１電極の少なくとも一部との間に挿入された絶縁膜を介して、第３保持容量を形成する。
（４３）（３８）において、前記第２透明電極は、各画素毎に分離されている。
（４４）（３８）において、前記第２透明電極は、各画素行毎、または、各画素列毎、あるいは、全画素について共通化されている。
（４５）（３８）において、前記共通電極配線は、各画素行毎に配置され、各画素行毎の前記共通電極配線は、共通化されている。
（４６）（３８）において、前記共通電極配線は、各画素行毎に配置され、各画素行毎の前記共通電極配線は、それぞれ独立している。
（４７）（３８）において、前記薄膜トランジスタの前記第１電極の前記第１基板側に形成される保持容量配線を有し、前記保持容量配線の一部と、前記薄膜トランジスタの第１電極の少なくとも一部は、前記保持容量配線の一部と前記薄膜トランジスタの第１電極の少なくとも一部との間に挿入された絶縁膜を介して、第３保持容量を形成する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、画素寸法が微細化された液晶表示パネルを有する液晶表示装置において、充分な大きさの保持容量を構成することが可能となる。
本発明によれば、画素寸法が微細化された液晶表示パネルを有する液晶表示装置において、充分な大きさの保持容量を構成することが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［基本構造］
図１に、本発明の液晶表示装置の画素主要部の基本断面構造を示す。図１（ａ）はＩＰＳ方式の液晶表示装置に適用する場合、図１（ｂ）は縦電界駆動の液晶表示装置に適用する場合である。いずれの場合においても、各画素の少なくとも一部に設けた透過表示領域が、第１基板ＳＵＢ１に近い側から順に、第１透明電極ＥＬ１、第１絶縁膜ＩＮＳ１、第２透明電極ＥＬ２、第２絶縁膜ＩＮＳ２、第３透明電極ＥＬ３、第１配向膜ＡＬ１、液晶層ＬＣ、第２配向膜ＡＬ２、第２基板ＳＵＢ２の積層構造を有する。
なお、カラー表示の場合は、前述の画素は、サブピクセルに対応するが、以下の説明では、カラー表示の１サブピクセルも１画素として説明する。
第１透明電極ＥＬ１と第２透明電極ＥＬ２は電気的に絶縁されており、第１絶縁膜ＩＮＳ１を介して第１保持容量Ｃｓｔ１を形成する。第２透明電極ＥＬ２と第３透明電極ＥＬ３は電気的に絶縁されており、第２絶縁膜ＩＮＳ２を介して第２保持容量Ｃｓｔ２を形成する。
なお、後述する実施例に示すように、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の静電容量は同一でも互いに異なっていても構わない。また、図１では図示していないが、第１透明電極ＥＬ１の下層に更に第３絶縁膜ＩＮＳ３を有していても構わない。
また、第１、第２、第３絶縁膜（ＩＮＳ１〜ＩＮＳ３）は、複数の絶縁膜の積層体から構成されていても構わない。第１、第２、第３絶縁膜（ＩＮＳ１〜ＩＮＳ３）の材質、誘電率、屈折率、厚さは、同一でも互いに異なっていても構わない。第３絶縁膜ＩＮＳ３の誘電率は、第１絶縁膜ＩＮＳ１または第２絶縁膜ＩＮＳ２の誘電率以下であることが望ましい。
第１〜第３透明電極（ＥＬ１〜ＥＬ３）の材質、屈折率、膜厚、面積は、同一でも互いに異なっていても構わない。第１〜第３透明電極（ＥＬ１〜ＥＬ３）、第１、第２、第３絶縁膜（ＩＮＳ１〜ＩＮＳ３）のそれぞれの屈折率と厚さは、それらの組み合わせにより可視光領域における波長の光の少なくとも一部に対して無反射条件を実現する値であることが望ましい。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［基本構造］
図１に、本発明の液晶表示装置の画素主要部の基本断面構造を示す。図１（ａ）はＩＰＳ方式の液晶表示装置に適用する場合、図１（ｂ）は縦電界駆動の液晶表示装置に適用する場合である。いずれの場合においても、各画素の少なくとも一部に設けた透過表示領域が、第１基板ＳＵＢ１に近い側から順に、第１透明電極ＥＬ１、第１絶縁膜ＩＮＳ１、第２透明電極ＥＬ２、第２絶縁膜ＩＮＳ２、第３透明電極ＥＬ３、第１配向膜ＡＬ１、液晶層ＬＣ、第２配向膜ＡＬ２、第２基板ＳＵＢ２の積層構造を有する。
なお、カラー表示の場合は、前述の画素は、サブピクセルに対応するが、以下の説明では、カラー表示の１サブピクセルも１画素として説明する。
第１透明電極ＥＬ１と第２透明電極ＥＬ２は電気的に絶縁されており、第１絶縁膜ＩＮＳ１を介して第１保持容量Ｃｓｔ１を形成する。第２透明電極ＥＬ２と第３透明電極ＥＬ３は電気的に絶縁されており、第２絶縁膜ＩＮＳ２を介して第２保持容量Ｃｓｔ２を形成する。
なお、後述する実施例に示すように、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の静電容量は同一でも互いに異なっていても構わない。また、図１では図示していないが、第１透明電極ＥＬ１の下層に更に第３絶縁膜ＩＮＳ３を有していても構わない。
また、第１、第２、第３絶縁膜（ＩＮＳ１〜ＩＮＳ３）は、複数の絶縁膜の積層体から構成されていても構わない。第１、第２、第３絶縁膜（ＩＮＳ１〜ＩＮＳ３）の材質、誘電率、屈折率、厚さは、同一でも互いに異なっていても構わない。第３絶縁膜ＩＮＳ３の誘電率は、第１絶縁膜ＩＮＳ１または第２絶縁膜ＩＮＳ２の誘電率以下であることが望ましい。
第１〜第３透明電極（ＥＬ１〜ＥＬ３）の材質、屈折率、膜厚、面積は、同一でも互いに異なっていても構わない。第１〜第３透明電極（ＥＬ１〜ＥＬ３）、第１、第２、第３絶縁膜（ＩＮＳ１〜ＩＮＳ３）のそれぞれの屈折率と厚さは、それらの組み合わせにより可視光領域における波長の光の少なくとも一部に対して無反射条件を実現する値であることが望ましい。
図１（ａ）に示すＩＰＳ方式の液晶表示装置に適用する場合、第３透明電極ＥＬ３の平面形状を櫛歯状とし、第３透明電極ＥＬ３と第２透明電極ＥＬ２との間に発生させた電界Ｅにより液晶層ＬＣを駆動する。なお、第３透明電極ＥＬ３の平面形状は、短冊状やスリットを有する平板状や開口部を有する平板状であっても構わない。ＩＰＳ表示モードを用いた反射型、半透過型の場合、各画素の少なくとも一部に設けた反射表示領域に反射電極を設け、反射電極を第１透明電極ＥＬ１と第２透明電極ＥＬ２の少なくとも一方に電気的に接続する。また、第１〜第３透明電極（ＥＬ１〜ＥＬ３）には次の２種類の使い方がある。
（１）第２透明電極ＥＬ２を各画素毎に分離して画素電極とし、第１透明電極ＥＬ１を保持容量電極、第３透明電極ＥＬ３を対向電極とする。第１透明電極ＥＬ１と第３透明電極ＥＬ３を電気的に接続しても絶縁しても構わない。第１透明電極ＥＬ１と第３透明電極ＥＬ３を電気的に絶縁した場合、第１透明電極ＥＬ１と第３透明電極ＥＬ３の電圧は同一でも互いに異なっていても構わない。ＩＰＳ表示モードを用いた反射型、半透過型において、特に、反射電極を第１透明電極ＥＬ１に接続した場合、反射電極は保持容量配線を兼ねても構わない。
（２）第１透明電極ＥＬ１と第３透明電極ＥＬ３を各画素毎に分離するとともに互いに電気的に接続して画素電極とし、第２透明電極ＥＬ２を対向電極とする。この時、第２透明電極ＥＬ２は保持容量電極を兼ねる。ＩＰＳ表示モードを用いた反射型、半透過型において、特に、反射電極を第２透明電極ＥＬ２に接続した場合、反射電極は保持容量配線を兼ねても構わない。
（１）第２透明電極ＥＬ２を各画素毎に分離して画素電極とし、第１透明電極ＥＬ１を保持容量電極、第３透明電極ＥＬ３を対向電極とする。第１透明電極ＥＬ１と第３透明電極ＥＬ３を電気的に接続しても絶縁しても構わない。第１透明電極ＥＬ１と第３透明電極ＥＬ３を電気的に絶縁した場合、第１透明電極ＥＬ１と第３透明電極ＥＬ３の電圧は同一でも互いに異なっていても構わない。ＩＰＳ表示モードを用いた反射型、半透過型において、特に、反射電極を第１透明電極ＥＬ１に接続した場合、反射電極は保持容量配線を兼ねても構わない。
（２）第１透明電極ＥＬ１と第３透明電極ＥＬ３を各画素毎に分離するとともに互いに電気的に接続して画素電極とし、第２透明電極ＥＬ２を対向電極とする。この時、第２透明電極ＥＬ２は保持容量電極を兼ねる。ＩＰＳ表示モードを用いた反射型、半透過型において、特に、反射電極を第２透明電極ＥＬ２に接続した場合、反射電極は保持容量配線を兼ねても構わない。
図１（ｂ）に示す縦電界駆動の液晶表示装置に適用する場合、第２配向膜ＡＬ２と第２基板ＳＵＢ２との間に対向電極として平面形状が平板状の第４透明電極ＥＬ４を有する。また、第１透明電極ＥＬ１と第３透明電極ＥＬ３を各画素毎に分離するとともに互いに電気的に接続し、第３透明電極ＥＬ３を平面形状が平板状の画素電極とする。第３透明電極ＥＬ３と第４透明電極ＥＬ４との間の電界により液晶層ＬＣを駆動する。なお、第３透明電極ＥＬ３と第４透明電極ＥＬ４の平面形状は、スリットを有する平板状や開口部を有する平板状であっても構わない。
第２透明電極ＥＬ２を保持容量電極とするが、第２透明電極ＥＬ２と第４透明電極ＥＬ４の電圧は同一でも互いに異なっていても構わない。縦電界駆動の液晶表示モードを用いた反射型、半透過型の場合、各画素の少なくとも一部に設けた反射表示領域に反射電極を設け、反射電極を第１〜第３透明電極の少なくともいずれかと電気的に接続する。特に、反射電極を第２透明電極ＥＬ２と接続した場合、反射電極は保持容量配線を兼ねても構わない。なお、縦電界駆動の液晶表示モードとしては、ＶＡモード、ＴＮモード、ＥＣＢモード、ＯＣＢモード、高分子分散型など、公知の技術を用いることができる。
以下、薄膜トランジスタを用いたアクティブマトリクス型液晶表示装置に前述の基本構造を適用した実施例について説明する。
第２透明電極ＥＬ２を保持容量電極とするが、第２透明電極ＥＬ２と第４透明電極ＥＬ４の電圧は同一でも互いに異なっていても構わない。縦電界駆動の液晶表示モードを用いた反射型、半透過型の場合、各画素の少なくとも一部に設けた反射表示領域に反射電極を設け、反射電極を第１〜第３透明電極の少なくともいずれかと電気的に接続する。特に、反射電極を第２透明電極ＥＬ２と接続した場合、反射電極は保持容量配線を兼ねても構わない。なお、縦電界駆動の液晶表示モードとしては、ＶＡモード、ＴＮモード、ＥＣＢモード、ＯＣＢモード、高分子分散型など、公知の技術を用いることができる。
以下、薄膜トランジスタを用いたアクティブマトリクス型液晶表示装置に前述の基本構造を適用した実施例について説明する。
［実施例１］
本発明の実施例１、ないし後述する本発明の実施例２〜実施例６は、ＩＰＳ方式の液晶表示装置において、第２透明電極ＥＬ２を画素電極とし、第１透明電極ＥＬ１を保持容量電極、第３透明電極ＥＬ３を対向電極とする実施例である。
図２は、本発明の実施例１の液晶表示装置の画素構造を示す模式図であり、図２（ａ）は画素の断面構造、図２（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図２（ａ）は、図２（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
第１基板ＳＵＢ１上に、走査配線ＳＣＮそれぞれに対応して保持容量配線ＳＴＧを設け、これらに交差するようにゲート絶縁膜ＩＮＳ１１を介して信号配線ＳＩＧを設け、走査配線ＳＣＮと信号配線ＳＩＧとにより区画される各画素毎に、薄膜トランジスタＴＦＴ、第１透明電極として機能する透明保持容量電極ＥＬ１（ＳＴ）、第２透明電極として機能する透明画素電極ＥＬ２（Ｐ）を設けた。透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）の面積は図２（ｂ）に示すように異なっている。
本発明の実施例１、ないし後述する本発明の実施例２〜実施例６は、ＩＰＳ方式の液晶表示装置において、第２透明電極ＥＬ２を画素電極とし、第１透明電極ＥＬ１を保持容量電極、第３透明電極ＥＬ３を対向電極とする実施例である。
図２は、本発明の実施例１の液晶表示装置の画素構造を示す模式図であり、図２（ａ）は画素の断面構造、図２（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図２（ａ）は、図２（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
第１基板ＳＵＢ１上に、走査配線ＳＣＮそれぞれに対応して保持容量配線ＳＴＧを設け、これらに交差するようにゲート絶縁膜ＩＮＳ１１を介して信号配線ＳＩＧを設け、走査配線ＳＣＮと信号配線ＳＩＧとにより区画される各画素毎に、薄膜トランジスタＴＦＴ、第１透明電極として機能する透明保持容量電極ＥＬ１（ＳＴ）、第２透明電極として機能する透明画素電極ＥＬ２（Ｐ）を設けた。透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）の面積は図２（ｂ）に示すように異なっている。
保持容量配線ＳＴＧと透明保持容量電極ＥＬ１（ＳＴ）とを部分的に重ねることにより電気的に接続し、薄膜トランジスタＴＦＴのゲート電極Ｇを、走査配線ＳＣＮに接続し、薄膜トランジスタＴＦＴのドレイン電極Ｄを信号配線ＳＩＧに接続し、パッシベーション膜ＩＮＳ１２に形成された開口部ＣＨ１を介して、薄膜トランジスタＴＦＴのソース電極Ｓを透明画素電極ＥＬ２（Ｐ）に接続する。
パッシベーション膜ＩＮＳ１２とゲート絶縁膜ＩＮＳ１１の積層体を第１絶縁膜ＩＮＳ１として用い、透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）との間に、第１絶縁膜ＩＮＳ１を介して第１保持容量Ｃｓｔ１を形成する。
そのさらに上層に、層間絶縁膜となる第２絶縁膜ＩＮＳ２を形成し、保持容量配線ＳＴＧと信号配線ＳＩＧに対応した形状の共通電極配線ＣＯＭ、第３透明電極として機能する透明対向電極ＥＬ３（Ｃ）を形成し、透明画素電極ＥＬ２（Ｐ）と透明対向電極ＥＬ３（Ｃ）との間に、第２絶縁膜ＩＮＳ２を介して第２保持容量Ｃｓｔ２を形成し、ＴＦＴ基板とした。
透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭとは直接重なり合うことで電気的に接続し、対向電極全体としての抵抗を低減する。最表面には液晶層ＬＣを所定の方向に配向させるための第１配向膜ＡＬ１を形成した。
パッシベーション膜ＩＮＳ１２とゲート絶縁膜ＩＮＳ１１の積層体を第１絶縁膜ＩＮＳ１として用い、透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）との間に、第１絶縁膜ＩＮＳ１を介して第１保持容量Ｃｓｔ１を形成する。
そのさらに上層に、層間絶縁膜となる第２絶縁膜ＩＮＳ２を形成し、保持容量配線ＳＴＧと信号配線ＳＩＧに対応した形状の共通電極配線ＣＯＭ、第３透明電極として機能する透明対向電極ＥＬ３（Ｃ）を形成し、透明画素電極ＥＬ２（Ｐ）と透明対向電極ＥＬ３（Ｃ）との間に、第２絶縁膜ＩＮＳ２を介して第２保持容量Ｃｓｔ２を形成し、ＴＦＴ基板とした。
透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭとは直接重なり合うことで電気的に接続し、対向電極全体としての抵抗を低減する。最表面には液晶層ＬＣを所定の方向に配向させるための第１配向膜ＡＬ１を形成した。
第２基板ＳＵＢ２上に、遮光膜ＢＭ、画素毎に異なる複数色のカラーフィルタＦＩＬ、保護膜ＯＣ、第２配向膜ＡＬ２を形成し、対向基板とした。
第１配向膜ＡＬ１と第２配向膜ＡＬ２はそれぞれ所定の方向に配向処理してある。第１基板ＳＵＢ１と第２基板ＳＵＢ２を互いの配向膜形成面が一定間隔で対向するように配置し、その間隙に正の誘電率異方性を有するネマチック液晶組成物を充填して液晶層ＬＣとなした。
透明画素電極ＥＬ２（Ｐ）上の透明対向電極ＥＬ３（Ｃ）には、互いに平行な複数のスリット状開口部ＳＬＴを設け、透明画素電極ＥＬ２（Ｐ）と透明対向電極ＥＬ３（Ｃ）との間に液晶層ＬＣを介して、第１基板ＳＵＢ１の表面に平行な成分を有する電界を発生して、液晶層ＬＣを駆動する。
第１基板ＳＵＢ１および第２基板ＳＵＢ２の外側には、図示していない位相差板と偏光板を配置して、ノーマリブラック（ＮＢ）表示モードの液晶表示装置を構成した。また、走査配線ＳＣＮ、保持容量配線ＳＴＧ、信号配線ＳＩＧ、共通電極配線ＣＯＭには、図示していない駆動回路を接続してある。
第１配向膜ＡＬ１と第２配向膜ＡＬ２はそれぞれ所定の方向に配向処理してある。第１基板ＳＵＢ１と第２基板ＳＵＢ２を互いの配向膜形成面が一定間隔で対向するように配置し、その間隙に正の誘電率異方性を有するネマチック液晶組成物を充填して液晶層ＬＣとなした。
透明画素電極ＥＬ２（Ｐ）上の透明対向電極ＥＬ３（Ｃ）には、互いに平行な複数のスリット状開口部ＳＬＴを設け、透明画素電極ＥＬ２（Ｐ）と透明対向電極ＥＬ３（Ｃ）との間に液晶層ＬＣを介して、第１基板ＳＵＢ１の表面に平行な成分を有する電界を発生して、液晶層ＬＣを駆動する。
第１基板ＳＵＢ１および第２基板ＳＵＢ２の外側には、図示していない位相差板と偏光板を配置して、ノーマリブラック（ＮＢ）表示モードの液晶表示装置を構成した。また、走査配線ＳＣＮ、保持容量配線ＳＴＧ、信号配線ＳＩＧ、共通電極配線ＣＯＭには、図示していない駆動回路を接続してある。
本実施例１による液晶表示装置の１画素分の等価回路を図３に示す。透明画素電極ＥＬ２（Ｐ）、もしくはソース電極Ｓに対して、第１保持容量Ｃｓｔ１、第２保持容量Ｃｓｔ２、画素容量Ｃｐｘの他に、薄膜トランジスタＴＦＴのＧ−Ｓ間寄生容量Ｃｇｓ、信号配線ＳＩＧとの間の寄生容量Ｃｄｓ１、Ｃｄｓ２が存在する。
画素寸法を微細にした時に、Ｃｇｓ、Ｃｄｓ１、Ｃｄｓ２等の寄生容量に比べて十分な大きさの等価的な保持容量を、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の並列容量により形成できる。このため、薄膜トランジスタＴＦＴがオフ状態の保持期間において、透明画素電極ＥＬ２（Ｐ）の電圧が、走査配線ＳＣＮや信号配線ＳＩＧの電圧変化によるフィードスルー電圧の影響を受けにくくすることができ、スメアやクロストークと呼ばれる現象を抑制することができる。
また、保持期間において、透明画素電極ＥＬ２（Ｐ）、およびソース電極Ｓに蓄積された電荷の漏れを低減することができるため、液晶層ＬＣへの印加電界の低下を抑制することができる。このため、画質の劣化を防止することができる。
画素寸法を微細にした時に、Ｃｇｓ、Ｃｄｓ１、Ｃｄｓ２等の寄生容量に比べて十分な大きさの等価的な保持容量を、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の並列容量により形成できる。このため、薄膜トランジスタＴＦＴがオフ状態の保持期間において、透明画素電極ＥＬ２（Ｐ）の電圧が、走査配線ＳＣＮや信号配線ＳＩＧの電圧変化によるフィードスルー電圧の影響を受けにくくすることができ、スメアやクロストークと呼ばれる現象を抑制することができる。
また、保持期間において、透明画素電極ＥＬ２（Ｐ）、およびソース電極Ｓに蓄積された電荷の漏れを低減することができるため、液晶層ＬＣへの印加電界の低下を抑制することができる。このため、画質の劣化を防止することができる。
しかも、第１保持容量Ｃｓｔ１、および第２保持容量Ｃｓｔ２の保持容量を構成する透明保持容量電極ＥＬ１（ＳＴ）、第１絶縁膜ＩＮＳ１、透明画素電極ＥＬ２（Ｐ）、第２絶縁膜ＩＮＳ２、透明対向電極ＥＬ３（Ｃ）が透明であるため、寄生容量に比べて十分な大きさの保持容量を形成しても、透過表示部の開口率を低下させなくて済む。したがって、十分な大きさの保持容量の形成と十分な大きさの開口率の確保を両立することができる。このような効果は、後述する実施例２〜６、１１に共通である。
本実施例および後述する実施例３において、各画素行毎の保持容量配線ＳＴＧはそれぞれ独立に電圧を印加しても共通に電圧を印加しても構わない。共通電極配線ＣＯＭおよび透明対向電極ＥＬ３（Ｃ）についても、対向電極抵抗低減の点では隣接画素どうしで接続して全画素共通に電圧を印加することが望ましいが、各画素行毎に分離してそれぞれ独立に電圧を印加しても、あるいは、各画素列毎に分離してそれぞれ独立に電圧を印加しても構わない。また、保持容量配線ＳＴＧと共通電極配線ＣＯＭの電圧は一致していても構わないが、必ずしも一致させる必要はない。
本実施例および後述する実施例３において、各画素行毎の保持容量配線ＳＴＧはそれぞれ独立に電圧を印加しても共通に電圧を印加しても構わない。共通電極配線ＣＯＭおよび透明対向電極ＥＬ３（Ｃ）についても、対向電極抵抗低減の点では隣接画素どうしで接続して全画素共通に電圧を印加することが望ましいが、各画素行毎に分離してそれぞれ独立に電圧を印加しても、あるいは、各画素列毎に分離してそれぞれ独立に電圧を印加しても構わない。また、保持容量配線ＳＴＧと共通電極配線ＣＯＭの電圧は一致していても構わないが、必ずしも一致させる必要はない。
図４−１、図４−２に、本実施例１による液晶表示装置のＴＦＴ基板の作製工程を示す。
図４−１（ａ）において、ガラス基板のような透明絶縁性部材からなる第１基板ＳＵＢ１上に、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明保持容量電極ＥＬ１（ＳＴ）に加工する。
図４−１（ｂ）において、金属材料を成膜してホトリソグラフィープロセスによりゲート電極Ｇ、走査配線ＳＣＮ（図示省略）、保持容量配線ＳＴＧを同時に形成する。なお、この層をゲート層と呼ぶことにする。透明保持容量電極ＥＬ１（ＳＴ）の一部に保持容量配線ＳＴＧの一部を重ねることにより、透明保持容量電極ＥＬ１（ＳＴ）と保持容量配線ＳＴＧを電気的に接続する。
図４−１（ｃ）において、ＳｉＮやＳｉＯ、ＴａＯ等の透明絶縁性材料からなるゲート絶縁膜ＩＮＳ１１と、非晶質シリコンからなる半導体層ａ−Ｓｉを連続成膜して、半導体層ａ−Ｓｉのみをホトリソグラフィープロセスにより加工する。半導体層ａ−Ｓｉの上面には高濃度ｎ型層の薄膜（図示省略）が存在する。
図４−１（ｄ）において、金属材料を成膜してホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。なお、この層をドレイン層と呼ぶことにする。ドレイン層で覆われていない部分の高濃度ｎ型層もドレイン層の加工と同時に除去する。
図４−１（ａ）において、ガラス基板のような透明絶縁性部材からなる第１基板ＳＵＢ１上に、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明保持容量電極ＥＬ１（ＳＴ）に加工する。
図４−１（ｂ）において、金属材料を成膜してホトリソグラフィープロセスによりゲート電極Ｇ、走査配線ＳＣＮ（図示省略）、保持容量配線ＳＴＧを同時に形成する。なお、この層をゲート層と呼ぶことにする。透明保持容量電極ＥＬ１（ＳＴ）の一部に保持容量配線ＳＴＧの一部を重ねることにより、透明保持容量電極ＥＬ１（ＳＴ）と保持容量配線ＳＴＧを電気的に接続する。
図４−１（ｃ）において、ＳｉＮやＳｉＯ、ＴａＯ等の透明絶縁性材料からなるゲート絶縁膜ＩＮＳ１１と、非晶質シリコンからなる半導体層ａ−Ｓｉを連続成膜して、半導体層ａ−Ｓｉのみをホトリソグラフィープロセスにより加工する。半導体層ａ−Ｓｉの上面には高濃度ｎ型層の薄膜（図示省略）が存在する。
図４−１（ｄ）において、金属材料を成膜してホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。なお、この層をドレイン層と呼ぶことにする。ドレイン層で覆われていない部分の高濃度ｎ型層もドレイン層の加工と同時に除去する。
図４−１（ｅ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２を一括加工する。ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２には開口部ＣＨ１を形成しておく。
図４−２（ｆ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明画素電極ＥＬ２（Ｐ）に加工する。パッシベーション膜ＩＮＳ１２の開口部ＣＨ１を通して、透明画素電極ＥＬ２（Ｐ）とソース電極Ｓを電気的に接続する。ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の積層体を介して、透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）が重なる領域が、第１保持容量Ｃｓｔ１となる。
図４−２（ｇ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより第２絶縁膜ＩＮＳ２を加工する。なお、このとき画素部はパターニングしないが、端子部や異層間接続部に開口を設ける。
図４−２（ｈ）において、金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
最後に、共通電極配線ＣＯＭを覆ってＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図２（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。
図４（ａ）〜（ｆ）の工程は、例えば、面状の対向電極（Ｃ）上に層間絶縁膜を介して櫛歯形状あるいはスリットを有する画素電極を形成したＩＰＳ方式の液晶表示装置のプロセスを利用することができ、その工程の後に３つの工程を追加することになる。
図４−２（ｆ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明画素電極ＥＬ２（Ｐ）に加工する。パッシベーション膜ＩＮＳ１２の開口部ＣＨ１を通して、透明画素電極ＥＬ２（Ｐ）とソース電極Ｓを電気的に接続する。ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の積層体を介して、透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）が重なる領域が、第１保持容量Ｃｓｔ１となる。
図４−２（ｇ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより第２絶縁膜ＩＮＳ２を加工する。なお、このとき画素部はパターニングしないが、端子部や異層間接続部に開口を設ける。
図４−２（ｈ）において、金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
最後に、共通電極配線ＣＯＭを覆ってＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図２（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。
図４（ａ）〜（ｆ）の工程は、例えば、面状の対向電極（Ｃ）上に層間絶縁膜を介して櫛歯形状あるいはスリットを有する画素電極を形成したＩＰＳ方式の液晶表示装置のプロセスを利用することができ、その工程の後に３つの工程を追加することになる。
なお、透明保持容量電極ＥＬ１（ＳＴ）と保持容量配線ＳＴＧが電気的に接続できれば、図４−１（ａ）と図４−１（ｂ）の工程順は逆でも構わない。
また、本実施例１および後述する実施例３において、透明保持容量電極ＥＬ１（ＳＴ）もしくはゲート層で形成した保持容量配線ＳＴＧをソース電極Ｓの下に潜り込ませることにより、ゲート絶縁膜ＩＮＳ１１を介してソース電極Ｓと重なる領域に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は図３５（ａ）に示すように第１保持容量Ｃｓｔ１と並列に接続した等価回路を構成する。
本実施例１の作製工程により形成される端子部及び異層間接続部の断面構造を図５に示す。図５（ａ）はゲート層からなる走査配線ＳＣＮ及び保持容量配線ＳＴＧの端子部、図５（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図５（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図５（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。なお、図５、および後述する図１１、図１４、図１７、図２０、図２３、図２６、図２９において、ＴＡは端子部を示す。
第２絶縁膜ＩＮＳ２の加工時に、ゲート絶縁膜ＩＮＳ１１やパッシベーション膜ＩＮＳ１２に影響が及ぶのを防止すると共に、共通電極配線ＣＯＭの加工時にゲート層やドレイン層に影響が及ぶのを防止するために、図示のように透明電極ＥＬ２を形成した。
また、本実施例１および後述する実施例３において、透明保持容量電極ＥＬ１（ＳＴ）もしくはゲート層で形成した保持容量配線ＳＴＧをソース電極Ｓの下に潜り込ませることにより、ゲート絶縁膜ＩＮＳ１１を介してソース電極Ｓと重なる領域に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は図３５（ａ）に示すように第１保持容量Ｃｓｔ１と並列に接続した等価回路を構成する。
本実施例１の作製工程により形成される端子部及び異層間接続部の断面構造を図５に示す。図５（ａ）はゲート層からなる走査配線ＳＣＮ及び保持容量配線ＳＴＧの端子部、図５（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図５（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図５（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。なお、図５、および後述する図１１、図１４、図１７、図２０、図２３、図２６、図２９において、ＴＡは端子部を示す。
第２絶縁膜ＩＮＳ２の加工時に、ゲート絶縁膜ＩＮＳ１１やパッシベーション膜ＩＮＳ１２に影響が及ぶのを防止すると共に、共通電極配線ＣＯＭの加工時にゲート層やドレイン層に影響が及ぶのを防止するために、図示のように透明電極ＥＬ２を形成した。
本実施例１、および後述する実施例２〜実施例１１の構造は、ＩＰＳ表示方式の反射型、半透過型の液晶表示装置にも応用できる。その場合、透明保持容量電極ＥＬ１（ＳＴ）あるいは透明画素電極ＥＬ２（Ｐ）の一部に反射電極を形成して反射表示部に利用すればよく、反射表示部に液晶層厚調整層を設けてもよい。特に、保持容量配線ＳＴＧや共通電極配線ＣＯＭの一部を反射電極に用いれば、作製工程数を増やさずに済むため望ましい。
また、１画素内にＮＢ表示モードのＩＰＳ表示モードによる透過表示部とノーマリホワイト（ＮＷ）表示モードのＩＰＳ表示モードによる反射表示部とを併せ持つ方式の液晶表示装置にも適用可能である。
なお、本実施例を含め、後述の全ての実施例において、透明導電性材料にはＩＴＯだけでなくＳｎＯ、ＩｎＺｎＯ、ＺｎＯ等を用いても構わない。透明保持容量電極ＥＬ１（ＳＴ）、透明画素電極ＥＬ２（Ｐ）、透明対向電極ＥＬ３（Ｃ）のそれぞれの膜厚は、製造上の歩留まりの点で適切で、光学設計的に適切な値を選ぶことが望ましい。
また、ゲート層やドレイン層、共通電極配線ＣＯＭには、ＡｌやＣｒ、Ｃｕ、Ｍｏ、Ｎｄ、Ｔａ、Ｔｉ、Ｗ、Ｚｒ等の金属材料やこれらの合金を用いても構わない。
また、１画素内にＮＢ表示モードのＩＰＳ表示モードによる透過表示部とノーマリホワイト（ＮＷ）表示モードのＩＰＳ表示モードによる反射表示部とを併せ持つ方式の液晶表示装置にも適用可能である。
なお、本実施例を含め、後述の全ての実施例において、透明導電性材料にはＩＴＯだけでなくＳｎＯ、ＩｎＺｎＯ、ＺｎＯ等を用いても構わない。透明保持容量電極ＥＬ１（ＳＴ）、透明画素電極ＥＬ２（Ｐ）、透明対向電極ＥＬ３（Ｃ）のそれぞれの膜厚は、製造上の歩留まりの点で適切で、光学設計的に適切な値を選ぶことが望ましい。
また、ゲート層やドレイン層、共通電極配線ＣＯＭには、ＡｌやＣｒ、Ｃｕ、Ｍｏ、Ｎｄ、Ｔａ、Ｔｉ、Ｗ、Ｚｒ等の金属材料やこれらの合金を用いても構わない。
また、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第２絶縁膜ＩＮＳ２には、ＳｉＮだけでなく、ＳｉＯやＴａＯ、あるいはこれらの積層体を用いても構わないし、一部には感光性アクリル系樹脂などのような有機絶縁性材料を用いても構わない。
ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第２絶縁膜ＩＮＳ２の膜厚は、製造上の歩留まりの点や薄膜トランジスタＴＦＴや液晶表示装置としての特性や信頼性の点で適切で、光学設計的に適切な値を選ぶことが望ましい。
また、半導体層には、非晶質シリコンだけでなく、多結晶シリコンや有機半導体や結晶シリコンなどを用いても構わない。
また、液晶層ＬＣに最も近い透明対向電極ＥＬ３（Ｃ）の平面形状は、互いに平行な複数のスリット状開口部ＳＬＴを有する形状だけでなく、短冊状や櫛歯状でも構わない。さらに、液晶層ＬＣへの電界印加時に配向方位が異なる複数のドメインに変化するように複数の異なる電界方向を形成できる電極形状でも構わない。
また、各層の加工方法はホトリソグラフィープロセスだけに限る必要はなく、印刷法やインクジェット法などを利用しても構わない。また、使用する液晶組成物の誘電率異方性は負でも構わず、表示モードによっては必ずしもネマチック液晶に限る必要はない。
ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第２絶縁膜ＩＮＳ２の膜厚は、製造上の歩留まりの点や薄膜トランジスタＴＦＴや液晶表示装置としての特性や信頼性の点で適切で、光学設計的に適切な値を選ぶことが望ましい。
また、半導体層には、非晶質シリコンだけでなく、多結晶シリコンや有機半導体や結晶シリコンなどを用いても構わない。
また、液晶層ＬＣに最も近い透明対向電極ＥＬ３（Ｃ）の平面形状は、互いに平行な複数のスリット状開口部ＳＬＴを有する形状だけでなく、短冊状や櫛歯状でも構わない。さらに、液晶層ＬＣへの電界印加時に配向方位が異なる複数のドメインに変化するように複数の異なる電界方向を形成できる電極形状でも構わない。
また、各層の加工方法はホトリソグラフィープロセスだけに限る必要はなく、印刷法やインクジェット法などを利用しても構わない。また、使用する液晶組成物の誘電率異方性は負でも構わず、表示モードによっては必ずしもネマチック液晶に限る必要はない。
［実施例２］
図６は、本発明の実施例２の液晶表示装置の画素構造を示す模式図であり、図６（ａ）は画素の断面構造、図６（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図６（ａ）は、図６（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
実施例１との違いは、透明対向電極ＥＬ３（Ｃ）と第２絶縁膜ＩＮＳ２との間の共通電極配線ＣＯＭを使用せず、ゲート層で形成した保持容量配線ＳＴＧを共通電極配線ＣＯＭと兼用する点である。
この時、ゲート層で形成した共通電極配線上のゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２の一部に開口部（ＣＨ２〜ＣＨ４）を設け、この開口部（ＣＨ２〜ＣＨ４）を介して、透明対向電極ＥＬ３（Ｃ）を共通電極配線ＣＯＭに接続することにより、実施例１と同様に透明対向電極ＥＬ３（Ｃ）の抵抗低減を実現している。
なお、保持容量配線ＳＴＧを共通電極配線ＣＯＭと兼用するため、１画素分の等価回路は図７に示すようになる。
本実施例２でも、実施例１と同様に、Ｃｇｓ、Ｃｄｓ１、Ｃｄｓ２等の寄生容量に比べて十分な大きさの等価的な保持容量を、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の並列容量により形成でき、同様の効果を達成できる。
なお、本実施例および後述する実施例４において、各画素行毎の共通電極配線ＣＯＭは、共通に電圧を印加しても、あるいは、共通電極配線ＣＯＭとともに、透明対向電極ＥＬ３（Ｃ）も各画素行毎に分離してそれぞれ独立に電圧を印加しても構わない。
図６は、本発明の実施例２の液晶表示装置の画素構造を示す模式図であり、図６（ａ）は画素の断面構造、図６（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図６（ａ）は、図６（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
実施例１との違いは、透明対向電極ＥＬ３（Ｃ）と第２絶縁膜ＩＮＳ２との間の共通電極配線ＣＯＭを使用せず、ゲート層で形成した保持容量配線ＳＴＧを共通電極配線ＣＯＭと兼用する点である。
この時、ゲート層で形成した共通電極配線上のゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２の一部に開口部（ＣＨ２〜ＣＨ４）を設け、この開口部（ＣＨ２〜ＣＨ４）を介して、透明対向電極ＥＬ３（Ｃ）を共通電極配線ＣＯＭに接続することにより、実施例１と同様に透明対向電極ＥＬ３（Ｃ）の抵抗低減を実現している。
なお、保持容量配線ＳＴＧを共通電極配線ＣＯＭと兼用するため、１画素分の等価回路は図７に示すようになる。
本実施例２でも、実施例１と同様に、Ｃｇｓ、Ｃｄｓ１、Ｃｄｓ２等の寄生容量に比べて十分な大きさの等価的な保持容量を、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の並列容量により形成でき、同様の効果を達成できる。
なお、本実施例および後述する実施例４において、各画素行毎の共通電極配線ＣＯＭは、共通に電圧を印加しても、あるいは、共通電極配線ＣＯＭとともに、透明対向電極ＥＬ３（Ｃ）も各画素行毎に分離してそれぞれ独立に電圧を印加しても構わない。
図６（ｂ）と、図２（ｂ）と比較すると、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２に開口部（ＣＨ２〜ＣＨ４）を設けて、透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭとの接続部を形成したことにより、透明対向電極ＥＬ３（Ｃ）にスリット状開口部ＳＬＴを設けて液晶層ＬＣに電界を印加できる領域が減少するため開口率が低下するが、以下に述べるように、ＴＦＴ基板の作製工程数を実施例１よりも１工程短縮できる利点がある。
図８に実施例２による液晶表示装置のＴＦＴ基板の作製工程を示す。図８（ａ）〜図８（ｄ）は、実施例１における図４−１（ａ）〜図４−１（ｄ）と同一である。
図８（ｅ）も図４−１（ｅ）の場合と同様であるが、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２の一括加工によりソース電極Ｓ上のパッシベーション膜ＩＮＳ１２に開口部ＣＨ１を形成するだけでなく、共通電極配線ＣＯＭ上のゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２にも開口部（ＣＨ２，ＣＨ３）を形成する。
図８（ｆ）の工程は図４−２（ｆ）の工程と同一である。
図８に実施例２による液晶表示装置のＴＦＴ基板の作製工程を示す。図８（ａ）〜図８（ｄ）は、実施例１における図４−１（ａ）〜図４−１（ｄ）と同一である。
図８（ｅ）も図４−１（ｅ）の場合と同様であるが、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２の一括加工によりソース電極Ｓ上のパッシベーション膜ＩＮＳ１２に開口部ＣＨ１を形成するだけでなく、共通電極配線ＣＯＭ上のゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２にも開口部（ＣＨ２，ＣＨ３）を形成する。
図８（ｆ）の工程は図４−２（ｆ）の工程と同一である。
図８（ｇ）も図４−２（ｇ）の場合と同様であるが、第２絶縁膜ＩＮＳ２を加工する時に、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２の開口部（ＣＨ２，ＣＨ３）内の第２絶縁膜ＩＮＳ２の開口部ＣＨ４を形成し、ゲート層からなる共通電極配線ＣＯＭの表面を露出させる。その後、図４−２（ｈ）に相当する工程を経ずに、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図６（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。
ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第２絶縁膜ＩＮＳ２の開口部（ＣＨ２〜ＣＨ４）を介して透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭとを電気的に接続する。
したがって、合計８回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製することができる。
実施例１の場合と同様に、図８（ａ）〜図８（ｆ）の工程は、面状の対向電極（Ｃ）上に層間絶縁膜を介して櫛歯形状あるいはスリットを有する画素電極（Ｐ）を形成したＩＰＳ方式の液晶表示装置のプロセスを利用することができ、その工程の後に２つの工程を追加することになる。
なお、実施例１の場合と同様に、透明保持容量電極ＥＬ１（ＳＴ）と共通電極配線ＣＯＭが電気的に接続できれば、図８（ａ）と図８（ｂ）の工程順は逆でも構わない。
ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第２絶縁膜ＩＮＳ２の開口部（ＣＨ２〜ＣＨ４）を介して透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭとを電気的に接続する。
したがって、合計８回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製することができる。
実施例１の場合と同様に、図８（ａ）〜図８（ｆ）の工程は、面状の対向電極（Ｃ）上に層間絶縁膜を介して櫛歯形状あるいはスリットを有する画素電極（Ｐ）を形成したＩＰＳ方式の液晶表示装置のプロセスを利用することができ、その工程の後に２つの工程を追加することになる。
なお、実施例１の場合と同様に、透明保持容量電極ＥＬ１（ＳＴ）と共通電極配線ＣＯＭが電気的に接続できれば、図８（ａ）と図８（ｂ）の工程順は逆でも構わない。
また、本実施例および後述する実施例４において、透明保持容量電極ＥＬ１（ＳＴ）もしくはゲート層で形成した共通電極配線ＣＯＭを、ソース電極Ｓの下に潜り込ませることにより、ゲート絶縁膜ＩＮＳ１１を介してソース電極Ｓと重なる領域に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は、図３５（ｃ）に示すように、第１保持容量Ｃｓｔ１、第２保持容量Ｃｓｔ２、画素容量Ｃｐｘと並列に接続した等価回路を構成する。
本実施例２の作製工程により形成される端子部の断面構造は、図５（ａ）および図５（ｂ）と同一であり、異層間接続部の断面構造は、以下の点を除いて、図５（ｃ）および図５（ｄ）と同じである。
透明対向電極ＥＬ３（Ｃ）と第２絶縁膜ＩＮＳ２との間に共通電極配線ＣＯＭを使用しないため、図５（ｃ）および図５（ｄ）における、透明対向電極ＥＬ３（Ｃ）と第２絶縁膜ＩＮＳ２との間に共通電極配線ＣＯＭが存在しない構造になる。
本実施例２の作製工程により形成される端子部の断面構造は、図５（ａ）および図５（ｂ）と同一であり、異層間接続部の断面構造は、以下の点を除いて、図５（ｃ）および図５（ｄ）と同じである。
透明対向電極ＥＬ３（Ｃ）と第２絶縁膜ＩＮＳ２との間に共通電極配線ＣＯＭを使用しないため、図５（ｃ）および図５（ｄ）における、透明対向電極ＥＬ３（Ｃ）と第２絶縁膜ＩＮＳ２との間に共通電極配線ＣＯＭが存在しない構造になる。
［実施例３］
図９は、本発明の実施例３の液晶表示装置の画素構造を示す模式図であり、図９（ａ）は画素の断面構造、図９（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図９（ａ）は、図９（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
実施例１との違いは、透明画素電極ＥＬ２（Ｐ）を、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２との間に移し、ゲート絶縁膜ＩＮＳ１１のみにより第１絶縁膜ＩＮＳ１を構成し、パッシベーション膜ＩＮＳ１２を第２絶縁膜ＩＮＳ２として用いる点である。
このため、本実施例では、絶縁膜を１層分削減できるだけでなく、第１保持容量Ｃｓｔ１を構成する第１絶縁膜ＩＮＳ１の単位面積あたりの静電容量が増加することにより、より小さい画素寸法の画素においても十分な大きさの保持容量を形成しやすくなる。
また、実施例１では、パッシベーション膜ＩＮＳ１２に開口部を形成して薄膜トランジスタＴＦＴのソース電極Ｓと透明画素電極ＥＬ２（Ｐ）を接続していたのに対して、本実施例３ではソース電極Ｓと透明画素電極ＥＬ２（Ｐ）との重なり部により両者を電気的に接続する。
このため、画素領域内にパッシベーション膜ＩＮＳ１２の開口部を設けずに済む分だけ表示に利用できる面積が増加し、開口率を向上できる。なお、１画素分の等価回路は実施例１における図３と同一である。
図９は、本発明の実施例３の液晶表示装置の画素構造を示す模式図であり、図９（ａ）は画素の断面構造、図９（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図９（ａ）は、図９（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
実施例１との違いは、透明画素電極ＥＬ２（Ｐ）を、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２との間に移し、ゲート絶縁膜ＩＮＳ１１のみにより第１絶縁膜ＩＮＳ１を構成し、パッシベーション膜ＩＮＳ１２を第２絶縁膜ＩＮＳ２として用いる点である。
このため、本実施例では、絶縁膜を１層分削減できるだけでなく、第１保持容量Ｃｓｔ１を構成する第１絶縁膜ＩＮＳ１の単位面積あたりの静電容量が増加することにより、より小さい画素寸法の画素においても十分な大きさの保持容量を形成しやすくなる。
また、実施例１では、パッシベーション膜ＩＮＳ１２に開口部を形成して薄膜トランジスタＴＦＴのソース電極Ｓと透明画素電極ＥＬ２（Ｐ）を接続していたのに対して、本実施例３ではソース電極Ｓと透明画素電極ＥＬ２（Ｐ）との重なり部により両者を電気的に接続する。
このため、画素領域内にパッシベーション膜ＩＮＳ１２の開口部を設けずに済む分だけ表示に利用できる面積が増加し、開口率を向上できる。なお、１画素分の等価回路は実施例１における図３と同一である。
図９（ｂ）と図２（ｂ）と比較すると、ドレイン層と共通電極配線ＣＯＭおよび透明対向電極ＥＬ３（Ｃ）との間の絶縁膜が１層だけになることにより、信号配線ＳＩＧ−共通電極配線ＣＯＭ間の寄生容量が増大しやすいが、以下に述べるように、ＴＦＴ基板の作製工程数を実施例１よりも１工程短縮できる利点がある。
図１０に実施例３による液晶表示装置のＴＦＴ基板の作製工程を示す。図１０（ａ）〜図１０（ｄ）は実施例１における図４−１（ａ）〜図４−１（ｄ）と同一である。
図１０（ｅ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明画素電極ＥＬ２（Ｐ）に加工し、透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとの重なり部（矢印Ａで示す丸で囲まれた部分）により両者を電気的に接続する。ゲート絶縁膜ＩＮＳ１１を介して透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）が重なる領域が第１保持容量Ｃｓｔ１となる。
図１０（ｆ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２を一括加工する。なお、このとき画素部はパターニングしないが、端子部や異層間接続部に開口を設ける。
図１０（ｇ）において、金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
最後に、共通電極配線ＣＯＭを覆ってＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより、図９（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。したがって、合計８回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製することができる。
図１０に実施例３による液晶表示装置のＴＦＴ基板の作製工程を示す。図１０（ａ）〜図１０（ｄ）は実施例１における図４−１（ａ）〜図４−１（ｄ）と同一である。
図１０（ｅ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明画素電極ＥＬ２（Ｐ）に加工し、透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとの重なり部（矢印Ａで示す丸で囲まれた部分）により両者を電気的に接続する。ゲート絶縁膜ＩＮＳ１１を介して透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）が重なる領域が第１保持容量Ｃｓｔ１となる。
図１０（ｆ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２を一括加工する。なお、このとき画素部はパターニングしないが、端子部や異層間接続部に開口を設ける。
図１０（ｇ）において、金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
最後に、共通電極配線ＣＯＭを覆ってＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより、図９（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。したがって、合計８回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製することができる。
なお、実施例１の場合と同様に、透明保持容量電極ＥＬ１（ＳＴ）と共通電極配線ＣＯＭが電気的に接続できれば、図１０（ａ）と図１０（ｂ）の工程順は逆でも構わない。
また、透明保持容量電極ＥＬ１（ＳＴ）をソース電極Ｓの下に潜り込ませることにより、ゲート絶縁膜ＩＮＳ１１を介して透明保持容量電極ＥＬ１（ＳＴ）とソース電極Ｓが重なる領域に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は、図３５（ａ）に示すような等価回路を構成する。
また、透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとの接続部は、両者が電気的に接続できればよいため、図９（ａ）に示す構造とは逆に、透明画素電極ＥＬ２（Ｐ）の上にソース電極Ｓを重ねる構造でも構わない。（図９（ａ）の矢印Ｆに示す構造参照）この構造は、図１０（ｄ）と図１０（ｅ）の工程順を逆にすれば形成できる。
実施例３の作製工程により形成される端子部及び異層間接続部の断面構造を図１１に示す。図１１（ａ）はゲート層からなる走査配線ＳＣＮ及び保持容量配線ＳＴＧの端子部、図１１（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図１１（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図１１（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。
共通電極配線ＣＯＭの加工時にゲート層やドレイン層に影響が及ぶのを防止するために、図示のように共通電極配線ＣＯＭを形成した。
また、透明保持容量電極ＥＬ１（ＳＴ）をソース電極Ｓの下に潜り込ませることにより、ゲート絶縁膜ＩＮＳ１１を介して透明保持容量電極ＥＬ１（ＳＴ）とソース電極Ｓが重なる領域に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は、図３５（ａ）に示すような等価回路を構成する。
また、透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとの接続部は、両者が電気的に接続できればよいため、図９（ａ）に示す構造とは逆に、透明画素電極ＥＬ２（Ｐ）の上にソース電極Ｓを重ねる構造でも構わない。（図９（ａ）の矢印Ｆに示す構造参照）この構造は、図１０（ｄ）と図１０（ｅ）の工程順を逆にすれば形成できる。
実施例３の作製工程により形成される端子部及び異層間接続部の断面構造を図１１に示す。図１１（ａ）はゲート層からなる走査配線ＳＣＮ及び保持容量配線ＳＴＧの端子部、図１１（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図１１（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図１１（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。
共通電極配線ＣＯＭの加工時にゲート層やドレイン層に影響が及ぶのを防止するために、図示のように共通電極配線ＣＯＭを形成した。
［実施例４］
図１２は、本発明の実施例４の液晶表示装置の画素構造を示す模式図であり、図１２（ａ）は画素の断面構造、図１２（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図１２（ａ）は、図１２（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
実施例３との違いは、透明対向電極ＥＬ３（Ｃ）とパッシベーション膜ＩＮＳ１２との間の共通電極配線ＣＯＭ層を使用せず、実施例２の場合と同様にゲート層で形成した保持容量配線ＳＴＧを共通電極配線ＣＯＭと兼用する点である。
ゲート層で形成した共通電極配線ＣＯＭ上のゲート絶縁膜ＩＮＳ１１およびパッシベーション膜ＩＮＳ１２の一部に開口部（ＣＨ１，ＣＨ２）を設け、この開口部（ＣＨ１，ＣＨ２）を介して透明対向電極ＥＬ３（Ｃ）を共通電極配線ＣＯＭに接続することにより、実施例３と同様に、透明対向電極ＥＬ３（Ｃ）の抵抗低減を実現している。
なお、保持容量配線ＳＴＧを共通電極配線ＣＯＭと兼用するため、１画素分の等価回路は実施例２における図７と同一である。
図１２は、本発明の実施例４の液晶表示装置の画素構造を示す模式図であり、図１２（ａ）は画素の断面構造、図１２（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図１２（ａ）は、図１２（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
実施例３との違いは、透明対向電極ＥＬ３（Ｃ）とパッシベーション膜ＩＮＳ１２との間の共通電極配線ＣＯＭ層を使用せず、実施例２の場合と同様にゲート層で形成した保持容量配線ＳＴＧを共通電極配線ＣＯＭと兼用する点である。
ゲート層で形成した共通電極配線ＣＯＭ上のゲート絶縁膜ＩＮＳ１１およびパッシベーション膜ＩＮＳ１２の一部に開口部（ＣＨ１，ＣＨ２）を設け、この開口部（ＣＨ１，ＣＨ２）を介して透明対向電極ＥＬ３（Ｃ）を共通電極配線ＣＯＭに接続することにより、実施例３と同様に、透明対向電極ＥＬ３（Ｃ）の抵抗低減を実現している。
なお、保持容量配線ＳＴＧを共通電極配線ＣＯＭと兼用するため、１画素分の等価回路は実施例２における図７と同一である。
図１２（ｂ）と、図９（ｂ）と比較すると、ゲート絶縁膜ＩＮＳ１１およびパッシベーション膜ＩＮＳ１２に開口部（ＣＨ１，ＣＨ２）を設けて、透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭとの接続部を形成したことにより、透明対向電極ＥＬ３（Ｃ）にスリット状開口部ＳＬＴを設けて液晶層ＬＣに電界を印加できる領域が減少するため開口率が低下するが、以下に述べるように、ＴＦＴ基板の作製工程数を実施例３よりもさらに１工程短縮できる利点がある。
図１３に、本実施例４による液晶表示装置のＴＦＴ基板の作製工程を示す。図１３（ａ）〜（ｅ）は、実施例３における図１０（ａ）〜（ｅ）と同一である。
図１３（ｆ）も図１０（ｆ）の場合と同様であるが、ゲート絶縁膜ＩＮＳ１１およびパッシベーション膜ＩＮＳ１２の一括加工により、端子部や異層間接続部に開口部を形成するだけでなく、共通電極配線ＣＯＭ上のゲート絶縁膜ＩＮＳ１１およびパッシベーション膜ＩＮＳ１２に開口部（ＣＨ１，ＣＨ２）を形成し、ゲート層からなる共通電極配線ＣＯＭの表面を露出させる。
その後、図１０（ｇ）に相当する工程を経ずに、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより、図１２（ａ）に示すように透明対向電極ＥＬ３（Ｃ）に加工する。ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の開口部（ＣＨ１，ＣＨ２）を介して透明対向電極ＥＬ３（Ｃ）を共通電極配線ＣＯＭと電気的に接続する。したがって、合計７回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製することができる。
図１３に、本実施例４による液晶表示装置のＴＦＴ基板の作製工程を示す。図１３（ａ）〜（ｅ）は、実施例３における図１０（ａ）〜（ｅ）と同一である。
図１３（ｆ）も図１０（ｆ）の場合と同様であるが、ゲート絶縁膜ＩＮＳ１１およびパッシベーション膜ＩＮＳ１２の一括加工により、端子部や異層間接続部に開口部を形成するだけでなく、共通電極配線ＣＯＭ上のゲート絶縁膜ＩＮＳ１１およびパッシベーション膜ＩＮＳ１２に開口部（ＣＨ１，ＣＨ２）を形成し、ゲート層からなる共通電極配線ＣＯＭの表面を露出させる。
その後、図１０（ｇ）に相当する工程を経ずに、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより、図１２（ａ）に示すように透明対向電極ＥＬ３（Ｃ）に加工する。ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の開口部（ＣＨ１，ＣＨ２）を介して透明対向電極ＥＬ３（Ｃ）を共通電極配線ＣＯＭと電気的に接続する。したがって、合計７回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製することができる。
なお、実施例３の場合と同様に、透明保持容量電極ＥＬ１（ＳＴ）と共通電極配線ＣＯＭが電気的に接続できれば、図１３（ａ）と図１３（ｂ）の工程順は逆でも構わない。
また、透明保持容量電極ＥＬ１（ＳＴ）をソース電極Ｓの下に潜り込ませることにより、ゲート絶縁膜ＩＮＳ１１を介して透明保持容量電極ＥＬ１（ＳＴ）とソース電極Ｓが重なる領域に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は図３５（ｃ）に示すような等価回路を構成する。
また、実施例３における透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとの接続部の場合と同様に、両者が電気的に接続できればよいため、図１２（ａ）に示す構造とは逆に、透明画素電極ＥＬ２（Ｐ）の上にソース電極Ｓを重ねる構造でも構わない。この構造は、図１３（ｄ）と図１３（ｅ）の工程順を逆にすれば形成できる。
本実施例４の作製工程により形成される端子部及び異層間接続部の断面構造を図１４に示す。透明対向電極ＥＬ３（Ｃ）とパッシベーション膜ＩＮＳ１２との間に共通電極配線ＣＯＭを使用しないため、図１１における透明対向電極ＥＬ３（Ｃ）とパッシベーション膜ＩＮＳ１２との間に共通電極配線ＣＯＭが存在しない構造になる。
また、透明保持容量電極ＥＬ１（ＳＴ）をソース電極Ｓの下に潜り込ませることにより、ゲート絶縁膜ＩＮＳ１１を介して透明保持容量電極ＥＬ１（ＳＴ）とソース電極Ｓが重なる領域に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は図３５（ｃ）に示すような等価回路を構成する。
また、実施例３における透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとの接続部の場合と同様に、両者が電気的に接続できればよいため、図１２（ａ）に示す構造とは逆に、透明画素電極ＥＬ２（Ｐ）の上にソース電極Ｓを重ねる構造でも構わない。この構造は、図１３（ｄ）と図１３（ｅ）の工程順を逆にすれば形成できる。
本実施例４の作製工程により形成される端子部及び異層間接続部の断面構造を図１４に示す。透明対向電極ＥＬ３（Ｃ）とパッシベーション膜ＩＮＳ１２との間に共通電極配線ＣＯＭを使用しないため、図１１における透明対向電極ＥＬ３（Ｃ）とパッシベーション膜ＩＮＳ１２との間に共通電極配線ＣＯＭが存在しない構造になる。
［実施例５］
実施例１〜４では、薄膜トランジスタＴＦＴの特性や信頼性などの点でゲート絶縁膜やパッシベーション膜の材料や膜厚に制約があるため、保持容量に利用する絶縁膜にもその制約が現れるが、本実施例５および後述する実施例６では、パッシベーション膜上に第１および第２保持容量を移し、それぞれ専用の絶縁膜を用いることにより、保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げる構成とした。
図１５は、本発明の実施例５の液晶表示装置の画素構造を示す模式図であり、図１５（ａ）は画素の断面構造、図１５（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図１５（ａ）は、図１５（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
第１基板ＳＵＢ１上の走査配線ＳＣＮに交差するように、ゲート絶縁膜ＩＮＳ１１を介して信号配線ＳＩＧを設け、走査配線ＳＣＮと信号配線ＳＩＧにより区画される各画素毎に薄膜トランジスタＴＦＴと、第２透明電極として機能する透明画素電極ＥＬ２（Ｐ）を設けた。
図１５（ａ）に示すように、薄膜トランジスタＴＦＴのパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１との間に、第１透明電極として機能する透明保持容量電極ＥＬ１（ＳＴ）が形成される。透明保持容量電極ＥＬ１（ＳＴ）は、透明画素電極ＥＬ２（Ｐ）と薄膜トランジスタＴＦＴのソース電極Ｓとを電気的に接続するための、パッシベーション膜ＩＮＳ１２の開口部ＣＨ１に対して、少なくとも最小絶縁距離以上離れた開口部ＳＰＫを有する。
実施例１〜４では、薄膜トランジスタＴＦＴの特性や信頼性などの点でゲート絶縁膜やパッシベーション膜の材料や膜厚に制約があるため、保持容量に利用する絶縁膜にもその制約が現れるが、本実施例５および後述する実施例６では、パッシベーション膜上に第１および第２保持容量を移し、それぞれ専用の絶縁膜を用いることにより、保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げる構成とした。
図１５は、本発明の実施例５の液晶表示装置の画素構造を示す模式図であり、図１５（ａ）は画素の断面構造、図１５（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図１５（ａ）は、図１５（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
第１基板ＳＵＢ１上の走査配線ＳＣＮに交差するように、ゲート絶縁膜ＩＮＳ１１を介して信号配線ＳＩＧを設け、走査配線ＳＣＮと信号配線ＳＩＧにより区画される各画素毎に薄膜トランジスタＴＦＴと、第２透明電極として機能する透明画素電極ＥＬ２（Ｐ）を設けた。
図１５（ａ）に示すように、薄膜トランジスタＴＦＴのパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１との間に、第１透明電極として機能する透明保持容量電極ＥＬ１（ＳＴ）が形成される。透明保持容量電極ＥＬ１（ＳＴ）は、透明画素電極ＥＬ２（Ｐ）と薄膜トランジスタＴＦＴのソース電極Ｓとを電気的に接続するための、パッシベーション膜ＩＮＳ１２の開口部ＣＨ１に対して、少なくとも最小絶縁距離以上離れた開口部ＳＰＫを有する。
透明保持容量電極ＥＬ１（ＳＴ）は画素毎に分離していても構わないが、抵抗低減のためには隣接画素どうしで接続していることが望ましい。透明保持容量電極ＥＬ１（ＳＴ）下層のゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の積層体は、第３絶縁膜ＩＮＳ３を構成する。
透明保持容量電極ＥＬ１（ＳＴ）上には、走査配線ＳＣＮと信号配線ＳＩＧに対応した形状の保持容量配線ＳＴＧを兼ねた共通電極配線ＣＯＭを形成する。また、第１絶縁膜ＩＮＳ１を介して透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）の間に第１保持容量Ｃｓｔ１を形成する。
さらに、透明画素電極ＥＬ２（Ｐ）の上層には、第２絶縁膜ＩＮＳ２と、第３透明電極として機能する透明対向電極ＥＬ３（Ｃ）を形成する。ここで、共通電極配線ＣＯＭ上の第１絶縁膜ＩＮＳ１および第２絶縁膜ＩＮＳ２の一部に開口部（ＣＨ３，ＣＨ４）を設け、この開口部（ＣＨ３，ＣＨ４）を介して、透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭとを接続する。これにより、対向電極全体としての抵抗を低減する。
透明対向電極ＥＬ３（Ｃ）に設けた互いに平行な複数のスリット状開口部ＳＬＴは透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭの接続部を避ける形状とした。
透明保持容量電極ＥＬ１（ＳＴ）上には、走査配線ＳＣＮと信号配線ＳＩＧに対応した形状の保持容量配線ＳＴＧを兼ねた共通電極配線ＣＯＭを形成する。また、第１絶縁膜ＩＮＳ１を介して透明保持容量電極ＥＬ１（ＳＴ）と透明画素電極ＥＬ２（Ｐ）の間に第１保持容量Ｃｓｔ１を形成する。
さらに、透明画素電極ＥＬ２（Ｐ）の上層には、第２絶縁膜ＩＮＳ２と、第３透明電極として機能する透明対向電極ＥＬ３（Ｃ）を形成する。ここで、共通電極配線ＣＯＭ上の第１絶縁膜ＩＮＳ１および第２絶縁膜ＩＮＳ２の一部に開口部（ＣＨ３，ＣＨ４）を設け、この開口部（ＣＨ３，ＣＨ４）を介して、透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭとを接続する。これにより、対向電極全体としての抵抗を低減する。
透明対向電極ＥＬ３（Ｃ）に設けた互いに平行な複数のスリット状開口部ＳＬＴは透明対向電極ＥＬ３（Ｃ）と共通電極配線ＣＯＭの接続部を避ける形状とした。
透明画素電極ＥＬ２（Ｐ）と透明対向電極ＥＬ３（Ｃ）の間に、第２絶縁膜ＩＮＳ２を介して第２保持容量Ｃｓｔ２を形成し、ＴＦＴ基板とした。最表面には液晶層ＬＣを所定の方向に配向させるための第１配向膜ＡＬ１を形成した。
第２基板ＳＵＢ２上に、遮光膜ＢＭ、画素毎に異なる複数色のカラーフィルタＦＩＬ、保護膜ＯＣ、第２配向膜ＡＬ２を形成し、対向基板とした。
第１配向膜ＡＬ１と第２配向膜ＡＬ２はそれぞれ所定の方向に配向処理してある。第１基板ＳＵＢ１と第２基板ＳＵＢ２を互いの配向膜形成面が一定間隔で対向するように配置し、その間隙に正の誘電率異方性を有するネマチック液晶組成物を充填して液晶層ＬＣとなした。
透明画素電極ＥＬ２（Ｐ）と透明対向電極ＥＬ３（Ｃ）の間に液晶層ＬＣを介して、第１基板ＳＵＢ１の表面に平行な成分を有する電界を発生して画素容量Ｃｐｘを形成する電極配置とした。
第１基板ＳＵＢ１と第２基板ＳＵＢ２の外側には、図示していない位相差板と偏光板を配置して、ＮＢ表示モードの液晶表示装置を構成した。また、走査配線ＳＣＮ、信号配線ＳＩＧ、共通電極配線ＣＯＭには、図示していない駆動回路を接続してある。
第２基板ＳＵＢ２上に、遮光膜ＢＭ、画素毎に異なる複数色のカラーフィルタＦＩＬ、保護膜ＯＣ、第２配向膜ＡＬ２を形成し、対向基板とした。
第１配向膜ＡＬ１と第２配向膜ＡＬ２はそれぞれ所定の方向に配向処理してある。第１基板ＳＵＢ１と第２基板ＳＵＢ２を互いの配向膜形成面が一定間隔で対向するように配置し、その間隙に正の誘電率異方性を有するネマチック液晶組成物を充填して液晶層ＬＣとなした。
透明画素電極ＥＬ２（Ｐ）と透明対向電極ＥＬ３（Ｃ）の間に液晶層ＬＣを介して、第１基板ＳＵＢ１の表面に平行な成分を有する電界を発生して画素容量Ｃｐｘを形成する電極配置とした。
第１基板ＳＵＢ１と第２基板ＳＵＢ２の外側には、図示していない位相差板と偏光板を配置して、ＮＢ表示モードの液晶表示装置を構成した。また、走査配線ＳＣＮ、信号配線ＳＩＧ、共通電極配線ＣＯＭには、図示していない駆動回路を接続してある。
本実施例５および後述する実施例６による液晶表示装置の１画素分の等価回路は、実施例２における図７と同一である。
また、本実施例５および後述する実施例６において、透明保持容量電極ＥＬ１（ＳＴ）、共通電極配線ＣＯＭおよび透明対向電極ＥＬ３（Ｃ）は、対向電極抵抗低減の点では隣接画素どうしで接続して全画素共通に電圧を印加することが望ましいが、各画素行毎に分離してそれぞれ独立に電圧を印加しても、あるいは、各画素列毎に分離してそれぞれ独立に電圧を印加しても構わない。
さらに、本実施例５および後述する実施例６においては、ソース電極Ｓの下側にゲート層で保持容量配線ＳＴＧを形成することにより、ゲート絶縁膜ＩＮＳ１１を介してソース電極Ｓと保持容量配線ＳＴＧとの間に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は図３５（ｂ）に示すような等価回路を構成する。
また、本実施例５および後述する実施例６において、透明保持容量電極ＥＬ１（ＳＴ）、共通電極配線ＣＯＭおよび透明対向電極ＥＬ３（Ｃ）は、対向電極抵抗低減の点では隣接画素どうしで接続して全画素共通に電圧を印加することが望ましいが、各画素行毎に分離してそれぞれ独立に電圧を印加しても、あるいは、各画素列毎に分離してそれぞれ独立に電圧を印加しても構わない。
さらに、本実施例５および後述する実施例６においては、ソース電極Ｓの下側にゲート層で保持容量配線ＳＴＧを形成することにより、ゲート絶縁膜ＩＮＳ１１を介してソース電極Ｓと保持容量配線ＳＴＧとの間に第３保持容量Ｃｓｔ３を形成しても構わない。この場合、第３保持容量Ｃｓｔ３は図３５（ｂ）に示すような等価回路を構成する。
図１６−１、図１６−２に、本実施例５による液晶表示装置のＴＦＴ基板の作製工程を示す。
図１６−１（ａ）において、ガラス基板のような透明絶縁性部材からなる第１基板ＳＵＢ１上に金属材料を成膜してホトリソグラフィープロセスによりゲート電極Ｇ、走査配線ＳＣＮ（図示省略）に加工する。この層をゲート層と呼ぶことにする。
図１６−１（ｂ）において、ＳｉＮやＳｉＯ、ＴａＯ等の透明絶縁性材料からなるゲート絶縁膜ＩＮＳ１１と非晶質シリコンからなる半導体層ａ−Ｓｉを連続成膜して半導体層ａ−Ｓｉのみをホトリソグラフィープロセスにより加工する。半導体層ａ−Ｓｉの上面には高濃度ｎ型層の薄膜（図示省略）が存在する。
図１６−１（ｃ）において、金属材料を成膜してホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。なお、この層をドレイン層と呼ぶことにする。ドレイン層で覆われていない部分の高濃度ｎ型層もドレイン層の加工と同時に除去する。
図１６−１（ａ）において、ガラス基板のような透明絶縁性部材からなる第１基板ＳＵＢ１上に金属材料を成膜してホトリソグラフィープロセスによりゲート電極Ｇ、走査配線ＳＣＮ（図示省略）に加工する。この層をゲート層と呼ぶことにする。
図１６−１（ｂ）において、ＳｉＮやＳｉＯ、ＴａＯ等の透明絶縁性材料からなるゲート絶縁膜ＩＮＳ１１と非晶質シリコンからなる半導体層ａ−Ｓｉを連続成膜して半導体層ａ−Ｓｉのみをホトリソグラフィープロセスにより加工する。半導体層ａ−Ｓｉの上面には高濃度ｎ型層の薄膜（図示省略）が存在する。
図１６−１（ｃ）において、金属材料を成膜してホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。なお、この層をドレイン層と呼ぶことにする。ドレイン層で覆われていない部分の高濃度ｎ型層もドレイン層の加工と同時に除去する。
図１６−１（ｄ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、パッシベーション膜ＩＮＳ１２は加工しないまま、パッシベーション膜ＩＮＳ１２上にＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明保持容量電極ＥＬ１（ＳＴ）に加工する。
図１６−１（ｅ）において、金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図１６−１（ｆ）において、ＳｉＮからなる第１絶縁膜ＩＮＳ１を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１と、パッシベーション膜ＩＮＳ１２と、第１絶縁膜ＩＮＳ１の３層を一括加工する。
ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１に開口部（ＣＨ１，ＣＨ２）を形成すると共に、共通電極配線ＣＯＭの第１絶縁膜ＩＮＳ１の一部に開口部ＣＨ３を形成して共通電極配線ＣＯＭの表面を露出させる。
図１６−１（ｅ）において、金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図１６−１（ｆ）において、ＳｉＮからなる第１絶縁膜ＩＮＳ１を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１と、パッシベーション膜ＩＮＳ１２と、第１絶縁膜ＩＮＳ１の３層を一括加工する。
ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１に開口部（ＣＨ１，ＣＨ２）を形成すると共に、共通電極配線ＣＯＭの第１絶縁膜ＩＮＳ１の一部に開口部ＣＨ３を形成して共通電極配線ＣＯＭの表面を露出させる。
図１６−２（ｇ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明画素電極ＥＬ２（Ｐ）に加工する。
パッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１の開口部（ＣＨ１、ＣＨ２）を介して透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとを電気的に接続するが、共通電極配線ＣＯＭ上の第１絶縁膜ＩＮＳ１の開口部ＣＨ３、およびその周囲から少なくとも最小絶縁距離以上離れた周辺部の透明画素電極ＥＬ２（Ｐ）は除去する。
図１６−２（ｈ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより、第２絶縁膜ＩＮＳ２を加工する。この時、共通電極配線ＣＯＭ上の第１絶縁膜ＩＮＳ１の開口部ＣＨ３に対応する部分の第２絶縁膜ＩＮＳ２に開口部ＣＨ４を形成して再び共通電極配線ＣＯＭの表面を露出させる。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図１５（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。
第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の開口部（ＣＨ３，ＣＨ４）を通して透明対向電極ＥＬ３（Ｃ）を共通電極配線ＣＯＭと電気的に接続する。したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。
実施例１と比較すると、成膜する絶縁膜は１層増えるが、使用するホトリソグラフィープロセスの回数は同じである。よって、実施例１の場合よりあまり作製プロセスを増やさずに、保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げることができる。
パッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１の開口部（ＣＨ１、ＣＨ２）を介して透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとを電気的に接続するが、共通電極配線ＣＯＭ上の第１絶縁膜ＩＮＳ１の開口部ＣＨ３、およびその周囲から少なくとも最小絶縁距離以上離れた周辺部の透明画素電極ＥＬ２（Ｐ）は除去する。
図１６−２（ｈ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより、第２絶縁膜ＩＮＳ２を加工する。この時、共通電極配線ＣＯＭ上の第１絶縁膜ＩＮＳ１の開口部ＣＨ３に対応する部分の第２絶縁膜ＩＮＳ２に開口部ＣＨ４を形成して再び共通電極配線ＣＯＭの表面を露出させる。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図１５（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。
第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の開口部（ＣＨ３，ＣＨ４）を通して透明対向電極ＥＬ３（Ｃ）を共通電極配線ＣＯＭと電気的に接続する。したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。
実施例１と比較すると、成膜する絶縁膜は１層増えるが、使用するホトリソグラフィープロセスの回数は同じである。よって、実施例１の場合よりあまり作製プロセスを増やさずに、保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げることができる。
実施例５の作製工程により形成される端子部及び異層間接続部の断面構造を図１７に示す。
図１７（ａ）はゲート層からなる走査配線ＳＣＮの端子部、図１７（ｃ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図１７（ｅ）は共通電極配線ＣＯＭとゲート層との接続部、図１７（ｆ）は共通電極配線ＣＯＭとドレイン層との接続部である。
第２絶縁膜ＩＮＳ２の加工時に、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第１絶縁膜ＩＮＳ１に影響が及ぶのを防止するために、第２絶縁膜ＩＮＳ２の開口部は、第１絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第１絶縁膜ＩＮＳ１の３層一括加工による開口部の周囲を覆う形状とした。
また、図１７（ｅ）および図１７（ｆ）に示すように、共通電極配線ＣＯＭもしくは透明電極ＥＬ１の層を直接ゲート層やドレイン層に接続できないため、共通電極配線ＣＯＭ上に設けた第１絶縁膜ＩＮＳ１および第２絶縁膜ＩＮＳ２の開口部を通して透明電極ＥＬ３の層を共通電極配線ＣＯＭに接続し、この透明電極ＥＬ３の層を用いてゲート層やドレイン層に接続する構造とした。
図１７（ｂ）は、図１７（ａ）の変形例、図１７（ｄ）は図１７（ｃ）の変形例である。図示のように透明電極ＥＬ２の層を形成することにより、第２絶縁膜ＩＮＳ２の加工時にゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第１絶縁膜ＩＮＳ１に影響が及ぶのを防止するとともに、第２絶縁膜ＩＮＳ２の開口部を拡大できるため、端子配列ピッチが小さい場合に特に有効な構造である。
図１７（ａ）はゲート層からなる走査配線ＳＣＮの端子部、図１７（ｃ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図１７（ｅ）は共通電極配線ＣＯＭとゲート層との接続部、図１７（ｆ）は共通電極配線ＣＯＭとドレイン層との接続部である。
第２絶縁膜ＩＮＳ２の加工時に、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第１絶縁膜ＩＮＳ１に影響が及ぶのを防止するために、第２絶縁膜ＩＮＳ２の開口部は、第１絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第１絶縁膜ＩＮＳ１の３層一括加工による開口部の周囲を覆う形状とした。
また、図１７（ｅ）および図１７（ｆ）に示すように、共通電極配線ＣＯＭもしくは透明電極ＥＬ１の層を直接ゲート層やドレイン層に接続できないため、共通電極配線ＣＯＭ上に設けた第１絶縁膜ＩＮＳ１および第２絶縁膜ＩＮＳ２の開口部を通して透明電極ＥＬ３の層を共通電極配線ＣＯＭに接続し、この透明電極ＥＬ３の層を用いてゲート層やドレイン層に接続する構造とした。
図１７（ｂ）は、図１７（ａ）の変形例、図１７（ｄ）は図１７（ｃ）の変形例である。図示のように透明電極ＥＬ２の層を形成することにより、第２絶縁膜ＩＮＳ２の加工時にゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第１絶縁膜ＩＮＳ１に影響が及ぶのを防止するとともに、第２絶縁膜ＩＮＳ２の開口部を拡大できるため、端子配列ピッチが小さい場合に特に有効な構造である。
［実施例６］
図１８は、本発明の実施例６の液晶表示装置の画素構造を示す模式図であり、図１８（ａ）は画素の断面構造、図１８（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図１８（ａ）は、図１８（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
本実施例６は、実施例５の変形例であり、実施例５における図１５と比較して次の点が異なる。
共通電極配線ＣＯＭを透明保持容量電極ＥＬ１（ＳＴ）上ではなく透明対向電極ＥＬ３（Ｃ）下に配置した。また、これに伴い、透明保持容量電極ＥＬ１（ＳＴ）と透明対向電極ＥＬ３（Ｃ）を電気的に接続するための開口部の構造も変更した。
すなわち、透明保持容量電極ＥＬ１（ＳＴ）上の第１絶縁膜ＩＮＳ１の一部に設けた開口部ＣＨ３に透明画素電極ＥＬ２（Ｐ）の層からなり、透明画素電極ＥＬ２（Ｐ）とは分離した島状の透明電極パターンＥＬ２’を形成して、この島状の透明電極パターンＥＬ２’を透明保持容量電極ＥＬ１（ＳＴ）と接続し、島状の透明電極パターンＥＬ２’上の第２絶縁膜ＩＮＳ２に設けた開口部ＣＨ４を介して、共通電極配線ＣＯＭを島状の透明電極パターンＥＬ２’と接続した。
なお、島状の透明電極パターンＥＬ２’上の第２絶縁膜ＩＮＳ２の開口部ＣＨ４には必ずしも共通電極配線ＣＯＭは必要ではないため、島状の透明電極パターンＥＬ２’上の第２絶縁膜ＩＮＳ２の開口部ＣＨ４に直接透明対向電極ＥＬ３（Ｃ）を形成しても構わない。
図１８は、本発明の実施例６の液晶表示装置の画素構造を示す模式図であり、図１８（ａ）は画素の断面構造、図１８（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図１８（ａ）は、図１８（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
本実施例６は、実施例５の変形例であり、実施例５における図１５と比較して次の点が異なる。
共通電極配線ＣＯＭを透明保持容量電極ＥＬ１（ＳＴ）上ではなく透明対向電極ＥＬ３（Ｃ）下に配置した。また、これに伴い、透明保持容量電極ＥＬ１（ＳＴ）と透明対向電極ＥＬ３（Ｃ）を電気的に接続するための開口部の構造も変更した。
すなわち、透明保持容量電極ＥＬ１（ＳＴ）上の第１絶縁膜ＩＮＳ１の一部に設けた開口部ＣＨ３に透明画素電極ＥＬ２（Ｐ）の層からなり、透明画素電極ＥＬ２（Ｐ）とは分離した島状の透明電極パターンＥＬ２’を形成して、この島状の透明電極パターンＥＬ２’を透明保持容量電極ＥＬ１（ＳＴ）と接続し、島状の透明電極パターンＥＬ２’上の第２絶縁膜ＩＮＳ２に設けた開口部ＣＨ４を介して、共通電極配線ＣＯＭを島状の透明電極パターンＥＬ２’と接続した。
なお、島状の透明電極パターンＥＬ２’上の第２絶縁膜ＩＮＳ２の開口部ＣＨ４には必ずしも共通電極配線ＣＯＭは必要ではないため、島状の透明電極パターンＥＬ２’上の第２絶縁膜ＩＮＳ２の開口部ＣＨ４に直接透明対向電極ＥＬ３（Ｃ）を形成しても構わない。
本実施例６では、図１８（ｂ）に示すように、共通電極配線ＣＯＭと同じ電圧になる島状の透明電極パターンＥＬ２’と、透明画素電極ＥＬ２（Ｐ）とは同一層でありながら電気的に絶縁する必要があるため、両者の間に間隔が必要である。したがって、その分だけ実施例５の場合と比べて、透明画素電極ＥＬ２（Ｐ）の面積が減り、透明対向電極ＥＬ３（Ｃ）にスリット状開口部ＳＬＴを設けて液晶層ＬＣに電界を印加できる領域が減少するため開口率が低下するが、次のような利点がある。
実施例５の場合、不透明な金属材料からなる共通電極配線ＣＯＭを走査配線ＳＣＮや信号配線ＳＩＧに重畳した形状にすると、ドレイン層と共通電極配線ＣＯＭおよび透明保持容量電極ＥＬ１（ＳＴ）との間の絶縁膜がパッシベーション膜ＩＮＳ１２だけになることにより、信号配線ＳＩＧ−共通電極配線ＣＯＭ間の寄生容量が増大しやすい。
それに対して、実施例６の場合、ドレイン層と共通電極配線ＣＯＭおよび透明保持容量電極ＥＬ１（ＳＴ）との間の絶縁膜はパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の積層体になるため、単位面積あたりの静電容量が小さくなり、信号配線ＳＩＧ−共通電極配線ＣＯＭ間の寄生容量を低減できる。
実施例５の場合、不透明な金属材料からなる共通電極配線ＣＯＭを走査配線ＳＣＮや信号配線ＳＩＧに重畳した形状にすると、ドレイン層と共通電極配線ＣＯＭおよび透明保持容量電極ＥＬ１（ＳＴ）との間の絶縁膜がパッシベーション膜ＩＮＳ１２だけになることにより、信号配線ＳＩＧ−共通電極配線ＣＯＭ間の寄生容量が増大しやすい。
それに対して、実施例６の場合、ドレイン層と共通電極配線ＣＯＭおよび透明保持容量電極ＥＬ１（ＳＴ）との間の絶縁膜はパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の積層体になるため、単位面積あたりの静電容量が小さくなり、信号配線ＳＩＧ−共通電極配線ＣＯＭ間の寄生容量を低減できる。
図１９−１、図１９−２に実施例６による液晶表示装置のＴＦＴ基板の作製工程を示す。図１９−１（ａ）〜図１９−１（ｄ）は、透明保持容量電極ＥＬ１（ＳＴ）の形状を除いて実施例５における図１６（ａ）−１〜図１６−１（ｄ）と同一である。
図１９−１（ｅ）において、ＳｉＮからなる第１絶縁膜ＩＮＳ１を成膜し、ホトリソグラフィープロセスによりゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１の３層を一括加工する。ソース電極Ｓ上にパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１の開口部（ＣＨ１，ＣＨ２）を形成すると共に、透明保持容量電極ＥＬ１（ＳＴ）上の第１絶縁膜ＩＮＳ１の一部に開口部ＣＨ３を形成して透明保持容量電極ＥＬ１（ＳＴ）の表面を露出させる。
図１９−１（ｆ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明画素電極ＥＬ２（Ｐ）および島状の透明電極パターンＥＬ２’に加工する。パッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１の開口部（ＣＨ１，ＣＨ２）を介して透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとを電気的に接続し、第１絶縁膜ＩＮＳ１の開口部ＣＨ３を通して島状の透明電極パターンＥＬ２’と透明保持容量電極ＥＬ１（ＳＴ）を電気的に接続する。
図１９−１（ｅ）において、ＳｉＮからなる第１絶縁膜ＩＮＳ１を成膜し、ホトリソグラフィープロセスによりゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１の３層を一括加工する。ソース電極Ｓ上にパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１の開口部（ＣＨ１，ＣＨ２）を形成すると共に、透明保持容量電極ＥＬ１（ＳＴ）上の第１絶縁膜ＩＮＳ１の一部に開口部ＣＨ３を形成して透明保持容量電極ＥＬ１（ＳＴ）の表面を露出させる。
図１９−１（ｆ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明画素電極ＥＬ２（Ｐ）および島状の透明電極パターンＥＬ２’に加工する。パッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１の開口部（ＣＨ１，ＣＨ２）を介して透明画素電極ＥＬ２（Ｐ）とソース電極Ｓとを電気的に接続し、第１絶縁膜ＩＮＳ１の開口部ＣＨ３を通して島状の透明電極パターンＥＬ２’と透明保持容量電極ＥＬ１（ＳＴ）を電気的に接続する。
図１９−２（ｇ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより第２絶縁膜ＩＮＳ２を加工する。このとき、島状の透明電極パターンＥＬ２’上の第２絶縁膜ＩＮＳ２に開口部ＣＨ４を形成して、島状の透明電極パターンＥＬ２’の表面を露出させる。
図１９−２（ｈ）において、金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工し、第２絶縁膜ＩＮＳ２の開口部ＣＨ４を介して共通電極配線ＣＯＭと島状の透明電極パターンＥＬ２’とを電気的に接続する。
最後に、共通電極配線ＣＯＭを覆って、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより、図１８（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。実施例５の場合と同じ作製プロセス数で保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げることができる。
本実施例６の作製工程により形成される端子部及び異層間接続部の断面構造を図２０に示す。図２０（ａ）はゲート層からなる走査配線ＳＣＮの端子部、図２０（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、それぞれ実施例５における図１７（ｂ）および図１７（ｄ）と同一の構造である。
図２０（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図２０（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。第２絶縁膜ＩＮＳ２の加工時にゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第１絶縁膜ＩＮＳ１に影響が及ぶのを防止すると共に、共通電極配線ＣＯＭの加工時にゲート層やドレイン層に影響が及ぶのを防止するために、図示のように透明電極ＥＬ２を形成した。
図１９−２（ｈ）において、金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工し、第２絶縁膜ＩＮＳ２の開口部ＣＨ４を介して共通電極配線ＣＯＭと島状の透明電極パターンＥＬ２’とを電気的に接続する。
最後に、共通電極配線ＣＯＭを覆って、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより、図１８（ａ）に示すような透明対向電極ＥＬ３（Ｃ）に加工する。したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。実施例５の場合と同じ作製プロセス数で保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げることができる。
本実施例６の作製工程により形成される端子部及び異層間接続部の断面構造を図２０に示す。図２０（ａ）はゲート層からなる走査配線ＳＣＮの端子部、図２０（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、それぞれ実施例５における図１７（ｂ）および図１７（ｄ）と同一の構造である。
図２０（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図２０（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。第２絶縁膜ＩＮＳ２の加工時にゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第１絶縁膜ＩＮＳ１に影響が及ぶのを防止すると共に、共通電極配線ＣＯＭの加工時にゲート層やドレイン層に影響が及ぶのを防止するために、図示のように透明電極ＥＬ２を形成した。
［実施例７］
本実施例７、および後述する実施例８〜実施例１０は、ＩＰＳ方式の液晶表示装置において、第１透明電極ＥＬ１と第３透明電極ＥＬ３を画素電極Ｐとし、第２透明電極ＥＬ２を、保持容量電極を兼ねる対向電極Ｃとする構成の例である。
図２１は、本発明の実施例７の液晶表示装置の画素構造を示す模式図であり、図２１（ａ）は画素の断面構造、図２１（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図２１（ａ）は、図２１（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
第１基板ＳＵＢ１上の走査配線ＳＣＮに交差するように、ゲート絶縁膜ＩＮＳ１１を介して信号配線ＳＩＧを設け、走査配線ＳＣＮと信号配線ＳＩＧにより区画される各画素毎に薄膜トランジスタＴＦＴと、第１透明電極として機能する平板状の第１透明画素電極ＥＬ１（Ｐ）と、第３透明電極として機能する第２透明画素電極ＥＬ３（Ｐ）とを設けた。
第２透明画素電極ＥＬ３（Ｐ）は互いに平行なスリット状開口部ＳＬＴを有する平面形状としたが、短冊状もしくは櫛歯状の平面形状でも構わない。
ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２との間の第１透明画素電極ＥＬ１（Ｐ）は、薄膜トランジスタＴＦＴのソース電極Ｓとの重なり部によりソース電極Ｓと電気的に接続する。
本実施例７、および後述する実施例８〜実施例１０は、ＩＰＳ方式の液晶表示装置において、第１透明電極ＥＬ１と第３透明電極ＥＬ３を画素電極Ｐとし、第２透明電極ＥＬ２を、保持容量電極を兼ねる対向電極Ｃとする構成の例である。
図２１は、本発明の実施例７の液晶表示装置の画素構造を示す模式図であり、図２１（ａ）は画素の断面構造、図２１（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図２１（ａ）は、図２１（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
第１基板ＳＵＢ１上の走査配線ＳＣＮに交差するように、ゲート絶縁膜ＩＮＳ１１を介して信号配線ＳＩＧを設け、走査配線ＳＣＮと信号配線ＳＩＧにより区画される各画素毎に薄膜トランジスタＴＦＴと、第１透明電極として機能する平板状の第１透明画素電極ＥＬ１（Ｐ）と、第３透明電極として機能する第２透明画素電極ＥＬ３（Ｐ）とを設けた。
第２透明画素電極ＥＬ３（Ｐ）は互いに平行なスリット状開口部ＳＬＴを有する平面形状としたが、短冊状もしくは櫛歯状の平面形状でも構わない。
ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２との間の第１透明画素電極ＥＬ１（Ｐ）は、薄膜トランジスタＴＦＴのソース電極Ｓとの重なり部によりソース電極Ｓと電気的に接続する。
第２絶縁膜ＩＮＳ２上の第２透明画素電極ＥＬ３（Ｐ）は、ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ１、ＣＨ２）を介してソース電極Ｓと電気的に接続される。
また、第２絶縁膜ＩＮＳ２とパッシベーション膜ＩＮＳ１２との間に、第２透明電極として機能し、保持容量電極を兼ねる透明対向電極ＥＬ２（Ｃ）を形成する。透明対向電極ＥＬ２（Ｃ）は、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓとを電気的に接続するためのパッシベーション膜ＩＮＳ１２および第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ１，ＣＨ２）に対して、少なくとも最小絶縁距離以上離れた開口部ＳＰＫを有している。パッシベーション膜ＩＮＳ１２を第１絶縁膜ＩＮＳ１として用い、これを介して第１透明画素電極ＥＬ１（Ｐ）と透明対向電極ＥＬ２（Ｃ）の間に第１保持容量Ｃｓｔ１を形成し、第２絶縁膜ＩＮＳ２を介して透明対向電極ＥＬ２（Ｃ）と第２透明画素電極ＥＬ３（Ｐ）の間に第２保持容量Ｃｓｔ２を形成する。ゲート絶縁膜ＩＮＳ１１は第３絶縁膜ＩＮＳ３を構成する。
パッシベーション膜ＩＮＳ１２と透明対向電極ＥＬ２（Ｃ）の間には、走査配線ＳＣＮと信号配線ＳＩＧに対応した形状の保持容量配線ＳＴＧを兼ねた共通電極配線ＣＯＭを形成する。透明対向電極ＥＬ２（Ｃ）と共通電極配線ＣＯＭは直接重なり合うことで電気的に接続し、対向電極全体としての抵抗を低減する。最表面には液晶層ＬＣを所定の方向に配向させるための第１配向膜ＡＬ１を形成した。
また、第２絶縁膜ＩＮＳ２とパッシベーション膜ＩＮＳ１２との間に、第２透明電極として機能し、保持容量電極を兼ねる透明対向電極ＥＬ２（Ｃ）を形成する。透明対向電極ＥＬ２（Ｃ）は、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓとを電気的に接続するためのパッシベーション膜ＩＮＳ１２および第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ１，ＣＨ２）に対して、少なくとも最小絶縁距離以上離れた開口部ＳＰＫを有している。パッシベーション膜ＩＮＳ１２を第１絶縁膜ＩＮＳ１として用い、これを介して第１透明画素電極ＥＬ１（Ｐ）と透明対向電極ＥＬ２（Ｃ）の間に第１保持容量Ｃｓｔ１を形成し、第２絶縁膜ＩＮＳ２を介して透明対向電極ＥＬ２（Ｃ）と第２透明画素電極ＥＬ３（Ｐ）の間に第２保持容量Ｃｓｔ２を形成する。ゲート絶縁膜ＩＮＳ１１は第３絶縁膜ＩＮＳ３を構成する。
パッシベーション膜ＩＮＳ１２と透明対向電極ＥＬ２（Ｃ）の間には、走査配線ＳＣＮと信号配線ＳＩＧに対応した形状の保持容量配線ＳＴＧを兼ねた共通電極配線ＣＯＭを形成する。透明対向電極ＥＬ２（Ｃ）と共通電極配線ＣＯＭは直接重なり合うことで電気的に接続し、対向電極全体としての抵抗を低減する。最表面には液晶層ＬＣを所定の方向に配向させるための第１配向膜ＡＬ１を形成した。
第２基板ＳＵＢ２上に、遮光膜ＢＭ、画素毎に異なる複数色のカラーフィルタＦＩＬ、保護膜ＯＣ、第２配向膜ＡＬ２を形成し、対向基板とした。
第１配向膜ＡＬ１と第２配向膜ＡＬ２はそれぞれ所定の方向に配向処理してある。
第１基板ＳＵＢ１と第２基板ＳＵＢ２とを、互いの配向膜形成面が一定間隔で対向するように配置し、その間隙に正の誘電率異方性を有するネマチック液晶組成物を充填して液晶層ＬＣとなした。
透明対向電極ＥＬ２（Ｃ）と第２透明画素電極ＥＬ３（Ｐ）の間に液晶層ＬＣを介して第１基板ＳＵＢ１の表面に平行な成分を有する電界を発生して画素容量Ｃｐｘを形成するＩＰＳ方式の電極配置とした。
第１基板ＳＵＢ１と第２基板ＳＵＢ２の外側には、図示していない位相差板と偏光板を配置して、ＮＢ表示モードの液晶表示装置を構成した。また、走査配線ＳＣＮ、信号配線ＳＩＧ、共通電極配線ＣＯＭには、図示していない駆動回路を接続してある。
本実施例７による液晶表示装置の１画素分の等価回路は、実施例２における図７と同一である。
第１配向膜ＡＬ１と第２配向膜ＡＬ２はそれぞれ所定の方向に配向処理してある。
第１基板ＳＵＢ１と第２基板ＳＵＢ２とを、互いの配向膜形成面が一定間隔で対向するように配置し、その間隙に正の誘電率異方性を有するネマチック液晶組成物を充填して液晶層ＬＣとなした。
透明対向電極ＥＬ２（Ｃ）と第２透明画素電極ＥＬ３（Ｐ）の間に液晶層ＬＣを介して第１基板ＳＵＢ１の表面に平行な成分を有する電界を発生して画素容量Ｃｐｘを形成するＩＰＳ方式の電極配置とした。
第１基板ＳＵＢ１と第２基板ＳＵＢ２の外側には、図示していない位相差板と偏光板を配置して、ＮＢ表示モードの液晶表示装置を構成した。また、走査配線ＳＣＮ、信号配線ＳＩＧ、共通電極配線ＣＯＭには、図示していない駆動回路を接続してある。
本実施例７による液晶表示装置の１画素分の等価回路は、実施例２における図７と同一である。
第１透明画素電極ＥＬ１（Ｐ）、第２透明画素電極ＥＬ３（Ｐ）、もしくはソース電極Ｓに対して、第１保持容量Ｃｓｔ１、第２保持容量Ｃｓｔ２、画素容量Ｃｐｘの他に、薄膜トランジスタＴＦＴのＧ−Ｓ間寄生容量Ｃｇｓ、信号配線ＳＩＧとの間の寄生容量Ｃｄｓ１、Ｃｄｓ２が存在する。
画素寸法を微細にした時に、Ｃｇｓ、Ｃｄｓ１、Ｃｄｓ２等の寄生容量に比べて十分な大きさの等価的な保持容量を、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の並列容量により形成できる。
このため、薄膜トランジスタＴＦＴがオフ状態の保持期間において、第２透明画素電極ＥＬ３（Ｐ）の電圧が、走査配線ＳＣＮや信号配線ＳＩＧの電圧変化によるフィードスルー電圧の影響を受けにくくすることができ、スメアやクロストークと呼ばれる現象を抑制することができる。
また、保持期間内において、第１透明画素電極ＥＬ１（Ｐ）、第２透明画素電極ＥＬ３（Ｐ）及びソース電極Ｓに蓄積された電荷の漏れを低減することができるため、液晶層ＬＣへの印加電界の低下を抑制することができる。
このため、画質の劣化を防止することができる。しかも、第１保持容量Ｃｓｔ１及び第２保持容量Ｃｓｔ２を構成する第１透明画素電極ＥＬ１（Ｐ）、パッシベーション膜ＩＮＳ１２、透明対向電極ＥＬ２（Ｃ）、第２絶縁膜ＩＮＳ２、第２透明画素電極ＥＬ３（Ｐ）が透明であるため、寄生容量に比べて十分な大きさの保持容量を形成しても、透過表示部の開口率を低下させなくて済む。したがって、十分な大きさの保持容量の形成と十分な大きさの開口率の確保を両立することができる。このような効果は、本実施例７、および後述する実施例８〜実施例１２に共通である。
画素寸法を微細にした時に、Ｃｇｓ、Ｃｄｓ１、Ｃｄｓ２等の寄生容量に比べて十分な大きさの等価的な保持容量を、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の並列容量により形成できる。
このため、薄膜トランジスタＴＦＴがオフ状態の保持期間において、第２透明画素電極ＥＬ３（Ｐ）の電圧が、走査配線ＳＣＮや信号配線ＳＩＧの電圧変化によるフィードスルー電圧の影響を受けにくくすることができ、スメアやクロストークと呼ばれる現象を抑制することができる。
また、保持期間内において、第１透明画素電極ＥＬ１（Ｐ）、第２透明画素電極ＥＬ３（Ｐ）及びソース電極Ｓに蓄積された電荷の漏れを低減することができるため、液晶層ＬＣへの印加電界の低下を抑制することができる。
このため、画質の劣化を防止することができる。しかも、第１保持容量Ｃｓｔ１及び第２保持容量Ｃｓｔ２を構成する第１透明画素電極ＥＬ１（Ｐ）、パッシベーション膜ＩＮＳ１２、透明対向電極ＥＬ２（Ｃ）、第２絶縁膜ＩＮＳ２、第２透明画素電極ＥＬ３（Ｐ）が透明であるため、寄生容量に比べて十分な大きさの保持容量を形成しても、透過表示部の開口率を低下させなくて済む。したがって、十分な大きさの保持容量の形成と十分な大きさの開口率の確保を両立することができる。このような効果は、本実施例７、および後述する実施例８〜実施例１２に共通である。
本実施例７、および後述する実施例８〜実施例１０において、共通電極配線ＣＯＭおよび透明対向電極ＥＬ２（Ｃ）は、対向電極抵抗低減の点では隣接画素どうしで接続して全画素共通に電圧を印加することが望ましいが、各画素行毎に分離してそれぞれ独立に電圧を印加しても、あるいは、各画素列毎に分離してそれぞれ独立に電圧を印加しても構わない。
さらに、本実施例７、および後述する実施例８〜実施例１０においては、ソース電極Ｓの下側にゲート層で保持容量配線ＳＴＧを形成することにより、ゲート絶縁膜ＩＮＳ１１を介してソース電極Ｓと保持容量配線ＳＴＧの間に第３保持容量Ｃｓｔ３を形成しても構わない。
この場合、第３保持容量Ｃｓｔ３は、図３５（ｂ）に示すような等価回路を構成する。また、実施例７および後述の実施例９の場合、ソース電極Ｓの下側だけでなく第１透明画素電極ＥＬ１（Ｐ）の下側に保持容量配線ＳＴＧを配置して、第３保持容量Ｃｓｔ３を形成しても構わないが、開口率が低下するためあまり望ましくない。
この場合、保持容量配線ＳＴＧは、全画素共通に電圧を印加しても、各画素行毎にそれぞれ独立に電圧を印加しても構わない。また、保持容量配線ＳＴＧと共通電極配線ＣＯＭの電圧は一致していても構わないが、必ずしも一致させる必要はない。
さらに、本実施例７、および後述する実施例８〜実施例１０においては、ソース電極Ｓの下側にゲート層で保持容量配線ＳＴＧを形成することにより、ゲート絶縁膜ＩＮＳ１１を介してソース電極Ｓと保持容量配線ＳＴＧの間に第３保持容量Ｃｓｔ３を形成しても構わない。
この場合、第３保持容量Ｃｓｔ３は、図３５（ｂ）に示すような等価回路を構成する。また、実施例７および後述の実施例９の場合、ソース電極Ｓの下側だけでなく第１透明画素電極ＥＬ１（Ｐ）の下側に保持容量配線ＳＴＧを配置して、第３保持容量Ｃｓｔ３を形成しても構わないが、開口率が低下するためあまり望ましくない。
この場合、保持容量配線ＳＴＧは、全画素共通に電圧を印加しても、各画素行毎にそれぞれ独立に電圧を印加しても構わない。また、保持容量配線ＳＴＧと共通電極配線ＣＯＭの電圧は一致していても構わないが、必ずしも一致させる必要はない。
図２２に、本実施例７による液晶表示装置のＴＦＴ基板の作製工程を示す。
図２２（ａ）において、ガラス基板のような透明絶縁性部材からなる第１基板ＳＵＢ１上に金属材料を成膜してホトリソグラフィープロセスによりゲート電極Ｇ、走査配線ＳＣＮ（図示省略）に加工する。この層をゲート層と呼ぶことにする。
図２２（ｂ）において、ＳｉＮやＳｉＯ、ＴａＯ等の透明絶縁性材料からなるゲート絶縁膜ＩＮＳ１１と非晶質シリコンからなる半導体層ａ−Ｓｉを連続成膜して半導体層ａ−Ｓｉのみをホトリソグラフィープロセスにより加工する。半導体層ａ−Ｓｉの上面には高濃度ｎ型層の薄膜（図示省略）が存在する。
図２２（ｃ）において、金属材料を成膜して、ホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。なお、この層をドレイン層と呼ぶことにする。ドレイン層に覆われていない部分の高濃度ｎ型層もドレイン層の加工と同時に除去する。
図２２（ｄ）において、ＩＴＯのような透明導電性材料を成膜して、ホトリソグラフィープロセスにより第１透明画素電極ＥＬ１（Ｐ）に加工し、第１透明画素電極ＥＬ１（Ｐ）とソース電極Ｓとの重なり部（矢印Ａで示す丸で囲まれた部分）により両者を電気的に接続する。
図２２（ｅ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、パッシベーション膜ＩＮＳ１２は加工しないまま、パッシベーション膜ＩＮＳ１２上に金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図２２（ａ）において、ガラス基板のような透明絶縁性部材からなる第１基板ＳＵＢ１上に金属材料を成膜してホトリソグラフィープロセスによりゲート電極Ｇ、走査配線ＳＣＮ（図示省略）に加工する。この層をゲート層と呼ぶことにする。
図２２（ｂ）において、ＳｉＮやＳｉＯ、ＴａＯ等の透明絶縁性材料からなるゲート絶縁膜ＩＮＳ１１と非晶質シリコンからなる半導体層ａ−Ｓｉを連続成膜して半導体層ａ−Ｓｉのみをホトリソグラフィープロセスにより加工する。半導体層ａ−Ｓｉの上面には高濃度ｎ型層の薄膜（図示省略）が存在する。
図２２（ｃ）において、金属材料を成膜して、ホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。なお、この層をドレイン層と呼ぶことにする。ドレイン層に覆われていない部分の高濃度ｎ型層もドレイン層の加工と同時に除去する。
図２２（ｄ）において、ＩＴＯのような透明導電性材料を成膜して、ホトリソグラフィープロセスにより第１透明画素電極ＥＬ１（Ｐ）に加工し、第１透明画素電極ＥＬ１（Ｐ）とソース電極Ｓとの重なり部（矢印Ａで示す丸で囲まれた部分）により両者を電気的に接続する。
図２２（ｅ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、パッシベーション膜ＩＮＳ１２は加工しないまま、パッシベーション膜ＩＮＳ１２上に金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図２２（ｆ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明対向電極ＥＬ２（Ｃ）に加工する。
図２２（ｇ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２の３層を一括加工して、ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２に開口部（ＣＨ１、ＣＨ２）を形成する。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図２１（ａ）に示すような第２透明画素電極ＥＬ３（Ｐ）に加工する。
ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ１、ＣＨ２）を介して、第２透明画素電極ＥＬ３（Ｐ）をソース電極Ｓと電気的に接続する。したがって、合計８回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。
使用するホトリソグラフィープロセスの回数が同じ実施例２の場合と比較すると、次のような利点がある。
共通電極と対向電極を接続するために絶縁膜に開口部を形成する必要がないため、表示に利用できる面積が増加し、開口率を向上しやすい。
共通電極配線ＣＯＭがゲート層ではなく、パッシベーション膜ＩＮＳ１２の上層であるため、共通電極配線ＣＯＭを自己遮光膜として利用することにより開口率を向上しやすい。
第１保持容量Ｃｓｔ１を構成する第１絶縁膜ＩＮＳ１が、パッシベーション膜ＩＮＳ１２だけになるため、単位面積あたりの静電容量が増加することにより、より小さい画素寸法の画素においても十分な大きさの保持容量を形成しやすくなる。
図２２（ｇ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２の３層を一括加工して、ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２に開口部（ＣＨ１、ＣＨ２）を形成する。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図２１（ａ）に示すような第２透明画素電極ＥＬ３（Ｐ）に加工する。
ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ１、ＣＨ２）を介して、第２透明画素電極ＥＬ３（Ｐ）をソース電極Ｓと電気的に接続する。したがって、合計８回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。
使用するホトリソグラフィープロセスの回数が同じ実施例２の場合と比較すると、次のような利点がある。
共通電極と対向電極を接続するために絶縁膜に開口部を形成する必要がないため、表示に利用できる面積が増加し、開口率を向上しやすい。
共通電極配線ＣＯＭがゲート層ではなく、パッシベーション膜ＩＮＳ１２の上層であるため、共通電極配線ＣＯＭを自己遮光膜として利用することにより開口率を向上しやすい。
第１保持容量Ｃｓｔ１を構成する第１絶縁膜ＩＮＳ１が、パッシベーション膜ＩＮＳ１２だけになるため、単位面積あたりの静電容量が増加することにより、より小さい画素寸法の画素においても十分な大きさの保持容量を形成しやすくなる。
また、使用するホトリソグラフィープロセスの回数が同じ実施例３の場合と比較すると、次のような利点がある。
保持容量に利用する絶縁膜として、ゲート絶縁膜ＩＮＳ１１を用いずに済むため、その分だけ薄膜トランジスタＴＦＴの特性や信頼性などの点で材料や膜厚に制約を受けにくくなり、保持容量用の第２絶縁膜ＩＮＳ２の材料や膜厚等の自由度を広げやすい。
なお、実施例３および実施例４における画素電極とソース電極Ｓとの接続部の場合と同様に、両者が電気的に接続できればよいため、図２２（ａ）に示す構造とは逆に、第１透明画素電極ＥＬ１（Ｐ）の上にソース電極Ｓを重ねる構造でも構わない。（図２１（ａ）の矢印Ｆで示す構造参照）この構造は、図２２（ｃ）と図２２（ｄ）の工程順を逆にすれば形成できる。
また、本実施例７、および後述する実施例８〜１０、実施例１１の一部、実施例１２において、透明対向電極ＥＬ２（Ｃ）と共通電極配線ＣＯＭは電気的に接続できればよいため、画素部断面構造としてそれぞれ図示した模式図とは逆に、透明対向電極ＥＬ２（Ｃ）の上に共通電極配線ＣＯＭを重ねる構造でも構わない。
この構造は、ＴＦＴ基板作製工程としてそれぞれ図示した工程において、透明対向電極ＥＬ２（Ｃ）と共通電極配線ＣＯＭの形成および加工の順序を入れ替えれば形成できる。
保持容量に利用する絶縁膜として、ゲート絶縁膜ＩＮＳ１１を用いずに済むため、その分だけ薄膜トランジスタＴＦＴの特性や信頼性などの点で材料や膜厚に制約を受けにくくなり、保持容量用の第２絶縁膜ＩＮＳ２の材料や膜厚等の自由度を広げやすい。
なお、実施例３および実施例４における画素電極とソース電極Ｓとの接続部の場合と同様に、両者が電気的に接続できればよいため、図２２（ａ）に示す構造とは逆に、第１透明画素電極ＥＬ１（Ｐ）の上にソース電極Ｓを重ねる構造でも構わない。（図２１（ａ）の矢印Ｆで示す構造参照）この構造は、図２２（ｃ）と図２２（ｄ）の工程順を逆にすれば形成できる。
また、本実施例７、および後述する実施例８〜１０、実施例１１の一部、実施例１２において、透明対向電極ＥＬ２（Ｃ）と共通電極配線ＣＯＭは電気的に接続できればよいため、画素部断面構造としてそれぞれ図示した模式図とは逆に、透明対向電極ＥＬ２（Ｃ）の上に共通電極配線ＣＯＭを重ねる構造でも構わない。
この構造は、ＴＦＴ基板作製工程としてそれぞれ図示した工程において、透明対向電極ＥＬ２（Ｃ）と共通電極配線ＣＯＭの形成および加工の順序を入れ替えれば形成できる。
本実施例７および後述する実施例１０の作製工程により形成される端子部及び異層間接続部の断面構造を図２３に示す。図２３（ａ）はゲート層からなる走査配線ＳＣＮの端子部、図２３（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図２３（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図２３（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。
ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第２絶縁膜ＩＮＳ２を一括加工した直後に第２透明画素電極ＥＬ３（Ｐ）の層を形成するため、端子部には透明電極ＥＬ３だけ設ければよい。
しかし、共通電極配線ＣＯＭもしくは透明対向電極ＥＬ２（Ｃ）を直接ゲート層やドレイン層に接続できないため、透明対向電極ＥＬ２（Ｃ）上に設けた第２絶縁膜ＩＮＳ２の開口部を介して透明電極ＥＬ３の層を共通電極配線ＣＯＭに接続し、この透明電極ＥＬ３の層を用いてゲート層やドレイン層に接続する構造とした。
ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、第２絶縁膜ＩＮＳ２を一括加工した直後に第２透明画素電極ＥＬ３（Ｐ）の層を形成するため、端子部には透明電極ＥＬ３だけ設ければよい。
しかし、共通電極配線ＣＯＭもしくは透明対向電極ＥＬ２（Ｃ）を直接ゲート層やドレイン層に接続できないため、透明対向電極ＥＬ２（Ｃ）上に設けた第２絶縁膜ＩＮＳ２の開口部を介して透明電極ＥＬ３の層を共通電極配線ＣＯＭに接続し、この透明電極ＥＬ３の層を用いてゲート層やドレイン層に接続する構造とした。
［実施例８］
図２４は、本発明の実施例８の液晶表示装置の画素構造を示す模式図であり、図２４（ａ）は画素の断面構造、図２４（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図２４（ａ）は、図２４（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
本実施例８は、実施例７の変形例であり、実施例７における図２１と比較して次の点が異なる。
第１透明画素電極ＥＬ１（Ｐ）をゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の間ではなく、第１基板ＳＵＢ１とゲート絶縁膜ＩＮＳ１１との間に配置し、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の積層体を第１絶縁膜ＩＮＳ１として用いた。
また、これに伴い、薄膜トランジスタＴＦＴのソース電極Ｓと第１透明画素電極ＥＬ１（Ｐ）を電気的に接続するための開口部ＣＨ１を、ソース電極Ｓ下のゲート絶縁膜ＩＮＳ１１に形成する構造とした。
この構成により、第１保持容量Ｃｓｔ１および第２保持容量Ｃｓｔ２それぞれに利用する第１絶縁膜ＩＮＳ１および第２絶縁膜ＩＮＳ２を、実施例１および実施例２と同じ構成にすることができる。
実施例１および実施例２との違いは、第１透明電極ＥＬ１（Ｐ）が画素電極Ｐとなり、透明対向電極ＥＬ２（Ｃ）が対向電極Ｃと保持容量電極を兼ね、第２透明画素電極ＥＬ３（Ｐ）が画素電極Ｐとなる点である。なお、１画素分の等価回路は実施例２における図７と同一である。
図２４は、本発明の実施例８の液晶表示装置の画素構造を示す模式図であり、図２４（ａ）は画素の断面構造、図２４（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図２４（ａ）は、図２４（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
本実施例８は、実施例７の変形例であり、実施例７における図２１と比較して次の点が異なる。
第１透明画素電極ＥＬ１（Ｐ）をゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の間ではなく、第１基板ＳＵＢ１とゲート絶縁膜ＩＮＳ１１との間に配置し、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の積層体を第１絶縁膜ＩＮＳ１として用いた。
また、これに伴い、薄膜トランジスタＴＦＴのソース電極Ｓと第１透明画素電極ＥＬ１（Ｐ）を電気的に接続するための開口部ＣＨ１を、ソース電極Ｓ下のゲート絶縁膜ＩＮＳ１１に形成する構造とした。
この構成により、第１保持容量Ｃｓｔ１および第２保持容量Ｃｓｔ２それぞれに利用する第１絶縁膜ＩＮＳ１および第２絶縁膜ＩＮＳ２を、実施例１および実施例２と同じ構成にすることができる。
実施例１および実施例２との違いは、第１透明電極ＥＬ１（Ｐ）が画素電極Ｐとなり、透明対向電極ＥＬ２（Ｃ）が対向電極Ｃと保持容量電極を兼ね、第２透明画素電極ＥＬ３（Ｐ）が画素電極Ｐとなる点である。なお、１画素分の等価回路は実施例２における図７と同一である。
図２５−１、図２５−２に、本実施例８による液晶表示装置のＴＦＴ基板の作製工程を示す。図２５−１（ａ）〜図２５−１（ｃ）は、ゲート層からなる保持容量配線ＳＴＧや共通電極配線ＣＯＭを形成しないこと、および第１透明画素電極ＥＬ１（Ｐ）の形状を除いて、実施例１における図４−１（ａ）〜図４−１（ｃ）や実施例２における図８（ａ）〜図８（ｃ）と同一である。
図２５−１（ｄ）において、非晶質シリコンからなる半導体層ａ−Ｓｉに近い第１透明画素電極ＥＬ１（Ｐ）上のゲート絶縁膜ＩＮＳ１１の一部にホトリソグラフィープロセスにより開口部ＣＨ１を形成する。
図２５−１（ｅ）において、金属材料を成膜してホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。この層をドレイン層と呼ぶことにする。ドレイン層で覆われていない部分の半導体層ａ−Ｓｉ上面の高濃度ｎ型層の薄膜（図示省略）もドレイン層の加工と同時に除去する。第１透明画素電極ＥＬ１（Ｐ）上のゲート絶縁膜ＩＮＳ１１に形成された開口部ＣＨ１を介して、ソース電極Ｓと第１透明画素電極ＥＬ１（Ｐ）とを電気的に接続する。
図２５−１（ｆ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、パッシベーション膜ＩＮＳ１２は加工しないままパッシベーション膜ＩＮＳ１２上に金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図２５−２（ｇ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明対向電極ＥＬ２（Ｃ）に加工する。
図２５−１（ｄ）において、非晶質シリコンからなる半導体層ａ−Ｓｉに近い第１透明画素電極ＥＬ１（Ｐ）上のゲート絶縁膜ＩＮＳ１１の一部にホトリソグラフィープロセスにより開口部ＣＨ１を形成する。
図２５−１（ｅ）において、金属材料を成膜してホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。この層をドレイン層と呼ぶことにする。ドレイン層で覆われていない部分の半導体層ａ−Ｓｉ上面の高濃度ｎ型層の薄膜（図示省略）もドレイン層の加工と同時に除去する。第１透明画素電極ＥＬ１（Ｐ）上のゲート絶縁膜ＩＮＳ１１に形成された開口部ＣＨ１を介して、ソース電極Ｓと第１透明画素電極ＥＬ１（Ｐ）とを電気的に接続する。
図２５−１（ｆ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、パッシベーション膜ＩＮＳ１２は加工しないままパッシベーション膜ＩＮＳ１２上に金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図２５−２（ｇ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明対向電極ＥＬ２（Ｃ）に加工する。
図２５−２（ｈ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２の３層を一括加工し、ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２および第２絶縁膜ＩＮＳ２に開口部（ＣＨ２，ＣＨ３）を形成する。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図２４（ａ）に示すような第２透明画素電極ＥＬ３（Ｐ）に加工する。
ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ２，ＣＨ３）を介して、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓと電気的に接続する。
したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。使用するホトリソグラフィープロセスの回数は実施例７よりも１回増えるが、実施例１とは同じ回数である。したがって、本実施例８においても実施例１と同等の効果を得られる。なお、図２５−１（ａ）と図２５−１（ｂ）の工程順は逆でも構わない。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図２４（ａ）に示すような第２透明画素電極ＥＬ３（Ｐ）に加工する。
ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ２，ＣＨ３）を介して、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓと電気的に接続する。
したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。使用するホトリソグラフィープロセスの回数は実施例７よりも１回増えるが、実施例１とは同じ回数である。したがって、本実施例８においても実施例１と同等の効果を得られる。なお、図２５−１（ａ）と図２５−１（ｂ）の工程順は逆でも構わない。
実施例８の作製工程により形成される端子部および異層間接続部の断面構造を図２６に示す。図２６（ａ）はゲート層からなる走査配線ＳＣＮの端子部、図２６（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図２６（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図２６（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。
ドレイン層の加工時にゲート層に影響が及ぶのを防止するために、ゲート層上のゲート絶縁膜ＩＮＳ１１の開口部をドレイン層で覆う形状とした。
また、図２６（ｃ）および図２６（ｄ）に示すように、共通電極配線ＣＯＭもしくは透明対向電極ＥＬ２（Ｃ）を直接ゲート層やドレイン層に接続できないため、透明対向電極ＥＬ２（Ｃ）上に設けた第２絶縁膜ＩＮＳ２の開口部を介して透明電極ＥＬ３の層を共通電極配線ＣＯＭに接続し、この透明電極ＥＬ３の層を用いてパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部で露出させたドレイン層に接続する構造とした。なお、図２６（ｂ）および図２６（ｄ）は、実施例７における図２３（ｂ）および図２３（ｄ）と同一の構造である。
ドレイン層の加工時にゲート層に影響が及ぶのを防止するために、ゲート層上のゲート絶縁膜ＩＮＳ１１の開口部をドレイン層で覆う形状とした。
また、図２６（ｃ）および図２６（ｄ）に示すように、共通電極配線ＣＯＭもしくは透明対向電極ＥＬ２（Ｃ）を直接ゲート層やドレイン層に接続できないため、透明対向電極ＥＬ２（Ｃ）上に設けた第２絶縁膜ＩＮＳ２の開口部を介して透明電極ＥＬ３の層を共通電極配線ＣＯＭに接続し、この透明電極ＥＬ３の層を用いてパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部で露出させたドレイン層に接続する構造とした。なお、図２６（ｂ）および図２６（ｄ）は、実施例７における図２３（ｂ）および図２３（ｄ）と同一の構造である。
［実施例９］
実施例７および実施例８では、実施例１〜４と同様に、薄膜トランジスタＴＦＴの特性や信頼性などの点でゲート絶縁膜やパッシベーション膜の材料や膜厚に制約があるため、保持容量に利用する絶縁膜にもその制約が現れるが、本実施例９では、実施例５および６と同様に、パッシベーション膜上に第１および第２保持容量を移し、それぞれ専用の絶縁膜を用いることにより、保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げる構成とした。
図２７は、本発明の実施例９の液晶表示装置の画素構造を示す模式図であり、図２７（ａ）は画素の断面構造、図２７（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図２７（ａ）は、図２７（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
第１基板ＳＵＢ１上の走査配線ＳＣＮに交差するようにゲート絶縁膜ＩＮＳ１１を介して信号配線ＳＩＧを設け、走査配線ＳＣＮと信号配線ＳＩＧにより区画される各画素毎に薄膜トランジスタＴＦＴと、第１透明電極として機能する平板状の第１透明画素電極ＥＬ１（Ｐ）と、第３透明電極として機能する第２透明画素電極ＥＬ３（Ｐ）とを設ける。
第２透明画素電極ＥＬ３（Ｐ）は互いに平行なスリット状開口部ＳＬＴを有する平面形状としたが、短冊状もしくは櫛歯状の平面形状でも構わない。
実施例７および実施例８では、実施例１〜４と同様に、薄膜トランジスタＴＦＴの特性や信頼性などの点でゲート絶縁膜やパッシベーション膜の材料や膜厚に制約があるため、保持容量に利用する絶縁膜にもその制約が現れるが、本実施例９では、実施例５および６と同様に、パッシベーション膜上に第１および第２保持容量を移し、それぞれ専用の絶縁膜を用いることにより、保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げる構成とした。
図２７は、本発明の実施例９の液晶表示装置の画素構造を示す模式図であり、図２７（ａ）は画素の断面構造、図２７（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図２７（ａ）は、図２７（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
第１基板ＳＵＢ１上の走査配線ＳＣＮに交差するようにゲート絶縁膜ＩＮＳ１１を介して信号配線ＳＩＧを設け、走査配線ＳＣＮと信号配線ＳＩＧにより区画される各画素毎に薄膜トランジスタＴＦＴと、第１透明電極として機能する平板状の第１透明画素電極ＥＬ１（Ｐ）と、第３透明電極として機能する第２透明画素電極ＥＬ３（Ｐ）とを設ける。
第２透明画素電極ＥＬ３（Ｐ）は互いに平行なスリット状開口部ＳＬＴを有する平面形状としたが、短冊状もしくは櫛歯状の平面形状でも構わない。
パッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１との間の第１透明画素電極ＥＬ１（Ｐ）は、薄膜トランジスタＴＦＴのソース電極Ｓ上のパッシベーション膜ＩＮＳ１２に形成された開口部ＣＨ１を介して、ソース電極Ｓと電気的に接続される。
第２絶縁膜ＩＮＳ２上の第２透明画素電極ＥＬ３（Ｐ）は、第１透明画素電極ＥＬ１（Ｐ）上の第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ２，ＣＨ３）を介して、第１透明画素電極ＥＬ１（Ｐ）と電気的に接続される。
また、第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の間に、第２透明電極として機能し、保持容量電極を兼ねる透明対向電極ＥＬ２（Ｃ）が形成される。透明対向電極ＥＬ２（Ｃ）は、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓとを電気的に接続するための第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ２，ＣＨ３）に対して少なくとも最小絶縁距離以上離れた開口部ＳＰＫを有しており、第１絶縁膜ＩＮＳ１を介して、第１透明画素電極ＥＬ１（Ｐ）と透明対向電極ＥＬ２（Ｃ）の間に第１保持容量Ｃｓｔ１を形成し、第２絶縁膜ＩＮＳ２を介して透明対向電極ＥＬ２（Ｃ）と第２透明画素電極ＥＬ３（Ｐ）の間に第２保持容量Ｃｓｔ２を形成する。第１透明画素電極ＥＬ１（Ｐ）下層のゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の積層体は、第３絶縁膜ＩＮＳ３を構成する。
第１絶縁膜ＩＮＳ１と透明対向電極ＥＬ２（Ｃ）の間には、走査配線ＳＣＮと信号配線ＳＩＧに対応した形状の保持容量配線ＳＴＧを兼ねた共通電極配線ＣＯＭが形成される。透明対向電極ＥＬ２（Ｃ）と共通電極配線ＣＯＭは直接重なり合うことで電気的に接続し、対向電極全体としての抵抗を低減する。
最表面には液晶層ＬＣを所定の方向に配向させるための第１配向膜ＡＬ１を形成した。
第２絶縁膜ＩＮＳ２上の第２透明画素電極ＥＬ３（Ｐ）は、第１透明画素電極ＥＬ１（Ｐ）上の第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ２，ＣＨ３）を介して、第１透明画素電極ＥＬ１（Ｐ）と電気的に接続される。
また、第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の間に、第２透明電極として機能し、保持容量電極を兼ねる透明対向電極ＥＬ２（Ｃ）が形成される。透明対向電極ＥＬ２（Ｃ）は、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓとを電気的に接続するための第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２に形成された開口部（ＣＨ２，ＣＨ３）に対して少なくとも最小絶縁距離以上離れた開口部ＳＰＫを有しており、第１絶縁膜ＩＮＳ１を介して、第１透明画素電極ＥＬ１（Ｐ）と透明対向電極ＥＬ２（Ｃ）の間に第１保持容量Ｃｓｔ１を形成し、第２絶縁膜ＩＮＳ２を介して透明対向電極ＥＬ２（Ｃ）と第２透明画素電極ＥＬ３（Ｐ）の間に第２保持容量Ｃｓｔ２を形成する。第１透明画素電極ＥＬ１（Ｐ）下層のゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２の積層体は、第３絶縁膜ＩＮＳ３を構成する。
第１絶縁膜ＩＮＳ１と透明対向電極ＥＬ２（Ｃ）の間には、走査配線ＳＣＮと信号配線ＳＩＧに対応した形状の保持容量配線ＳＴＧを兼ねた共通電極配線ＣＯＭが形成される。透明対向電極ＥＬ２（Ｃ）と共通電極配線ＣＯＭは直接重なり合うことで電気的に接続し、対向電極全体としての抵抗を低減する。
最表面には液晶層ＬＣを所定の方向に配向させるための第１配向膜ＡＬ１を形成した。
第２基板ＳＵＢ２上に、遮光膜ＢＭ、画素毎に異なる複数色のカラーフィルタＦＩＬ、保護膜ＯＣ、第２配向膜ＡＬ２を形成し、対向基板とした。
第１配向膜ＡＬ１と第２配向膜ＡＬ２とは、それぞれ所定の方向に配向処理してある。第１基板ＳＵＢ１と第２基板ＳＵＢ２とを互いの配向膜形成面が一定間隔で対向するように配置し、その間隙に正の誘電率異方性を有するネマチック液晶組成物を充填して液晶層ＬＣとなした。
透明対向電極ＥＬ２（Ｃ）と第２透明画素電極ＥＬ３（Ｐ）の間に液晶層ＬＣを介して第１基板ＳＵＢ１の表面に平行な成分を有する電界を発生して画素容量Ｃｐｘを形成するＩＰＳ方式の電極配置となっている。
第１基板ＳＵＢ１および第２基板ＳＵＢ２の外側には、図示していない位相差板と偏光板を配置して、ＮＢ表示モードの液晶表示装置を構成した。
また、走査配線ＳＣＮ、信号配線ＳＩＧ、共通電極配線ＣＯＭには、図示していない駆動回路を接続してある。なお、１画素分の等価回路は実施例２における図７と同一である。
第１配向膜ＡＬ１と第２配向膜ＡＬ２とは、それぞれ所定の方向に配向処理してある。第１基板ＳＵＢ１と第２基板ＳＵＢ２とを互いの配向膜形成面が一定間隔で対向するように配置し、その間隙に正の誘電率異方性を有するネマチック液晶組成物を充填して液晶層ＬＣとなした。
透明対向電極ＥＬ２（Ｃ）と第２透明画素電極ＥＬ３（Ｐ）の間に液晶層ＬＣを介して第１基板ＳＵＢ１の表面に平行な成分を有する電界を発生して画素容量Ｃｐｘを形成するＩＰＳ方式の電極配置となっている。
第１基板ＳＵＢ１および第２基板ＳＵＢ２の外側には、図示していない位相差板と偏光板を配置して、ＮＢ表示モードの液晶表示装置を構成した。
また、走査配線ＳＣＮ、信号配線ＳＩＧ、共通電極配線ＣＯＭには、図示していない駆動回路を接続してある。なお、１画素分の等価回路は実施例２における図７と同一である。
図２８−１、図２８−２に、本実施例９による液晶表示装置のＴＦＴ基板の作製工程を示す。図２８−１（ａ）〜図２８−１（ｃ）は実施例７における図２２（ａ）〜図２２（ｃ）と同一である。
図２８−１（ｄ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、ホトリソグラフィープロセスによりゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２を一括加工する。ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２に開口部ＣＨ１を形成しておく。
図２８−１（ｅ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより第１透明画素電極ＥＬ１（Ｐ）に加工し、パッシベーション膜ＩＮＳ１２の開口部ＣＨ１を介して、第１透明画素電極ＥＬ１（Ｐ）とソース電極Ｓとを電気的に接続する。
図２８−１（ｆ）において、ＳｉＮからなる第１絶縁膜ＩＮＳ１を成膜し、第１絶縁膜ＩＮＳ１は加工しないまま第１絶縁膜ＩＮＳ１上に金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図２８−２（ｇ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明対向電極ＥＬ２（Ｃ）に加工する。
図２８−１（ｄ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、ホトリソグラフィープロセスによりゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２を一括加工する。ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２に開口部ＣＨ１を形成しておく。
図２８−１（ｅ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより第１透明画素電極ＥＬ１（Ｐ）に加工し、パッシベーション膜ＩＮＳ１２の開口部ＣＨ１を介して、第１透明画素電極ＥＬ１（Ｐ）とソース電極Ｓとを電気的に接続する。
図２８−１（ｆ）において、ＳｉＮからなる第１絶縁膜ＩＮＳ１を成膜し、第１絶縁膜ＩＮＳ１は加工しないまま第１絶縁膜ＩＮＳ１上に金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図２８−２（ｇ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明対向電極ＥＬ２（Ｃ）に加工する。
図２８−２（ｈ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２を一括加工し、第１透明画素電極ＥＬ１（Ｐ）上の第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２に開口部（ＣＨ２，ＣＨ３）を形成する。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図２７（ａ）に示すような第２透明画素電極ＥＬ３（Ｐ）に加工する。
第１透明画素電極ＥＬ１（Ｐ）上の第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の開口部（ＣＨ２，ＣＨ３）を介して、第２透明画素電極ＥＬ３（Ｐ）を第１透明画素電極ＥＬ１（Ｐ）と電気的に接続する。
したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。
図２８−１（ａ）〜図２８−１（ｅ）の工程は、既に全透過型液晶表示装置の製造工程として量産実績のあるプロセスを利用することができ、その工程の後に４つの工程を追加することになる。
また、実施例８と比較すると、成膜する絶縁膜は１層増えるが、使用するホトリソグラフィープロセスの回数は同じである。よって、実施例８の場合よりあまり作製プロセスを増やさずに、保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げることができる。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図２７（ａ）に示すような第２透明画素電極ＥＬ３（Ｐ）に加工する。
第１透明画素電極ＥＬ１（Ｐ）上の第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の開口部（ＣＨ２，ＣＨ３）を介して、第２透明画素電極ＥＬ３（Ｐ）を第１透明画素電極ＥＬ１（Ｐ）と電気的に接続する。
したがって、合計９回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。
図２８−１（ａ）〜図２８−１（ｅ）の工程は、既に全透過型液晶表示装置の製造工程として量産実績のあるプロセスを利用することができ、その工程の後に４つの工程を追加することになる。
また、実施例８と比較すると、成膜する絶縁膜は１層増えるが、使用するホトリソグラフィープロセスの回数は同じである。よって、実施例８の場合よりあまり作製プロセスを増やさずに、保持容量用の第１および第２絶縁膜の材料や膜厚等の自由度を広げることができる。
実施例９の作製工程により形成される端子部及び異層間接続部の断面構造を図２９に示す。図２９（ａ）はゲート層からなる走査配線ＳＣＮの端子部、図２９（ｂ）はドレイン層からなる信号配線ＳＩＧの端子部であり、図２９（ｃ）は共通電極配線ＣＯＭとゲート層との接続部、図２９（ｄ）は共通電極配線ＣＯＭとドレイン層との接続部である。
第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の一括加工時にゲート絶縁膜ＩＮＳ１１やパッシベーション膜ＩＮＳ１２に影響が及ぶのを防止するために、図示のように透明電極ＥＬ１を形成した。
また、図２９（ｃ）および図２９（ｄ）に示すように、共通電極配線ＣＯＭもしくは透明対向電極ＥＬ２（Ｃ）を直接ゲート層やドレイン層に接続できないため、透明対向電極ＥＬ２（Ｃ）上の第２絶縁膜ＩＮＳ２に形成した開口部を介して透明電極ＥＬ３の層を共通電極配線ＣＯＭに接続し、この透明電極ＥＬ３の層を用いて第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の開口部で露出させた透明電極ＥＬ１の層を介してゲート層あるいはドレイン層に接続する構造とした。
第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の一括加工時にゲート絶縁膜ＩＮＳ１１やパッシベーション膜ＩＮＳ１２に影響が及ぶのを防止するために、図示のように透明電極ＥＬ１を形成した。
また、図２９（ｃ）および図２９（ｄ）に示すように、共通電極配線ＣＯＭもしくは透明対向電極ＥＬ２（Ｃ）を直接ゲート層やドレイン層に接続できないため、透明対向電極ＥＬ２（Ｃ）上の第２絶縁膜ＩＮＳ２に形成した開口部を介して透明電極ＥＬ３の層を共通電極配線ＣＯＭに接続し、この透明電極ＥＬ３の層を用いて第１絶縁膜ＩＮＳ１と第２絶縁膜ＩＮＳ２の開口部で露出させた透明電極ＥＬ１の層を介してゲート層あるいはドレイン層に接続する構造とした。
［実施例１０］
図３０は、本発明の実施例１０の液晶表示装置の画素構造を示す模式図であり、図３０（ａ）は画素の断面構造、図３０（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図３０（ａ）は、図３０（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
本実施例１０は実施例８の変形例であり、実施例８における図２４と比較して次の点が異なっている。
ゲート絶縁膜ＩＮＳ１１に形成した開口部を介して第１透明画素電極ＥＬ１（Ｐ）を薄膜トランジスタＴＦＴのソース電極Ｓと直接接続するのではなく、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２に形成した開口部を介して、第１透明画素電極ＥＬ１（Ｐ）を第２透明画素電極ＥＬ３（Ｐ）と接続し、この第２透明画素電極ＥＬ３（Ｐ）を介してソース電極Ｓと電気的に接続する。
また、これに伴い、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓを電気的に接続するためのパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ４，ＣＨ５）以外に、第２透明画素電極ＥＬ３（Ｐ）と第１透明画素電極ＥＬ１（Ｐ）を電気的に接続するための開口部（ＣＨ１〜ＣＨ３）を形成する構造とした。
また、透明対向電極ＥＬ２（Ｃ）の開口部ＳＰＫは、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓを電気的に接続するためのパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ４，ＣＨ５）、および第２透明画素電極ＥＬ３（Ｐ）と第１透明画素電極ＥＬ１（Ｐ）を電気的に接続するための開口部（ＣＨ１〜ＣＨ３）の両方に対して少なくとも最小絶縁距離以上離れた形状とした。なお、１画素分の等価回路は実施例２における図７と同一である。
図３０は、本発明の実施例１０の液晶表示装置の画素構造を示す模式図であり、図３０（ａ）は画素の断面構造、図３０（ｂ）はＴＦＴ基板側の画素の平面構造である。なお、図３０（ａ）は、図３０（ｂ）のＡ−Ａ’切断線に相当する断面構造を示している。
本実施例１０は実施例８の変形例であり、実施例８における図２４と比較して次の点が異なっている。
ゲート絶縁膜ＩＮＳ１１に形成した開口部を介して第１透明画素電極ＥＬ１（Ｐ）を薄膜トランジスタＴＦＴのソース電極Ｓと直接接続するのではなく、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２に形成した開口部を介して、第１透明画素電極ＥＬ１（Ｐ）を第２透明画素電極ＥＬ３（Ｐ）と接続し、この第２透明画素電極ＥＬ３（Ｐ）を介してソース電極Ｓと電気的に接続する。
また、これに伴い、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓを電気的に接続するためのパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ４，ＣＨ５）以外に、第２透明画素電極ＥＬ３（Ｐ）と第１透明画素電極ＥＬ１（Ｐ）を電気的に接続するための開口部（ＣＨ１〜ＣＨ３）を形成する構造とした。
また、透明対向電極ＥＬ２（Ｃ）の開口部ＳＰＫは、第２透明画素電極ＥＬ３（Ｐ）とソース電極Ｓを電気的に接続するためのパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ４，ＣＨ５）、および第２透明画素電極ＥＬ３（Ｐ）と第１透明画素電極ＥＬ１（Ｐ）を電気的に接続するための開口部（ＣＨ１〜ＣＨ３）の両方に対して少なくとも最小絶縁距離以上離れた形状とした。なお、１画素分の等価回路は実施例２における図７と同一である。
図３０（ｂ）を図２４（ｂ）と比較すると、第２透明画素電極ＥＬ３（Ｐ）と第１透明画素電極ＥＬ１（Ｐ）を接続するために、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ１〜ＣＨ３）をさらに形成したことにより、透明対向電極ＥＬ２（Ｃ）の開口部ＳＰＫも拡大するため、第２透明画素電極ＥＬ３（Ｐ）にスリット状開口部ＳＬＴを設けて液晶層ＬＣに電界を印加できる領域が減少して開口率が低下するが、以下に述べるように、ＴＦＴ基板の作製工程数を実施例８よりも１工程短縮できる利点がある。
図３１に、実施例１０による液晶表示装置のＴＦＴ基板の作製工程を示す。図３１（ａ）〜図３１（ｃ）は第１透明画素電極ＥＬ１（Ｐ）の形状を除いて実施例８における図２５−１（ａ）〜図２５−１（ｃ）と同一である。
図３１（ｄ）において、金属材料を成膜してホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。なお、この層をドレイン層と呼ぶことにする。ドレイン層で覆われていない部分の半導体層ａ−Ｓｉ上面の高濃度ｎ型層の薄膜（図示省略）もドレイン層の加工と同時に除去する。
図３１（ｅ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、パッシベーション膜ＩＮＳ１２は加工しないままパッシベーション膜ＩＮＳ１２上に金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図３１（ｆ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明対向電極ＥＬ２（Ｃ）に加工する。
図３１に、実施例１０による液晶表示装置のＴＦＴ基板の作製工程を示す。図３１（ａ）〜図３１（ｃ）は第１透明画素電極ＥＬ１（Ｐ）の形状を除いて実施例８における図２５−１（ａ）〜図２５−１（ｃ）と同一である。
図３１（ｄ）において、金属材料を成膜してホトリソグラフィープロセスによりソース電極Ｓ、ドレイン電極Ｄ、信号配線ＳＩＧ（図示省略）を同時に形成する。なお、この層をドレイン層と呼ぶことにする。ドレイン層で覆われていない部分の半導体層ａ−Ｓｉ上面の高濃度ｎ型層の薄膜（図示省略）もドレイン層の加工と同時に除去する。
図３１（ｅ）において、ＳｉＮからなるパッシベーション膜ＩＮＳ１２を成膜し、パッシベーション膜ＩＮＳ１２は加工しないままパッシベーション膜ＩＮＳ１２上に金属材料を成膜してホトリソグラフィープロセスにより共通電極配線ＣＯＭに加工する。
図３１（ｆ）において、ＩＴＯのような透明導電性材料を成膜してホトリソグラフィープロセスにより透明対向電極ＥＬ２（Ｃ）に加工する。
図３１（ｇ）において、ＳｉＮからなる第２絶縁膜ＩＮＳ２を成膜し、ホトリソグラフィープロセスにより、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の３層を一括加工し、ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２および第２絶縁膜ＩＮＳ２に開口部（ＣＨ４，ＣＨ５）を形成するのと同時に、第１透明画素電極ＥＬ１（Ｐ）上の、ゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２に開口部（ＣＨ１〜ＣＨ３）を形成する。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図３０（ａ）に示すような第２透明画素電極ＥＬ３（Ｐ）に加工する。
ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ４，ＣＨ５）を介して第２透明画素電極ＥＬ３（Ｐ）をソース電極Ｓと電気的に接続し、第１透明画素電極ＥＬ１（Ｐ）上のゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２の開口部（ＣＨ１〜ＣＨ３）を介して、第２透明画素電極ＥＬ３（Ｐ）を第１透明画素電極ＥＬ１（Ｐ）と電気的に接続する。
したがって、合計８回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。すなわち、ＴＦＴ基板の作製工程数を実施例８よりも１工程短縮し、実施例２の場合と同じ工程数にすることができる。
また、実施例２の場合と比較すると、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２を介して共通電極配線ＣＯＭを走査配線ＳＣＮに対して平面的に重畳した形状にすることができるため、開口率を向上しやすいという効果がある。なお、実施例８の場合と同様に、図３１（ａ）と図３１（ｂ）の工程順は逆でも構わない。
本実施例１０の作製工程により形成される端子部及び異層間接続部は実施例７における図２３と同様である。
最後に、ＩＴＯのような透明導電性材料を成膜し、ホトリソグラフィープロセスにより図３０（ａ）に示すような第２透明画素電極ＥＬ３（Ｐ）に加工する。
ソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第２絶縁膜ＩＮＳ２の開口部（ＣＨ４，ＣＨ５）を介して第２透明画素電極ＥＬ３（Ｐ）をソース電極Ｓと電気的に接続し、第１透明画素電極ＥＬ１（Ｐ）上のゲート絶縁膜ＩＮＳ１１、パッシベーション膜ＩＮＳ１２、および第２絶縁膜ＩＮＳ２の開口部（ＣＨ１〜ＣＨ３）を介して、第２透明画素電極ＥＬ３（Ｐ）を第１透明画素電極ＥＬ１（Ｐ）と電気的に接続する。
したがって、合計８回のホトリソグラフィープロセスを用いてＴＦＴ基板を作製する。すなわち、ＴＦＴ基板の作製工程数を実施例８よりも１工程短縮し、実施例２の場合と同じ工程数にすることができる。
また、実施例２の場合と比較すると、ゲート絶縁膜ＩＮＳ１１とパッシベーション膜ＩＮＳ１２を介して共通電極配線ＣＯＭを走査配線ＳＣＮに対して平面的に重畳した形状にすることができるため、開口率を向上しやすいという効果がある。なお、実施例８の場合と同様に、図３１（ａ）と図３１（ｂ）の工程順は逆でも構わない。
本実施例１０の作製工程により形成される端子部及び異層間接続部は実施例７における図２３と同様である。
［実施例１１］
本実施例１１は、実施例１〜１０によるＩＰＳ方式の液晶表示装置のそれぞれにおいてパッシベーション膜上に感光性アクリル系樹脂などからなる有機絶縁膜ＦＰＳを設けた変形例である。
図３２−１（ａ）〜図３２−３（ｊ）は、それぞれ実施例１〜１０のＴＦＴ基板側の画素断面構造の変形例に対応する。
図３２−１（ａ）、図３２−１（ｂ）、図３２−３（ｇ）、図３２−３（ｈ）、図３２−３（ｊ）において、透明電極ＥＬ２と透明電極ＥＬ１との間に形成する第１保持容量Ｃｓｔ１の低下を避けるために、第１絶縁膜ＩＮＳ１を介して透明電極ＥＬ２と透明電極ＥＬ１を重ねた第１保持容量Ｃｓｔ１形成領域には有機絶縁膜ＦＰＳを形成しない。
一方、透明電極ＥＬ２と走査配線ＳＣＮや共通電極配線ＣＯＭ、信号配線ＳＩＧとが重なる領域には、有機絶縁膜ＦＰＳを形成することにより、寄生容量を低減した。
また、図３２−１（ｃ）、図３２−１（ｄ）においては、透明電極ＥＬ３と透明電極ＥＬ２との間に形成する第２保持容量Ｃｓｔ２の低下を避けるために、第２絶縁膜ＩＮＳ２を介して透明電極ＥＬ３と透明電極ＥＬ２を重ねた第２保持容量Ｃｓｔ２形成領域には、有機絶縁膜ＦＰＳを形成しない。
一方、透明電極ＥＬ３と走査配線ＳＣＮや信号配線ＳＩＧとが重なる領域には有機絶縁膜ＦＰＳを形成することにより、寄生容量を低減した。
本実施例１１は、実施例１〜１０によるＩＰＳ方式の液晶表示装置のそれぞれにおいてパッシベーション膜上に感光性アクリル系樹脂などからなる有機絶縁膜ＦＰＳを設けた変形例である。
図３２−１（ａ）〜図３２−３（ｊ）は、それぞれ実施例１〜１０のＴＦＴ基板側の画素断面構造の変形例に対応する。
図３２−１（ａ）、図３２−１（ｂ）、図３２−３（ｇ）、図３２−３（ｈ）、図３２−３（ｊ）において、透明電極ＥＬ２と透明電極ＥＬ１との間に形成する第１保持容量Ｃｓｔ１の低下を避けるために、第１絶縁膜ＩＮＳ１を介して透明電極ＥＬ２と透明電極ＥＬ１を重ねた第１保持容量Ｃｓｔ１形成領域には有機絶縁膜ＦＰＳを形成しない。
一方、透明電極ＥＬ２と走査配線ＳＣＮや共通電極配線ＣＯＭ、信号配線ＳＩＧとが重なる領域には、有機絶縁膜ＦＰＳを形成することにより、寄生容量を低減した。
また、図３２−１（ｃ）、図３２−１（ｄ）においては、透明電極ＥＬ３と透明電極ＥＬ２との間に形成する第２保持容量Ｃｓｔ２の低下を避けるために、第２絶縁膜ＩＮＳ２を介して透明電極ＥＬ３と透明電極ＥＬ２を重ねた第２保持容量Ｃｓｔ２形成領域には、有機絶縁膜ＦＰＳを形成しない。
一方、透明電極ＥＬ３と走査配線ＳＣＮや信号配線ＳＩＧとが重なる領域には有機絶縁膜ＦＰＳを形成することにより、寄生容量を低減した。
また、図３２−２（ｅ）、図３２−２（ｆ）、図３２−３（ｉ）においては、第１保持容量Ｃｓｔ１および第２保持容量Ｃｓｔ２形成領域に有機絶縁膜ＦＰＳを形成しても、第１保持容量Ｃｓｔ１および第２保持容量Ｃｓｔ２の大きさに無関係であるため、薄膜トランジスタＴＦＴのソース電極Ｓ上のパッシベーション膜ＩＮＳ１２と第１絶縁膜ＩＮＳ１に形成された開口部（ＣＨ１、ＣＨ２）を避けるように有機絶縁膜ＦＰＳを形成することにより、透明電極ＥＬ１と走査配線ＳＣＮや信号配線ＳＩＧとの間の寄生容量を低減するとともに、画素表面を平坦化することができる。
いずれの場合においても、ＴＦＴ基板の作製工程が有機絶縁膜ＦＰＳ層を形成する分だけ増加するが、有機絶縁膜ＦＰＳを設けることにより寄生容量を低減できるため、保持容量をあまり増大させなくても画質劣化を防止しやすくなる。
図３２−２（ｅ）、図３２−２（ｆ）、図３２−３（ｉ）においては、１画素内の表示領域における有機絶縁膜ＦＰＳの少なくとも一部に微小な凹凸構造を形成し、その凹凸に合わせて反射電極を形成することにより、内面拡散反射構造を有する半透過型や反射型の液晶表示装置に応用することができる。
図３２−２（ｅ）と図３２−３（ｉ）の場合、共通電極配線ＣＯＭの一部を反射電極に用いることができる。また、図３２−２（ｆ）と図３２−３（ｉ）の場合、共通電極配線ＣＯＭとは別に反射電極を設けてもよい。その場合、微小な凹凸構造を反映しやすいように透明電極ＥＬ１下層もしくは上層に反射電極を形成することが望ましい。いずれの場合も、反射表示部に液晶層厚調整層を設けてもよい。
いずれの場合においても、ＴＦＴ基板の作製工程が有機絶縁膜ＦＰＳ層を形成する分だけ増加するが、有機絶縁膜ＦＰＳを設けることにより寄生容量を低減できるため、保持容量をあまり増大させなくても画質劣化を防止しやすくなる。
図３２−２（ｅ）、図３２−２（ｆ）、図３２−３（ｉ）においては、１画素内の表示領域における有機絶縁膜ＦＰＳの少なくとも一部に微小な凹凸構造を形成し、その凹凸に合わせて反射電極を形成することにより、内面拡散反射構造を有する半透過型や反射型の液晶表示装置に応用することができる。
図３２−２（ｅ）と図３２−３（ｉ）の場合、共通電極配線ＣＯＭの一部を反射電極に用いることができる。また、図３２−２（ｆ）と図３２−３（ｉ）の場合、共通電極配線ＣＯＭとは別に反射電極を設けてもよい。その場合、微小な凹凸構造を反映しやすいように透明電極ＥＬ１下層もしくは上層に反射電極を形成することが望ましい。いずれの場合も、反射表示部に液晶層厚調整層を設けてもよい。
図３２−１（ａ）、図３２−１（ｂ）、図３２−１（ｃ）、図３２−１（ｄ）、図３２−３（ｇ）、図３２−３（ｈ）、図３２−３（ｊ）の構造を半透過型の液晶表示装置に応用する場合、１画素の表示領域の少なくとも一部に微小な凹凸構造を有する有機絶縁膜ＦＰＳを形成してその上層に、反射電極を形成することにより反射表示部に利用しても構わない。ただし、透過表示部には有機絶縁膜ＦＰＳを形成せずに必要な大きさの保持容量を確保することが望ましい。これにより、反射表示部に設けた有機絶縁膜ＦＰＳ層が液晶層厚調整層としても機能する。
図３２−１（ａ）、図３２−１（ｂ）、図３２−１（ｃ）、図３２−１（ｄ）、図３２−３（ｇ）、図３２−３（ｈ）、図３２−３（ｊ）においては、有機絶縁膜ＦＰＳの代わりに絶縁性部材からなる遮光膜ＢＭを設けても構わない。この場合、第２基板ＳＵＢ２側に遮光膜ＢＭは必ずしも必要ではない。
また、図３２−２（ｅ）、図３２−２（ｆ）、図３２−３（ｉ）においては、有機絶縁膜ＦＰＳの代わりに画素毎に異なる複数色のカラーフィルタＦＩＬを設けても構わない。この場合、第２基板ＳＵＢ２側にカラーフィルタＦＩＬは必ずしも必要ではない。
図３２−１（ａ）、図３２−１（ｂ）、図３２−１（ｃ）、図３２−１（ｄ）、図３２−３（ｇ）、図３２−３（ｈ）、図３２−３（ｊ）においては、有機絶縁膜ＦＰＳの代わりに絶縁性部材からなる遮光膜ＢＭを設けても構わない。この場合、第２基板ＳＵＢ２側に遮光膜ＢＭは必ずしも必要ではない。
また、図３２−２（ｅ）、図３２−２（ｆ）、図３２−３（ｉ）においては、有機絶縁膜ＦＰＳの代わりに画素毎に異なる複数色のカラーフィルタＦＩＬを設けても構わない。この場合、第２基板ＳＵＢ２側にカラーフィルタＦＩＬは必ずしも必要ではない。
［実施例１２］
本実施例１２は、縦電界駆動の液晶表示装置に適用する場合の構成の例である。縦電界駆動では、液晶層ＬＣの層厚方向に主要な電界を発生して液晶層ＬＣを駆動するために、ＴＦＴ基板側の液晶層ＬＣに最も近い第３透明電極ＥＬ３を画素電極Ｐとする必要がある。
図３３−１、図３３−２は、本実施例１２による液晶表示装置のＴＦＴ基板側の画素断面構造の模式図である。
図３３−１（ａ）、図３３−１（ｃ）、図３３−２（ｅ）、図３３−２（ｇ）は、それぞれ実施例７〜１０を縦電界駆動の液晶表示装置に応用した構成であり、図２１（ａ）、図２４（ａ）、図２７（ａ）、図３０（ａ）に示すＴＦＴ基板側の断面構造に対応している。
第２透明画素電極ＥＬ３（Ｐ）が互いに平行なスリット状開口部を有さず、透明電極ＥＬ２が対向電極を兼ねない保持容量電極であり、これに伴って透明保持容量電極ＥＬ２（ＳＴ）の下層の金属配線を共通電極配線ＣＯＭではなく保持容量配線ＳＴＧとした点が異なるだけである。したがって、ＴＦＴ基板の作製工程としては、それぞれ図２２、図２５−１および図２５−２、図２８−１および図２８−２、図３１に示す工程を利用することができる。
端子部及び異層間接続部については、それぞれ図２３、図２６、図２９と同一の構造を利用することができる。
本実施例１２は、縦電界駆動の液晶表示装置に適用する場合の構成の例である。縦電界駆動では、液晶層ＬＣの層厚方向に主要な電界を発生して液晶層ＬＣを駆動するために、ＴＦＴ基板側の液晶層ＬＣに最も近い第３透明電極ＥＬ３を画素電極Ｐとする必要がある。
図３３−１、図３３−２は、本実施例１２による液晶表示装置のＴＦＴ基板側の画素断面構造の模式図である。
図３３−１（ａ）、図３３−１（ｃ）、図３３−２（ｅ）、図３３−２（ｇ）は、それぞれ実施例７〜１０を縦電界駆動の液晶表示装置に応用した構成であり、図２１（ａ）、図２４（ａ）、図２７（ａ）、図３０（ａ）に示すＴＦＴ基板側の断面構造に対応している。
第２透明画素電極ＥＬ３（Ｐ）が互いに平行なスリット状開口部を有さず、透明電極ＥＬ２が対向電極を兼ねない保持容量電極であり、これに伴って透明保持容量電極ＥＬ２（ＳＴ）の下層の金属配線を共通電極配線ＣＯＭではなく保持容量配線ＳＴＧとした点が異なるだけである。したがって、ＴＦＴ基板の作製工程としては、それぞれ図２２、図２５−１および図２５−２、図２８−１および図２８−２、図３１に示す工程を利用することができる。
端子部及び異層間接続部については、それぞれ図２３、図２６、図２９と同一の構造を利用することができる。
また、図３３−１（ｂ）、図３３−１（ｄ）、図３３−２（ｆ）、図３３−２（ｈ）は、それぞれ図３３−１（ａ）、図３３−１（ｃ）、図３３−２（ｅ）、図３３−２（ｇ）による縦電界モードの液晶表示装置においてパッシベーション膜上に感光性アクリル系樹脂などからなる有機絶縁膜ＦＰＳを設けた変形例である。
図３３−１（ｂ）、図３３−１（ｄ）、図３３−２（ｈ）においては、第１画素透明電極ＥＬ１（Ｐ）と透明保持容量電極ＥＬ２（ＳＴ）との間に形成する第１保持容量Ｃｓｔ１の低下を避けるために、第１絶縁膜ＩＮＳ１を介して透明保持容量電極ＥＬ２（ＳＴ）と第１透明画素電極ＥＬ１（Ｐ）を重ねた第１保持容量Ｃｓｔ１形成領域には有機絶縁膜ＦＰＳを形成しない。
一方、透明保持容量電極ＥＬ２（ＳＴ）と走査配線ＳＣＮや信号配線ＳＩＧとが重なる領域には有機絶縁膜ＦＰＳを形成することにより、寄生容量を低減している。
図３３−２（ｆ）においては、第１保持容量Ｃｓｔ１および第２保持容量Ｃｓｔ２形成領域に有機絶縁膜ＦＰＳを形成しても、第１保持容量Ｃｓｔ１および第２保持容量Ｃｓｔ２の大きさに無関係であるため、薄膜トランジスタＴＦＴのソース電極Ｓ上のパッシベーション膜ＩＮＳ１２に形成された開口部（ＣＨ１）を避けるように有機絶縁膜ＦＰＳを形成することにより、第１透明画素電極ＥＬ１（Ｐ）と走査配線ＳＣＮや信号配線ＳＩＧとの間の寄生容量を低減するとともに、画素表面を平坦化している。
有機絶縁膜ＦＰＳを設けることにより寄生容量を低減できるため、保持容量をあまり増大させなくても画質劣化を防止しやすくなる。
なお、図３３−１、図３３−２では、液晶表示装置を構成した場合の第２基板ＳＵＢ２側の図示を省略しているが、第２基板ＳＵＢ２の液晶層ＬＣに近い側の面に対向電極となる第４透明電極ＥＬ４をＩＴＯなどの透明導電性部材により形成している。第４透明電極ＥＬ４は共通電極配線ＣＯＭとしても機能する。
図３３−１（ｂ）、図３３−１（ｄ）、図３３−２（ｈ）においては、第１画素透明電極ＥＬ１（Ｐ）と透明保持容量電極ＥＬ２（ＳＴ）との間に形成する第１保持容量Ｃｓｔ１の低下を避けるために、第１絶縁膜ＩＮＳ１を介して透明保持容量電極ＥＬ２（ＳＴ）と第１透明画素電極ＥＬ１（Ｐ）を重ねた第１保持容量Ｃｓｔ１形成領域には有機絶縁膜ＦＰＳを形成しない。
一方、透明保持容量電極ＥＬ２（ＳＴ）と走査配線ＳＣＮや信号配線ＳＩＧとが重なる領域には有機絶縁膜ＦＰＳを形成することにより、寄生容量を低減している。
図３３−２（ｆ）においては、第１保持容量Ｃｓｔ１および第２保持容量Ｃｓｔ２形成領域に有機絶縁膜ＦＰＳを形成しても、第１保持容量Ｃｓｔ１および第２保持容量Ｃｓｔ２の大きさに無関係であるため、薄膜トランジスタＴＦＴのソース電極Ｓ上のパッシベーション膜ＩＮＳ１２に形成された開口部（ＣＨ１）を避けるように有機絶縁膜ＦＰＳを形成することにより、第１透明画素電極ＥＬ１（Ｐ）と走査配線ＳＣＮや信号配線ＳＩＧとの間の寄生容量を低減するとともに、画素表面を平坦化している。
有機絶縁膜ＦＰＳを設けることにより寄生容量を低減できるため、保持容量をあまり増大させなくても画質劣化を防止しやすくなる。
なお、図３３−１、図３３−２では、液晶表示装置を構成した場合の第２基板ＳＵＢ２側の図示を省略しているが、第２基板ＳＵＢ２の液晶層ＬＣに近い側の面に対向電極となる第４透明電極ＥＬ４をＩＴＯなどの透明導電性部材により形成している。第４透明電極ＥＬ４は共通電極配線ＣＯＭとしても機能する。
実施例１２による液晶表示装置の１画素分の等価回路を図３４（ａ）に示す。第１透明画素電極ＥＬ１（Ｐ）、第２透明画素電極ＥＬ３（Ｐ）、もしくはソース電極Ｓに対して、第１保持容量Ｃｓｔ１、第２保持容量Ｃｓｔ２、画素容量Ｃｐｘの他に、薄膜トランジスタＴＦＴのＧ−Ｓ間寄生容量Ｃｇｓ、信号配線ＳＩＧとの間の寄生容量Ｃｄｓ１、Ｃｄｓ２が存在する。
他の全ての実施例の場合と同様に、画素寸法を微細にした時に、Ｃｇｓ、Ｃｄｓ１、Ｃｄｓ２等の寄生容量に比べて十分な大きさの等価的な保持容量を、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の並列容量により形成できる。
このため、薄膜トランジスタＴＦＴがオフ状態の保持期間において、第２透明画素電極ＥＬ３（Ｐ）の電圧が走査配線ＳＣＮや信号配線ＳＩＧの電圧変化によるフィードスルー電圧の影響を受けにくくすることができ、スメアやクロストークと呼ばれる現象を抑制することができる。
また、保持期間内において、第１透明画素電極ＥＬ１（Ｐ）、第２透明画素電極ＥＬ３（Ｐ）及びソース電極Ｓに蓄積された電荷の漏れを低減することができるため、液晶層ＬＣへの印加電界の低下を抑制することができる。このため、画質の劣化を防止することができる。
しかも、第１保持容量Ｃｓｔ１及び第２保持容量Ｃｓｔ２を構成する第１透明画素電極ＥＬ１（Ｐ）、第１絶縁膜ＩＮＳ１、透明保持容量電極ＥＬ２（ＳＴ）、第２絶縁膜ＩＮＳ２、第２透明画素電極ＥＬ３（Ｐ）が透明であるため、寄生容量に比べて十分な大きさの保持容量を形成しても、透過表示部の開口率を低下させなくて済む。したがって、十分な大きさの保持容量の形成と十分な大きさの開口率の確保を両立することができる。
他の全ての実施例の場合と同様に、画素寸法を微細にした時に、Ｃｇｓ、Ｃｄｓ１、Ｃｄｓ２等の寄生容量に比べて十分な大きさの等価的な保持容量を、第１保持容量Ｃｓｔ１と第２保持容量Ｃｓｔ２の並列容量により形成できる。
このため、薄膜トランジスタＴＦＴがオフ状態の保持期間において、第２透明画素電極ＥＬ３（Ｐ）の電圧が走査配線ＳＣＮや信号配線ＳＩＧの電圧変化によるフィードスルー電圧の影響を受けにくくすることができ、スメアやクロストークと呼ばれる現象を抑制することができる。
また、保持期間内において、第１透明画素電極ＥＬ１（Ｐ）、第２透明画素電極ＥＬ３（Ｐ）及びソース電極Ｓに蓄積された電荷の漏れを低減することができるため、液晶層ＬＣへの印加電界の低下を抑制することができる。このため、画質の劣化を防止することができる。
しかも、第１保持容量Ｃｓｔ１及び第２保持容量Ｃｓｔ２を構成する第１透明画素電極ＥＬ１（Ｐ）、第１絶縁膜ＩＮＳ１、透明保持容量電極ＥＬ２（ＳＴ）、第２絶縁膜ＩＮＳ２、第２透明画素電極ＥＬ３（Ｐ）が透明であるため、寄生容量に比べて十分な大きさの保持容量を形成しても、透過表示部の開口率を低下させなくて済む。したがって、十分な大きさの保持容量の形成と十分な大きさの開口率の確保を両立することができる。
なお、実施例７〜実施例１０の場合と同様に、保持容量配線ＳＴＧおよび透明保持容量電極ＥＬ２（ＳＴ）は、保持容量配線抵抗低減の点では隣接画素同士で接続して全画素共通に電圧を印加することが望ましいが、各画素行毎に分離してそれぞれ独立に電圧を印加しても、あるいは、各画素列毎に分離してそれぞれ独立に電圧を印加しても構わない。
また、保持容量配線ＳＴＧの電圧、すなわち、透明保持容量電極ＥＬ２（ＳＴ）の電圧と第４透明電極ＥＬ４の電圧は一致していても構わないが、必ずしも一致させる必要はない。
さらに、ソース電極Ｓの下側にゲート層で第２保持容量配線ＳＴＧ２を形成することにより、ゲート絶縁膜を介してソース電極Ｓと第２保持容量配線ＳＴＧ２との間に第３保持容量Ｃｓｔ３を形成しても構わない。
この場合、第３保持容量Ｃｓｔ３は、図３４（ｂ）に示すような等価回路を構成する。第２保持容量配線ＳＴＧ２は、全画素共通に電圧を印加しても、各画素行毎にそれぞれ独立に電圧を印加しても構わない。また、保持容量配線ＳＴＧと第２保持容量配線ＳＴＧ２の電圧は一致していても構わないが、必ずしも一致させる必要はない。
また、保持容量配線ＳＴＧの電圧、すなわち、透明保持容量電極ＥＬ２（ＳＴ）の電圧と第４透明電極ＥＬ４の電圧は一致していても構わないが、必ずしも一致させる必要はない。
さらに、ソース電極Ｓの下側にゲート層で第２保持容量配線ＳＴＧ２を形成することにより、ゲート絶縁膜を介してソース電極Ｓと第２保持容量配線ＳＴＧ２との間に第３保持容量Ｃｓｔ３を形成しても構わない。
この場合、第３保持容量Ｃｓｔ３は、図３４（ｂ）に示すような等価回路を構成する。第２保持容量配線ＳＴＧ２は、全画素共通に電圧を印加しても、各画素行毎にそれぞれ独立に電圧を印加しても構わない。また、保持容量配線ＳＴＧと第２保持容量配線ＳＴＧ２の電圧は一致していても構わないが、必ずしも一致させる必要はない。
実施例１２の構造は、縦電界駆動の液晶表示モードを用いた反射型、半透過型の液晶表示装置にも応用できる。
その場合、第１透明画素電極ＥＬ１（Ｐ）、透明保持容量電極ＥＬ２（ＳＴ）、第２透明画素電極ＥＬ３（Ｐ）の少なくともいずれかの一部に反射電極を形成して反射表示部に利用すればよく、反射表示部に液晶層厚調整層を設けてもよい。
特に、図３３−２（ｆ）においては、１画素内の表示領域における有機絶縁膜ＦＰＳの少なくとも一部に微小な凹凸構造を形成し、その凹凸に合わせて反射電極を形成することにより、内面拡散反射構造を有する半透過型や反射型の液晶表示装置に応用することができる。
保持容量配線ＳＴＧの一部を反射電極に用いてもよいが、保持容量配線ＳＴＧとは別に、微小な凹凸構造を反映しやすいように第１透明画素電極ＥＬ１（Ｐ）下層もしくは上層に反射電極を形成することが望ましい。
図３３−１（ｂ）、図３３−１（ｄ）、図３３−２（ｈ）を半透過型の液晶表示装置に応用する場合、１画素の表示領域の少なくとも一部に微小な凹凸構造を有する有機絶縁膜ＦＰＳを形成して、その上層に反射電極を形成することにより反射表示部に利用しても構わない。
ただし、透過表示部には有機絶縁膜ＦＰＳを形成せずに必要な大きさの保持容量を確保することが望ましい。これにより、反射表示部に設けた有機絶縁膜ＦＰＳ層が液晶層厚調整層としても機能する。
その場合、第１透明画素電極ＥＬ１（Ｐ）、透明保持容量電極ＥＬ２（ＳＴ）、第２透明画素電極ＥＬ３（Ｐ）の少なくともいずれかの一部に反射電極を形成して反射表示部に利用すればよく、反射表示部に液晶層厚調整層を設けてもよい。
特に、図３３−２（ｆ）においては、１画素内の表示領域における有機絶縁膜ＦＰＳの少なくとも一部に微小な凹凸構造を形成し、その凹凸に合わせて反射電極を形成することにより、内面拡散反射構造を有する半透過型や反射型の液晶表示装置に応用することができる。
保持容量配線ＳＴＧの一部を反射電極に用いてもよいが、保持容量配線ＳＴＧとは別に、微小な凹凸構造を反映しやすいように第１透明画素電極ＥＬ１（Ｐ）下層もしくは上層に反射電極を形成することが望ましい。
図３３−１（ｂ）、図３３−１（ｄ）、図３３−２（ｈ）を半透過型の液晶表示装置に応用する場合、１画素の表示領域の少なくとも一部に微小な凹凸構造を有する有機絶縁膜ＦＰＳを形成して、その上層に反射電極を形成することにより反射表示部に利用しても構わない。
ただし、透過表示部には有機絶縁膜ＦＰＳを形成せずに必要な大きさの保持容量を確保することが望ましい。これにより、反射表示部に設けた有機絶縁膜ＦＰＳ層が液晶層厚調整層としても機能する。
図３３−１（ｂ）、図３３−１（ｄ）、図３３−２（ｈ）においては、有機絶縁膜ＦＰＳの代わりに絶縁性部材からなる遮光膜ＢＭを設けても構わない。この場合、第２基板ＳＵＢ２側に遮光膜ＢＭは必ずしも必要ではない。
また、図３３−２（ｆ）においては、有機絶縁膜ＦＰＳの代わりに画素毎に異なる複数色のカラーフィルタＦＩＬを設けても構わない。この場合、第２基板ＳＵＢ２側にカラーフィルタＦＩＬは必ずしも必要ではない。
実施例１２において、縦電界駆動の液晶表示装置の第２透明画素電極ＥＬ３（Ｐ）の構造として、スリット状開口部ＳＬＴを有しない形状としたが、垂直配向（ＶＡ）表示モードの場合のように、配向制御用の開口部を有していても構わない。また、配向制御用の誘電体突起を第２透明画素電極ＥＬ３（Ｐ）上に形成していても構わない。
なお、縦電界駆動の液晶表示モードとしては、ＶＡモード、ＴＮモード、ＥＣＢモード、ＯＣＢモード、高分子分散型など、公知の技術を用いることができる。
また、以上の全ての実施例において、所望の表示モードを実現するために位相差板が必要であれば追加してもよく、逆に不要であれば除去しても構わない。例えば、ゲスト−ホスト表示モードを採用した場合、偏光板も不要であれば除去しても構わない。また、位相差板や偏光板を、第１基板ＳＵＢ１および第２基板ＳＵＢ２の外側だけでなく、内側に配置するように構成しても構わない。
第１基板ＳＵＢ１側、第２基板ＳＵＢ２側の少なくともいずれか一方の対向する面に柱状スペーサを配置してもよい。これにより、液晶層ＬＣの厚さを液晶表示装置面内で均一化できる。
さらに、液晶表示装置全体としては、表示面と反対側にバックライトが設けられる。
液晶層の配向状態としては、水平配向、ツイスト配向、垂直配向、ハイブリッド配向などを用いることができる。
また、図３３−２（ｆ）においては、有機絶縁膜ＦＰＳの代わりに画素毎に異なる複数色のカラーフィルタＦＩＬを設けても構わない。この場合、第２基板ＳＵＢ２側にカラーフィルタＦＩＬは必ずしも必要ではない。
実施例１２において、縦電界駆動の液晶表示装置の第２透明画素電極ＥＬ３（Ｐ）の構造として、スリット状開口部ＳＬＴを有しない形状としたが、垂直配向（ＶＡ）表示モードの場合のように、配向制御用の開口部を有していても構わない。また、配向制御用の誘電体突起を第２透明画素電極ＥＬ３（Ｐ）上に形成していても構わない。
なお、縦電界駆動の液晶表示モードとしては、ＶＡモード、ＴＮモード、ＥＣＢモード、ＯＣＢモード、高分子分散型など、公知の技術を用いることができる。
また、以上の全ての実施例において、所望の表示モードを実現するために位相差板が必要であれば追加してもよく、逆に不要であれば除去しても構わない。例えば、ゲスト−ホスト表示モードを採用した場合、偏光板も不要であれば除去しても構わない。また、位相差板や偏光板を、第１基板ＳＵＢ１および第２基板ＳＵＢ２の外側だけでなく、内側に配置するように構成しても構わない。
第１基板ＳＵＢ１側、第２基板ＳＵＢ２側の少なくともいずれか一方の対向する面に柱状スペーサを配置してもよい。これにより、液晶層ＬＣの厚さを液晶表示装置面内で均一化できる。
さらに、液晶表示装置全体としては、表示面と反対側にバックライトが設けられる。
液晶層の配向状態としては、水平配向、ツイスト配向、垂直配向、ハイブリッド配向などを用いることができる。
以上説明したように、前述の各実施例では、第１保持容量と第２保持容量の並列容量により、寄生容量に比べて十分な大きさの等価的な保持容量を形成することができるため、薄膜トランジスタＴＦＴがオフ状態の保持期間において、画素電極の電圧が走査配線や信号配線の電圧変化によるフィードスルー電圧の影響を受けにくくすることができる。これにより、スメアやクロストークと呼ばれる現象を抑制して画質の劣化を防止することができる。
また、保持期間において画素電極およびソース電極（またはドレイン電極）に蓄積された電荷の漏れを低減することができるため、液晶層への印加電界の低下を抑制することができる。このため、駆動回路からの出力電圧を高めず消費電力を増大することなく輝度傾斜や表示ムラを発生しにくくすることができる。
また、透過表示領域において、第１保持容量、第２保持容量が共に透明であるため、寄生容量に比べて十分な大きさの保持容量を形成しても、透過表示の開口率を低下させなくて済む。このため、透過表示輝度の低下を抑制することができる。したがって、十分な大きさの保持容量の形成と十分な大きさの開口率の確保を両立することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
また、保持期間において画素電極およびソース電極（またはドレイン電極）に蓄積された電荷の漏れを低減することができるため、液晶層への印加電界の低下を抑制することができる。このため、駆動回路からの出力電圧を高めず消費電力を増大することなく輝度傾斜や表示ムラを発生しにくくすることができる。
また、透過表示領域において、第１保持容量、第２保持容量が共に透明であるため、寄生容量に比べて十分な大きさの保持容量を形成しても、透過表示の開口率を低下させなくて済む。このため、透過表示輝度の低下を抑制することができる。したがって、十分な大きさの保持容量の形成と十分な大きさの開口率の確保を両立することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
ＳＵＢ１ 第１基板
ＳＵＢ２ 第２基板
ＥＬ１〜ＥＬ４ 透明電極
ＥＬ１（Ｐ），ＥＬ２（Ｐ）， ＥＬ３（Ｐ） 透明画素電極
ＥＬ１（ＳＴ），ＥＬ２（ＳＴ） 透明保持容量電極
ＥＬ２（Ｃ），ＥＬ３（Ｃ） 透明対向電極
ＩＮＳ１ 第１絶縁膜
ＩＮＳ２ 第２絶縁膜
ＩＮＳ３ 第３絶縁膜
ＩＮＳ１１ ゲート絶縁膜
ＩＮＳ１２ パッシベーション膜
ＳＬＴ スリット状開口部
ＳＰＫ，ＣＨ１〜ＣＨ５ 開口部
ＬＣ 液晶層
ＡＬ１ 第１配向膜
ＡＬ２ 第２配向膜
ＴＦＴ 薄膜トランジスタ
Ｇ ゲート電極
Ｄ ドレイン電極
Ｓ ソース電極
ＣＯＭ 共通電極配線
ＢＭ 遮光膜
ＦＩＬ カラーフィルタ
ＯＣ 保護膜
Ｃｓｔ１ 第１保持容量
Ｃｓｔ２ 第２保持容量
ＳＴＧ 保持容量配線
ＳＣＮ 走査配線
ＳＩＧ 信号配線
Ｃｐｘ 画素容量
Ｃｇｓ，Ｃｄｓ１，Ｃｄｓ２ 寄生容量
ａ−Ｓｉ 半導体層
ＥＬ２’ 島状の透明電極パターン
ＦＰＳ 有機絶縁膜
ＴＡ 端子部
ＳＵＢ２ 第２基板
ＥＬ１〜ＥＬ４ 透明電極
ＥＬ１（Ｐ），ＥＬ２（Ｐ）， ＥＬ３（Ｐ） 透明画素電極
ＥＬ１（ＳＴ），ＥＬ２（ＳＴ） 透明保持容量電極
ＥＬ２（Ｃ），ＥＬ３（Ｃ） 透明対向電極
ＩＮＳ１ 第１絶縁膜
ＩＮＳ２ 第２絶縁膜
ＩＮＳ３ 第３絶縁膜
ＩＮＳ１１ ゲート絶縁膜
ＩＮＳ１２ パッシベーション膜
ＳＬＴ スリット状開口部
ＳＰＫ，ＣＨ１〜ＣＨ５ 開口部
ＬＣ 液晶層
ＡＬ１ 第１配向膜
ＡＬ２ 第２配向膜
ＴＦＴ 薄膜トランジスタ
Ｇ ゲート電極
Ｄ ドレイン電極
Ｓ ソース電極
ＣＯＭ 共通電極配線
ＢＭ 遮光膜
ＦＩＬ カラーフィルタ
ＯＣ 保護膜
Ｃｓｔ１ 第１保持容量
Ｃｓｔ２ 第２保持容量
ＳＴＧ 保持容量配線
ＳＣＮ 走査配線
ＳＩＧ 信号配線
Ｃｐｘ 画素容量
Ｃｇｓ，Ｃｄｓ１，Ｃｄｓ２ 寄生容量
ａ−Ｓｉ 半導体層
ＥＬ２’ 島状の透明電極パターン
ＦＰＳ 有機絶縁膜
ＴＡ 端子部
Claims (27)
- 第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、
前記液晶表示パネルは、マトリクス状に配置された複数の画素と、前記複数の画素の各々が有する薄膜トランジスタと、前記薄膜トランジスタのソース電極とドレイン電極の内の一方の電極と接続している信号配線と、前記薄膜トランジスタのゲート電極と接続している走査配線と、前記複数の画素の各々の少なくとも一部に形成された表示領域とを有する液晶表示装置において、
前記表示領域は、前記第１基板に近い側から順に、第１電極、第１絶縁膜、第２電極、第２絶縁膜、第３電極から成る積層構造を有し、
前記第１電極は、平面的に見て前記表示領域を覆い、
前記第２電極は、平面的に見て前記表示領域を覆い、且つ前記第１電極と重畳する第１領域と、前記第１電極と重畳しない第２領域とを有し、
前記第２領域の一部は、前記第１領域から前記信号配線が位置する側へ、且つ前記走査配線が延在する方向へ突出していることを特徴とする液晶表示装置。 - 前記第２電極は、前記ソース電極と前記ドレイン電極の内、前記一方の電極とは異なる他方の電極と、前記第１絶縁膜を貫通せずに接続されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記第２電極の一部は、前記第１絶縁膜と前記他方の電極との間に位置していることを特徴とする請求項２に記載の液晶表示装置。
- 前記第２電極の前記一部は、コンタクトホールを介さずに前記他方の電極と接続されていることを特徴とする請求項３に記載の液晶表示装置。
- 前記他方の電極は、前記第１絶縁膜とは反対側に位置する上面を有し、
前記第２電極の一部は、前記上面の上層に位置すると共に、前記上面と接続されていることを特徴とする請求項２に記載の液晶表示装置。 - 前記第２電極の一部は、コンタクトホールを介さずに前記上面と接続されていることを特徴とする請求項５に記載の液晶表示装置。
- 前記第１電極と前記第２電極とは、互いに電気的に絶縁されており、且つ前記第１絶縁膜を介して第１保持容量を形成していることを特徴とする請求項１から請求項６の何れか１項に記載の液晶表示装置。
- 前記第２電極と前記第３電極とは、互いに電気的に絶縁されており、且つ前記第２絶縁膜を介して第２保持容量を形成していることを特徴とする請求項７に記載の液晶表示装置。
- 前記第１電極と前記第２電極とは、平面的に見て矩形状に形成されていることを特徴とする請求項１から請求項８の何れか１項に記載の液晶表示装置。
- 前記第１電極と前記ゲート電極とは、同層に形成されていることを特徴とする請求項１から請求項８の何れか１項に記載の液晶表示装置。
- 前記第１絶縁膜は、前記薄膜トランジスタのゲート絶縁膜であることを特徴とする請求項１から請求項１０の何れか１項に記載の液晶表示装置。
- 前記第２電極は、前記第１電極と重畳しない第３領域を有し、
前記第３領域は、前記第２電極の前記第２領域とは反対側に位置することを特徴とする請求項１から請求項１１の何れか１項に記載の液晶表示装置。 - 前記第３電極は、複数の櫛歯電極を有することを特徴とする請求項１から請求項１２の何れか１項に記載の液晶表示装置。
- 前記第３電極は、スリットを有する平板形状であることを特徴とする請求項１から請求項１２の何れか１項に記載の液晶表示装置。
- 前記第１電極は保持容量電極であり、
前記第２電極は画素電極であり、
前記第３電極は対向電極であることを特徴とする請求項１から請求項１４の何れか１項に記載の液晶表示装置。 - 前記第２電極と前記第３電極との間に、前記第１基板の表面に平行な成分を有する電界を発生させて、前記液晶の分子を駆動することを特徴とする請求項１３から請求項１５の何れか１項に記載の液晶表示装置。
- 前記第１電極には第１配線が接続され、
前記第３電極には第３配線が接続され、
前記第１配線と前記第３配線とは、同じ電圧が印加されていることを特徴とする請求項１から請求項１６の何れか１項に記載の液晶表示装置。 - 前記第１電極には第１配線が接続され、
前記第３電極には第３配線が接続され、
前記第１配線に印加される電圧と前記第３配線に印加される電圧とは、異なっていることを特徴とする請求項１から請求項１６の何れか１項に記載の液晶表示装置。 - 前記第１の配線は、前記第１基板の側に位置する下面を有し、
前記第１電極の一部は、前記下面と接続していることを特徴とする請求項１７又は請求項１８に記載の液晶表示装置。 - 前記第１電極の前記一部は、コンタクトホールを介さずに前記下面と接続していることを特徴とする請求項１９に記載の液晶表示装置。
- 第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、
前記液晶表示パネルは、マトリクス状に配置された複数の画素と、前記複数の画素の各々が有する薄膜トランジスタと、前記薄膜トランジスタのソース電極とドレイン電極の内の一方の電極と接続している信号配線と、前記薄膜トランジスタのゲート電極と接続している走査配線と、前記複数の画素の各々の少なくとも一部に形成された表示領域とを有する液晶表示装置において、
前記表示領域は、前記第１基板に近い側から順に、第１電極、第１絶縁膜、第２電極、第２絶縁膜、第３電極から成る積層構造を有し、
前記第１電極は、平面的に見て、矩形状に形成されていると共に前記表示領域を覆い、
前記第２電極は、平面的に見て、矩形状に形成されていると共に前記表示領域を覆い、
且つ前記ソース電極と前記ドレイン電極の内、前記一方の電極とは異なる他方の電極と、前記第１絶縁膜を貫通せずに接続され、
前記第２電極は、前記第１電極と重畳する第１領域と、前記第１電極と重畳しない第２領域とを有し、
前記第２領域の一部は、前記第１領域から前記信号配線が位置する側へ、且つ前記走査配線が延在する方向へ突出していることを特徴とする液晶表示装置。 - 前記第２電極の一部は、前記第１絶縁膜と前記他方の電極との間に位置していることを特徴とする請求項２１に記載の液晶表示装置。
- 前記第２電極の前記一部は、コンタクトホールを介さずに前記他方の電極と接続されていることを特徴とする請求項２２に記載の液晶表示装置。
- 前記他方の電極は、前記第１絶縁膜とは反対側に位置する上面を有し、
前記第２電極の一部は、前記上面の上層に位置すると共に、前記上面と接続されていることを特徴とする請求項２１に記載の液晶表示装置。 - 前記第２電極の一部は、コンタクトホールを介さずに前記上面と接続されていることを特徴とする請求項２４に記載の液晶表示装置。
- 前記第１電極と前記第２電極とは、互いに電気的に絶縁されており、且つ前記第１絶縁膜を介して第１保持容量を形成していることを特徴とする請求項２１から請求項２５の何れか１項に記載の液晶表示装置。
- 前記第２電極と前記第３電極とは、互いに電気的に絶縁されており、且つ前記第２絶縁膜を介して第２保持容量を形成していることを特徴とする請求項２６に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013062151A JP5626739B2 (ja) | 2013-03-25 | 2013-03-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013062151A JP5626739B2 (ja) | 2013-03-25 | 2013-03-25 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007228412A Division JP5235363B2 (ja) | 2007-09-04 | 2007-09-04 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013178523A JP2013178523A (ja) | 2013-09-09 |
| JP5626739B2 true JP5626739B2 (ja) | 2014-11-19 |
Family
ID=49270149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013062151A Active JP5626739B2 (ja) | 2013-03-25 | 2013-03-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5626739B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017213180A1 (ja) | 2016-06-09 | 2017-12-14 | シャープ株式会社 | 表示装置及びその製造方法 |
| CN109219774B (zh) | 2016-06-09 | 2021-08-03 | 夏普株式会社 | 有源矩阵基板、带触摸面板的显示装置及液晶显示装置 |
| JPWO2017213175A1 (ja) | 2016-06-09 | 2018-12-06 | シャープ株式会社 | タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法 |
| CN116189608B (zh) * | 2022-02-16 | 2023-08-04 | 北京大学 | 一种led显示屏消除毛毛虫与拖影现象并提高刷新率的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244317A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 補助容量を有する液晶表示装置 |
| JPH07113728B2 (ja) * | 1989-05-26 | 1995-12-06 | シャープ株式会社 | アクティブマトリクス基板 |
| JPH05150269A (ja) * | 1991-11-29 | 1993-06-18 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
| TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP3772888B2 (ja) * | 2003-05-02 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| DE602006011960D1 (de) * | 2006-01-31 | 2010-03-11 | Casio Computer Co Ltd | Flüssigkristallanzeigevorrichtung mit einem im wesentlichen zu den substratoberflächen parallelen elektrischen feld |
| JP5305190B2 (ja) * | 2007-06-21 | 2013-10-02 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP5235363B2 (ja) * | 2007-09-04 | 2013-07-10 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
-
2013
- 2013-03-25 JP JP2013062151A patent/JP5626739B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013178523A (ja) | 2013-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5235363B2 (ja) | 液晶表示装置 | |
| US8357936B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR100870701B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP5269355B2 (ja) | アレイ基板及びそれを有する表示パネル | |
| KR20040057798A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100752950B1 (ko) | 씨오티구조 액정표시장치 및 그 제조방법 | |
| KR101581774B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP5626739B2 (ja) | 液晶表示装置 | |
| JP2015129863A (ja) | 液晶表示装置及びその製造方法 | |
| KR101056012B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP5355952B2 (ja) | アレイ基板及びこれを含む表示パネル。 | |
| KR20130034744A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101551303B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| KR101005552B1 (ko) | 액정표시장치용 기판 및 그 제조방법 | |
| JP5121488B2 (ja) | 液晶装置及び電子機器 | |
| JP5207947B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR20150073240A (ko) | 액정표시장치 및 그 제조방법 | |
| WO2015141739A1 (ja) | 液晶表示装置 | |
| KR20060025356A (ko) | 액정 표시 장치 | |
| KR20170040688A (ko) | 균일한 셀갭을 가진 액정표시소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5626739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |