JP5269355B2 - アレイ基板及びそれを有する表示パネル - Google Patents

Description

本発明はアレイ基板及びそれを有する表示パネルに係り、より詳細には画像の表示品質を向上させたアレイ基板及びそれを有する表示パネルに関する。

一般的に、液晶表示装置は液晶の光透過率を用いて画像を表示する液晶表示パネル及び液晶表示パネルの下部に配置され液晶表示パネルに光を提供するバックライトアセンブリを含む。

液晶表示パネルは、一般的にアレイ基板、このアレイ基板に対向するカラーフィルタ基板及びアレイ基板とカラーフィルタ基板との間に介在する液晶層を含む。

アレイ基板は、互いに垂直に交差して複数の単位画素を画定するゲート配線及びデータ配線と、ゲート配線及びデータ配線と電気的に接続された薄膜トランジスタと、単位画素内に形成され薄膜トランジスタと電気的に接続された画素電極と、画素電極と重畳するように形成されたストレージ配線とを含む。ここで、ストレージ配線は、画素電極と重畳し、各画素電極に印加された画素電圧を１つのフレームの間保持する。

一方、アレイ基板の構成要素は、一般的にフォトリソグラフィ工程によって形成される。一例で、画素電極は、全面蒸着、マスクによる露光及びエッチングによるエッチング工程を通じて形成される。最近では、アレイ基板の大型化が要求されており、一般的に用いられるマスクに比べてさらに大きいサイズものを製造するためには、マスクを用いた露光を複数回反復的に行う必要がある。即ち、マスクを所定距離反復的に移動させることで、露光工程を実施している。

しかし、前述したような露光工程で画素電極を形成する場合、ゲート配線、データ配線及びストレージ配線に対して画素電極のミスアラインが発生するおそれがある。特に、ストレージ配線に対する画素電極のミスアラインが発生する場合、画素電極とストレージ配線との間に構成されるストレージキャパシタが位置によってその容量が異なるという問題が生じる。

このように、ストレージキャパシタの容量が位置によって異なる場合、各位置別にキックバック電圧の偏差が発生し、フリッカー不良を発生することとなり、それにより画像の表示品質が低下するという問題点を有する。

従って、本発明の技術的課題はこのような従来の問題点を解決するためのもので、本発明の目的は画素電極のミスアラインによってストレージキャパシタの容量にばらつきが生じることを防止して、表示品質を向上させたアレイ基板を提供することにある。

本発明の他の目的は、前述したアレイ基板を有する表示パネルを提供することにある。

前述した本発明の目的を達成するための一実施例によるアレイ基板は、ゲート配線、データ配線、薄膜トランジスタ、画素電極及びストレージ配線を含む。

ゲート配線は、第１方向に形成される。データ配線は、ゲート配線と交差するように第２方向に形成される。薄膜トランジスタは、ゲート配線及びデータ配線と電気的に接続される。画素電極は、ゲート配線及びデータ配線によって画定された長方形形状の単位画素内に形成され、薄膜トランジスタと電気的に接続される。

ストレージ配線は、メインストレージ部、第１サブストレージ部及び第２サブストレージ部を含む。

メインストレージ部は、第２方向に形成される。第１サブストレージ部は、メインストレージ部と接続され第１方向に延長されるとともに、画素電極の一端と第１長さで重畳する。第２サブストレージ部は、メインストレージ部と接続され第１方向に延長されるとともに、画素電極の一端に対向する他端と第１長さ分だけ重畳する。

ここで、第１サブストレージ部は、第１方向に沿って第１長さに形成され、第２サブストレージ部は、第１方向に沿って第１長さより長い第２長さに形成されることが望ましい。

選択的に、第２サブストレージ部は、画素電極の他端と第１長さで重畳する重畳ストレージ電極、及び重畳ストレージ電極と接続され、画素電極の他端と重畳しない非重畳ストレージ電極を含む場合、重畳ストレージ電極は、非重畳ストレージ電極から画素電極の方に屈曲した形状を有するか、または重畳ストレージ電極の幅は非重畳ストレージ電極の幅より大きいことが望ましい。

一方、画素電極は、第２サブストレージ部と重畳しないメイン電極部、及びメイン電極部から第２サブストレージ部の方に延長され、第２サブストレージ部と第１長さ分だけ重畳する重畳電極部を含むように構成できる。

前述した本発明の他の目的を達成するための一実施例による表示パネルは、アレイ基板、アレイ基板と対向する対向基板、及びアレイ基板と対向基板との間に介在する液晶層を含む。

アレイ基板は、第１方向に形成されたゲート配線、第１方向と垂直である第２方向に形成されたデータ配線、ゲート配線及びデータ配線と電気的に接続された薄膜トランジスタ、ゲート配線及びデータ配線によって画定された長方形形状の単位画素内に形成され、薄膜トランジスタと電気的に接続された画素電極、第２方向に形成されたメインストレージ部、メインストレージ部と接続され前記第１方向に延長されるとともに画素電極の一端と第１長さに重畳する第１サブストレージ部、及びメインストレージ部と接続され第１方向に延長されるとともに画素電極の一端に対向する他端と第１長さ分だけ重畳する第２サブストレージ部を有するストレージ配線を含む。

このような本発明によると、第１サブストレージ部及び画素電極の一端が重畳する長さと、第２サブストレージ部及び画素電極の他端が重畳する長さとが同一であるように形成することにより、画素電極のミスアラインによって、ストレージキャパシタに容量にばらつきが生じることを防止して、画像の表示品質をより向上させることができる。

以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。

＜表示パネルの第１実施例＞
図１は本発明の第１実施例による表示パネルを示した斜視図である。
まず、図１を参照して本発明による表示パネル４００を簡単に説明する。表示パネル４００はアレイ基板１００、対向基板２００、及び液晶層３００を含み、光を用いて画像を外部に表示する。

アレイ基板１００は、マトリックス形態に配置された複数の画素電極、各画素電極に駆動電圧を印加する薄膜トランジスタ、薄膜トランジスタをそれぞれ作動させるための信号線を含む。

対向基板２００は、アレイ基板１００と向き合うように配置される。対向基板２００は、アレイ基板１００の前面に配置され、透明で導電性のある共通電極及び画素電極と向き合うところに配置されたカラーフィルタを含む。カラーフィルタには赤色カラーフィルタ、緑色カラーフィルタ及び青色カラーフィルタなどがある。

液晶層３００は、アレイ基板１００と対向基板２００との間に介在し、画素電極と共通電極との間に形成された電気場によって再配列される。再配列された液晶層３００は、外部から印加された光の光透過率を調節する。このようにして光透過率が調節された光が、カラーフィルタを通過することで画像を外部に表示することができる。

図２は図１の表示パネルのうちアレイ基板の配置関係を概念的に示す平面図である。

図２を参照して、アレイ基板１００の配置関係を簡単に説明すると、アレイ基板１００はゲート配線１１０、データ配線１２０及び画素電極１３０を含む。

ゲート配線１１０は、第１方向に沿って複数個が形成され、データ配線１２０は第１方向と垂直である第２方向に沿って複数個が形成される。一例として、図２に示すように、９個のゲート配線（ＧＬ１、ＧＬ２、．．．、ＧＬ９）を形成し、７個のデータ配線（ＤＬ１、ＤＬ２、．．．、ＤＬ７）を形成したものを示す。ゲート配線（ＧＬ１、ＧＬ２、．．．、ＧＬ９）はゲート駆動部（図示せず）と電気的に接続されゲート信号の印加を受け、データ配線（ＤＬ１、ＤＬ２、．．．、ＤＬ７）はデータ駆動部（図示せず）と電気的に接続されデータ信号の印加を受ける。

ここで、ゲート駆動部は奇数列のゲート配線（ＧＬ１、ＧＬ３、ＧＬ５、ＧＬ７、ＧＬ９）の左側端部と電気的に接続された左側ゲート駆動部（図示せず）及び偶数列のゲート配線（ＧＬ２、ＧＬ４、ＧＬ６、ＧＬ８）の右側端部と電気的に接続された右側ゲート駆動部（図示せず）を含む。これとは異なり、ゲート駆動部はゲート配線（ＧＬ１、ＧＬ２、．．．、ＧＬ９）の一端部と電気的に接続することもできる。

ゲート配線（ＧＬ１、ＧＬ２、．．．、ＧＬ９）とデータ配線（ＤＬ１、ＤＬ２、．．．、ＤＬ７）が、互いに垂直に交差することにより、アレイ基板１００上には複数の単位画素が定義される。各単位画素内には画素電極１３０が形成され、それにより、画素電極１３０はアレイ基板１００にマトリックス形態に複数個が配置される。

各単位画素は第１方向の長い長方形形状を有することが望ましく、その結果、各単位画素内に形成された画素電極１３０も第１方向に長い形状を有する。

ゲート配線（ＧＬ１、ＧＬ２、．．．、ＧＬ９）、データ配線（ＤＬ１、ＤＬ２、．．．、ＤＬ７）及び画素電極１３０の電気的な接続関係を簡単に説明すると次のようである。

まず、ゲート配線（ＧＬ１、ＧＬ２、．．．、ＧＬ９）のそれぞれは各列に配置された画素電極１３０全部と電気的に接続される。しかし、データ配線（ＤＬ１、ＤＬ２、．．．、ＤＬ７）のうち、左側端部に配置されたデータ配線ＤＬ１は奇数列の画素電極１３０と電気的に接続され、データ配線（ＤＬ１、ＤＬ２、．．．、ＤＬ７）のうち、右側端部に配置されたデータ配線ＤＬ７は偶数列の画素電極１３０と電気的に接続される。データ配線（ＤＬ１、ＤＬ２、．．．、ＤＬ７）のうち、残りのデータ配線（ＤＬ２、．．．、ＤＬ６）は、奇数列で各データ配線の右側に配置された画素電極１３０と電気的に接続され、偶数列で各データ配線の左側に配置された画素電極１３０と電気的に接続される。

一方、データ配線（ＤＬ１、ＤＬ２、．．．、ＤＬ７）のそれぞれには垂直反転のためのデータ信号が印加されることが望ましい。具体的に説明すると、１つのフレームの間、任意のデータ配線に正の電圧（＋）のデータ信号が印加され、この任意のデータ配線と隣接するデータ配線には負電圧（−）のデータ信号が印加される。反面、フレームの次フレームの間には、前述の任意のデータ配線には負電圧（−）のデータ信号が印加され、これに隣接するデータ配線には正電圧（＋）のデータ信号が印加される。

図３は図２の一部を拡大して示した平面図であり、図４は図３のＡ部分を拡大して示した平面図であり、図５は図４のI-I’線に沿って切断した断面図である。

図３、図４及び図５に示すように、本実施例によるアレイ基板１００は、第１透明基板１４０、ゲート配線１１０、ゲート絶縁膜１５０、データ配線１２０、ストレージ配線１６０、薄膜トランジスタＴＦＴ、第１連結電極１７０、第２連結電極１８０、保護膜１９０及び画素電極１３０を含む。

まず、第１透明基板１４０はプレート形状を有し、透明の物質からなる。ゲート配線１１０は第１透明基板１４０上に形成される。ゲート絶縁膜１５０は、ゲート配線１３０を覆うように第１透明基板１４０上に形成される。ゲート絶縁膜１５０上にはデータ配線１２０、ストレージ配線１６０、第１連結電極１７０及び第２連結電極１８０が形成される。

薄膜トランジスタＴＦＴは、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、アクティブ層Ａ及びオーミックコンタクト層Ｏを含む。ゲート電極Ｇはゲート配線１１０の一部分であり、アクティブ層Ａはゲート電極Ｇと対応するようにゲート絶縁膜１５０上に形成される。ソース電極Ｓはアクティブ層Ａと重畳し、一例として、データ配線１２０からＬ字形状に延長される。ドレイン電極Ｄはソース電極Ｓから所定距離離間して形成され、アクティブ層Ａの一部とオーバーラップしている。オーミックコンタクト層Ｏはアクティブ層Ａとソース電極Ｓとの間及びアクティブ層Ａとドレイン電極Ｄとの間に形成される。

一方、データ配線１２０、ストレージ配線１６０、第１連結電極１７０、第２連結電極１８０及び薄膜トランジスタＴＦＴを覆うように、ゲート絶縁膜１９０上に保護膜１９０が形成される。この際、保護膜１９０には、第１連結電極１７０及び第２連結電極１８０と対応する位置に第１コンタクトホール１９２及び第２コンタクトホール１９４が形成される。画素電極１３０は保護膜１９０上に形成され、第１コンタクトホール１９２を通じて第１連結電極１７０と電気的に接続され、第２コンタクトホール１９４を通じて第２連結電極１８０と電気的に接続される。画素電極１３０は平面的に見たとき、実質的に長方形形状を有する。

続いて、本実施例による表示パネル４００の平面的な配置関係を説明する。ゲート配線１１０は第１方向に沿って複数個形成され、データ配線１２０は第２方向に沿って複数個が形成される。このようなゲート配線１１０とデータ配線１２０によって画定された単位画素それぞれには画素電極１３０が形成される。

ここで、１つの画素電極１３０を基準にして他の構成要素を説明すると、ゲート配線１１０は画素電極１３０の下側及び上側のうちいずれか一箇所に形成され、望ましくは画素電極１３０の下側に形成される。データ配線１２０は画素電極１３０の左側及び右側に形成されるが、ここで、画素電極１３０の左側に形成されたデータ配線１２０を左側データライン１２２と画定し、画素電極１３０の右側に形成されたデータ配線１２０を右側データライン１２４と画定する。

各単位画素内には第１連結電極１７０及び第２連結電極１８０が形成される。第１連結電極１７０は、左側データライン１２２から右側に離間した位置に形成され、第２連結電極１８０は右側データライン１２４から左側に離間した位置に形成される。即ち、第１連結電極１７０及び第２連結電極１８０は、単位画素の第１方向への両端部にそれぞれ形成される。ここで、第１及び第２連結電極１７０、１８０は各単位画素の中心を第２方向に沿って横切る仮想の中心線を基準にして対称であるように配置することが望ましい。

薄膜トランジスタＴＦＴは、各単位画素内に形成された第１及び第２連結電極１７０、１８０のうちいずれか１つの電極と電気的に直接接続される。

具体的に説明すると、薄膜トランジスタＴＦＴは、マトリックス形態に配置された画素電極１３０と対応するように複数個が形成される。この際、奇数列の薄膜トランジスタＴＦＴそれぞれは、左側データライン１２２及び第１連結電極１７０と電気的に接続され、偶数列の薄膜トランジスタＴＦＴそれぞれは、右側データライン１２４及び第２連結電極１８０と電気的に接続される。ここで、第１及び第２連結電極１７０、１８０のうち薄膜トランジスタＴＦＴと直接接続されない電極は省略することができる。

ストレージ配線１６０はメインストレージ部１６２、第１サブストレージ１６４及び第２サブストレージ部１６６を含む。

メインストレージ部１６２は第２方向に形成され、望ましくは各単位画素の中心を横切るように形成される。

第１サブストレージ部１６４は、メインストレージ部１６２と接続され第１方向に延長され、画素電極１３０の一端と第１長さＬ１で重畳する。即ち、第１サブストレージ部１６４は画素電極１３０の上側端部と第１長さＬ１で重畳する。

本実施例における第１サブストレージ部１６４は、第１方向に沿って第１長さＬ１で形成される。即ち、第１サブストレージ部１６４と画素電極１３０が互いに重畳する長さが第１サブストレージ部１６４の長さと同一である。しかし、これとは異なり第１サブストレージ部１６４の長さが、第１サブストレージ部１６４と画素電極１３０が互いに重畳する長さより大きくすることも可能である。一方、第１サブストレージ部１６４は、メインストレージ部１６２から両側に第１長さＬ１で延長することが望ましい。

第２サブストレージ部１６６は、メインストレージ部１６２と接続され第１方向に延長されるとともに、画素電極１３０の一端に対向する画素電極１３０の他端と第１長さＬ１分だけ重畳する。即ち、第２サブストレージ部１６６は、第１サブストレージ部１６４と対向するように各単位画素内に形成され、第１サブストレージ部１６４と画素電極１３０が互いに重畳する長さと同一の長さで画素電極１３０と重畳する。

本実施例における第２サブストレージ部１６６は、第１方向に沿って第２長さＬ２で形成される。ここで、第２長さＬ２は第１長さＬ１より長い。望ましくは、第２サブストレージ部１６６は、画素電極１３０の他端と対応する長さで形成することが好ましい。このように、第２サブストレージ部１６６は、画素電極１３０及び画素電極１３０の下側に配置されたゲート配線１１０の間に形成され、基準電圧の印加を受ける場合、ゲート配線１１０のゲート信号が画素電極１３０に充てんされた駆動電圧に悪影響を与えることを防止することができる。一方、第２サブストレージ部１６６はメインストレージ部１６２から両側に第２長さＬ２で延長されることが望ましい。

第２サブストレージ部１６６は、画素電極１３０の他端と第１長さＬ１で重畳する重畳ストレージ電極１６６ａ及び重畳ストレージ電極１６６ａと接続され画素電極１３０の他端と重畳しない非重畳ストレージ電極１６６ｂで区分することができる。この際、本実施例においての重畳ストレージ電極１６６ａは、一例として、非重畳ストレージ電極１６６ｂから画素電極１３０の方に屈曲した形状を有するように構成できる。

続いて、アレイ基板１００と対向するように配置された対向基板２００は、第２透明基板２１０、遮光膜２２０、カラーフィルタ２３０及び共通電極２４０を含む。

第２透明基板２１０は第１透明基板１４０と同一の透明物質からなり、プレート形状を有する。

遮光膜２２０は、アレイ基板１００と向き合うように第２透明基板２１０上に形成される。望ましくは、遮光膜２２０はゲート配線１１０、データ配線１２０、薄膜トランジスタＴＦＴ、第１連結電極１７０及び第２連結電極１８０を全部カバーできるように第２透明基板２１０上に形成される。

カラーフィルタ２３０は、画素電極１３０と対応するように第２透明基板２１０上に形成され、一例として、遮光膜２２０を覆うように第２透明基板２１０上に形成される。

共通電極２４０は、カラーフィルタ２３０上の全面に形成される。共通電極２４０は画素電極１３０と同一の透明な導電性物質からなる。この際、カラーフィルタ２３０及び共通電極２４０の間には表面を平坦化する平坦化膜（図示せず）をさらに形成することもできる。

本実施例によると、第１サブストレージ部１６４及び画素電極１３０の一端が重畳する長さと、第２サブストレージ１６６及び画素電極１３０の他端が重畳する長さとを同一にすることにより、画素電極１３０がゲート配線１１０を基準にして上下にミスアラインが発生しても、ストレージ配線１６０と画素電極１３０とが重畳する領域の大きさにばらつきが生じることを防止できる。それにより、画素電極１３０のミスアラインが発生しても、ストレージ配線１６０と画素電極１３０によって形成されたストレージキャパシタの容量を一定の値にすることができる。

＜表示パネルの第２実施例＞
図６は、本発明の第２実施例による表示パネルのうちアレイ基板の一部を示した平面図である。ここで、本実施例による表示パネルはアレイ基板の構成要素うち一部を除いては、前述した第１実施例の表示パネルと同一の構成を有しており、重複する説明は省略し、同一の構成要素については同一の参照符号及び名称を使用して説明する。

図２及び図６に示すように、本実施例によるアレイ基板１００はゲート配線１１０、データ配線１２０、画素電極１３０、第１連結電極１７０、第２連結電極１８０、薄膜トランジスタＴＦＴ及びストレージ配線１６０を含む。

ゲート配線１１０は第１方向に複数個が形成される。データ配線１２０は、第１方向と垂直である第２方向に複数個が形成される。このようなゲート配線１１０及びデータ配線１２０は、互いに交差して形成され複数の単位画素を画定し、単位画素内には画素電極１３０が形成される。この際、各単位画素は第２方向より第１方向に長い長方形形状を有することが望ましい。

各画素電極１３０には、各単位画素を複数のドメインで分割させるためのドメイン分割部１３２が形成される。本実施例によるドメイン分割部１３２は、各画素電極１３０の一部が除去されて形成された開口部である。これとは異なり、ドメイン分割部１３２は画素電極１３０上に形成された突起部とすることも可能である。

一方、１つの画素電極１３０を基準にして左側に形成されたデータ配線１２０を左側データライン１２２と画定し、画素電極１３０を基準にして右側に形成されたデータ配線１２０を右側データライン１２４と定義する。本実施例による左側及び右側データライン１２２、１２４は、第２方向に沿って左側及び右側に交互に屈曲した形状を有し、一例として、Ｕ字形状に屈曲した形状を有する。

第１及び第２連結電極１７０、１８０は、各単位画素内に形成される。第１連結電極１７０は、左側データライン１２２より右側に形成され、第１コンタクトホール１９２を通じて画素電極１３０と電気的に接続される。第２連結電極１８０は、右側データライン１２４より左側に形成され、第２コンタクトホール１９４を通じて画素電極１３０と電気的に接続される。ここで、第１及び第２連結電極１７０、１８０は第２方向と平行に、画素電極１３０の中心を横切る仮想の中心線を基準にして対称形状を有することが望ましい。

具体的に説明すると、第１連結電極１７０は、第１コンタクトホール１９２を通じて画素電極１３０と電気的に接続された第１コンタクト部１７２及び第１コンタクト部１７２から第２方向に延長された第１延長部１７４を含む。第２連結電極１８０は、第２コンタクトホール１９４を通じて画素電極１３０と電気的に接続された第２コンタクト部１８２及び第２コンタクト部１８２で第２方向に延長された第２延長部１８４を含む。

薄膜トランジスタＴＦＴは、ゲート電極Ｇ、アクティブ層Ａ、ソース電極Ｓ、ドレイン電極Ｄ及びオーミックコンタクト層（図示せず）を含む。ゲート電極Ｇはゲート配線１１０の一部分であり、アクティブ層Ａはゲート電極Ｇの上部に形成される。ソース電極Ｓは、左側データライン１２２または右側データライン１２４のうち、Ｕ字形状に屈曲した形状を有する部分であり、アクティブ層Ａの一部とオーバーラップする。ドレイン電極Ｄは、Ｕ字形状のソース電極Ｓの間に形成され、アクティブ層Ａの一部とオーバーラップする。オーミックコンタクト層は、アクティブ層Ａとソース電極Ｓとの間、及びアクティブ層Ａとドレイン電極Ｄとの間に形成される。

このような薄膜トランジスタＴＦＴは、画素電極１３０と対応するように複数個が形成される。各列の薄膜トランジスタＴＦＴのドレイン電極Ｄは、それぞれ第２方向と平行な仮想の同一線上に形成され、望ましくはデータ配線１２０の長さ方向と同一線上に形成されている。

一方、薄膜トランジスタＴＦＴの各ドレイン電極Ｄは、同一の単位画素に形成された第１及び第２連結電極１７０、１８０のうちいずれか１つの電極と電気的に直接連結される。具体的に例を挙げると、奇数列の薄膜トランジスタＴＦＴは奇数列の第１連結電極１７０と電気的に直接接続され、偶数列の薄膜トランジスタＴＦＴは偶数列の第２連結電極１８０と電気的に直接接続される。

図７は図６のII-II’線に沿って切断した断面図であり、図８は図６のIII-III’線に沿って切断した断面図である。

図６、図７、及び図８に示すように、本実施例によるストレージ配線１６０は外部から基準電圧が印加され、メインストレージ部１６２、第１サブストレージ部１６４及び第２サブストレージ部１６６を含む。

メインストレージ部１６２は第２方向に形成され、望ましくは各単位画素の中心を横切るように形成され画素電極１３０と重畳する。

第１サブストレージ部１６４はメインストレージ部１６２と接続され第１方向に沿って第１長さＬ１で延長されるとともに、画素電極１３０の一端と第１長さＬ１で重畳する。即ち、第１サブストレージ部１６４と画素電極１３０が互いに重畳する長さは、第１サブストレージ部１６４の長さと同一である。しかし、これとは異なり、第１サブストレージ１６４の長さが、第１サブストレージ１６４と画素電極１３０が互いに重畳する長さより大きく構成することも可能である。一方、第１サブストレージ部１６４は、メインストレージ部１６２から両側に第１長さＬ１で延長することが望ましい。

第２サブストレージ部１６６は、メインストレージ部１６２と接続され、第１方向に沿って第１長さＬ１より長い第２長さＬ２で延長される。望ましくは、第２サブストレージ部１６６は画素電極１３０の他端に対応する長さで形成される。一方、第２サブストレージ部１６６は、メインストレージ部１６２から両側に第２長さＬ２で延長されることが望ましい。

第２サブストレージ部１６６は、画素電極１３０の一端に対向する画素電極１３０の他端と第１長さＬ１分だけ重畳する。即ち、第２サブストレージ部１６６は、第１サブストレージ部１６４と画素電極１３０が互いに重畳する長さと同一の長さで画素電極１３０と重畳する。

より具体的に説明すると、第２サブストレージ部１６６は、画素電極１３０の他端と重畳する重畳ストレージ電極１６６ａ及び重畳ストレージ電極１６６ａと接続され画素電極１３０の他端と重畳しない非重畳ストレージ電極１６６ｂを含む。

本実施例による重畳ストレージ電極１６６ａは非重畳ストレージ電極１６６ｂから画素電極１３０の方に屈曲した形状を有する。その結果、重畳ストレージ電極１６６ａは画素電極１３０の他端と第１長さＬ１で重畳する。

非重畳ストレージ電極１６６ｂは平面的で見たとき、画素電極１３０とゲート配線１１０との間に配置される。

一方、第２サブストレージ部１６６は、各単位画素の中心を第２方向に横切る仮想の中心性を基準にして対称形状を有することが望ましい。さらに、ストレージ配線１６０は前述の中心線を基準にして対称形状を有する。

本実施例によると、第１サブストレージ部１６４及び画素電極１３０の一端が重畳する長さと、第２サブストレージ部１６６及び画素電極１３０の他端が重畳する長さが同一になるように形成することにより、画素電極１３０がゲート配線１１０を基準にして上下にミスアラインが発生しても、ストレージ配線１６０と画素電極１３０とが重畳する領域の大きさにばらつきが生じることを防止できる。

＜表示パネルの第３実施例＞
図９は本発明の第３実施例による表示パネルのうちアレイ基板の一部を示した平面図である。ここで、本実施例による表示パネルはストレージ配線を除いては前述した第２実施例の表示パネルと同一の構成を有しており、重複する説明は省略し、同一の構成要素については同一の参照符号及び名称を使用することにする。

図９に示すように、本実施例によるストレージ配線１６０は、外部から基準電圧が印加され、メインストレージ部１６２、第１サブストレージ部１６４及び第２サブストレージ部１６６を含む。

メインストレージ部１６２は第２方向に形成され、望ましくは各単位画素の中心を横切るように形成され画素電極１３０と重畳する。

第１サブストレージ部１６４は、メインストレージ部１６２と接続され第１方向に沿って第１長さＬ１で延長されるとともに、画素電極１３０の一端と第１長さＬ１で重畳する。第１サブストレージ部１６４はメインストレージ部１６２から両側に第１長さＬ１で延長されることが望ましい。

第２サブストレージ部１６６は、メインストレージ部１６２と接続され第１方向に沿って第１長さＬ１より長い第２長さＬ２で延長される。望ましくは、第２サブストレージ部１６６は画素電極１３０の他端と対応する長さで形成される。第２サブストレージ部１６６はメインストレージ部１６２から両側に第２長さＬ２で延長されることが望ましい。

第２サブストレージ部１６６は、画素電極１３０の一端に対向する画素電極１３０の他端と第１長さＬ１分だけ重畳する。即ち、第２サブストレージ部１６６は、第１サブストレージ部１６４と画素電極１３０が互いに重畳する長さと同一の長さで画素電極１３０と重畳する。

より具体的に説明すると、第２サブストレージ部１６６は、画素電極１３０の他端と重畳する重畳ストレージ電極１６６ａ及び重畳ストレージ電極１６６ａと接続され画素電極１３０の他端と重畳しない非重畳ストレージ電極１６６ｂを含む。この際、非重畳ストレージ電極１６６ｂは平面的に見たとき、画素電極１３０とゲート配線１１０との間に配置される。

本実施例による重畳ストレージ電極１６６ａは、非重畳ストレージ電極１６６ｂより大きい幅を有する。一例として、非重畳ストレージ電極１６６ｂの幅は３μｍ〜４μｍの範囲を有し、重畳ストレージ電極１６６ａの幅は５μｍ〜７μｍの範囲を有する。このように、重畳ストレージ電極１６６ａが非重畳ストレージ電極１６６ｂより大きい幅を有することにより、重畳ストレージ電極１６６ａは画素電極１３０の他端と第１長さＬ１で重畳する。

また、図９には示していないが、重畳ストレージ電極１６６ａは非重畳ストレージ電極１６６ｂから画素電極１３０の方に屈曲した形状を有する構成とすることもできる。

一方、第２サブストレージ部１６６は、各単位画素の中心を第２方向に横切る仮想の中心線を基準にして対称形状を有することが望ましい。さらに、ストレージ配線１６０はこの中心線を基準にして対称形状を有する。

本実施例によると、重畳ストレージ電極１６６ａが非重畳ストレージ電極１６６ｂより大きい幅を有し、画素電極１３０の他端と第１長さＬ１で重畳することにより、画素電極１３０のゲート配線１１０を基準にして上下にミスアラインが発生しても、ストレージ配線１６０と画素電極１３０との間の重畳する領域の大きさにばらつきが生じることを防止できる。

＜表示パネルの第４実施例＞
図１０は本発明の第４実施例による表示パネルのうちアレイ基板の一部を示した平面図である。ここで、本実施例による表示パネルはストレージ配線及び画素電極を除いては、前述した第２実施例の表示パネルと同一の構成を有しており、重複する説明は省略し、同一の構成要素については同一の参照符号及び名称を使用する。

図１０に示すように、本実施例によるストレージ配線１６０は外部から基準電圧が印加され、メインストレージ部１６２、第１サブストレージ部１６４及び第２サブストレージ部１６６を含む。

メインストレージ部１６２は第２方向に形成され、望ましくは各単位画素の中心を横切るように形成され画素電極１３０と重畳する。

第１サブストレージ部１６４は、メインストレージ部１６２と接続され第１方向に沿って第１長さＬ１で延長され、画素電極１３０の一端と第１長さＬ１で重畳する。第１サブストレージ部１６４は、メインストレージ部１６２から両側に第１長さＬ１で延長されることが望ましい。

第２サブストレージ部１６６は、メインストレージ部１６２と接続され第１方向に沿って第１長さＬ１より長い第２長さＬ２で延長される。望ましくは、第２サブストレージ部１６６は、画素電極１３０の他端と対応する長さで形成される。第２サブストレージ部１６６は、メインストレージ部１６２から両側に第２長さＬ２で延長されることが望ましい。

第２サブストレージ部１６６は、画素電極１３０の一端に対向する画素電極１３０の他端と第１長さＬ１分だけ重畳する。即ち、第２サブストレージ部１６６は、第１サブストレージ部１６４と画素電極１３０が互いに重畳する長さと同一の長さで画素電極１３０と重畳する。

一方、第２サブストレージ部１６６は、各単位画素の中心を第２方向に横切る仮想の中心線を基準にして対称形状を有することが望ましい。さらに、ストレージ配線１６０はこの中心線を基準にして対称形状を有する。

本実施例による画素電極１３０は各単位画素内に配置され、メイン電極部１３０ａ及び重畳電極部１３０ｂを含む。

メイン電極部１３０ａは、第２サブストレージ部１６６と重畳しない部分で、画素電極１３０の大部分を占める。メイン電極部１３０ａは平面的から見たとき、実質的に第１方向に長い長方形形状を有することが望ましい。

重畳電極部１３０ｂは、メイン電極部１３０ａから第２サブストレージ部１６６の方に延長され、第２サブストレージ部１６６と第１長さ分だけ重畳する。

一方、画素電極１３０には、各単位画素を複数のドメインで分割させるためのドメイン分割部１３２が形成される。本実施例によるドメイン分割部１３２は、各画素電極１３０の一部が除去され形成された開口部である。これとは異なり、ドメイン分割部１３２は画素電極１３０上に形成された突起部とすることもできる。

このように本実施例によると、画素電極１３０が第２サブストレージ部１６６と第１長さＬ１で重畳する重畳電極部１３０ｂを含むことにより、画素電極１３０がゲート配線１１０を基準にして上下にアラインミスが発生しても、ストレージ配線１６０と画素電極１３０との間の重畳する領域の大きさにばらつきが生じることを防止できる。

＜表示パネルの第５実施例＞
図１１は、本発明の第５実施例による表示パネルのうちアレイ基板の一部を示した平面図である。ここで、本実施例による表示パネルはストレージ配線を除いては、前述した第２実施例の表示パネルと同一の構成を有しており、重複する説明は省略し、同一の構成要素については同一の参照符号及び名称を使用することにする。

図１１に示すように、本実施例によるストレージ配線１６０は外部から基準電圧が印加され、メインストレージ部１６２、第１サブストレージ部１６４及び第２サブストレージ部１６６を含む。

メインストレージ部１６２は第２方向に形成され、望ましくは各単位画素の中心を横切るように形成され画素電極１３０と重畳することが好ましい。

第１サブストレージ部１６４は、メインストレージ部１６２と接続され、第１方向に沿って第１長さＬ１で延長されるとともに、画素電極１３０の一端と第１長さＬ１で重畳する。第１サブストレージ部１６４はメインストレージ部１６２から両側に第１長さＬ１で延長されることが望ましい。

第２サブストレージ部１６６は、メインストレージ部１６４と接続され第１方向に沿って第１長さＬ１より長い第２長さＬ２で延長される。望ましくは、第２サブストレージ部１６６は、画素電極１３０の他端と対応する長さで形成されることが好ましい。第２サブストレージ部１６６は、メインストレージ部１６２から両側に第２長さＬ１で延長されることが望ましい。

第２サブストレージ部１６６は、画素電極１３０の他端と第１長さＬ１で重畳する重畳ストレージ電極１６６ａ及び重畳ストレージ電極１６６ａと接続され画素電極１３０の他端と重畳しない非重畳ストレージ電極１６６ｂを含む。この際、非重畳ストレージ電極１６６ｂは平面的に見たとき、画素電極１３０とゲート配線１１０との間に配置される。

本実施例による重畳ストレージ電極１６６ａは、非重畳ストレージ電極１６６ｂから画素電極１３０の方に屈曲した形状を有する。一方、第２サブストレージ部１６６は各単位画素の中心を第２方向に横切る仮想の中心線を基準にして対称形状を有することが望ましい。さらに、ストレージ配線１６０はこの中心線を基準にして対称形状を有する。

本実施例による画素電極１３０は各単位画素内に配置され、メイン電極部１３０ａ及び重畳電極部１３０ｂを含む。

メイン電極部１３０ａは、第２サブストレージ部１６６と重畳しない部分で、画素電極１３０の大部分を占め、平面的から見たとき、実質的に第１方向に長い長方形形状を有する。

重畳電極部１３０ｂは、メイン電極部１３０ａから第２サブストレージ部１６６の方に延長され、第２サブストレージ部１６６と第１長さＬ１分だけ重畳する。即ち、重畳電極部１３０ｂは、第２サブストレージ部１６６の重畳ストレージ電極１６６ａと第１長さＬ１分だけ重畳する。

一方、画素電極１３０には、各単位画素を複数のドメインで分割させるためのドメイン分割部１３２が形成される。本実施例によるドメイン分割部１３２は、各画素電極１３０の一部が除去されて形成された開口部である。これとは異なり、ドメイン分割部１３２は画素電極１３０上に形成された突起部とすることもできる。

このように本実施例によると、重畳ストレージ電極１６６ａが画素電極１３０の方に屈曲した形状を有し、画素電極１３０は第２サブストレージ部１６６の方に突出した重畳電極部１３０ａを含むことにより、画素電極１３０がゲート配線１１０を基準にして上下にミスアラインが発生しても、ストレージ配線１６０と画素電極１３０との間の重畳する領域の大きさにばらつきが生じることを防止できる。

このような本発明によると、第１サブストレージ部及び画素電極の一端が重畳する長さと第２サブストレージ部及び画素電極の他端が重畳する長さを同一に形成することにより、画素電極がゲート配線を基準にして上下にミスアラインが発生しても、ストレージキャパシタにばらつきが生じることを防止できる。

結局、画素電極のアラインミスが発生しても、ストレージキャパシタが一定の値を有することにより、画素電極内のキックバック電圧が変動されることを防止して画像の表示品質をより向上させることができる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。

本発明の第１実施例による表示パネルを示した斜視図である。 図１の表示パネルのうちアレイ基板の配置関係を概念的に示す平面図である。 図２の一部を拡大して示した平面図である。 図３のＡ部分を拡大して示した平面図である。 図４のI-I’線に沿って切断した断面図である。 本発明の第２実施例による表示パネルのうちアレイ基板の一部を示した平面図である。 図６のII-II’線に沿って切断した断面図である。 図６のIII-III’線に沿って切断した断面図である。 本発明の第３実施例による表示パネルのうちアレイ基板の一部を示した平面図である。 本発明の第４実施例による表示パネルのうちアレイ基板の一部を示した平面図である。 本発明の第５実施例による表示パネルのうちアレイ基板の一部を示した平面図である。

符号の説明

１００ アレイ基板
１１０ ゲート配線
１２０ データ配線
１２２ 左側データライン
１２４ 右側データライン
１３０ 画素電極
１３０ａ メイン電極部
１３０ｂ 重畳電極部
ＴＦＴ 薄膜トランジスタ
１６０ ストレージ配線
１６２ メインストレージ部
１６４ 第１差部ストレージ部
１６６ 第２サブストレージ部
１６６ａ 重畳ストレージ電極
１６６ｂ 非重畳ストレージ電極
１７０ 第１連結電極
１８０ 第２連結電極
２００ 対向基板
３００ 液晶層

Claims (22)

1. 第１方向に形成されたゲート配線と、
   前記ゲート配線と交差するように第２方向に形成されたデータ配線と、
   前記ゲート配線及びデータ配線と電気的に接続された薄膜トランジスタと、
   前記ゲート配線及びデータ配線によって画定された単位画素内に形成され、前記薄膜トランジスタと電気的に接続された画素電極と、
   前記第２方向に形成されたメインストレージ部、前記メインストレージ部と接続され前記第１方向に延長されるとともに前記画素電極の一端と第１長さで重畳する第１サブストレージ部、及び前記メインストレージ部と接続され前記第１方向に延長されるとともに前記画素電極の一端に対向する他端と前記第１長さ分だけ重畳する第２サブストレージ部を有するストレージ配線と、
   を含み、
   前記第１サブストレージ部は前記第１方向に沿って前記第１長さで延長され、
   前記第２サブストレージ部は前記第１方向に沿って前記第１長さより長い第２長さで延長されていることを特徴とするアレイ基板。
2. 前記第２サブストレージ部は、前記画素電極の他端に対応する長さで形成されることを特徴とする請求項１記載のアレイ基板。
3. 前記第２サブストレージ部は、
   前記画素電極の他端と前記第１長さで重畳する重畳ストレージ電極と、
   前記重畳ストレージ電極と接続され、前記画素電極の他端と重畳しない非重畳ストレージ電極と、
   を含むことを特徴とする請求項１記載のアレイ基板。
4. 前記重畳ストレージ電極は、前記非重畳ストレージ電極から前記画素電極の方に屈曲した形状を有することを特徴とする請求項３記載のアレイ基板。
5. 前記重畳ストレージ電極の幅は、前記非重畳ストレージ電極の幅より大きいことを特徴とする請求項３記載のアレイ基板。
6. 前記非重畳ストレージ電極の幅は、３μｍ〜４μｍの範囲を有することを特徴とする請求項５記載のアレイ基板。
7. 前記重畳ストレージ電極の幅は、５μｍ〜７μｍの範囲を有することを特徴とする請求項５記載のアレイ基板。
8. 前記画素電極は、
   前記第２サブストレージ部と重畳しないメイン電極部と、
   前記メイン電極部から前記第２サブストレージ部の方に延長され、前記第２サブストレージ部と前記第１長さ分だけ重畳する重畳電極部と、
   を含むことを特徴とする請求項１記載のアレイ基板。
9. 前記第２サブストレージ部は、
   前記重畳電極部と前記第１長さで重畳する重畳ストレージ電極と、
   前記重畳ストレージ電極と接続され、前記メイン電極部と重畳しない非重畳ストレージ電極と、
   を含むことを特徴とする請求項８記載のアレイ基板。
10. 前記重畳ストレージ電極は、前記非重畳ストレージ電極から前記画素電極の方に屈曲した形状を有することを特徴とする請求項９記載のアレイ基板。
11. 前記重畳ストレージ電極の幅は、前記非重畳ストレージ電極の幅より大きいことを特徴とする請求項１０記載のアレイ基板。
12. 前記メインストレージ部は、前記単位画素の中心を横切るように形成されたことを特徴とする請求項１記載のアレイ基板。
13. 前記第１及び第２サブストレージ部は、前記メインストレージ部を基準にして両側に延長された形状を有することを特徴とする請求項１２記載のアレイ基板。
14. 前記ストレージ配線は、前記単位画素の中心を前記第２方向に横切る仮想の中心線を基準にして対称形状を有することを特徴とする請求項１３記載のアレイ基板。
15. 前記ストレージ配線は、前記データ配線と同一の層に形成されたことを特徴とする請求項１記載のアレイ基板。
16. 第１方向に形成されたゲート配線と、
    前記ゲート配線と交差するように第２方向に形成されたデータ配線と、
    前記ゲート配線及びデータ配線と電気的に接続された薄膜トランジスタと、
    前記ゲート配線及びデータ配線によって画定された単位画素内に形成され、前記薄膜トランジスタと電気的に接続された画素電極と、
    前記第２方向に形成されたメインストレージ部、前記メインストレージ部と接続され前記第１方向に延長されるとともに前記画素電極の一端と第１長さで重畳する第１サブストレージ部、及び前記メインストレージ部と接続され前記第１方向に延長されるとともに前記画素電極の一端に対向する他端と前記第１長さ分だけ重畳する第２サブストレージ部を有するストレージ配線と、
    前記データ配線と同一層に形成され、前記単位画素の前記第１方向への両端部に前記画素電極と重畳するように形成された第１及び第２連結電極と、
    を含み、
    前記第２方向は前記第１方向と垂直であり、前記単位画素は前記第２方向より前記第１方向に長い長方形形状を有することを特徴とするアレイ基板。
17. 前記第１及び第２連結電極と前記画素電極との間には保護膜が形成され、
    前記保護膜には前記第１連結電極と前記画素電極とを電気的に接続する第１コンタクトホール、及び前記第２連結電極と前記画素電極とを電気的に接続する第２コンタクトホールが形成されていることを特徴とする請求項１６記載のアレイ基板。
18. 前記薄膜トランジスタのドレイン電極は、前記第１及び第２連結電極のうちいずれか１つと電気的に直接接続されていることを特徴とする請求項１７記載のアレイ基板。
19. 前記画素電極はマトリックス形態に複数個が配置され、前記第１及び第２連結電極と前記薄膜トランジスタも前記画素電極と対応するように複数個が配置され、
    前記薄膜トランジスタのうち奇数列に配置された薄膜トランジスタの各ドレイン電極は前記奇数列に配置された第１連結電極と電気的に直接接続され、
    前記薄膜トランジスタのうち偶数列に配置された薄膜トランジスタの各ドレイン電極は前記偶数列に配置された第２連結電極と電気的に直接接続されていることを特徴とする請求項１８記載のアレイ基板。
20. 各列に配置された薄膜トランジスタの各ドレイン電極は、前記データ配線の長さ方向と同一線上に形成されていることを特徴とする請求項１９記載のアレイ基板。
21. アレイ基板、前記アレイ基板と対向する対向基板、及び前記アレイ基板と前記対向基板との間に介在する液晶層を含む表示パネルにおいて、
    前記アレイ基板は、
    第１方向に形成されたゲート配線と、
    前記第１方向に垂直である第２方向に形成されたデータ配線と、
    前記ゲート及びデータ配線と電気的に接続された薄膜トランジスタと、
    前記ゲート及びデータ配線によって画定された長方形形状の単位画素内に形成され、前記薄膜トランジスタと電気的に接続された画素電極と、
    前記第２方向に形成されたメインストレージ部、前記メインストレージ部と接続され前記第１方向に延長されるとともに前記画素電極の一端と第１長さで重畳する第１サブストレージ、及び前記メインストレージ部と接続され前記第１方向に延長されるとともに前記画素電極の一端に対向する他端と前記第１長さ分だけ重畳する第２サブストレージ部を有するストレージ配線と、
    を含み、
    前記第１サブストレージ部は前記第１方向に沿って前記第１長さで延長され、
    前記第２サブストレージ部は前記第１方向に沿って前記第１長さより長い第２長さで延長されることを特徴とする表示パネル。
22. 前記対向基板は、
    前記第１及び第２サブストレージ部をカバーする遮光膜と、
    前記遮光膜を覆うように形成されたカラーフィルタと、
    前記カラーフィルタ上に形成された共通電極と、
    を含むことを特徴とする請求項２１記載の表示パネル。