KR101309552B1 - 어레이 기판 및 이를 갖는 표시패널 - Google Patents

어레이 기판 및 이를 갖는 표시패널 Download PDF

Info

Publication number
KR101309552B1
KR101309552B1 KR1020060107006A KR20060107006A KR101309552B1 KR 101309552 B1 KR101309552 B1 KR 101309552B1 KR 1020060107006 A KR1020060107006 A KR 1020060107006A KR 20060107006 A KR20060107006 A KR 20060107006A KR 101309552 B1 KR101309552 B1 KR 101309552B1
Authority
KR
South Korea
Prior art keywords
wiring
sub
pixel portion
main
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060107006A
Other languages
English (en)
Other versions
KR20080039569A (ko
Inventor
윤여건
이원희
이계헌
김인우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060107006A priority Critical patent/KR101309552B1/ko
Priority to US11/933,391 priority patent/US8988621B2/en
Publication of KR20080039569A publication Critical patent/KR20080039569A/ko
Application granted granted Critical
Publication of KR101309552B1 publication Critical patent/KR101309552B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널이 개시된다. 어레이 기판은 게이트 배선, 데이터 배선, 박막 트랜지스터, 화소전극 및 스토리지 배선을 포함한다. 게이트 배선은 제1 방향으로 형성되고, 데이터 배선은 제1 방향과 교차되는 제2 방향으로 형성된다. 박막 트랜지스터는 게이트 배선 및 데이터 배선과 연결된다. 화소전극은 박막 트랜지스터와 연결되고, 메인 화소부 및 메인 화소부를 감싸도록 형성된 서브 화소부를 포함한다. 스토리지 배선은 게이트 배선과 평행하게 형성된 메인 배선부, 메인 배선부로부터 데이터 배선과 평행하게 연장된 서브 배선부, 및 서브 배선부로부터 게이트 배선과 평행하게 연장되어 메인 화소부와 중첩되는 돌출 배선부를 포함한다. 이로써, 스토리지 배선 및 메인 화소부 사이의 중첩영역이 증가되어, 영상의 표시품질을 보다 향상시킬 수 있다.
메인 배선부, 서브 배선부, 돌출 배선부, 연장 배선부

Description

어레이 기판 및 이를 갖는 표시패널{ARRAY SUBSTRATE AND DISPLAY PANEL HAVING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 표시패널을 개념적으로 도시한 평면도이다.
도 2는 도 1의 A부분을 확대해서 도시한 평면도이다.
도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 4는 도 2에서 게이트 배선 및 스토리지 배선을 도시한 평면도이다.
도 5는 도 2에서 데이터 배선 및 연결전극을 도시한 평면도이다.
도 6은 도 2에서 화소전극만을 도시한 평면도이다.
도 7은 도 2에서 공통전극만을 도시한 평면도이다.
도 8은 도 2에서 스토리지 배선 및 화소전극의 위치관계를 설명하기 위한 평면도이다.
도 9는 도 2의 전기적인 연결관계를 설명하기 위한 회로도이다.
도 10은 본 발명의 제2 실시예에 따른 표시패널 중 스토리지 배선 및 화소전극의 위치관계를 설명하기 위한 평면도이다.
도 11은 도 10에서 스토리지 배선만을 도시한 평면도이다.
도 12는 본 발명의 제3 실시예에 따른 표시패널 중 스토리지 배선 및 화소전 극의 위치관계를 설명하기 위한 평면도이다.
도 13은 도 10에서 화소전극만을 도시한 평면도이다.
도 14는 본 발명의 제4 실시예에 따른 표시패널 중 스토리지 배선 및 화소전극의 위치관계를 설명하기 위한 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 어레이 기판 GL : 게이트 배선
DL : 데이터 배선 TFT : 박막 트랜지스터
PE : 화소전극 SL : 스토리지 배선
MSL : 메인 배선부 SSL : 서브 배선부
PSL : 돌출 배선부 ESL : 연장 배선부
200 : 컬러필터 기판 Vcom : 공통전극
OPN : 개구부 300 : 액정층
본 발명은 어레이 기판 및 이를 갖는 표시패널에 관한 것으로, 보다 상세하게는 영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널에 관한 것이다.
대표적인 평판 표시장치인 액정 표시장치(liquid crystal display)는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시패널(liquid crystal display panel) 및 상기 액정 표시패널의 하부에 배치되어 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리(back-light assembly)를 포함한다.
상기 액정 표시패널은 어레이 기판, 상기 어레이 기판과 대향하는 컬러필터 기판, 및 상기 어레이 기판과 상기 컬러필터 기판 사이에 개재된 액정층을 포함한다.
일반적으로, 상기 어레이 기판은 제1 방향으로 형성된 게이트 배선, 상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선, 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 화소전극, 및 상기 화소전극과 중첩되도록 형성된 스토리지 배선을 포함한다.
한편, 상기 화소전극은 시야각을 향상시키기 위해 두 부분으로 분리될 수 있다. 즉, 상기 화소전극은 제1 전압이 인가되는 제1 화소부 및 상기 제1 전압보다 낮은 레벨의 제2 전압이 인가되는 제2 화소부를 포함한다. 여기서, 상기 박막 트랜지스터의 드레인 전극은 상기 제1 화소부와 전기적으로 직접 연결되는 반면, 상기 제2 화소부와는 중첩되어 커패시터를 형성한다.
이와 같이, 상기 제2 화소부는 상기 드레인 전극과 직접 연결되어 있는 것이 아니라 플로팅(floating)에 상태로 있는 것이므로, 상기 제2 화소부 내에서 잔류 직류전류가 있을 경우, 상기 제2 전압이 쉽게 변동될 수 있고, 그로 인해 표시품질이 저하될 수 있다.
따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 화소전극 내의 전압변동을 최소화하여 영상의 표시품질을 향상시킨 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 어레이 기판을 구비하는 표시패널을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 제1 실시예에 따른 어레이 기판은 게이트 배선, 데이터 배선, 박막 트랜지스터, 화소전극 및 스토리지 배선을 포함한다.
상기 게이트 배선은 제1 방향으로 형성되고, 상기 데이터 배선은 상기 제1 방향과 교차되는 제2 방향으로 형성된다. 상기 박막 트랜지스터는 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된다. 상기 화소전극은 상기 박막 트랜지스터와 전기적으로 연결되고, 메인 화소부 및 상기 메인 화소부를 감싸도록 형성된 서브 화소부를 포함한다. 상기 스토리지 배선은 상기 화소전극을 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부와 중첩되는 서브 배선부, 및 상기 서브 배선부로부터 상기 게이트 배선과 평행하게 연장되어 상기 메인 화소부와 중첩되는 돌출 배선부를 포함한다.
이때, 상기 스토리지 배선과 상기 메인 화소부와 중첩되는 제2 중첩영역의 면적은 상기 스토리지 배선과 상기 서브 화소부와 중첩되는 제1 중첩영역의 면적의 1/6 이상인 것이 바람직하다.
선택적으로, 상기 스토리지 배선은 상기 서브 배선부로부터 연장되어 상기 메인 화소부와 상기 서브 화소부 사이에 형성된 연장 배선부를 더 포함할 수 있다.
상기 서브 화소부는 상기 메인 화소부를 완전히 에워싸는 형상을 가질 수도 있고, 일측이 개구되도록 상기 메인 화소부를 감싸는 형상을 가질 수도 있다.
상기한 본 발명의 목적을 달성하기 위한 제2 실시예에 따른 어레이 기판은 게이트 배선, 데이터 배선, 박막 트랜지스터, 화소전극 및 스토리지 배선을 포함한다.
상기 게이트 배선은 제1 방향으로 형성되고, 상기 데이터 배선은 상기 제1 방향과 교차되는 제2 방향으로 형성된다. 상기 박막 트랜지스터는 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된다. 상기 화소전극은 상기 박막 트랜지스터와 전기적으로 연결되고, 메인 화소부 및 상기 메인 화소부를 감싸도록 형성된 서브 화소부를 포함한다. 상기 스토리지 배선은 상기 화소전극을 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부와 중첩되는 서브 배선부, 및 상기 서브 배선부로부터 연장되어 상기 메인 화소부와 상기 서브 화소부 사이에 형성된 연장 배선부를 포함한다.
이때, 상기 연장 배선부는 상기 서브 화소부 및 상기 메인 화소부와 일부가 중첩되도록 형성된 것이 바람직하다. 또한, 상기 서브 화소부는 상기 메인 화소부를 완전히 에워싸는 형상을 갖는 것이 바람직하다.
상기한 본 발명의 목적을 달성하기 위한 제3 실시예에 따른 어레이 기판은 게이트 배선, 데이터 배선, 박막 트랜지스터, 화소전극 및 스토리지 배선을 포함한다.
상기 게이트 배선은 제1 방향으로 형성된다. 상기 데이터 배선은 상기 제1 방향과 교차되는 제2 방향으로 형성된다. 상기 박막 트랜지스터는 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된다. 상기 화소전극은 상기 박막 트랜지스터와 전기적으로 연결되고, 메인 화소부 및 일측이 개구되도록 상기 메인 화소부를 감싸는 서브 화소부를 포함한다. 상기 스토리지 배선은 상기 화소전극을 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 및 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부가 개구된 일측을 통해 상기 메인 화소부와 중첩되는 서브 배선부를 포함한다.
상기한 본 발명의 다른 목적을 달성하기 위한 제1 실시예에 따른 표시패널은 컬러필터 및 개구부를 갖는 공통전극을 갖는 컬러필터 기판, 상기 컬러필터 기판과 대향하여 배치된 어레이 기판, 및 상기 컬러필터 기판과 상기 어레이 기판 사이에 배치된 액정층을 포함한다.
상기 어레이 기판은 제1 방향으로 형성된 게이트 배선과, 상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 개구부에 의해 복수의 도메인 영역들이 구분되도록 상기 개구부와 대응되게 형성되며, 메인 화소부 및 상기 메인 화소부를 감싸도록 형성된 서브 화 소부를 갖는 화소전극과, 상기 화소전극을 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부와 중첩되는 서브 배선부, 및 상기 서브 배선부로부터 상기 게이트 배선과 평행하게 연장되어 상기 메인 화소부와 중첩되는 돌출 배선부를 갖는 스토리지 배선을 포함한다.
상기한 본 발명의 다른 목적을 달성하기 위한 제2 실시예에 따른 표시패널은 컬러필터 및 개구부를 갖는 공통전극을 갖는 컬러필터 기판, 상기 컬러필터 기판과 대향하여 배치된 어레이 기판, 및 상기 컬러필터 기판과 상기 어레이 기판 사이에 배치된 액정층을 포함한다.
상기 어레이 기판은 제1 방향으로 형성된 게이트 배선과, 상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 개구부에 의해 복수의 도메인 영역들이 구분되도록 상기 개구부와 대응되게 형성되며, 메인 화소부 및 상기 메인 화소부를 감싸도록 형성된 서브 화소부를 갖는 화소전극과, 상기 화소전극을 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부와 중첩되는 서브 배선부, 및 상기 서브 배선부로부터 연장되어 상기 메인 화소부와 상기 서브 화소부 사이에 형성된 연장 배선부를 갖는 스토리지 배선을 포함한다.
상기한 본 발명의 다른 목적을 달성하기 위한 제3 실시예에 따른 표시패널은 컬러필터 및 개구부를 갖는 공통전극을 갖는 컬러필터 기판, 상기 컬러필터 기판과 대향하여 배치된 어레이 기판, 및 상기 컬러필터 기판과 상기 어레이 기판 사이에 배치된 액정층을 포함한다.
상기 어레이 기판은 제1 방향으로 형성된 게이트 배선과, 상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 개구부에 의해 복수의 도메인 영역들이 구분되도록 상기 개구부와 대응되게 형성되며, 메인 화소부 및 일측이 개구되도록 상기 메인 화소부를 감싸는 서브 화소부를 갖는 화소전극과, 상기 화소전극을 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 및 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부가 개구된 일측을 통해 상기 메인 화소부와 중첩되는 서브 배선부를 갖는 스토리지 배선을 포함한다.
이러한 본 발명에 따르면, 스토리지 배선과 메인 화소부가 서로 중첩되는 영역이 종래에 비해 증가됨에 따라, 표시패널의 표시품질을 보다 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하기로 한다.
<표시패널의 제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 표시패널을 개념적으로 도시한 평면도이다.
우선, 도 1을 참조하여 본 실시예에 의한 표시패널의 평면적인 위치관계를 설명하고자 한다.
게이트 배선(GL)은 제1 방향으로 길게 형성된다. 데이터 배선(DL)은 제1 방향과 교차되는 제2 방향으로 길게 형성된다. 이때, 제1 방향과 제2 방향은 서로 수직한 것이 바람직하다.
박막 트랜지스터(TFT)는 게이트 배선(GL) 및 데이터 배선(DL)과 전기적으로 연결된다. 화소전극(PE)은 박막 트랜지스터(TFT)와 전기적으로 연결된다. 여기서, 게이트 배선(GL)으로 게이트 신호가 인가되고 데이터 배선(DL)으로 데이터 신호가 인가되면, 화소전극(PE)은 박막 트랜지스터(TFT)로부터 구동전압을 인가받는다.
보다 구체적으로 표시패널을 설명하면, 화소전극(PE)은 데이터 배선(DL)을 중심으로 양측에 각각 형성된 제1 화소전극(PE) 및 제2 화소전극(PE)을 포함한다. 일례로, 제1 화소전극(PE)은 데이터 배선(DL)을 중심으로 좌측에 형성되고, 제2 화소전극(PE)은 데이터 배선(DL)을 중심으로 우측에 형성된다.
게이트 배선(GL)은 화소전극(PE)의 제2 방향으로의 양측에 각각 형성된 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)을 포함한다. 일례로, 제1 게이트 배선(GL1)은 화소전극(PE)의 상측에 형성되고, 제2 게이트 배선(GL2)은 화소전극(PE)의 하측에 형성된다.
박막 트랜지스터(TFT)는 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)를 포함한다. 제1 박막 트랜지스터(TFT1)는 데이터 배선(DL), 제1 게이트 배선(GL1) 및 제1 화소전극(PE1)과 전기적으로 연결된다. 제2 박막 트랜지스터(TFT2) 데이터 배선(DL), 제2 게이트 배선(GL2) 및 제2 화소전극(PE2)과 전기적 으로 연결된다.
한편, 게이트 배선(GL), 데이터 배선(DL), 화소전극(PE) 및 박막 트랜지스터(TFT1)는 위에서 서술된 배치관계를 가지며, 복수개가 매트리스 형태로 배치된다.
도 2는 도 1의 A부분을 확대해서 도시한 평면도이고, 도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 본 실시예에 의한 표시패널은 어레이 기판(100), 컬러필터 기판(200) 및 액정층(300)을 포함한다.
어레이 기판(100)은 제1 투명기판(110), 게이트 절연층(120), 보호막(130), 게이트 배선(GL), 데이터 배선(DL), 박막 트랜지스터(TFT), 화소전극(PE) 및 스토리지 배선(SL)을 포함한다. 이때, 게이트 배선(GL)은 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)을 포함하고, 박막 트랜지스터(TFT)는 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)를 포함하며, 화소전극(PE)은 제1 화소전극(PE1) 및 제2 화소전극(PE2)을 포함한다.
컬러필터 기판(200)은 어레이 기판(100)과 대향하여 배치된다. 컬러필터 기판(200)은 제2 투명기판(210), 차광막(220), 컬러필터(230), 평탄화막(240) 및 공통전극(Vcom)을 포함한다.
액정층(300)은 어레이 기판(200) 및 컬러필터 기판(300) 사이에 개재된다. 액정층(300)은 어레이 기판(200) 및 컬러필터 기판(300) 사이에 형성된 전기장에 의해 광투과율을 변경시킨다.
우선, 어레이 기판(100)의 구성요소에 대하여 자세히 설명하기로 한다.
제1 투명기판(110)은 플레이트 형상을 갖고, 투명한 물질, 일례로 유리, 석영 및 합성수지로 이루어진다.
도 4는 도 2에서 게이트 배선 및 스토리지 배선을 도시한 평면도이다.
도 2, 도 3 및 도 4를 참조하면, 게이트 배선(GL) 및 스토리지 배선(SL)은 제1 투명기판(110) 상에 형성된다.
게이트 배선(GL)은 제1 방향으로 길게 연장되어 형성된다. 구체적으로, 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 서로 평행하게 제1 방향으로 형성된다. 제1 게이트 배선(GL1)으로부터 하측방향으로 돌출되어 제1 게이트 전극(G1)이 형성되고, 제2 게이트 배선(GL2)으로부터 상측방향으로 돌출되어 제2 게이트 전극(G2)이 형성된다.
스토리지 배선(SL)은 메인 배선부(MSL), 서브 배선부(SSL) 및 돌출 배선부(PSL)를 포함한다.
메인 배선부(MSL)는 게이트 배선(GL)과 평행하게 제1 방향으로 형성된다. 서브 배선부(SSL)는 메인 배선부(MSL)로부터 제2 방향과 평행하게 연장된다. 돌출 배선부(PSL)는 서브 배선부(SSL)로부터 게이트 배선(GL)과 평행하게 연장된다.
한편, 서브 배선부(SSL)는 제1 서브 배선(SSL1) 및 제2 서브 배선(SSL2)을 포함할 수 있다. 제1 서브 배선(SSL1)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장된다. 제2 서브 배선(SSL2)은 제1 서브 배선(SSL1)으로부터 제1 방향으로 이격되어 형성되고, 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장된다.
따라서, 메인 배선부(MSL) 및 서브 배선부(SSL)는 평면적으로 보았을 때, H-자, U-자 또는 L-자 형상을 가질 수 있다. 바람직하게, 메인 배선부(MSL) 및 서브 배선부(SSL)는 평면적으로 보았을 때, H-자 형상을 갖는다.
돌출 배선부(PSL)는 제1 돌출 배선(PSL1) 및 제2 돌출 배선(PSL2)을 포함할 수 있다. 제1 돌출 배선(PSL1)은 제1 서브 배선(SSL1)으로부터 제2 서브 배선(SSL2)을 향하여 돌출되어 형성된다. 제2 돌출 배선(PSL2)은 제2 서브 배선(SSL2)으로부터 제1 서브 배선(SSL1)을 향하여 돌출되어 형성된다. 여기서, 메인 배선부(MSL) 및 서브 배선부(SSL)가 평면적으로 H-자 형상을 갖는다고 할 때, 제1 돌출 배선(PSL1)은 제1 서브 배선(SSL1)으로부터 한 쌍이 돌출되고, 제2 돌출 배선(PSL2)은 제2 서브 배선(SSL2)으로부터 한 쌍이 돌출되는 것이 바람직하다.
한편, 게이트 절연층(120)은 게이트 배선(GL) 및 스토리지 배선(SL)을 덮도록 제1 투명기판 상에 형성된다.
제1 게이트 전극(G1)과 대응되는 게이트 절연층(120) 상에는 제1 액티브 패턴(A1)이 형성되고, 제2 게이트 전극(G2)과 대응되는 게이트 절연층(120) 상에는 제2 액티브 패턴(A2)이 형성된다.
도 5는 도 2에서 데이터 배선 및 연결전극을 도시한 평면도이다.
도 2, 도 3 및 도 5를 참조하면, 데이터 배선(GL) 및 연결전극(CE)은 게이트 절연층(120) 상에 형성된다.
데이터 배선(GL)은 제1 방향과 수직하게 교차되는 제2 방향으로 길게 형성된 다. 데이터 배선(GL)에는 제1 소스 전극(S1) 및 제2 소스 전극(S2)이 형성된다. 제1 소스 전극(S1)은 제1 액티브 패턴(A1)과 중첩되도록 형성되고, 제2 소스 전극(S2)은 제2 액티브 패턴(A2)과 중첩되도록 형성된다.
제1 소스 전극(S1)은 일례로, 하측이 개구된 U-자 형상을 갖고, 제2 소스 전극(S2)은 일례로, 상측이 개구된 U-자 형상을 갖는다. 여기서, 제1 소스 전극(S1)은 이웃하는 제2 소스 전극(S2)과 일체화된 형태로 형성되는 것이 바람직하다. 즉, 일체화된 제1 소스 전극(S1) 및 제2 소스 전극(S2)은 평면적으로 보았을 때, H-자 형상을 갖는다.
제1 드레인 전극(D1)은 제1 액티브 패턴(A1)과 중첩되도록 형성되며, 제1 소스 전극(S1)으로부터 이격되어 형성된다. 제2 드레인 전극(D2)은 제2 액티브 패턴(A2)과 중첩되도록 형성되며, 제2 소스 전극(S2)으로부터 이격되어 형성된다.
연결전극(CE)은 제1 외곽 연결전극(OCE1), 제1 중심 연결전극(CCE1), 제2 외곽 연결전극(OCE2) 및 제2 중심 연결전극(CCE2)을 포함한다. 여기서, 제1 외곽 연결전극(OCE1) 및 제1 중심 연결전극(CCE1)은 데이터 배선(DL)을 중심으로 좌측에 형성되고, 제2 외곽 연결전극(OCE2) 및 제2 중심 연결전극(CCE2)은 데이터 배선(DL)을 중심으로 우측에 형성된다.
제1 외곽 연결전극(OCE1)은 제1 상측전극(OCE1-a) 및 제1 하측전극(OCE1-b)을 포함한다. 제1 상측전극(OCE1-a)은 제1 게이트 배선(GL1)과 인접한 위치에 형성된다. 제1 하측전극(OCE1-b)은 제1 상측전극(OCE1-a)과 마주보도록 제2 게이트 배선(GL2)과 인접한 위치에 형성된다.
제1 중심 연결전극(CCE1)은 제1 상측전극(OCE1-a) 및 제1 하측전극(OCE1-b) 사이에 형성된다. 바람직하게, 제1 중심 연결전극(CCE1)은 제1 상측전극(OCE1-a) 및 제1 하측전극(OCE1-b) 사이의 중앙에 형성된다.
제2 외곽 연결전극(OCE2)은 제2 상측전극(OCE2-a) 및 제2 하측전극(OCE2-b)을 포함한다. 제2 상측전극(OCE2-a)은 제1 게이트 배선(GL1)과 인접한 위치에 형성된다. 제2 하측전극(OCE2-b)은 제2 상측전극(OCE2-a)과 마주보도록 제2 게이트 배선(GL2)과 인접한 위치에 형성된다.
제2 중심 연결전극(CCE2)은 제2 상측전극(OCE2-a) 및 제2 하측전극(OCE2-b) 사이에 형성되고, 바람직하게 제2 상측전극(OCE2-a) 및 제2 하측전극(OCE2-b) 사이의 중앙에 형성된다.
한편, 제1 게이트 전극(G1), 제1 액티브 패턴(A1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 제1 박막 트랜지스터(TFT1)의 구성요소들이고, 제2 게이트 전극(G2), 제2 액티브 패턴(A2), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)은 제2 박막 트랜지스터(TFT2)의 구성요소들이다.
제1 박막 트랜지스터(TFT1)의 제1 드레인 전극(D1)은 두 갈래로 길게 연장되어, 제1 상측전극(OCE1-a) 및 제1 중심 연결전극(CCE1)과 전기적으로 연결된다. 제2 박막 트랜지스터(TFT2)의 제2 드레인 전극(D2)은 두 갈래로 길게 연장되어, 제2 하측전극(OCE2-b) 및 제2 중심 연결전극(CCE2)과 전기적으로 연결된다.
이어서, 보호막(130)은 데이터 배선(DL), 박막 트랜지스터(TFT) 및 연결전극(CE)을 덮도록 게이트 절연층(120) 상에 형성된다. 보호막(130)에는 제1 외곽 연 결전극(OCE1) 및 제2 외곽 연결전극(OCE2)의 상부에 콘택홀(132)이 형성된다. 즉, 콘택홀(132)은 제1 상측전극(OCE1-a), 제1 하측전극(OCE1-b), 제2 상측전극(OCE2-a) 및 제2 하측전극(OCE2-b)의 상부에 각각 형성된다.
도 6은 도 2에서 화소전극만을 도시한 평면도이다.
도 2, 도 3 및 도 6을 참조하면, 화소전극(PE)은 보호막(130) 상에 형성되며, 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)의 사이에 형성된다. 화소전극(PE)은 투명한 도전성 물질로 이루어진다.
화소전극(PE)은 데이터 배선(DL)을 중심으로 좌측에 형성된 제1 화소전극(PE1) 및 데이터 배선(DL)을 중심으로 우측에 형성된 제2 화소전극(PE2)을 포함한다.
제1 화소전극(PE1)은 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1)를 포함하고, 선택적으로 제1 더미 화소부(DPE1)를 더 포함할 수 있다.
제1 메인 화소부(CPE1)는 제1 중심 연결전극(CCE1)과 중첩되도록 제1 중심 연결전극(CCE1)과 대응되는 위치에 형성된다. 그 결과, 제1 메인 화소부(CPE1) 및 제1 중심 연결전극(CCE1)은 서로 이격되어 제1 중앙 커패시터를 형성한다.
제1 메인 화소부(CPE1)는 평면적으로 보았을 때, 실질적으로 V-자 형상을 갖는 것이 바람직하다. 즉, 제1 메인 화소부(CPE1)는 제1 방향에 45도 경사진 제3 방향 및 제3 방향에 수직한 제4 방향으로 연장된 형상을 갖는다.
제1 서브 화소부(OPE1)는 제1 메인 화소부(CPE1)를 감싸는 형상을 갖는다. 바람직하게, 제1 서브 화소부(OPE1)는 제1 메인 화소부(CPE1)를 완전히 에워싸는 형상을 갖는다.
제1 서브 화소부(OPE1)는 제1 외곽 연결전극(OCE1), 즉 제1 상측전극(OCE1-a) 및 제1 하측전극(OCE1-b)과 중첩되도록 형성된다. 또한, 제1 서브 화소부(OPE1)는 제1 상측전극(OCE1-a) 및 제1 하측전극(OCE1-b)의 상부에 형성된 콘택홀(132)을 통해 제1 상측전극(OCE1-a) 및 제1 하측전극(OCE1-b)과 전기적으로 연결된다. 그 결과, 제1 서브 화소부(OPE1)는 제1 박막 트랜지스터(TFT1)의 제1 드레인 전극(D1)과 전기적으로 연결된다.
제1 더미 화소부(DPE1)는 제1 서브 화소부(OPE1)로부터 이격되어, 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)의 상부에 각각 형성된다.
제2 화소전극(PE2)은 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2)를 포함하고, 선택적으로 제2 더미 화소부(DPE2)를 더 포함할 수 있다.
제2 메인 화소부(CPE2)는 제2 중심 연결전극(CCE2)과 중첩되도록 제2 중심 연결전극(CCE2)과 대응되는 위치에 형성된다. 그 결과, 제2 메인 화소부(CPE2) 및 제2 중심 연결전극(CCE2)은 서로 이격되어 제2 중앙 커패시터를 형성한다. 한편, 제2 메인 화소부(CPE2)는 제1 메인 화소부(CPE1)와 동일한 형상을 갖는 것이 바람직하다.
제2 서브 화소부(OPE2)는 제2 메인 화소부(CPE2)를 감싸는 형상을 갖고, 바람직하게 제2 메인 화소부(CPE2)를 완전히 에워싸는 형상을 갖는다.
제2 서브 화소부(OPE2)는 제2 외곽 연결전극(OCE2), 즉 제2 상측전극(OCE2-a) 및 제2 하측전극(OCE2-b)과 중첩되도록 형성된다. 또한, 제2 서브 화소부(OPE2) 는 제2 상측전극(OCE2-a) 및 제2 하측전극(OCE2-b)의 상부에 형성된 콘택홀(132)을 통해 제2 상측전극(OCE2-a) 및 제2 하측전극(OCE2-b)과 전기적으로 연결된다. 그 결과, 제2 서브 화소부(OPE2)는 제2 박막 트랜지스터(TFT2)의 제2 드레인 전극(D2)과 전기적으로 연결된다.
제2 더미 화소부(DPE2)는 제2 서브 화소부(OPE2)로부터 이격되어, 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)의 상부에 각각 형성된다.
한편, 제1 더미 화소부(DPE1) 및 제2 더미 화소부(DPE2)는 영상을 표시하는 데 역할을 수행하는 것이 아니라 제조공정 상의 문제점을 해결하기 위해 형성된 것이므로, 제거될 수 있다.
이어서, 도 2 및 도 3을 참조하여 컬러필터 기판(200)의 구성요소들을 설명하겠다.
우선, 제2 투명기판(210)은 플레이트 형상을 갖고, 어레이 기판(100)과 대향하여 배치된다.
차광막(220)은 게이트 배선(GL), 데이터 배선(DL) 및 박막 트랜지스터(TFT) 등을 커버하도록 제2 투명기판(210) 상에 형성된다.
컬러필터(230)는 제2 투명기판(210) 상에 형성되며, 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터를 포함한다. 일례로, 컬러필터(230)는 차광막(220)을 덮도록 제2 투명기판(210) 상에 형성된다.
평탄화층(240)은 컬러필터(230) 상에 형성되고, 바람직하게 표면을 평탄화시킨다.
도 7은 도 2에서 공통전극만을 도시한 평면도이다.
도 2, 도 3 및 도 7을 참조하면, 공통전극(Vcom)은 투명한 도전성 물질로 이루어지며, 평탄화층(240) 상에 형성된다.
공통전극(Vcom)에는 화소전극(PE)과 함께 복수의 도메인 영역들로 분할되도록 개구부(OPN)가 형성된다. 바람직하게, 개구부(OPN)는 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1)를 두 부분으로 분할시키도록 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1)의 중심을 따라 형성되고, 또한 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2)를 두 부분으로 분할시키도록 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2)의 중심을 따라 형성된다. 즉, 개구부(OPN)는 제3 방향 및 제4 방향으로 연장된 형상을 갖는다.
한편, 공통전극(Vcom)에는 개구부(OPN) 대신에 화소전극(PE)과 함께 복수의 도메인 영역들로 분할시키는 돌기부(미도시)가 형성될 수도 있다.
도 8은 도 2에서 스토리지 배선 및 화소전극의 위치관계를 설명하기 위한 평면도이다.
도 8을 참조하여 본 실시예의 특징이 부각되도록 스토리지 배선(SL)을 다시 설명하겠다.
스토리지 배선(SL)은 메인 배선부(MSL), 서브 배선부(SSL) 및 돌출 배선부(PSL)를 포함한다.
메인 배선부(MSL)는 화소전극(PE), 즉 제1 화소전극(PE1) 및 제2 화소전극(PE2)을 가로지르도록 게이트 배선(GL)과 평행하게 제1 방향으로 형성된다. 바람 직하게, 메인 배선부(MSL)는 제1 화소전극(PE1) 및 제2 화소전극(PE2)의 중심을 가로지르도록 형성되는 것이 바람직하다. 즉, 제1 화소전극(PE1) 및 제2 화소전극(PE2)은 메인 배선부(MSL)를 기준으로 대칭되는 형상을 갖는다.
서브 배선부(SSL)는 메인 배선부(MSL)로부터 제2 방향과 평행하게 연장되어, 제1 서브 화소부(OPE1) 및 제2 서브 화소부(OPE2)와 중첩된다. 이때, 서브 배선부(SSL)와 제1 서브 화소부(OPE1) 사이의 관계는 서브 배선부(SSL)와 제2 서브 화소부(OPE2) 사이의 관계와 동일하므로, 서브 배선부(SSL)와 제1 서브 화소부(OPE1) 사이의 관계만을 설명하겠다.
서브 배선부(SSL)는 일례로, 제1 서브 배선(SSL1) 및 제2 서브 배선(SSL2)을 포함한다.
제1 서브 배선(SSL1)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장되어, 제1 서브 화소부(OPE1)의 일단과 중첩된다.
제2 서브 배선(SSL2)은 제1 서브 배선(SSL1)으로부터 제1 방향으로 이격되어 형성된다. 제2 서브 배선(SSL2)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장되어, 제1 서브 화소부(OPE1)의 일단의 반대측인 제1 서브 화소부(OPE1)의 타단과 중첩된다.
돌출 배선부(PSL)는 서브 배선부(SSL)로부터 게이트 배선(GL)과 평행하게 연장되어, 제1 메인 화소부(CPE1) 및 제2 메인 화소부(CPE2)와 중첩된다. 이때, 돌출 배선부(PSL)와 제1 메인 화소부(CPE1) 사이의 관계는 돌출 배선부(PSL)와 제2 메인 화소부(CPE2) 사이의 관계와 동일하므로, 돌출 배선부(PSL)와 제1 메인 화소 부(CPE1) 사이의 관계만을 설명하겠다.
돌출 배선부(PSL)는 일례로, 제1 돌출 배선(PSL1) 및 제2 돌출 배선(PSL2)을 포함한다.
제1 돌출 배선(PSL1)은 제1 서브 배선(SSL1)으로부터 제2 서브 배선(SSL2)을 향하여 돌출되어, 제1 메인 화소부(CPE1)의 일단과 중첩된다.
제2 돌출 배선(PSL2)은 제2 서브 배선(SSL2)으로부터 제1 서브 배선(SSL1)을 향하여 돌출되어, 제1 메인 화소부(CPE1)의 일단의 반대측인 제1 메인 화소부(CPE1)의 타단과 중첩된다.
한편, 스토리지 배선(SL)과 제1 서브 화소부(OPE1) 또는 제2 서브 화소부(OPE2)가 서로 중첩되는 영역을 제1 중첩영역(AR1)이라고 하고, 스토리지 배선(SL)과 제1 메인 화소부(CPE1) 또는 제2 메인 화소부(CPE2)가 서로 중첩되는 영역을 제2 중첩영역(AR2)이라고 할 때, 제2 중첩영역(AR2)의 면적은 제1 중첩영역(AR1)의 면적의 1/6 ~ 1 의 범위를 갖는 것이 바람직하다.
도 9는 도 2의 전기적인 연결관계를 설명하기 위한 회로도이다.
도 2 및 도 9를 참조하여 본 실시예에 의한 표시패널의 전기적인 연결관계를 설명하겠다.
제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)은 서로 평행하게 형성되고, 데이터 배선(DL)은 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)에 수직한 방향으로 형성된다.
제1 박막 트랜지스터(TFT1)는 제1 게이트 전극(D1), 제1 액티브 패턴(A1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함한다.
제1 게이트 전극(D1)은 제1 게이트 배선(GL1)과 전기적으로 연결되고, 제1 소스 전극(S1)은 데이터 배선(DL)과 전기적으로 연결된다. 제1 드레인 전극(D1)은 제1 서브 화소부(OPE1)와 직접 전기적으로 연결되고, 제1 메인 화소부(CPE1)와의 사이에서는 제1 중앙 커패시터(Ccp)가 형성된다. 제1 액티브 패턴(A1)은 제1 게이트 전극(D1)에 인가되는 게이트 신호에 의해, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 전기적으로 연결시킨다.
제1 서브 화소부(OPE1)는 공통전극(Vcom)과의 사이에서 제1 액정 커패시터(Clc1)를 형성하고, 스토리지 배선(SL)과의 사이에서 제1 스토리지 커패시터(Ccp1)를 형성한다.
제1 메인 화소부(CPE1)는 공통전극(Vcom)과의 사이에서 제2 액정 커패시터(Clc2)를 형성하고, 스토리지 배선(SL)과의 사이에서 제2 스토리지 커패시터(Ccp2)를 형성한다.
여기서, 제2 중첩영역(AR2)의 면적이 제1 중첩영역(AR1)의 면적의 1/6 ~ 1 의 범위를 갖는다면, 제2 스토리지 커패시터(Ccp2)의 값은 제1 스토리지 커패시터(Ccp1)의 값의 1/6 ~ 1 의 범위를 갖는다.
한편, 제2 박막 트랜지스터(TFT2)는 데이터 배선(DL), 제2 게이트 배선(GL2) 및 제2 화소전극(PE2)과 전기적으로 연결된다. 제2 박막 트랜지스터(TFT2), 제2 화소전극(PE2) 등의 구체적인 연결관계는 제1 박막 트랜지스터(TFT1), 제1 화소전극(PE1) 등의 연결관계와 동일하므로, 그 자세한 설명은 생략하기로 한다.
이와 같이, 본 실시예에 따르면, 돌출 배선부(PSL)는 서브 배선부(SSL)로부터 게이트 배선(GL)과 평행하게 연장되어 제1 메인 화소부(CPE1) 및 제2 메인 화소부(CPE2)와 중첩됨에 따라, 스토리지 배선(SL)이 제1 메인 화소부(CPE1) 및 제2 메인 화소부(CPE2)와 중첩되는 영역의 면적이 종래에 비해 증가될 수 있고, 그 결과 제1 메인 화소부(CPE1) 및 제2 메인 화소부(CPE2) 내의 전압이 변동되는 폭을 보다 감소시킬 수 있다.
<표시패널의 제2 실시예>
도 10은 본 발명의 제2 실시예에 따른 표시패널 중 스토리지 배선 및 화소전극의 위치관계를 설명하기 위한 평면도이고, 도 11은 도 10에서 스토리지 배선만을 도시한 평면도이다.
본 실시예에 의한 표시패널은 스토리지 배선을 제외하면, 제1 실시예에 의한 표시패널과 동일하므로, 스토리지 배선을 제외한 나머지 구성요소들에 대한 설명은 생략하기로 한다.
도 2 및 도 10을 참조하면, 스토리지 배선(SL)은 메인 배선부(MSL), 서브 배선부(SSL) 및 연장 배선부(ESL)를 포함한다.
메인 배선부(MSL)는 화소전극(PE), 즉 제1 화소전극(PE1) 및 제2 화소전극(PE2)을 가로지르도록 게이트 배선(GL)과 평행하게 제1 방향으로 형성된다. 바람직하게, 메인 배선부(MSL)는 제1 화소전극(PE1) 및 제2 화소전극(PE2)의 중심을 가로지르도록 형성되는 것이 바람직하다.
서브 배선부(SSL)는 메인 배선부(MSL)로부터 제2 방향과 평행하게 연장되어, 제1 서브 화소부(OPE1) 및 제2 서브 화소부(OPE2)와 중첩된다. 이때, 서브 배선부(SSL)와 제1 서브 화소부(OPE1) 사이의 관계는 서브 배선부(SSL)와 제2 서브 화소부(OPE2) 사이의 관계와 동일하므로, 서브 배선부(SSL)와 제1 서브 화소부(OPE1) 사이의 관계만을 설명하겠다.
서브 배선부(SSL)는 일례로, 제1 서브 배선(SSL1) 및 제2 서브 배선(SSL2)을 포함한다. 제1 서브 배선(SSL1)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장되어, 제1 서브 화소부(OPE1)의 일단과 중첩된다. 제2 서브 배선(SSL2)은 제1 서브 배선(SSL1)으로부터 제1 방향으로 이격되어 형성된다. 제2 서브 배선(SSL2)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장되어, 제1 서브 화소부(OPE1)의 일단의 반대측인 제1 서브 화소부(OPE1)의 타단과 중첩된다.
연장 배선부(ESL)는 서브 배선부(SSL)로부터 연장되어, 제1 메인 화소부(CPE1)와 제1 서브 화소부(OPE1) 사이 및 제2 메인 화소부(CPE2)와 제2 서브 화소부(OPE2) 사이에 형성된다. 바람직하게, 연장 배선부(ESL)는 제1 메인 화소부(CPE1)와 제1 서브 화소부(OPE1) 및 제2 메인 화소부(CPE2)와 제2 서브 화소부(OPE2)와 일부가 중첩되도록 형성된다.
여기서, 제1 화소전극(PE1) 및 제2 화소전극(PE2)은 메인 배선부(MSL)를 중심으로 대칭 형상을 가진다고 할 때, 연장 배선부(ESL) 또한 메인 배선부(MSL)를 중심으로 대칭 형상을 갖는다. 즉, 연장 배선부(ESL)는 메인 배선부(MSL)를 기준으로 상측 및 하측에 각각 형성된다.
한편, 스토리지 배선(SL)과 제1 서브 화소부(OPE1) 또는 제2 서브 화소부(OPE2)가 서로 중첩되는 영역을 제1 중첩영역(AR1)이라고 하고, 스토리지 배선(SL)과 제1 메인 화소부(CPE1) 또는 제2 메인 화소부(CPE2)가 서로 중첩되는 영역을 제2 중첩영역(AR2)이라고 할 때, 제2 중첩영역(AR2)의 면적은 제1 중첩영역(AR1)의 면적의 1/6 ~ 1 의 범위를 갖는 것이 바람직하다.
이와 같이 본 실시예에 따르면, 연장 배선부(ESL)가 제1 메인 화소부(CPE1)와 제1 서브 화소부(OPE1) 사이 및 제2 메인 화소부(CPE2)와 제2 서브 화소부(OPE2) 사이에 형성됨에 따라, 제1 메인 화소부(CPE1)와 제1 서브 화소부(OPE1) 사이 및 제2 메인 화소부(CPE2)와 제2 서브 화소부(OPE2) 사이에서 텍스춰(texture) 불량이 발생되는 것을 억제할 수 있다.
또한, 연장 배선부(ESL)가 제1 메인 화소부(CPE1)와 제1 서브 화소부(OPE1) 사이 및 제2 메인 화소부(CPE2)와 제2 서브 화소부(OPE2) 사이에 형성될 경우, 제1 메인 화소부(CPE1) 및 제2 메인 화소부(CPE2) 내에서 전압이 변동되는 것을 억제할 수 있고, 제1 메인 화소부(CPE1)와 제1 서브 화소부(OPE1) 사이 및 제2 메인 화소부(CPE2)와 제2 서브 화소부(OPE2) 사이의 간격을 보다 줄여 휘도를 증가시킬 수 있다.
<표시패널의 제3 실시예>
도 12는 본 발명의 제3 실시예에 따른 표시패널 중 스토리지 배선 및 화소전극의 위치관계를 설명하기 위한 평면도이고, 도 13은 도 10에서 화소전극만을 도시한 평면도이다.
본 실시예에 의한 표시패널은 화소전극 및 스토리지 배선을 제외하면, 제1 실시예에 의한 표시패널과 동일하므로, 화소전극 및 스토리지 배선을 제외한 나머지 구성요소들에 대한 설명은 생략하기로 한다.
도 2 및 도 12를 참조하면, 우선, 화소전극(PE)은 데이터 배선(DL)을 중심으로 양측에 배치된 제1 화소전극(PE1) 및 제2 화소전극(PE2)을 포함한다.
제1 화소전극(PE1)은 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1)를 포함하고, 선택적으로 제1 더미 화소부(DPE1)를 더 포함할 수 있다. 또한, 제2 화소전극(PE2)은 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2)를 포함하고, 선택적으로 제2 더미 화소부(DPE2)를 더 포함할 수 있다. 여기서, 제1 화소전극(PE1)과 제2 화소전극(PE2)은 서로 동일한 형상을 가지므로, 제1 화소전극(PE1)에 대해서만 설명하고, 제2 화소전극(PE2)에 대한 설명은 생략하기로 한다.
제1 메인 화소부(CPE1)는 제1 중심 연결전극(CCE1)과 중첩되도록 제1 중심 연결전극(CCE1)과 대응되는 위치에 형성된다. 제1 메인 화소부(CPE1)는 평면적으로 보았을 때, 실질적으로 V-자 형상을 갖는 것이 바람직하다. 즉, 제1 메인 화소부(CPE1)는 제1 방향에 45도 경사진 제3 방향 및 제3 방향에 수직한 제4 방향으로 연장된 형상을 갖는다.
제1 서브 화소부(OPE1)는 일측이 개구되도록 제1 메인 화소부(CPE1)를 감싸는 형상을 갖는다. 바람직하게, 상기 일측에 대응하는 제1 서브 화소부(OPE1)의 일단은 상기 일측에 대응하는 제1 메인 화소부(CPE1)의 일단과 제2 방향으로 동일선 상에 위치한다.
제1 서브 화소부(OPE1)는 제1 외곽 연결전극(OCE1)과 중첩되도록 형성된다. 또한, 제1 서브 화소부(OPE1)는 제1 외곽 연결전극(OCE1)의 상부에 형성된 콘택홀(132)을 통해 제1 외곽 연결전극(OCE1)과 전기적으로 연결된다.
제1 더미 화소부(DPE1)는 제1 서브 화소부(OPE1)로부터 이격되어, 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)의 상부에 각각 형성된다.
이어서, 스토리지 배선(SL)은 메인 배선부(MSL) 및 서브 배선부(SSL)를 포함한다.
메인 배선부(MSL)는 화소전극(PE), 즉 제1 화소전극(PE1) 및 제2 화소전극(PE2)을 가로지르도록 게이트 배선(GL)과 평행하게 제1 방향으로 형성된다. 바람직하게, 메인 배선부(MSL)는 제1 화소전극(PE1) 및 제2 화소전극(PE2)의 중심을 가로지르도록 형성되는 것이 바람직하다.
서브 배선부(SSL)는 메인 배선부(MSL)로부터 제2 방향과 평행하게 연장되어, 제1 메인 화소부(CPE1), 제1 서브 화소부(OPE1), 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2)와 중첩된다.
여기서, 서브 배선부(SSL), 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1) 사이의 관계는 서브 배선부(SSL), 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2) 사이의 관계와 동일하므로, 서브 배선부(SSL), 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1) 사이의 관계만을 설명하겠다.
서브 배선부(SSL)는 일례로, 제1 서브 배선(SSL1) 및 제2 서브 배선(SSL2)을 포함한다.
제1 서브 배선(SSL1)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장되어, 제1 메인 화소부(CPE1)의 일단 및 제1 서브 화소부(OPE1)의 일단과 중첩된다. 즉, 제1 서브 배선(SSL1)은 제1 서브 화소부(OPE1)의 일단과 중첩될 뿐만 아니라, 제1 서브 화소부(OPE1)가 개구된 일측을 통해 제1 메인 화소부(CPE1)의 일단과 중첩된다.
제2 서브 배선(SSL2)은 제1 서브 배선(SSL1)으로부터 제1 방향으로 이격되어 형성된다. 제2 서브 배선(SSL2)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장되어, 제1 서브 화소부(OPE1)의 일단의 반대측인 제1 서브 화소부(OPE1)의 타단과 중첩된다.
한편, 스토리지 배선(SL)과 제1 서브 화소부(OPE1) 또는 제2 서브 화소부(OPE2)가 서로 중첩되는 영역을 제1 중첩영역(AR1)이라고 하고, 스토리지 배선(SL)과 제1 메인 화소부(CPE1) 또는 제2 메인 화소부(CPE2)가 서로 중첩되는 영역을 제2 중첩영역(AR2)이라고 할 때, 제2 중첩영역(AR2)의 면적은 제1 중첩영역(AR1)의 면적의 1/6 ~ 1 의 범위를 갖는 것이 바람직하다.
이와 같이 본 실시예에 따르면, 제1 서브 화소부(OPE1)가 상기 일측이 개구되도록 제1 메인 화소부(CPE1)를 감싸고, 제2 서브 화소부(OPE2)가 상기 일측이 개구되도록 제2 메인 화소부(CPE2)를 감싸므로, 서브 배선부(SSL) 중 제1 서브 배선(SSL1)은 상기 일측을 통해 제1 메인 화소부(CPE1) 및 제2 메인 화소부(CPE2)와 중첩될 수 있다.
그로 인해, 스토리지 배선(SL)이 제1 메인 화소부(CPE1) 및 제2 메인 화소 부(CPE2)와 중첩되는 영역의 면적이 종래에 비해 증가되어, 제1 메인 화소부(CPE1) 및 제2 메인 화소부(CPE2) 내의 전압이 변동되는 폭을 보다 감소시킬 수 있다.
<표시패널의 제4 실시예>
도 14는 본 발명의 제4 실시예에 따른 표시패널 중 스토리지 배선 및 화소전극의 위치관계를 설명하기 위한 평면도이다.
본 실시예에 의한 표시패널은 화소전극 및 스토리지 배선을 제외하면, 제1 실시예에 의한 표시패널과 동일하므로, 화소전극 및 스토리지 배선을 제외한 나머지 구성요소들에 대한 설명은 생략하기로 한다.
한편, 본 실시예에 의한 표시패널은 제1 내지 제3 실시예의 특징들을 서로 조합한 또 다른 실시예이다. 이때, 도 14에서는 제2 실시예와 제3 실시예의 특징들을 조합한 표시패널을 일례로 도시한 것이다.
따라서, 본 실시예에 의한 표시패널은 제1 실시예와 제2 실시예가 조합한 경우, 제1 실시예와 제3 실시예가 조합한 경우, 제2 실시예와 제3 실시예가 조합한 경우, 마지막으로 제1 내지 제3 실시예가 모두 조합된 경우를 모두 포함하는 실시예일 수 있다.
도 2 및 도 14를 참조하여 제2 실시예와 제3 실시예의 특징이 조합된 경우의 표시패널에 대하여 설명하면, 우선, 화소전극(PE)은 데이터 배선(DL)을 중심으로 양측에 배치된 제1 화소전극(PE1) 및 제2 화소전극(PE2)을 포함한다.
제1 화소전극(PE1)은 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1)를 포함하고, 선택적으로 제1 더미 화소부(DPE1)를 더 포함할 수 있으며, 제2 화소전 극(PE2)은 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2)를 포함하고, 선택적으로 제2 더미 화소부(DPE2)를 더 포함할 수 있다. 여기서, 제1 화소전극(PE1)과 제2 화소전극(PE2)은 서로 동일한 형상을 가지므로, 제1 화소전극(PE1)에 대해서만 설명하겠다.
제1 메인 화소부(CPE1)는 제1 중심 연결전극(CCE1)과 중첩되도록 제1 중심 연결전극(CCE1)과 대응되는 위치에 형성된다. 제1 메인 화소부(CPE1)는 평면적으로 보았을 때, 실질적으로 V-자 형상을 갖는 것이 바람직하다.
제1 서브 화소부(OPE1)는 일측이 개구되도록 제1 메인 화소부(CPE1)를 감싸는 형상을 갖는다. 바람직하게, 상기 일측에 대응하는 제1 서브 화소부(OPE1)의 일단은 상기 일측에 대응하는 제1 메인 화소부(CPE1)의 일단과 제2 방향으로 동일선 상에 위치한다. 제1 서브 화소부(OPE1)는 제1 외곽 연결전극(OCE1)과 중첩되도록 형성되고, 콘택홀(132)을 통해 제1 외곽 연결전극(OCE1)과 전기적으로 연결된다.
제1 더미 화소부(DPE1)는 제1 서브 화소부(OPE1)로부터 이격되어, 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)의 상부에 각각 형성된다.
이어서, 스토리지 배선(SL)은 메인 배선부(MSL), 서브 배선부(SSL) 및 연장 배선부(ESL)를 포함한다.
메인 배선부(MSL)는 제1 화소전극(PE1) 및 제2 화소전극(PE2)을 가로지르도록 게이트 배선(GL)과 평행하게 제1 방향으로 형성된다. 바람직하게, 메인 배선부(MSL)는 제1 화소전극(PE1) 및 제2 화소전극(PE2)의 중심을 가로지르도록 형성되는 것이 바람직하다.
서브 배선부(SSL)는 메인 배선부(MSL)로부터 제2 방향과 평행하게 연장되어, 제1 메인 화소부(CPE1), 제1 서브 화소부(OPE1), 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2)와 중첩된다.
여기서, 서브 배선부(SSL), 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1) 사이의 관계는 서브 배선부(SSL), 제2 메인 화소부(CPE2) 및 제2 서브 화소부(OPE2) 사이의 관계와 동일하므로, 서브 배선부(SSL), 제1 메인 화소부(CPE1) 및 제1 서브 화소부(OPE1) 사이의 관계만을 설명하겠다.
서브 배선부(SSL)는 일례로, 제1 서브 배선(SSL1) 및 제2 서브 배선(SSL2)을 포함한다.
제1 서브 배선(SSL1)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장되어 제1 서브 화소부(OPE1)의 일단과 중첩되고, 또한 제1 서브 화소부(OPE1)의 개구된 일측을 통해 제1 메인 화소부(CPE1)의 일단과 중첩된다.
제2 서브 배선(SSL2)은 제1 서브 배선(SSL1)으로부터 제1 방향으로 이격되어 형성된다. 제2 서브 배선(SSL2)은 메인 배선부(MSL)로부터 상측 및 하측 중 적어도 하나의 방향으로 연장되어, 제1 서브 화소부(OPE1)의 일단의 반대측인 제1 서브 화소부(OPE1)의 타단과 중첩된다.
연장 배선부(ESL)는 서브 배선부(SSL)로부터 연장되어, 제1 메인 화소부(CPE1)와 제1 서브 화소부(OPE1) 사이 및 제2 메인 화소부(CPE2)와 제2 서브 화소부(OPE2) 사이에 형성된다. 바람직하게, 연장 배선부(ESL)는 제1 메인 화소부(CPE1)와 제1 서브 화소부(OPE1) 및 제2 메인 화소부(CPE2)와 제2 서브 화소 부(OPE2)와 일부가 중첩되도록 형성된다.
여기서, 제1 화소전극(PE1) 및 제2 화소전극(PE2)은 메인 배선부(MSL)를 중심으로 대칭 형상을 가진다고 할 때, 연장 배선부(ESL) 또한 메인 배선부(MSL)를 중심으로 대칭 형상을 갖는다.
한편, 스토리지 배선(SL)과 제1 서브 화소부(OPE1) 또는 제2 서브 화소부(OPE2)가 서로 중첩되는 영역을 제1 중첩영역(AR1)이라고 하고, 스토리지 배선(SL)과 제1 메인 화소부(CPE1) 또는 제2 메인 화소부(CPE2)가 서로 중첩되는 영역을 제2 중첩영역(AR2)이라고 할 때, 제2 중첩영역(AR2)의 면적은 제1 중첩영역(AR1)의 면적의 1/6 ~ 1 의 범위를 갖는 것이 바람직하다.
이와 같은 본 발명에 의하면, 우선, 돌출 배선부는 서브 배선부로부터 게이트 배선과 평행하게 연장되어 메인 화소부와 중첩됨에 따라, 스토리지 배선이 메인 화소부와 중첩되는 영역의 면적이 종래에 비해 증가되어, 그 결과 메인 화소부 내의 전압이 변동되는 폭을 보다 감소시킬 수 있다.
이어서, 연장 배선부가 메인 화소부 및 서브 화소부 사이에 형성됨에 따라, 메인 화소부 및 서브 화소부 사이에서 텍스춰(texture) 불량이 발생되는 것을 억제할 수 있고 또한, 메인 화소부 및 서브 화소부(OPE1) 사이의 간격을 보다 줄여 휘도를 보다 증가시킬 수 있다.
마지막으로, 서브 화소부가 일측이 개구되도록 메인 화소부를 감싸는 형상을 가짐에 따라, 서브 배선부는 상기 일측을 통해 메인 화소부와 중첩될 수 있고, 그 로 인해, 스토리지 배선이 메인 화소부와 중첩되는 영역의 면적이 종래에 비해 증가되어, 메인 화소부 내의 전압이 변동되는 폭을 보다 감소시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (22)

  1. 제1 방향으로 형성된 게이트 배선;
    상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터;
    상기 박막 트랜지스터와 전기적으로 연결되고, 메인 화소부 및 상기 메인 화소부를 감싸도록 형성된 서브 화소부를 갖는 화소전극; 및
    상기 메인 화소부 및 상기 서브 화소부를 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부와 중첩되는 서브 배선부, 및 상기 서브 배선부로부터 상기 게이트 배선과 평행하게 연장되어 상기 메인 화소부와 중첩되는 돌출 배선부를 갖는 스토리지 배선을 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 스토리지 배선과 상기 메인 화소부가 서로 중첩되는 제2 중첩영역의 면적은 상기 스토리지 배선과 상기 서브 화소부가 서로 중첩되는 제1 중첩영역의 면적의 1/6 이상인 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서, 상기 서브 배선부는 상기 서브 화소부의 일단과 중첩되는 제1 서브 배선, 및 상기 서브 화소부의 일단의 반대측인 상기 서브 화소부의 타단 과 중첩되는 제2 서브 배선을 포함하고,
    상기 돌출 배선부는 상기 제1 서브 배선으로부터 연장되어 상기 메인 화소부의 일단과 중첩되는 제1 돌출 배선, 및 상기 제2 서브 배선으로부터 연장되어 상기 메인 화소부의 일단의 반대측인 상기 메인 화소부의 타단과 중첩되는 제2 돌출 배선을 포함하는 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서, 상기 화소전극은 상기 데이터 배선을 중심으로 양측에 각각 형성되는 제1 및 제2 화소전극을 포함하고,
    상기 게이트 배선은 상기 화소전극의 상기 제2 방향으로의 양측에 각각 형성된 제1 및 제2 게이트 배선을 포함하며,
    상기 박막 트랜지스터는 상기 데이터 배선, 상기 제1 게이트 배선 및 상기 제1 화소전극과 전기적으로 연결되는 제1 박막 트랜지스터, 및 상기 데이터 배선, 상기 제2 게이트 배선 및 상기 제2 화소전극과 전기적으로 연결되는 제2 박막 트랜지스터를 포함하는 것을 특징으로 하는 어레이 기판.
  5. 제1항에 있어서, 상기 박막 트랜지스터의 드레인 전극은 상기 서브 화소부와 전기적으로 직접 연결되고, 상기 메인 화소부와 중첩되어 커패시터를 형성하는 것을 특징으로 하는 어레이 기판.
  6. 제1항에 있어서, 상기 스토리지 배선은 상기 서브 배선부로부터 연장되어 상 기 메인 화소부와 상기 서브 화소부 사이에 형성된 연장 배선부를 더 포함하는 것을 특징으로 하는 어레이 기판.
  7. 제1항에 있어서, 상기 서브 화소부는 상기 메인 화소부를 완전히 에워싸는 형상을 갖는 것을 특징으로 하는 어레이 기판.
  8. 제1항에 있어서, 상기 서브 화소부는 일측이 개구되도록 상기 메인 화소부를 감싸는 형상을 갖는 것을 특징으로 하는 어레이 기판.
  9. 제1 방향으로 형성된 게이트 배선;
    상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터;
    상기 박막 트랜지스터와 전기적으로 연결되고, 메인 화소부 및 상기 메인 화소부를 감싸도록 형성된 서브 화소부를 갖는 화소전극; 및
    상기 메인 화소부 및 상기 서브 화소부를 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부와 중첩되는 서브 배선부, 및 상기 서브 배선부로부터 연장되어 상기 메인 화소부와 상기 서브 화소부 사이에 형성된 연장 배선부를 갖는 스토리지 배선을 포함하는 어레이 기판.
  10. 제9항에 있어서, 상기 연장 배선부는 상기 서브 화소부 및 상기 메인 화소부와 일부가 중첩되도록 형성된 것을 특징으로 하는 어레이 기판.
  11. 제10항에 있어서, 상기 스토리지 배선과 상기 메인 화소부가 서로 중첩되는 제2 중첩영역의 면적은 상기 스토리지 배선과 상기 서브 화소부가 서로 중첩되는 제1 중첩영역의 면적의 1/6 이상인 것을 특징으로 하는 어레이 기판.
  12. 제9항에 있어서, 상기 화소전극은 상기 데이터 배선을 중심으로 양측에 각각 형성되는 제1 및 제2 화소전극을 포함하고,
    상기 게이트 배선은 상기 화소전극의 상기 제2 방향으로의 양측에 각각 형성된 제1 및 제2 게이트 배선을 포함하며,
    상기 박막 트랜지스터는 상기 데이터 배선, 상기 제1 게이트 배선 및 상기 제1 화소전극과 전기적으로 연결되는 제1 박막 트랜지스터, 및 상기 데이터 배선, 상기 제2 게이트 배선 및 상기 제2 화소전극과 전기적으로 연결되는 제2 박막 트랜지스터를 포함하는 것을 특징으로 하는 어레이 기판.
  13. 제9항에 있어서, 상기 박막 트랜지스터의 드레인 전극은 상기 서브 화소부와 전기적으로 직접 연결되고, 상기 메인 화소부와 중첩되어 커패시터를 형성하는 것을 특징으로 하는 어레이 기판.
  14. 제9항에 있어서, 상기 서브 화소부는 상기 메인 화소부를 완전히 에워싸는 형상을 갖는 것을 특징으로 하는 어레이 기판.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 컬러필터 및 개구부를 갖는 공통전극을 갖는 컬러필터 기판;
    상기 컬러필터 기판과 대향하여 배치된 어레이 기판; 및
    상기 컬러필터 기판 및 상기 어레이 기판 사이에 배치된 액정층을 포함하고,
    상기 어레이 기판은
    제1 방향으로 형성된 게이트 배선;
    상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터;
    상기 박막 트랜지스터와 전기적으로 연결되고, 상기 개구부에 의해 복수의 도메인 영역들이 구분되도록 상기 개구부와 대응되게 형성되며, 메인 화소부 및 상기 메인 화소부를 감싸도록 형성된 서브 화소부를 갖는 화소전극; 및
    상기 메인 화소부 및 상기 서브 화소부를 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부와 중첩되는 서브 배선부, 및 상기 서브 배선부로부터 상기 게이트 배선과 평행하게 연장되어 상기 메인 화소부와 중첩되는 돌출 배선부를 갖는 스토리지 배선을 포함하는 것을 특징으로 하는 표시패널.
  21. 컬러필터 및 개구부를 갖는 공통전극을 갖는 컬러필터 기판;
    상기 컬러필터 기판과 대향하여 배치된 어레이 기판; 및
    상기 컬러필터 기판 및 상기 어레이 기판 사이에 배치된 액정층을 포함하고,
    상기 어레이 기판은
    제1 방향으로 형성된 게이트 배선;
    상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터;
    상기 박막 트랜지스터와 전기적으로 연결되고, 상기 개구부에 의해 복수의 도메인 영역들이 구분되도록 상기 개구부와 대응되게 형성되며, 메인 화소부 및 상기 메인 화소부를 감싸도록 형성된 서브 화소부를 갖는 화소전극; 및
    상기 메인 화소부 및 상기 서브 화소부를 가로지르도록 상기 게이트 배선과 평행하게 형성된 메인 배선부, 상기 메인 배선부로부터 상기 데이터 배선과 평행하게 연장되어 상기 서브 화소부와 중첩되는 서브 배선부, 및 상기 서브 배선부로부터 연장되어 상기 메인 화소부와 상기 서브 화소부 사이에 형성된 연장 배선부를 갖는 스토리지 배선을 포함하는 것을 특징으로 하는 표시패널.
  22. 삭제
KR1020060107006A 2006-11-01 2006-11-01 어레이 기판 및 이를 갖는 표시패널 Expired - Fee Related KR101309552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060107006A KR101309552B1 (ko) 2006-11-01 2006-11-01 어레이 기판 및 이를 갖는 표시패널
US11/933,391 US8988621B2 (en) 2006-11-01 2007-10-31 Array substrate and display panel having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107006A KR101309552B1 (ko) 2006-11-01 2006-11-01 어레이 기판 및 이를 갖는 표시패널

Publications (2)

Publication Number Publication Date
KR20080039569A KR20080039569A (ko) 2008-05-07
KR101309552B1 true KR101309552B1 (ko) 2013-09-23

Family

ID=39329509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107006A Expired - Fee Related KR101309552B1 (ko) 2006-11-01 2006-11-01 어레이 기판 및 이를 갖는 표시패널

Country Status (2)

Country Link
US (1) US8988621B2 (ko)
KR (1) KR101309552B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570974B2 (ja) * 2000-07-17 2004-09-29 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR101456946B1 (ko) * 2008-01-10 2014-10-31 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101407584B1 (ko) 2008-06-10 2014-06-16 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20100007081A (ko) * 2008-07-11 2010-01-22 삼성전자주식회사 표시 기판 및 이를 갖는 표시 패널
KR101605467B1 (ko) * 2009-10-16 2016-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TW201215979A (en) * 2010-10-15 2012-04-16 Chunghwa Picture Tubes Ltd Liquid crystal display
CN102759833B (zh) 2012-07-27 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN102881689B (zh) * 2012-09-21 2015-01-28 京东方科技集团股份有限公司 阵列基板及其制造方法、液晶显示面板
KR20140058252A (ko) * 2012-11-06 2014-05-14 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
CN104317127B (zh) * 2014-11-14 2017-05-17 深圳市华星光电技术有限公司 一种液晶显示面板
CN104460153A (zh) * 2014-12-12 2015-03-25 深圳市华星光电技术有限公司 液晶显示器及其阵列基板
CN104808407B (zh) * 2015-05-07 2018-05-01 深圳市华星光电技术有限公司 Tft阵列基板
CN105632434B (zh) * 2015-12-31 2018-08-14 深圳市华星光电技术有限公司 确定液晶面板的子像素的驱动电压的方法及装置
CN106773407A (zh) * 2016-12-29 2017-05-31 深圳市华星光电技术有限公司 显示面板及其制作方法
CN106873264A (zh) * 2017-04-27 2017-06-20 厦门天马微电子有限公司 阵列基板、液晶显示面板、显示装置和像素充电方法
CN110346995B (zh) * 2019-07-26 2021-07-27 苏州华星光电技术有限公司 一种阵列基板
CN111816138A (zh) * 2020-08-19 2020-10-23 惠科股份有限公司 显示装置及其驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087992A (ko) * 1998-05-11 1999-12-27 아베 아키라 액정표시장치의구동방법및구동회로
KR20040056970A (ko) * 2002-12-24 2004-07-01 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376379B2 (ja) * 1997-02-20 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル、液晶表示装置及びその製造方法
US7209192B2 (en) * 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR101189266B1 (ko) * 2004-09-24 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치
JP4738000B2 (ja) * 2005-01-19 2011-08-03 シャープ株式会社 液晶表示装置
KR101237011B1 (ko) * 2005-08-02 2013-02-26 삼성디스플레이 주식회사 액정 표시 장치
KR101257380B1 (ko) * 2006-04-04 2013-04-23 삼성디스플레이 주식회사 표시장치
KR101344351B1 (ko) * 2006-06-30 2013-12-24 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990087992A (ko) * 1998-05-11 1999-12-27 아베 아키라 액정표시장치의구동방법및구동회로
KR20040056970A (ko) * 2002-12-24 2004-07-01 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Also Published As

Publication number Publication date
US8988621B2 (en) 2015-03-24
KR20080039569A (ko) 2008-05-07
US20080100555A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
US8988621B2 (en) Array substrate and display panel having the same
JP4162890B2 (ja) 液晶表示装置
JP4707980B2 (ja) 薄膜トランジスタ表示板
KR100520381B1 (ko) 프린지 필드 구동 액정표시장치
US8228478B2 (en) Liquid crystal display device
TWI402587B (zh) 液晶顯示裝置
US8994905B2 (en) Liquid crystal display device
CN111580317A (zh) 一种阵列基板和显示面板
KR100965979B1 (ko) 기판면에 평행한 전계를 사용하는 액정표시장치
US20190006477A1 (en) Thin film transistor, goa circuit, display substrate and display device
US7884912B2 (en) Liquid crystal display device
TWI403787B (zh) 液晶顯示面板
JP2004177788A (ja) 液晶表示装置
JP5261268B2 (ja) 液晶装置および電子機器
CN112384849B (zh) 显示装置
CN108490705A (zh) 阵列基板、液晶显示面板与显示装置
KR100850380B1 (ko) 횡전계 모드 액정표시장치
KR101205766B1 (ko) 액정표시장치
KR100441157B1 (ko) 액정표시장치용 어레이기판
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
US7948597B2 (en) Liquid crystal display panel for liquid crystal display
KR20090021938A (ko) 액정표시장치
KR100516053B1 (ko) 평면 구동 액정 표시 장치 및 그 제조 방법
JP4441507B2 (ja) 液晶表示装置
US11209706B2 (en) Substrate for display device and display device

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190912

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190912