JP2005506575A - 薄膜トランジスタ基板及びその製造方法と液晶表示装置 - Google Patents
薄膜トランジスタ基板及びその製造方法と液晶表示装置 Download PDFInfo
- Publication number
- JP2005506575A JP2005506575A JP2003538809A JP2003538809A JP2005506575A JP 2005506575 A JP2005506575 A JP 2005506575A JP 2003538809 A JP2003538809 A JP 2003538809A JP 2003538809 A JP2003538809 A JP 2003538809A JP 2005506575 A JP2005506575 A JP 2005506575A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- gate
- line
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 196
- 239000010409 thin film Substances 0.000 title claims abstract description 103
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 407
- 238000003860 storage Methods 0.000 claims abstract description 396
- 239000010408 film Substances 0.000 claims abstract description 203
- 230000001681 protective effect Effects 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 110
- 239000004020 conductor Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 7
- 238000012423 maintenance Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000005520 cutting process Methods 0.000 description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000011810 insulating material Substances 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910000599 Cr alloy Inorganic materials 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 6
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000000788 chromium alloy Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】
本発明は薄膜トランジスタ基板及びその製造方法と液晶表示装置に関する。
【背景技術】
【0002】
液晶表示装置は現在広く用いられている平板表示装置のうちの1つであって、互いに対向する2つの電極が形成されている2枚の基板と、その間に挿入されている液晶層で構成されており、これら電極に電圧を印加して液晶層の液晶分子を再配列させることによって液晶層に透過する光の量を調節する方式で画像を表示する。ここで、対向する2つの電極は2枚の基板のうちの1つの基板に全て形成することができる。
【0003】
通常の場合、液晶表示装置の2枚の基板のうちの1つである薄膜トランジスタ基板には複数個のゲート線と複数個のデータ線が交差して複数個の画素領域が定義されており、画素領域各々にはゲート線とデータ線に電気的に連結される薄膜トランジスタ及び薄膜トランジスタに電気的に連結される画素電極が形成されている。
【0004】
このような液晶表示装置で、2枚の基板の間に位置する液晶に印加された液晶電圧を安定的に維持するために維持キャパシタを薄膜トランジスタ基板に形成する。このために、ゲート線と同一層に維持キャパシタ配線を形成するが、この維持キャパシタ配線は画素電極と重なって維持キャパシタを形成する。
【0005】
しかし、液晶表示装置の輝度を高くしたり、応答速度を急速にするために維持キャパシタの静電容量を増加させなければならず、このために維持キャパシタ配線の面積を大きくする必要があるが、このような場合には開口率が減少する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明が目的とする技術的課題は、開口率を確保しながら維持キャパシタの静電容量を増加させることにある。
【課題を解決するための手段】
【0007】
このような技術的課題を解決するために、本発明ではデータ線と同一層に維持キャパシタ配線を形成したり、維持キャパシタでの絶縁膜厚さを最少化する。
【0008】
さらに詳しくは、本発明による薄膜トランジスタ基板では、絶縁基板上にゲート線及びゲート電極を含むゲート配線が形成されており、ゲート絶縁膜がゲート配線を覆っており、ゲート絶縁膜上に半導体パターンが形成されている。ゲート絶縁膜上にはゲート線と絶縁されて交差するデータ線、データ線及び半導体パターンに連結されるソース電極、ソース電極に対応して半導体パターンに連結されるドレーン電極を含むデータ配線が形成されており、隣接した2つのデータ線の間には維持キャパシタ電極線が形成されている。その上部にはデータ配線、維持キャパシタ電極線及び半導体パターンを覆っていて、ドレーン電極を露出する接触孔を有する保護膜が形成されており、保護膜上には接触孔を通じてドレーン電極に連結されており、維持キャパシタ電極線と重なる画素電極が形成されている。
【0009】
ここで、複数の維持キャパシタ電極線を1つに連結する共通連結線をさらに含むことができるが、共通連結線はデータ線と絶縁されて交差しており、画素電極またはゲート線と同一物質で形成することができる。
【0010】
保護膜には複数の維持キャパシタ電極線を露出する複数の接触孔が形成されており、共通連結線が複数の接触孔を通じて複数の維持キャパシタ電極線に共通に連結されている。この時、複数の維持キャパシタ電極線を共通に連結する補助連結線をさらに含むことができるが、複数の維持キャパシタ電極線と補助連結線は同一物質で形成することができる。
【0011】
また、ゲート線の一端にはゲートパッド、データ線の一端にはデータパッドが各々形成されており、保護膜及びゲート絶縁膜にはゲートパッドを露出する第1接触孔、保護膜にはデータパッドを露出する第2接触孔が形成されており、保護膜の上部には第1及び第2接触孔を通じてゲートパッド及びデータパッドを覆う補助ゲートパッド及び補助データパッドをさらに形成することができる。
【0012】
また、本発明による液晶表示装置は上述した薄膜トランジスタ基板と、薄膜トランジスタ基板に対向する対向基板及び薄膜トランジスタ基板と対向基板の間に介在する液晶層を含む。この時、維持キャパシタは液晶層の静電容量の90%以上の大きさの静電容量を有するのが好ましい。
【0013】
また、本発明による薄膜トランジスタ基板には、絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ配線が形成されており、ゲート配線及び維持キャパシタ配線を覆うゲート絶縁膜が形成されている。ゲート絶縁膜上には半導体パターンが形成されている。また、ゲート絶縁膜上にはデータ線、ソース電極及びドレーン電極を含むデータ配線及び維持キャパシタ配線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンが形成されている。保護膜はその上部に形成されてデータ配線、維持キャパシタ用導電体パターン及び半導体パターンを覆っており、ドレーン電極及び維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔を有している。保護膜上には第1及び第2接触孔を通じてドレーン電極及び維持キャパシタ用導電体パターンに連結される画素電極が形成されて維持キャパシタ配線の一部と第2維持キャパシタを形成する。
【0014】
ここで、維持キャパシタ配線はゲート線に平行に位置する維持キャパシタ電極線及び維持キャパシタ電極線に連結される維持キャパシタ電極パターンを含むことができる。この時、維持キャパシタ電極パターンは維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、維持キャパシタ電極線は画素電極と重なって第2維持キャパシタを形成する。
【0015】
また、維持キャパシタ電極パターンはゲート線及びデータ線に囲まれた画素領域の内部に形成することができる。また、維持キャパシタ電極パターンは画素電極の縁部と重なり、データ線に沿ってバー形状に形成することができる。
【0016】
また、本発明による液晶表示装置は、このような薄膜トランジスタ基板に対向する対向基板があり、2つの基板の間に液晶層が介在している。
【0017】
ここで、第1維持キャパシタ及び第2維持キャパシタは液晶層の静電容量の90%以上の大きさを有するのが好ましい。
【0018】
また、本発明による薄膜トランジスタ基板には、絶縁基板上に第1ゲート線、第1ゲート線に連結されるゲート電極及び第1ゲート線と所定間隔をおいて位置する第2ゲート線を含むゲート配線が形成されており、ゲート絶縁膜がゲート配線を覆っている。ゲート絶縁膜上にはゲート電極に重なる半導体パターンが形成されている。また、ゲート絶縁膜上には第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第2ゲート線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンが形成されている。保護膜はその上部に形成されてデータ配線、維持キャパシタ用導電体パターン及び半導体パターンを覆っており、保護膜にはドレーン電極及び維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔が形成されている。保護膜上には第1及び第2接触孔を通じてドレーン電極及び維持キャパシタ用導電体パターンに連結されている画素電極が第2ゲート線の一部と重なって第2維持キャパシタを形成している。
【0019】
また、本発明による液晶表示装置はこのような薄膜トランジスタ基板に対向する対向基板があり、2つの基板の間には液晶層が介在している。
【0020】
ここで、第1維持キャパシタ及び第2維持キャパシタは液晶層の静電容量の90%以上の大きさを有するのが好ましい。
【0021】
また、本発明による薄膜トランジスタ基板は、絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ電極線が形成されており、ゲート絶縁膜がゲート配線及び維持キャパシタ電極線を覆っている。ゲート絶縁膜には維持キャパシタ電極線を露出する第1接触孔が形成されており、ゲート絶縁膜上にはゲート電極に重なる半導体パターンが形成されている。また、ゲート絶縁膜上にはデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて維持キャパシタ電極線に連結される維持キャパシタ用導電体パターンが形成されている。保護膜がデータ配線、維持キャパシタ用導電体パターン及び半導体パターンを覆っている。保護膜にはドレーン電極を露出する第2接触孔が形成されており、保護膜上には第2接触孔を通じてドレーン電極に連結される画素電極が維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、維持キャパシタ電極線の一部と重なって第2維持キャパシタを形成している。
【0022】
ここで、維持キャパシタ電極線はゲート線に平行に形成することができる。また、維持キャパシタ用導電体パターンは維持キャパシタ電極線に重なることができる。また、維持キャパシタ用導電体パターンはゲート線及びデータ線に囲まれた画素領域の内部に形成することができる。また、維持キャパシタ用導電体パターンは画素電極の縁部と重なり、データ線に沿ってバー形状に形成することができる。
【0023】
また、本発明による液晶表示装置はこのような薄膜トランジスタ基板に対向する対向基板があり、2つの基板の間に液晶層が介在している。
【0024】
ここで、第1維持キャパシタ及び第2維持キャパシタは液晶層の静電容量の90%以上の大きさを有するのが好ましい。
【0025】
また、本発明による薄膜トランジスタ基板は、絶縁基板上に第1ゲート線、第1ゲート線に連結されるゲート電極及び第1ゲート線と所定間隔をおいて位置する第2ゲート線を含むゲート配線が形成され、ゲート絶縁膜がゲート配線を覆っている。ゲート絶縁膜上には第2ゲート線の一部を露出する第1接触孔が形成されており、ゲート絶縁膜上にはゲート電極に重なる半導体パターンが形成されている。そして、ゲート絶縁膜上には第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて第2ゲート線に連結される維持キャパシタ用導電体パターンが形成されている。保護膜がデータ配線、維持キャパシタ用導電体パターン及び半導体パターンを覆っており、保護膜にはドレーン電極を露出する第2接触孔が形成されている。保護膜上には第2接触孔を通じてドレーン電極に連結される画素電極が維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、第2ゲート線の一部と重なって第2維持キャパシタを形成する。
【0026】
また、本発明による液晶表示装置はこのような薄膜トランジスタ基板に対向する対向基板があり、2つの基板の間に液晶層が介在している。
【0027】
ここで、第1維持キャパシタ及び第2維持キャパシタの静電容量は液晶層の静電容量の90%以上の大きさを有するのが好ましい。
【0028】
本発明による薄膜トランジスタ基板を製造するために、まず、絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ配線を形成した後、ゲート配線及び維持キャパシタ配線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜上に半導体パターンを形成した後、データ線、ソース電極及びドレーン電極を含むデータ配線及び維持キャパシタ配線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンを形成する。次に、データ配線、維持キャパシタ用導電体パターン及び半導体パターンを覆う保護膜を形成した後、保護膜にドレーン電極及び維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔を形成する。次に、保護膜上に第1及び第2接触孔を通じてドレーン電極及び維持キャパシタ用導電体パターンに連結され、維持キャパシタ配線の一部と第2維持キャパシタを形成する画素電極を形成する。
【0029】
ここで、維持キャパシタ配線はゲート線に平行に位置する維持キャパシタ電極線及び維持キャパシタ電極線に連結される維持キャパシタ電極パターンを含むことができる。
【0030】
また、本発明による薄膜トランジスタ基板を製造するために、まず、絶縁基板上に第1ゲート線、第1ゲート線に連結されるゲート電極及び第1ゲート線と所定間隔をおいて平行に位置する第2ゲート線を含むゲート配線を形成する。次に、ゲート配線を覆うゲート絶縁膜を形成した後、ゲート絶縁膜上にゲート電極に重なる半導体パターンを形成する。次に、ゲート絶縁膜上に第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第2ゲート線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンを形成する。次に、データ配線、維持キャパシタ用導電体パターン及び半導体パターンを覆う保護膜を形成した後、保護膜にドレーン電極及び維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔を形成する。次に、保護膜上に第1及び第2接触孔を通じてドレーン電極及び維持キャパシタ用導電体パターンに連結されており、第2ゲート配線のゲート線の一部と重なって第2維持キャパシタを形成する画素電極を形成する。
【0031】
また、本発明による薄膜トランジスタ基板を製造するために、絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ電極線を形成した後、ゲート配線及び維持キャパシタ電極線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜に維持キャパシタ電極線を露出する第1接触孔を形成した後、ゲート絶縁膜上にゲート電極に重なる半導体パターンを形成する。次に、ゲート絶縁膜上にデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて維持キャパシタ電極線に連結される維持キャパシタ用導電体パターンを形成した後、データ配線、維持キャパシタ用導電体パターン及び半導体パターンを覆う保護膜を形成する。次に、保護膜にドレーン電極を露出する第2接触孔を形成した後、保護膜上に第2接触孔を通じてドレーン電極に連結されて、維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、維持キャパシタ電極線の一部と重なって第2維持キャパシタを形成する画素電極を形成する。
【0032】
また、本発明による薄膜トランジスタ基板を製造するために、まず、絶縁基板上に第1ゲート線、第1ゲート線に連結されるゲート電極及び第1ゲート線と所定間隔をおいて平行に位置する第2ゲート線を含むゲート配線を形成した後、このようなゲート配線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜に第2ゲート線の一部を露出する第1接触孔を形成した後、ゲート絶縁膜上にゲート電極に重なる半導体パターンを形成する。次に、ゲート絶縁膜上に第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて第2ゲートに連結される維持キャパシタ用導電体パターンを形成した後、データ配線、維持キャパシタ用導電体パターン及び半導体パターンを覆う保護膜を形成する。次に、保護膜にドレーン電極を露出する第2接触孔を形成した後、保護膜上に第2接触孔を通じてドレーン電極に連結されて、維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成して第2ゲート配線のゲート線の一部と重なって第2維持キャパシタを形成する画素電極を形成する。
【発明の効果】
【0033】
本発明による液晶表示装置では、開口率を減少させずに維持キャパシタの静電容量を増加させることができ、応答速度を向上させることができる。
【発明を実施するための最良の形態】
【0034】
以下、添付した図面を参照して本発明を詳細に説明する。
【0035】
図1は本発明の第1実施例による薄膜トランジスタ基板の配置図を示しており、図2及び図3は図1で切断線II-II'及びIII-III'に沿って切断して示した薄膜トランジスタ基板の断面図を示している。
【0036】
絶縁基板10上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンなどの導電物質からなる1000〜3500Å厚さのゲート配線が形成されている。ゲート配線は横方向に延びているゲート線22、ゲート線22の一端に連結されて外部駆動回路(図示せず)と電気的に接触するゲートパッド24及びゲート線22の一部であって、薄膜トランジスタの一端子であるゲート電極26を含む。
【0037】
この時、ゲート配線22、24、26は二重層以上の構造で形成することができるが、この場合、少なくとも1つの層は低抵抗特性を有する金属物質で形成し、他の層は他の物質との接触特性に優れた物質で形成するのが好ましい。
【0038】
絶縁基板10上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる2500〜4500Å厚さのゲート絶縁膜30が形成されてゲート配線22、24、26を覆っている。
【0039】
ゲート絶縁膜30上にはゲート電極26と重なって、非晶質シリコンなどからなる800〜1500Å厚さの半導体パターン42が形成されている。半導体パターン42上にはN型不純物が高濃度でドーピングされている非晶質シリコンなどからなる500〜800Å厚さの抵抗性接触層(ohmic contact layer)55、56が形成されている。
【0040】
抵抗性接触層55、56とゲート絶縁膜30上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる500〜3500Å厚さのデータ配線及び維持キャパシタ電極線69が形成されている。
データ配線は縦方向に延びており、ゲート線22と交差して画素領域を定義するデータ線62、データ線62の一端に連結されており、外部駆動回路と電気的に接触するデータパッド64、データ線62に連結されていて、1つの抵抗性接触層55上にまで延びているソース電極65及びソース電極65の対向して他の1つの抵抗性接触層56の上から画素領域内部のゲート絶縁膜30の上にまで延びているドレーン電極66を含む。
【0041】
維持キャパシタ電極線69はこのようなデータ配線62、64、65、66と同一層にデータ線62のように縦方向に延びて形成されており、データ線62と交互に配列されている。このような維持キャパシタ電極線69は後述する画素電極82と重なって維持キャパシタを形成する。
【0042】
ここで、データ配線62、64、65、66及び維持キャパシタ電極線69は二重層以上の構造で形成することができるが、この場合、少なくとも1つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
【0043】
このようなデータ配線62、64、65、66、維持キャパシタ電極線69及び半導体パターン42を窒化ケイ素または酸化ケイ素のような絶縁物質からなる500〜2000Å厚さの保護膜70が覆っている。
【0044】
保護膜70にはドレーン電極66、データパッド64を露出する第1及び第2接触孔72、74が形成されており、ゲート絶縁膜30と共にゲートパッド24を露出する第3接触孔76が形成されている。また、保護膜70にはデータパッド64側に位置する維持キャパシタ電極線69の端部を露出する第4接触孔79も形成されている。
【0045】
保護膜70上にはデータ線62から画像信号を受けて上板の共通電極(図示せず)と共に電場を生成する画素電極82が形成されている。画素電極82は第1接触孔72を通じてドレーン電極66と電気的に連結されている。
【0046】
ここで、画素電極82は保護膜70を間に置いて維持キャパシタ電極線69と重なって維持キャパシタを形成する。複数の画素電極82と維持キャパシタ電極線69の間に露出している保護膜70は薄層であるので、維持キャパシタ電極線69の幅が狭くても静電容量は大きい。
【0047】
また、保護膜70上には第2及び第3接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86が形成されている。また、第4接触孔79を通じて基板上の維持キャパシタ電極線69の全てを1つに連結する共通連結線88が画素領域の集合である表示領域の外部にゲート線22と平行に位置して形成されている。
【0048】
画素電極82、補助データパッド84、補助ゲートパッド86及び共通連結線88はITOまたはIZOのような透明導電物質で同一層に形成されている。
【0049】
この時、共通連結線88はゲート配線22、24、26を形成する過程でゲート配線22、24、26と同一物質で形成することができる。この場合、ゲート絶縁膜30に共通連結線88を露出する複数の接触孔が形成されなければならず、この接触孔を通じてゲート絶縁膜30上に形成される複数の維持キャパシタ電極線69と共通連結線88が接触する。
【0050】
本発明において、維持キャパシタ電極線69及び共通連結線88の配列状態を図4を参照して詳細に説明する。図4は本発明の第1実施例による薄膜トランジスタ基板のゲート線、データ線及び維持キャパシタ電極線の配列状態を示したものである。
【0051】
図4に示したように、横方向にのびたゲート線22複数個が平行に配列されており、縦方向にのびたデータ線62複数個が平行に配列されている。ここで、ゲート線22及びデータ線62が互いに交差して定義する画素領域の集合は表示領域110である。
【0052】
ここで、データ線62の一端、つまり、データパッドになる部分はデータ駆動回路300と電気的に連結されてデータ駆動回路からデータ信号を受ける。同様に、ゲート線22の一端、つまり、ゲートパッドになる部分はゲート駆動回路(図示せず)と電気的に連結されてゲート駆動回路からゲート信号を受ける。
【0053】
ここで、維持キャパシタ電極線69はデータ線62と交互に位置しているが、これら維持キャパシタ電極線69は表示領域110外部で補助連結線61によって1つに連結されている。この時、維持キャパシタ電極線69と補助連結線61は同一物質を使用して共通に連結されるように形成されるのが好ましい。
【0054】
一方、基板の上部、つまり、データ駆動回路側に位置する維持キャパシタ電極線69の端部には維持キャパシタ電極線69を全て連結する共通連結線88が形成されている。この時、共通連結線88は、図1〜図3を参照して説明したように、維持キャパシタ電極線69とは別の配線、例えば、画素電極82と同一物質で形成したり、ゲート配線22、24、26と同一物質で形成するのが好ましい。これは、共通連結線88が表示領域110外部でデータ駆動回路300と連結されるデータ線62部分と短絡されることを防止するためである。
【0055】
維持キャパシタ電極線69はデータ駆動回路300に電気的に連結されてデータ駆動回路300から共通電極電位の供給を受ける。以下、本発明の第1実施例による薄膜トランジスタ基板の製造方法について前記図5A〜図7C及び図1〜図4を参照して詳細に説明する。
【0056】
まず、図5A、図5B及び図5Cに示したように、絶縁基板10上にゲート配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線22、24、26を形成する。ゲート配線22、24、26はゲート線22、ゲートパッド24及びゲート電極26を含む。
【0057】
次に、絶縁基板10上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜30を蒸着してゲート配線22、24、26を覆う。
【0058】
次に、ゲート絶縁膜30上に非晶質シリコン層及び導電型不純物がドーピングされた非晶質シリコン層を順次に形成した後、この2つのケイ素層を写真エッチング工程でパターニングして半導体パターン42と抵抗性接触層パターン52を形成する。
【0059】
次に、図6A、図6B及び図6Cに示したように、基板の露出された前面上にデータ配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてデータ配線62、64、65、66及び維持キャパシタ電極線69を形成する。データ配線62、64、65、66はデータ線62、データパッド64、ソース電極65及びドレーン電極66を含む。この時、維持キャパシタ電極線69はデータ線62と交互に配列されるように形成する。
【0060】
次に、ソース電極65とドレーン電極66をマスクとして抵抗性接触層パターン52をエッチングしてソース電極65と接触する抵抗性接触層55及びドレーン電極66と接触する第2部分56に分離する。
【0061】
次に、図7A、図7B及び図7Cに示したように、データ配線62、64、65、66、維持キャパシタ電極線69及び半導体パターン42を覆う保護膜70を形成する。この時、保護膜70は窒化ケイ素のような絶縁物質層を薄く蒸着して形成するが、目的とする維持キャパシタの静電容量を考慮してその厚さを適切に考慮するのが好ましい。
【0062】
次に、保護膜70及びゲート絶縁膜30を写真エッチング工程でパターニングして、第1〜第4接触孔72、74、76、79を形成する。
【0063】
次に、図1、図2及び図3に示したように、第1〜第4接触孔72、74、76、79を通じて露出された配線部分を含む基板の露出された前面上にITOまたはIZOからなる透明導電層を蒸着する。
【0064】
次に、この透明導電層を写真エッチング工程でパターニングして第1接触孔72を通じてドレーン電極66に連結される画素電極82、第2及び第3接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86、第4接触孔79を通じて基板上の維持キャパシタ電極線69を全て連結する共通連結線88を形成する。
【0065】
ここで、共通連結線88はゲート配線22、24、26と同一物質で形成することができる。このために、ゲート配線22、24、26を形成する過程で共通連結線を形成して、後続工程であるゲート絶縁膜30を形成する。次に、ゲート絶縁膜30に共通連結線を露出する複数の接触孔を形成した後、データ配線62、64、65、66を形成しながら維持キャパシタ電極線69を形成する。この過程で、維持キャパシタ電極線69を露出する複数の接触孔を通じて共通連結線と共通に連結される。
【0066】
前述のように、本発明では薄い保護膜を間に置いてデータ線と同一層に維持キャパシタ電極線を形成して画素電極と重ねて維持キャパシタを形成する。
【0067】
本発明の第1実施例では保護膜のみを利用して維持キャパシタを形成したが、ゲート絶縁膜のみを利用して維持キャパシタを形成することができ、これについて図面を参照して詳細に説明する。
【0068】
図8は本発明の第2実施例による薄膜トランジスタ基板の平面図を示しており、図9は図8の切断線IX-IX'に沿って切断した薄膜トランジスタ基板の断面図を示している。
【0069】
絶縁基板10上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンなどの導電物質からなる1000〜3500Å厚さのゲート配線及び維持キャパシタ配線が形成されている。
【0070】
ゲート配線は横方向に延びているゲート線22、ゲート線22の一端に形成されて外部駆動回路(図示せず)と電気的に接触するゲートパッド24及びゲート線22の一部であって、薄膜トランジスタの1つの端子であるゲート電極26を含む。
【0071】
また、維持キャパシタ配線は2つのゲート線22の間に位置する長方形の維持キャパシタ電極パターン28及び隣接する画素領域の維持キャパシタ電極パターン28に連結されて、ゲート線22と平行に横方向に延びている維持キャパシタ電極線29を含む。
【0072】
この時、ゲート配線22、24、26及び維持キャパシタ配線28、29は二重層以上の構造で形成することができるが、この場合、少なくとも1つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
【0073】
絶縁基板10上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる2500〜4500Å厚さのゲート絶縁膜30がゲート配線22、24、26及び維持キャパシタ用配線28、29を覆っている。
【0074】
ゲート絶縁膜30上にはゲート電極26と重なり、非晶質シリコンなどからなる800〜1500Å厚さの半導体パターン42が形成されている。半導体パターン42上にはN型不純物が高濃度でドーピングされている非晶質シリコンなどからなる500〜800Å厚さの抵抗性接触層55、56が形成されている。
【0075】
抵抗性接触層55、56とゲート絶縁膜30上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる500〜3500Å厚さのデータ配線62、64、65、66及び維持キャパシタ用導電体パターン68が形成されている。
【0076】
データ配線62、64、65、66は縦方向に延びていて、ゲート線22と交差して画素領域を定義するデータ線62、データ線62の一端に連結されて外部駆動回路と電気的に接触するデータパッド64、データ線62に連結されていて、1つの抵抗性接触層55上にまで延びているソース電極65及びソース電極65に対向し、他の1つの抵抗性接触層56の上から画素領域内部のゲート絶縁膜30の上にまで延びているドレーン電極66を含む。
【0077】
維持キャパシタ用導電体パターン68はこのようなデータ配線62、64、65、66と同一層に島形状で形成されており、ゲート絶縁膜30を間に置いてその下部に位置する維持キャパシタ電極パターン28と重なって維持キャパシタをなす。この時、維持キャパシタ用導電体パターン68は後述する画素電極82と電気的に連結されて画像電圧を受ける。ここで、データ配線62、64、65、66及び維持キャパシタ用導電体パターン68は二重層以上の構造で形成することができるが、この場合、少なくとも1つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
【0078】
このようなデータ配線62、64、65、66、維持キャパシタ用導電体パターン68及び半導体パターン42を窒化ケイ素または酸化ケイ素のような絶縁物質からなる500〜2000Å厚さの保護膜70が覆っている。
【0079】
保護膜70にはドレーン電極66、データパッド64を露出する第1及び第2接触孔72、74が形成されており、ゲート絶縁膜30と共にゲートパッド24を露出する第3接触孔76が形成されている。また、保護膜70には維持キャパシタ用導電体パターン68を露出する第4接触孔78も形成されている。
【0080】
保護膜70上には第1及び第4接触孔72、78を通じてドレーン電極66及び維持キャパシタ用導電体パターン68に連結される画素電極82が形成されている。
【0081】
また、保護膜70上には第2及び第3接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86が形成されている。
【0082】
ここで、画素電極82、補助データパッド84及び補助ゲートパッド86はITOまたはIZOのような透明導電物質で形成されている。
【0083】
本発明において、画素電極82は維持キャパシタ配線28、29と重なるが、維持キャパシタ電極線69とは保護膜70及びゲート絶縁膜30を間に置いて維持キャパシタを形成する。
【0084】
また、画素電極82は維持キャパシタ用導電体パターン68に連結されているが、これで、維持キャパシタ用導電体パターン68は維持キャパシタ電極パターン28とゲート絶縁膜30を隔てて他の維持キャパシタを形成する。この場合、2つの電極28、68の間に介在している絶縁膜の厚さが薄いために、維持キャパシタ電極パターン28が画素電極82と重なって維持キャパシタを形成する場合に比べて同一の重畳面積を有してもさらに大きい静電容量を確保することができる。
【0085】
したがって、本発明では維持キャパシタ配線28、29の面積を広げなくても静電容量を増加させることができるので、静電容量対比開口率を向上させることができる。
【0086】
以下、本発明の第2実施例による薄膜トランジスタ基板の製造方法について前記図10A〜図13Bと前記図8及び図9を共に参照して詳細に説明する。
【0087】
まず、図10A及び図10Bに示したように、絶縁基板10上にゲート配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線22、24、26及び維持キャパシタ配線28、29を形成する。ゲート配線22、24、26はゲート線22、ゲートパッド24及びゲート電極26を含み、維持キャパシタ配線28、29は維持キャパシタ電極パターン28と維持キャパシタ電極線29を含む。
【0088】
次に、図11A及び図11Bに示したように、絶縁基板10上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜30を蒸着してゲート配線22、24、26及び維持キャパシタ配線28、29を覆う。
【0089】
次に、ゲート絶縁膜30上に非晶質シリコン層及び導電型不純物がドーピングされた非晶質シリコン層を順次に形成した後、この2つのケイ素層を写真エッチング工程でパターニングして半導体パターン42と抵抗性接触層パターン52を形成する。
【0090】
次に、図12A及び図12Bに示したように、基板の露出された全面上にデータ配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてデータ配線62、64、65、66及び維持キャパシタ用導電体パターン68を形成する。データ配線62、64、65、66はデータ線62、データパッド64、ソース電極65及びドレーン電極66を含む。この時、維持キャパシタ用導電体パターン68は維持キャパシタ電極パターン28と重なるように形成する。
【0091】
次に、ソース電極65とドレーン電極66をマスクとして抵抗性接触層パターン52をエッチングしてソース電極65と接触する第1部分55及びドレーン電極66と接触する第2部分56に分離する。
【0092】
次に、図13A及び図13Bに示したように、データ配線62、64、65、66、維持キャパシタ用導電体パターン68及び半導体パターン42を含む基板全面に窒化ケイ素または酸化ケイ素などで保護膜70を形成する。次に、保護膜70及びゲート絶縁膜30を写真エッチング工程でパターニングして、第1〜第4接触孔72、74、76、78を形成する。この時、第1、第2及び第4接触孔72、74、78は保護膜70に形成され、各々ドレーン電極66、データパッド64及び維持キャパシタ用導電体パターン68を露出する。また、第3接触孔76は保護膜70及びゲート絶縁膜30に形成され、ゲートパッド24を露出する。
【0093】
次に、図8及び図9に示したように、第1〜第4接触孔72、74、76、78を通じて露出された配線部分を含む基板露出された全面上にITOまたはIZOからなる透明導電層を蒸着する。
【0094】
次に、この透明導電層を写真エッチング工程でパターニングして第1及び第4接触孔72、78を通じてドレーン電極66及び維持キャパシタ用導電体パターン68に連結される画素電極82、第2及び第3接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86を形成する。
【0095】
上述した本発明の第2実施例では維持キャパシタ用導電体パターン68を隣接する2つのゲート線の間の領域、つまり、画素領域の内部に島形状に形成した例であるが、維持キャパシタ用導電体パターン68の模様及び位置は本発明の第2実施例に提示された内容に制限を受けずに多様に形成することができる。例えば、維持キャパシタ用導電体パターン68を画素領域の縁部にバー形状に形成することができる。この時、維持キャパシタ用導電体パターン68と維持キャパシタを形成する維持キャパシタ電極パターン28もやはりバー形状に形成する。これを図14及び図15を参照して説明する。
【0096】
図14は本発明の第3実施例による薄膜トランジスタ基板の平面図を示しており、図15は図14の切断線XV-XV'による薄膜トランジスタ基板の断面図を示している。
【0097】
この実施例で、維持キャパシタ電極パターン28はバー形状に形成されており、画素領域の両側縁部に各々位置している。もちろん、維持キャパシタ電極パターン28の各々は維持キャパシタ電極線29に連結されている。
【0098】
維持キャパシタ電極パターン28と維持キャパシタをなす維持キャパシタ用導電体パターン68もゲート絶縁膜30の上で維持キャパシタ電極パターン28と重なっている。
【0099】
維持キャパシタ用導電体パターン68と画素電極82を連結する通路となる第4接触孔79は維持キャパシタ用導電体パターン68のどの部分でも露出すればよく、1つ以上で形成することができる。
【0100】
このような構造の液晶表示装置でも、維持キャパシタ電極線29と画素電極82がゲート絶縁膜30及び保護膜70を間に置いて維持キャパシタを形成する。また、それぞれの維持キャパシタ電極パターン28とこれに重なる維持キャパシタ用導電体パターン68がゲート絶縁膜30を間に置いて他の維持キャパシタを形成する。
【0101】
このような本発明での維持キャパシタは維持キャパシタ電極パターン28が画素電極82にだけ重なって維持キャパシタを形成する場合に比べて同一の重畳面積を有していてもさらに大きい静電容量を形成することができる。したがって、本発明では維持キャパシタ配線28、29の面積を大きくすることなく静電容量を増加させることができるので、静電容量対比開口率を向上させることができる。
【0102】
また、この実施例ではバー形状の維持キャパシタ電極パターン28または維持キャパシタ用導電体パターン68が画素電極82とデータ線62の間に位置しているために画素電極82とデータ線62の間で発生する側面光洩れを防止することができる利点がある。
【0103】
上述した本発明の第2及び第3実施例では維持キャパシタ配線を別途に形成したことを例としたが、ゲート線の一部を維持キャパシタ電極で形成することができる。これを図16及び図17を参照して説明する。
【0104】
図16は本発明の第4実施例による薄膜トランジスタ基板の平面図を示しており、図17は図16の切断線XVII-XVII'による薄膜トランジスタ基板の断面図を示している。
【0105】
この実施例ではあるゲート線において配列されている画素電極がその前端(previous)に位置するゲート線の一部と重なって維持キャパシタを形成しているが、維持キャパシタのための配線を別途に形成せずに、ゲート線の一部を利用して維持キャパシタを形成する。
【0106】
図面には、(n)番目ゲート配線(Gn)のゲート線22からゲート信号の影響を受ける画素電極82が(n-1)番目ゲート配線(Gn-1)のゲート線22と重なるように面積が拡張されている。
【0107】
維持キャパシタ用導電体パターン68はゲート絶縁膜30上でゲート線22の一部と重なっており、データ配線62、64、65、66とは同一層に形成されている。このような維持キャパシタ用導電体パターン68を露出する第4接触孔78が保護膜70に形成されており、画素電極82が第4接触孔78を通じて前端のゲート線22上に位置する維持キャパシタ用導電体パターン68と連結されている。
【0108】
この実施例では、維持キャパシタ用導電体パターン68はゲート線22と重なってゲート絶縁膜30を間に置いて維持キャパシタを形成している。この時、(n-1)番目ゲート配線(Gn-1)のゲート線22上の維持キャパシタ用導電体パターン68は(n)番目ゲート配線(Gn)のゲート線22からゲート信号の影響を受ける画素電極82から信号を受ける。
【0109】
この実施例での液晶表示装置は、画素電極82とゲート線22のみを重ねて維持キャパシタを形成する場合に比べて静電容量の大きさを大幅に増加することができる。また、この実施例ではゲート線の一部を維持キャパシタ配線として使用することによって、別途の配線を画素領域に形成しないので、開口率をさらに向上することができる。
【0110】
図18は本発明の第5実施例による薄膜トランジスタ基板の平面図を示しており、図19は図18の切断線XIX-XIX'による薄膜トランジスタ基板の断面図を示している。
【0111】
絶縁基板10上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンなどの導電物質からなる1000〜3500Å厚さのゲート配線22、24、26及び維持キャパシタ電極線27が形成されている。
【0112】
ゲート配線22、24、26は横方向に延びているゲート線22、ゲート線22の一端に形成されて外部駆動回路(図示せず)と電気的に接触するゲートパッド24及びゲート線22の一部であって、薄膜トランジスタの1つの電極であるゲート電極26を含む。
【0113】
また、維持キャパシタ電極線27は2つのゲート線22の間に位置し、ゲート線22と平行に横方向に延びている。
【0114】
この時、ゲート配線22、24、26及び維持キャパシタ電極線27は二重層以上の構造で形成することができるが、この場合、少なくとも1つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
【0115】
絶縁基板10上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる2500〜4500Å厚さのゲート絶縁膜30がゲート配線22、24、26及び維持キャパシタ電極線27を覆っている。
【0116】
ここで、ゲート絶縁膜30には維持キャパシタ電極線27を露出する第1接触孔32が形成されている。
【0117】
ゲート絶縁膜30上にはゲート電極26と重なって、非晶質シリコンなどからなる800〜1500Å厚さの半導体パターン42が形成されている。半導体パターン42上にはN型不純物が高濃度でドーピングされている非晶質シリコンなどからなる500〜800Å厚さの抵抗性接触層55、56が形成されている。
【0118】
抵抗性接触層55、56とゲート絶縁膜30上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる500〜3500Å厚さのデータ配線62、64、65、66及び維持キャパシタ用導電体パターン67が形成されている。
【0119】
データ配線62、64、65、66は縦方向に延びていて、ゲート線22と交差して画素領域を定義するデータ線62、データ線62の一端に連結されており、外部駆動回路と電気的に接触するデータパッド64、データ線62から突出して1つの抵抗性接触層55の上にまで延びているソース電極65及びソース電極65の対向電極であり、他の1つの抵抗性接触層56の上から画素領域内部のゲート絶縁膜30の上にまで延びているドレーン電極66を含む。
【0120】
維持キャパシタ用導電体パターン67はこのようなデータ配線62、64、65、66と同一層に形成されており、第1接触孔32を通じて維持キャパシタ電極線27に連結されている。維持キャパシタ用導電体パターン67は後述する画素電極82と重なって維持キャパシタをなす。この時、維持キャパシタ用導電体パターン67は維持キャパシタ電極線27に連結されて共通電圧を受ける。
【0121】
ここで、データ配線62、64、65、66及び維持キャパシタ用導電体パターン67は二重層以上の構造で形成することができるが、この場合、少なくとも1つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
【0122】
このようなデータ配線62、64、65、66、維持キャパシタ用導電体パターン67及び半導体パターン42を窒化ケイ素または酸化ケイ素のような絶縁物質からなる500〜2000Å厚さの保護膜70が覆っている。
【0123】
保護膜70にはドレーン電極66、データパッド64を露出する第1及び第2接触孔72、74が形成されており、ゲート絶縁膜30と共にゲートパッド24を露出する第3接触孔76が形成されている。保護膜70上には第1接触孔72を通じてドレーン電極66に連結される画素電極82が形成されている。
【0124】
また、保護膜70上には第2及び第3接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86が形成されている。
【0125】
ここで、画素電極82、補助データパッド84及び補助ゲートパッド86はITOまたはIZOのような透明導電物質で形成されている。
【0126】
本発明において、画素電極82は維持キャパシタ電極線27と重なるが、維持キャパシタ電極線27とは保護膜70及びゲート絶縁膜30を間に置いて維持キャパシタを形成する。
【0127】
また、画素電極82は維持キャパシタ電極線27に連結されている維持キャパシタ用導電体パターン67と重なるが、維持キャパシタ用導電体パターン67とは保護膜70を間に置いて他の維持キャパシタを形成する。この場合、2つの電極27、67の間に介在している絶縁膜の厚さが薄いために、維持キャパシタ電極線27が画素電極82と重なって維持キャパシタを形成する場合に比べて同一の重畳面積であってもさらに大きい静電キャパシタを形成することができる。
【0128】
したがって、本発明では維持キャパシタのための配線の面積を大きくすることなく静電容量を増加することができるので、静電容量対比開口率を向上することができる。
【0129】
以下、本発明の第5実施例による薄膜トランジスタ基板の製造方法について図20A〜図24Bと図18及び図19を共に参照して説明する。
【0130】
まず、図20A及び図20Bに示したように、絶縁基板10上に金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線22、24、26及び維持キャパシタ電極線27を形成する。ゲート配線22、24、26はゲート線22、ゲートパッド24及びゲート電極26を含む。
【0131】
次に、図21A及び図21Bに示したように、絶縁基板10上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜30を蒸着してゲート配線22、24、26及び維持キャパシタ電極線27を覆う。引続き、ゲート絶縁膜30上に非晶質シリコン層40及び導電型不純物がドーピングされた非晶質シリコン層50を順次に形成する。
【0132】
次に、2つのケイ素層40、50及びゲート絶縁膜30を写真エッチング工程でパターニングして維持キャパシタ電極パターン27を露出する第1接触孔32を形成する。
【0133】
次に、図22A及び図22Bに示したように、非晶質シリコン層40及び導電型不純物がドーピングされた非晶質シリコン層50を写真エッチング工程でパターニングして、半導体パターン42と抵抗性接触層パターン52を形成する。
【0134】
次に、図23A及び図23Bに示したように、基板の露出された全前面上に金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてデータ配線62、64、65、66及び維持キャパシタ用導電体パターン67を形成する。データ配線62、64、65、66はデータ線62、データパッド64、ソース電極65及びドレーン電極66を含む。この時、維持キャパシタ用導電体パターン67は第1接触孔72を通じて維持キャパシタ電極線27と連結される。
【0135】
次に、ソース電極65とドレーン電極66をマスクとして抵抗性接触層パターン52をエッチングしてソース電極65と接触する第1部分55及びドレーン電極66と接触する第2部分56に分離する。
【0136】
次に、図24A及び図24Bに示したように、データ配線62、64、65、66、維持キャパシタ用導電体パターン67及び半導体パターン42を含む基板全面に窒化ケイ素または酸化ケイ素などで保護膜70を形成する。次に、保護膜70及びゲート絶縁膜30を写真エッチング工程でパターニングして、第2〜第4接触孔72、74、76を形成する。この時、第2及び第3接触孔72、74は保護膜70に形成されるが、各々ドレーン電極66及びデータパッド64を露出する。また、第3接触孔76は保護膜70及びゲート絶縁膜30に形成されるが、ゲートパッド24を露出する。
【0137】
次に、図18及び図19に示したように、第2〜第4接触孔72、74、76を通じて露出された配線部分を含む基板が露出された全面上にITOまたはIZOからなる透明導電層を蒸着する。
【0138】
次に、この透明導電層を写真エッチング工程でパターニングして第2接触孔72を通じてドレーン電極66に連結される画素電極82、第3及び第4接触孔74、76を通じてデータパッド64及びゲートパッド24に連結される補助データパッド84及び補助ゲートパッド86を形成する。
【0139】
上述した本発明の第5実施例では維持キャパシタ用導電体パターン67を隣接する2つのゲート線の間の領域、つまり、画素領域の内部に形成したものを例示しているが、維持キャパシタ用導電体パターン67の模様及び位置は本発明の第5実施例に提示された内容に制限を受けずに多様に形成することができる。例えば、維持キャパシタ用導電体パターン67を画素領域の縁部にバー形状に形成することができる。これを図25及び図26を参照して説明する。
【0140】
図25は本発明の第6実施例による薄膜トランジスタ基板の平面図を示しており、図26は図25の切断線XXVI-XXVI'による薄膜トランジスタ基板の断面図を示している。
【0141】
この実施例で、維持キャパシタ用導電体パターン67はバー形状に形成されており、画素領域の両側縁部に位置している。ここで、維持キャパシタ用導電体パターン67はゲート絶縁膜30に形成された第1接触孔32を通じて維持キャパシタ電極線27と連結されている。
【0142】
ここで、維持キャパシタ電極線27は画素電極82とはゲート絶縁膜30及び保護膜70を間に置いて維持キャパシタを形成している。また、維持キャパシタ用導電体パターン67は保護膜70を間に置いて画素電極82とまた他の維持キャパシタを形成している。
【0143】
このような本発明での維持キャパシタは維持キャパシタ電極線27が画素電極82とのみ重なって維持キャパシタを形成する場合に比べて同一の重畳面積であってもさらに大きい静電容量を形成することができる。したがって、本発明では維持キャパシタのための配線27、67の面積を大きくすることなく静電容量を増加することができるので、静電容量対比開口率を向上することができる。
【0144】
また、この実施例ではバー形状の維持キャパシタ用導電体パターン67が画素電極82とデータ線62の間に位置しているために画素電極82とデータ線62の間で発生する側面光洩れを防止することができる長所がある。
【0145】
上述した本発明の第5及び第6実施例では維持キャパシタ配線を別途に形成したことを例としたが、ゲート線の一部を維持キャパシタ電極として形成することができる。これを図27及び図28を参照して説明する。
【0146】
図27は本発明の第7実施例による薄膜トランジスタ基板の平面図を示しており、図28は図27の切断線XXVIII-XXVIII'による薄膜トランジスタ基板の断面図を示している。
【0147】
この実施例では画素電極が前方のゲート線の一部と重なって維持キャパシタを形成するが、維持キャパシタのための配線を別途に形成せずに、ゲート線の一部を維持キャパシタ配線として利用する。
【0148】
図面には、(n)番目ゲート配線(Gn)のゲート線22からゲート信号の影響を受ける画素電極82が(n-1)番目ゲート配線(Gn-1)のゲート線22と重なるように面積が拡張されている。
【0149】
維持キャパシタ用導電体パターン67はゲート絶縁膜30の上でゲート線22の一部と重なっており、データ配線62、64、65、66とは同一層に形成されている。このような維持キャパシタ用導電体パターン67を露出する第4接触孔78が保護膜70に形成されている。そして、(n-1)番目ゲート配線(Gn-1)のゲート線22上の維持キャパシタ用導電体パターン67が(n)番目ゲート配線(Gn)のゲート線22からゲート信号に影響を受ける画素電極82と連結されている。
【0150】
この実施例で、維持キャパシタ用導電体パターン67はゲート線22と重なってゲート絶縁膜30を間に置いて維持キャパシタを形成している。この時、(n-1)番目ゲート配線(Gn-1)のゲート線22上の維持キャパシタ用導電体パターン68は(n)番目ゲート配線(Gn)のゲート線22からゲート信号の影響を受ける画素電極82から信号を受ける。
【0151】
この実施例での液晶表示装置は、画素電極82とゲート線22のみを重ねて維持キャパシタを形成する場合に比べて静電容量の大きさを大幅に増加することができる。また、この実施例ではゲート線の一部を維持キャパシタ配線として使用することによって、別途の配線を画素領域に形成しないために開口率をさらに向上することができる。
【0152】
このような本発明は全ての液晶表示装置のモードへの適用が可能であるが、特に、液晶の反応速度が速いOCB(Optically Compensated Birefringence)モードの液晶表示装置に適用する場合、大きな利点を有している。
【0153】
OCBモードの液晶表示装置では、液晶の△εが大きいのでグレー(gray)が変わることによって初期状態での誘電率値とそれに続く状態での誘電率値の差が非常に大きく、したがって、大幅の液晶電圧変化が不可避である。
【0154】
一方、全てのモードの液晶表示装置で測定される応答速度波形(時間-輝度)曲線は図29に示したように、2つの段差を示す2ステップ波形を有する。
【0155】
応答速度は全輝度が10%から90%に変化する時に測定するので、2ステップ部分が輝度が90%未満である場合には応答速度は遅く測定される。
【0156】
しかし、OCBモードの液晶表示装置では第1フレームで2段波形が発生し、第2または第3フレームでは正常輝度を維持する特性を有している。したがって、2ステップ部分で輝度が90%以上、好ましくは95%以上になるように静電容量を増加させる場合、第1フレームで正常輝度を維持することによって、応答速度を急速にすることができる。
【0157】
表1はOCB構造の液晶表示装置で液晶の静電容量(Clc)に対する維持キャパシタの静電容量(Cst)の比による応答速度波形(時間-輝度)曲線上の2ステップ部分の輝度値を測定して示している。
【0158】
【表1】
維持キャパシタの静電容量が増加する場合、2ステップの位置が輝度90%に近接するということが分かる。したがって維持キャパシタの静電容量を増加させて2ステップ部分で90%を超えるようにして応答速度を急速にすることができる。特に、2ステップ部分で95%以上になるように維持キャパシタの静電容量を増加させる場合、さらに速い応答速度を得ることができる。本発明では液晶表示装置の応答速度を速くするために、維持キャパシタの静電容量を液晶の静電容量の90%以上になるように増加するが、このために、本発明の第1実施例〜第7実施例を通じて説明したように維持キャパシタをOCBモードの液晶表示装置に適用する。つまり、本発明ではデータ線と同一層に保護膜のみを介在して画素電極と重なる維持キャパシタ電極線を形成することによって、ゲート線と同一層に保護膜及びゲート絶縁膜を介在して画素電極と重なる維持キャパシタ電極線が形成されている従来の液晶表示装置と比較して維持キャパシタ電極線域を広げずに維持キャパシタの静電容量を増加することができるので、開口率において有利である。また、本発明は前記維持キャパシタを形成する配線を利用するが、これら配線が構成する維持キャパシタの静電容量が液晶の静電容量の90%以上になるようにその面積を増加する。この時、保護膜またはゲート絶縁膜のうちの1つの絶縁膜のみを介在して維持キャパシタの静電容量を増加することによって、維持キャパシタのための配線の面積増加を必要としない。したがって、開口率を減少することなく維持キャパシタの静電容量を増加することができる。
【図面の簡単な説明】
【0159】
【図1】本発明の第1実施例による薄膜トランジスタ基板の平面図である。
【図2】図1で切断線II-II'に沿って切断した薄膜トランジスタ基板の断面図である。
【図3】図1で切断線III-III'に沿って切断した薄膜トランジスタ基板の断面図である。
【図4】本発明の第1実施例による薄膜トランジスタ基板でのゲート線、データ線及び維持キャパシタ電極線の配線配置図である。
【図5A】本発明の第1実施例による薄膜トランジスタ基板を製造するための第1製造段階での基板の配置図である。
【図5B】図5AでVb-Vb'線に沿って切断した基板の断面図である。
【図5C】図5AでVc-Vc'線に沿って切断した基板の断面図である。
【図6A】図5Aの次の製造段階での基板の配置図である。
【図6B】図6AでVIb-VIb'線に沿って切断した基板の断面図である。
【図6C】図6AでVIc-VIc'線に沿って切断した基板の断面図である。
【図7A】図6Aの次の製造段階での基板の配置図である。
【図7B】図7AでVIIb-VIIb'線に沿って切断した基板の断面図である。
【図7C】図7AでVIIc-VIIc'線に沿って切断した基板の断面図である。
【図8】本発明の第2実施例による薄膜トランジスタ基板の平面図である。
【図9】図8に示した切断線IX-IX'に沿って切断した薄膜トランジスタ基板の断面図である。
【図10A】本発明の第2実施例による薄膜トランジスタ基板を製造するための第1段階での基板の配置図である。
【図10B】図10Aに示した切断線Xb-Xb'に沿って切断した基板の断面図である。
【図11A】図10Aの次の製造段階での基板の配置図である。
【図11B】図11Aに示した切断線XIb-XIb'に沿って切断した基板の断面図である。
【図12A】図11Aの次の製造段階での基板の配置図である。
【図12B】図12Aに示した切断線XIIb-XIIb'により切断した基板の断面図である。
【図13A】図12Aの次の製造段階での基板の配置図である。
【図13B】図13Aに示した切断線XIIIb-XIIIb'に沿って切断した基板の断面図である。
【図14】本発明の第3実施例による薄膜トランジスタ基板の平面図である。
【図15】図14に示した切断線XV-XV'に沿って切断した薄膜トランジスタ基板の断面図である。
【図16】本発明の第4実施例による薄膜トランジスタ基板の平面図である。
【図17】図16に示した切断線XVII-XVII'に沿って切断した薄膜トランジスタ基板の断面図である。
【図18】本発明の第5実施例による薄膜トランジスタ基板の平面図である。
【図19】図18に示した切断線XIX-XIX'に沿って切断した薄膜トランジスタ基板の断面図である。
【図20A】本発明の第5実施例による薄膜トランジスタ基板を製造するための第1段階での基板の配置図である。
【図20B】図20Aに示した切断線XXb-XXb'に沿って切断した基板の断面図である。
【図21A】図20Aの次の製造段階での基板の配置図である。
【図21B】図21Aに示した切断線XXIb-XXIb'に沿って切断した基板の断面図である。
【図22A】図21Aの次の製造段階での基板の配置図である。
【図22B】図22Aに示した切断線XXIIb-XXIIb'に沿って切断した基板の断面図である。
【図23A】図22Aの次の製造段階での基板の配置図である。
【図23B】図23Aに示した切断線XXIIIb-XXIIIb'に沿って切断した基板の断面図である。
【図24A】図23Aの次の製造段階での基板の配置図である。
【図24B】図24Aに示した切断線XXIVb-XXIVb'に沿って切断した基板の断面図である。
【図25】本発明の第6実施例による薄膜トランジスタ基板の平面図である。
【図26】図25に示した切断線XXVI-XXVI'に沿って切断した薄膜トランジスタ基板の断面図である。
【図27】本発明の第7実施例による薄膜トランジスタ基板の平面図である。
【図28】図27に示した切断線XXVIII-XXVIII'に沿って切断した薄膜トランジスタ基板の断面図である。
【図29】液晶表示装置での応答速度波形曲線を示したものである。
Claims (41)
- 絶縁基板と、
前記絶縁基板上に形成されるゲート線及びゲート電極を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体パターンと、
前記ゲート絶縁膜上に形成されていて、前記ゲート線と絶縁されて交差するデータ線、前記データ線に連結されて前記半導体パターンに連結されるソース電極、前記ソース電極に対応して前記半導体パターンに連結されるドレーン電極を含むデータ配線と、
隣接した2つの前記データ線間に形成されていて、前記ゲート線と絶縁されて交差する維持キャパシタ電極線と、
前記データ配線、前記維持キャパシタ電極線及び前記半導体パターンを覆っていて、前記ドレーン電極を露出する接触孔を有する保護膜と、
前記保護膜上に形成されており、前記接触孔を通じて前記ドレーン電極に連結されており、前記維持キャパシタ電極線と重なる画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 複数の前記維持キャパシタ電極線を1つに連結する共通連結線をさらに含むことを特徴とする、請求項1に記載の薄膜トランジスタ基板。
- 前記共通連結線は前記データ線と絶縁されて交差していて、前記画素電極と同一物質からなることを特徴とする、請求項2に記載の薄膜トランジスタ基板。
- 前記共通連結線は前記データ線と絶縁されて交差しており、前記ゲート線と同一物質からなることを特徴とする、請求項2に記載の薄膜トランジスタ基板。
- 前記保護膜に複数の前記維持キャパシタ電極線を露出する複数の接触孔が形成されており、前記共通連結線が複数の前記接触孔を通じて複数の前記維持キャパシタ電極線に連結されていることを特徴とする、請求項3に記載の薄膜トランジスタ基板。
- 複数の前記維持キャパシタ電極線と連結される補助連結線をさらに含むことを特徴とする、請求項2に記載の薄膜トランジスタ基板。
- 複数の前記維持キャパシタ電極線と前記補助連結線は同一物質で形成されることを特徴とする、請求項6に記載の薄膜トランジスタ基板。
- 前記ゲート線の一端に形成されるゲートパッドと、
前記データ線の一端に形成されるデータパッドと、
前記保護膜及び前記ゲート絶縁膜に前記ゲートパッドを露出する第1接触孔と、
前記保護膜に前記データパッドを露出する第2接触孔と、
前記第1及び第2接触孔を通じて前記ゲートパッド及び前記データパッドに連結される補助ゲートパッド及び補助データパッドと、
をさらに含むことを特徴とする、請求項1に記載の薄膜トランジスタ基板。 - 請求項1による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記維持キャパシタの静電容量は前記液晶層の静電容量の90%以上の大きさを有することを特徴とする、請求項9に記載の液晶表示装置。
- 前記維持キャパシタの静電容量は前記液晶層の静電容量の95%以上の大きさを有することを特徴とする、請求項10に記載の液晶表示装置。
- 複数の前記維持キャパシタ電極線を1つに連結する共通連結線をさらに含むことを特徴とする、請求項9に記載の薄膜トランジスタ基板。
- 前記共通連結線は前記データ線と絶縁されて交差しており、前記画素電極と同一物質からなることを特徴とする、請求項12に記載の液晶表示装置。
- 前記保護膜に複数の前記維持キャパシタ電極線を露出する複数の接触孔が形成されており、前記共通連結線が複数の前記接触孔を通じて複数の前記維持キャパシタ電極線に連結されていることを特徴とする、請求項13に記載の液晶表示装置。
- 複数の前記維持キャパシタ電極線と連結される補助連結線をさらに含むことを特徴とする、請求項12に記載の液晶表示装置。
- 複数の前記維持キャパシタ電極線と前記補助連結線は同一物質で形成されることを特徴とする、請求項15に記載の液晶表示装置。
- 絶縁基板と、
前記絶縁基板上に形成されて、ゲート線及びゲート電極を含むゲート配線及び維持キャパシタ配線と、
前記ゲート配線及び前記維持キャパシタ配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、データ線、ソース電極及びドレーン電極を含むデータ配線及び前記維持キャパシタ配線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔と、
前記保護膜上に形成されており、前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結され、前記維持キャパシタ配線の一部と第2維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 前記維持キャパシタ配線は前記ゲート線に平行に位置する維持キャパシタ電極線及び前記維持キャパシタ電極線に連結される維持キャパシタ電極パターンを含むことを特徴とする、請求項17に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ電極パターンは前記維持キャパシタ用導電体パターンと重なって前記第1維持キャパシタを形成し、
前記維持キャパシタ電極線は前記画素電極と重なって前記第2維持キャパシタを形成することを特徴とする、請求項18に記載の薄膜トランジスタ基板。 - 前記維持キャパシタ電極パターンは前記ゲート線及び前記データ線に囲まれた画素領域の内部に形成されることを特徴とする、請求項19に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ電極パターンは前記画素電極の縁部と重なり、前記データ線に沿ってバー形状に形成されることを特徴とする、請求項19に記載の薄膜トランジスタ基板。
- 請求項17による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記第1維持キャパシタ及び前記第2維持キャパシタの静電容量は前記液晶層の静電容量の90%以上の大きさを有することを特徴とする、請求項22に記載の液晶表示装置。
- 絶縁基板と、
前記絶縁基板上に形成されて、第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて位置する第2ゲート線を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第2ゲート線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔と、
前記保護膜上に前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第2ゲート線の一部と重なって第2維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 請求項24による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記第1維持キャパシタ及び前記第2維持キャパシタの静電容量は前記液晶層の静電キャパシタの90%以上の大きさを有することを特徴とする、請求項25に記載の液晶表示装置。
- 絶縁基板と、
前記絶縁基板上に形成されて、ゲート線及びゲート電極を含むゲート配線及び維持キャパシタ電極線と、
前記ゲート配線及び前記維持キャパシタ電極線を覆うゲート絶縁膜と、
前記ゲート絶縁膜に前記維持キャパシタ電極線を露出する第1接触孔と、
前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、データ線、ソース電極及びドレーン電極を含むデータ配線及び前記第1接触孔を通じて前記維持キャパシタ電極線に連結される維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極を露出する第2接触孔と、
前記保護膜上に前記第2接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記維持キャパシタ電極線の一部と重なって第2維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 前記維持キャパシタ電極線は前記ゲート線に平行に形成されることを特徴とする、請求項27に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ用導電体パターンは前記維持キャパシタ電極線に重なることを特徴とする、請求項27に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ用導電体パターンは前記ゲート線及び前記データ線に囲まれた画素領域の内部に形成されることを特徴とする、請求項29に記載の薄膜トランジスタ基板。
- 前記維持キャパシタ用導電体パターンは前記画素電極の縁部と重なり、前記データ線に沿ってバー形状に形成されることを特徴とする、請求項27に記載の薄膜トランジスタ基板。
- 請求項27による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記第1維持キャパシタ及び前記第2維持キャパシタの静電容量は前記液晶層の静電容量の90%以上の大きさを有することを特徴とする、請求項32に記載の液晶表示装置。
- 絶縁基板と、
前記絶縁基板上に形成されて、第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて位置する第2ゲート線を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記第2ゲート線の一部を露出する第1接触孔と、
前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて前記第2ゲート線に連結される維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極を露出する第2接触孔と、
前記保護膜上に第2接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記第2ゲート線の一部と重なって第2維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 請求項34による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置。 - 前記第1維持キャパシタ及び第2維持キャパシタの静電容量は前記液晶層の静電容量の90%以上の大きさを有することを特徴とする、請求項35に記載の液晶表示装置。
- 絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ配線を形成する段階と、
前記ゲート配線及び前記維持キャパシタ配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体パターンを形成する段階と、
前記ゲート絶縁膜上に形成されて、データ線、ソース電極及びドレーン電極を含むデータ配線及び前記維持キャパシタ配線の一部と重なって第1維持キャパシタを形成する維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔を形成する段階と、
前記保護膜上に前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結され、前記維持キャパシタ配線の一部と共に第2維持キャパシタを形成する画素電極を形成する段階と、
を含む薄膜トランジスタ基板の製造方法。 - 前記維持キャパシタ配線は前記ゲート線に平行に位置する維持キャパシタ電極線及び前記維持キャパシタ電極線に連結される維持キャパシタ電極パターンを含むことを特徴とする、請求項37に記載の薄膜トランジスタ基板の製造方法。
- 絶縁基板上に第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて平行に位置する第2ゲート線を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
前記ゲート絶縁膜上に前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第2ゲート線の一部と共に第1維持用量を形成する維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第1及び第2接触孔を形成する段階と、
前記保護膜上に前記第1及び第2接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第2ゲート配線のゲート線の一部と重なって第2維持キャパシタを形成する画素電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 絶縁基板上にゲート線及びゲート電極を含むゲート配線及び維持キャパシタ電極線を形成する段階と、
前記ゲート配線及び前記維持キャパシタ電極線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜に前記維持キャパシタ電極線を露出する第1接触孔を形成する段階と、
前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
前記ゲート絶縁膜上にデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第1接触孔を通じて前記維持キャパシタ電極線に連結される維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極を露出する第2接触孔を形成する段階と、
前記保護膜上に前記第2接触孔を通じて前記ドレーン電極に連結されて、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記維持キャパシタ電極線の一部と重なって第2維持キャパシタを形成する画素電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 絶縁基板上に第1ゲート線、前記第1ゲート線に連結されるゲート電極及び前記第1ゲート線と所定間隔をおいて平行に位置する第2ゲート線を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜に前記第2ゲート線の一部を露出する第1接触孔を形成する段階と、
前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
前記ゲート絶縁膜上に前記第1及び第2ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第1接触孔を通じて前記第2ゲートに連結される維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極を露出する第2接触孔を形成する段階と、
前記保護膜上に第2接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第1維持キャパシタを形成し、前記第2ゲート配線のゲート線の一部と重なって第2維持キャパシタを形成する画素電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010059637A KR20030026588A (ko) | 2001-09-26 | 2001-09-26 | 박막 트랜지스터 기판 및 액정 표시 장치 |
KR1020010077838A KR100840318B1 (ko) | 2001-12-10 | 2001-12-10 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
PCT/KR2002/000334 WO2003036374A1 (en) | 2001-09-26 | 2002-02-27 | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009072572A Division JP2009145908A (ja) | 2001-09-26 | 2009-03-24 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005506575A true JP2005506575A (ja) | 2005-03-03 |
Family
ID=26639365
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003538809A Pending JP2005506575A (ja) | 2001-09-26 | 2002-02-27 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
JP2009072572A Pending JP2009145908A (ja) | 2001-09-26 | 2009-03-24 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
JP2012059511A Pending JP2012113327A (ja) | 2001-09-26 | 2012-03-16 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009072572A Pending JP2009145908A (ja) | 2001-09-26 | 2009-03-24 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
JP2012059511A Pending JP2012113327A (ja) | 2001-09-26 | 2012-03-16 | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
Country Status (5)
Country | Link |
---|---|
US (4) | US7209192B2 (ja) |
JP (3) | JP2005506575A (ja) |
CN (1) | CN1325984C (ja) |
TW (1) | TW594120B (ja) |
WO (1) | WO2003036374A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008225514A (ja) * | 2005-09-13 | 2008-09-25 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
US7525605B2 (en) | 2006-05-29 | 2009-04-28 | Epson Imaging Devices Corporation | Liquid crystal display device and manufacturing method thereof |
US7602452B2 (en) | 2005-09-13 | 2009-10-13 | Epson Imaging Devices Corp. | Liquid crystal display device and method for manufacturing the same |
US7619695B2 (en) | 2006-05-10 | 2009-11-17 | Epson Imaging Devices Corporation | Liquid crystal display and manufacturing method therefor |
KR101205766B1 (ko) * | 2005-12-30 | 2012-11-28 | 엘지디스플레이 주식회사 | 액정표시장치 |
USRE44181E1 (en) | 2005-09-15 | 2013-04-30 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100602062B1 (ko) * | 2003-04-03 | 2006-07-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
KR101034744B1 (ko) * | 2004-06-25 | 2011-05-17 | 엘지디스플레이 주식회사 | 액정표시장치의 박막트랜지스터 구조 |
KR101061856B1 (ko) | 2004-11-03 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
US7586121B2 (en) * | 2004-12-07 | 2009-09-08 | Au Optronics Corp. | Electroluminescence device having stacked capacitors |
KR20060070349A (ko) * | 2004-12-20 | 2006-06-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101112549B1 (ko) * | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR20060098522A (ko) * | 2005-03-03 | 2006-09-19 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
CN100454117C (zh) * | 2005-06-08 | 2009-01-21 | 友达光电股份有限公司 | 适用于广视角液晶显示器的像素结构及其制造方法 |
CN100485470C (zh) * | 2005-09-13 | 2009-05-06 | 爱普生映像元器件有限公司 | 液晶显示器及其制造方法 |
KR101184068B1 (ko) * | 2005-12-30 | 2012-09-19 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR101204365B1 (ko) * | 2006-01-16 | 2012-11-26 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 그 제조 방법 |
KR101257380B1 (ko) * | 2006-04-04 | 2013-04-23 | 삼성디스플레이 주식회사 | 표시장치 |
KR101306206B1 (ko) * | 2006-04-24 | 2013-09-10 | 삼성디스플레이 주식회사 | 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법 |
KR101238337B1 (ko) * | 2006-05-12 | 2013-03-04 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 액정표시장치 |
KR101407285B1 (ko) * | 2006-05-22 | 2014-06-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
US8106865B2 (en) * | 2006-06-02 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
CN100529852C (zh) * | 2006-06-09 | 2009-08-19 | 群康科技(深圳)有限公司 | 液晶显示面板 |
US20100309420A1 (en) * | 2006-06-15 | 2010-12-09 | Mikuni Electoron Co. Ltd. | Low-cost large-screen wide-angle fast-response liquid crystal display apparatus |
JP5477523B2 (ja) * | 2006-06-15 | 2014-04-23 | 三国電子有限会社 | 低コスト大画面広視野角高速応答液晶表示装置 |
KR20080000202A (ko) * | 2006-06-27 | 2008-01-02 | 삼성전자주식회사 | 표시기판 및 이를 갖는 표시패널 |
CN101421663B (zh) * | 2006-07-19 | 2012-06-13 | 夏普株式会社 | 有源矩阵基板、液晶面板、显示装置、电视接收机 |
KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
JP5727120B2 (ja) * | 2006-08-25 | 2015-06-03 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 液晶表示装置 |
KR101349092B1 (ko) * | 2006-09-07 | 2014-01-09 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
CN101140938B (zh) * | 2006-09-07 | 2010-05-12 | 中华映管股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN100557806C (zh) * | 2006-09-11 | 2009-11-04 | 中华映管股份有限公司 | 像素结构 |
KR101309552B1 (ko) * | 2006-11-01 | 2013-09-23 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
TWI349915B (en) * | 2006-11-17 | 2011-10-01 | Chunghwa Picture Tubes Ltd | Pixel structure and repair method thereof |
KR101370969B1 (ko) * | 2006-11-30 | 2014-03-10 | 엘지디스플레이 주식회사 | 광경화성의 유기 물질 |
JP4569836B2 (ja) * | 2007-02-23 | 2010-10-27 | ソニー株式会社 | 液晶装置 |
JP2008216435A (ja) * | 2007-03-01 | 2008-09-18 | Seiko Epson Corp | 液晶装置、及び電子機器 |
JP4586811B2 (ja) * | 2007-03-09 | 2010-11-24 | エプソンイメージングデバイス株式会社 | 電気光学装置および電気光学装置用基板 |
US7751001B2 (en) * | 2007-03-21 | 2010-07-06 | Chimel Innolux Corporation | Transflective LCD with reflective layer connected to reference voltage greater than 0.5 Vrms and less than LC threshold voltage |
TWI356940B (en) * | 2007-10-24 | 2012-01-21 | Chunghwa Picture Tubes Ltd | Liquid crystal display panel |
JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR20090126766A (ko) * | 2008-06-05 | 2009-12-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
TWI387824B (zh) | 2008-08-13 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 液晶顯示器面板 |
CN102881696A (zh) | 2008-09-19 | 2013-01-16 | 株式会社半导体能源研究所 | 显示装置 |
JP5318888B2 (ja) * | 2008-12-09 | 2013-10-16 | シャープ株式会社 | 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 |
US8547492B2 (en) | 2009-02-03 | 2013-10-01 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit and television receiver |
WO2010089820A1 (ja) * | 2009-02-03 | 2010-08-12 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 |
JP5384633B2 (ja) * | 2009-06-19 | 2014-01-08 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
US8854563B2 (en) * | 2009-10-28 | 2014-10-07 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
KR20110089915A (ko) | 2010-02-02 | 2011-08-10 | 삼성전자주식회사 | 표시 기판, 이의 제조 방법 및 표시 패널 |
CN102280443B (zh) * | 2010-06-08 | 2014-06-11 | 北京京东方光电科技有限公司 | 阵列基板的结构及制造方法 |
KR20120012741A (ko) * | 2010-08-03 | 2012-02-10 | 엘지디스플레이 주식회사 | 액정표시장치 |
TW201215979A (en) * | 2010-10-15 | 2012-04-16 | Chunghwa Picture Tubes Ltd | Liquid crystal display |
CN102243406B (zh) * | 2011-07-06 | 2013-05-01 | 南京中电熊猫液晶显示科技有限公司 | 改善阶调曲线变动的自我补偿储存电容像素结构 |
JP5674587B2 (ja) * | 2011-08-05 | 2015-02-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN102569190B (zh) * | 2012-02-10 | 2014-02-05 | 福建华映显示科技有限公司 | 画素结构及其制作方法 |
CN103676369A (zh) * | 2012-09-13 | 2014-03-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法、显示器件 |
CN103779362B (zh) * | 2012-10-17 | 2016-04-27 | 上海天马微电子有限公司 | X射线平板探测装置的制造方法 |
CN104752345B (zh) * | 2015-04-27 | 2018-01-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
CN112768476A (zh) * | 2016-09-01 | 2021-05-07 | 群创光电股份有限公司 | 显示装置 |
CN108132570B (zh) * | 2016-12-01 | 2021-04-23 | 元太科技工业股份有限公司 | 显示装置及电子纸显示装置 |
CN106483726B (zh) * | 2016-12-21 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及制作方法和液晶显示面板 |
CN111435208B (zh) * | 2019-01-11 | 2021-04-16 | 惠科股份有限公司 | 液晶显示装置、液晶显示面板及其驱动方法 |
CN110085190B (zh) * | 2019-06-10 | 2021-08-24 | 北海惠科光电技术有限公司 | 阵列基板以及显示面板 |
CN112185891B (zh) * | 2020-09-28 | 2023-05-30 | 成都京东方显示科技有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2589820B2 (ja) | 1989-08-14 | 1997-03-12 | シャープ株式会社 | アクティブマトリクス表示装置 |
JPH03163529A (ja) | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
JPH03294824A (ja) | 1990-04-13 | 1991-12-26 | Nec Corp | アクティブマトリックス型液晶表示素子アレイ |
JPH04326329A (ja) | 1991-04-26 | 1992-11-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
JP2827570B2 (ja) * | 1991-05-14 | 1998-11-25 | 三菱電機株式会社 | 液晶ディスプレイ |
JP3059783B2 (ja) | 1991-07-29 | 2000-07-04 | 三洋電機株式会社 | 液晶表示装置 |
JPH06148681A (ja) | 1992-11-10 | 1994-05-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
KR0141201B1 (ko) | 1994-04-12 | 1998-06-15 | 김광호 | 액정 표시 장치 |
KR0124976B1 (ko) * | 1994-06-22 | 1997-12-01 | 김광호 | 개구율 향상을 위한 액정표시장치 및 그 제조방법 |
JPH08306926A (ja) * | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
JP3143042B2 (ja) | 1995-05-31 | 2001-03-07 | カシオ計算機株式会社 | 液晶表示素子 |
JPH0926564A (ja) * | 1995-07-10 | 1997-01-28 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
KR0149312B1 (ko) * | 1995-07-24 | 1998-10-15 | 김광호 | 박막 트랜지스터 액정 표시장치의 화소 회로 |
US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
JP3287985B2 (ja) * | 1995-10-30 | 2002-06-04 | シャープ株式会社 | 液晶パネル及びその欠陥修正方法 |
KR100229677B1 (ko) | 1996-06-14 | 1999-11-15 | 구자홍 | 액정표시장치의 스토리지 캐패시터와 그 제조방법 |
KR100219119B1 (ko) | 1996-08-31 | 1999-09-01 | 구자홍 | 액정표시장치의 공통 배선 접촉부 및 그의 형성방법 |
KR100502093B1 (ko) | 1997-09-25 | 2005-11-30 | 삼성전자주식회사 | 유기절연막을이용한액정표시장치및그제조방법 |
CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
KR100229613B1 (ko) | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
JPH10213812A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH10239699A (ja) | 1997-02-25 | 1998-09-11 | Advanced Display:Kk | 液晶表示装置 |
JPH10339885A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
KR100265573B1 (ko) | 1997-06-25 | 2000-09-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
KR100262404B1 (ko) | 1997-06-26 | 2000-08-01 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
US20010055074A1 (en) * | 1997-07-22 | 2001-12-27 | Hiroshi Komatsu | In-plane switching mode lcd with specific arrangement of common bus line, data electrode, and common electrode |
KR100271037B1 (ko) * | 1997-09-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
JPH11271791A (ja) * | 1998-03-26 | 1999-10-08 | Toshiba Corp | 液晶表示装置 |
TW413844B (en) | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
JP3134866B2 (ja) * | 1999-02-05 | 2001-02-13 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
KR100303069B1 (ko) | 1999-06-03 | 2001-10-29 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
KR100543042B1 (ko) | 1999-06-03 | 2006-01-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
JP3844913B2 (ja) * | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
KR100507271B1 (ko) * | 1999-06-30 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | 고개구율 및 고투과율 액정표시장치 및 그 제조방법 |
JP3464944B2 (ja) * | 1999-07-02 | 2003-11-10 | シャープ株式会社 | 薄膜トランジスタ基板、その製造方法および液晶表示装置 |
TW478014B (en) | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
KR100348995B1 (ko) | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN1198172C (zh) | 1999-12-03 | 2005-04-20 | 三菱电机株式会社 | 液晶显示装置 |
JP2001255549A (ja) * | 2000-03-09 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
KR100726132B1 (ko) * | 2000-10-31 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100392850B1 (ko) * | 2000-12-29 | 2003-07-28 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
-
2002
- 2002-02-27 JP JP2003538809A patent/JP2005506575A/ja active Pending
- 2002-02-27 CN CNB028040287A patent/CN1325984C/zh not_active Expired - Lifetime
- 2002-02-27 US US10/432,833 patent/US7209192B2/en not_active Expired - Lifetime
- 2002-02-27 WO PCT/KR2002/000334 patent/WO2003036374A1/en active Application Filing
- 2002-03-05 TW TW091104066A patent/TW594120B/zh not_active IP Right Cessation
-
2007
- 2007-04-05 US US11/697,101 patent/US7868953B2/en active Active
- 2007-04-05 US US11/697,174 patent/US20070176178A1/en not_active Abandoned
- 2007-04-05 US US11/697,083 patent/US8040446B2/en active Active
-
2009
- 2009-03-24 JP JP2009072572A patent/JP2009145908A/ja active Pending
-
2012
- 2012-03-16 JP JP2012059511A patent/JP2012113327A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008225514A (ja) * | 2005-09-13 | 2008-09-25 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
US7602452B2 (en) | 2005-09-13 | 2009-10-13 | Epson Imaging Devices Corp. | Liquid crystal display device and method for manufacturing the same |
USRE44181E1 (en) | 2005-09-15 | 2013-04-30 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
USRE45187E1 (en) | 2005-09-15 | 2014-10-14 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
USRE46035E1 (en) | 2005-09-15 | 2016-06-21 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
USRE47431E1 (en) | 2005-09-15 | 2019-06-11 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
KR101205766B1 (ko) * | 2005-12-30 | 2012-11-28 | 엘지디스플레이 주식회사 | 액정표시장치 |
US7619695B2 (en) | 2006-05-10 | 2009-11-17 | Epson Imaging Devices Corporation | Liquid crystal display and manufacturing method therefor |
US7525605B2 (en) | 2006-05-29 | 2009-04-28 | Epson Imaging Devices Corporation | Liquid crystal display device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US8040446B2 (en) | 2011-10-18 |
US20070188669A1 (en) | 2007-08-16 |
CN1325984C (zh) | 2007-07-11 |
CN1488083A (zh) | 2004-04-07 |
US20070195569A1 (en) | 2007-08-23 |
WO2003036374A1 (en) | 2003-05-01 |
US20040114059A1 (en) | 2004-06-17 |
JP2009145908A (ja) | 2009-07-02 |
TW594120B (en) | 2004-06-21 |
US7209192B2 (en) | 2007-04-24 |
US20070176178A1 (en) | 2007-08-02 |
US7868953B2 (en) | 2011-01-11 |
JP2012113327A (ja) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005506575A (ja) | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 | |
KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
WO2016141709A1 (zh) | 阵列基板及其制作方法、显示装置 | |
US20130222726A1 (en) | Liquid crystal display device and method of fabricating the same | |
US20090002587A1 (en) | Thin film transistor array panel and a manufacturing method thereof | |
TW200531284A (en) | Thin film array panel and manufacturing method thereof | |
JPH01217325A (ja) | 液晶表示装置 | |
US11302718B2 (en) | Active matrix substrate and production method therefor | |
US20100127263A1 (en) | Liquid crystal display device and method of manufacturing the same | |
JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
JP2004527011A (ja) | アクティブ・プレート | |
US7990484B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
KR100275932B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR20010038387A (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
JP3802092B2 (ja) | 液晶表示装置 | |
KR20030026588A (ko) | 박막 트랜지스터 기판 및 액정 표시 장치 | |
JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
KR100750919B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100806892B1 (ko) | 박막 트랜지스터 기판 | |
KR20090031542A (ko) | 액정 표시 장치 | |
KR100997970B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR101899066B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
KR20080040117A (ko) | 표시 기판의 제조 방법 | |
KR20060128520A (ko) | 금속 배선 형성 방법, 이를 이용한 박막 트랜지스터 기판의제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080408 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090501 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090605 |