KR20030026588A - 박막 트랜지스터 기판 및 액정 표시 장치 - Google Patents

박막 트랜지스터 기판 및 액정 표시 장치 Download PDF

Info

Publication number
KR20030026588A
KR20030026588A KR1020010059637A KR20010059637A KR20030026588A KR 20030026588 A KR20030026588 A KR 20030026588A KR 1020010059637 A KR1020010059637 A KR 1020010059637A KR 20010059637 A KR20010059637 A KR 20010059637A KR 20030026588 A KR20030026588 A KR 20030026588A
Authority
KR
South Korea
Prior art keywords
gate
line
storage capacitor
data
capacitor electrode
Prior art date
Application number
KR1020010059637A
Other languages
English (en)
Inventor
이창훈
유재진
창학선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010059637A priority Critical patent/KR20030026588A/ko
Priority to US10/432,833 priority patent/US7209192B2/en
Priority to PCT/KR2002/000334 priority patent/WO2003036374A1/en
Priority to JP2003538809A priority patent/JP2005506575A/ja
Priority to CNB028040287A priority patent/CN1325984C/zh
Priority to TW091104066A priority patent/TW594120B/zh
Publication of KR20030026588A publication Critical patent/KR20030026588A/ko
Priority to US11/697,083 priority patent/US8040446B2/en
Priority to US11/697,101 priority patent/US7868953B2/en
Priority to US11/697,174 priority patent/US20070176178A1/en
Priority to JP2009072572A priority patent/JP2009145908A/ja
Priority to JP2012059511A priority patent/JP2012113327A/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 액정 표시 장치에 관한 것으로, 개구율을 감소시키지 않으면서 유지 용량의 정전 용량을 증가시키기 위하여, 데이터선과 동일한 층에 데이터선과 나란하게 배열되는 유지 용량 전극선을 형성한다. 본 발명에 따른 박막 트랜지스터 기판은, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 반도체 패턴이 형성되어 있다. 게이트 절연막 위에는 게이트선과 절연되어 교차하는 데이터선, 데이터선에 연결되어 반도체 패턴에 연결되는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있으며, 인접한 두 개의 데이터선 사이에 게이트선과 절연되어 교차하는 유지 용량 전극선이 형성되어 있다. 데이터 배선, 유지 용량 전극선 및 반도체 패턴을 덮고 있으며 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막이 형성되어 있고, 보호막 위에는 접촉 구멍을 통하여 드레인 전극에 연결되어 있고, 유지 용량 전극선과 중첩하는 화소 전극이 형성되어 있다.

Description

박막 트랜지스터 기판 및 액정 표시 장치 {THIN FILM TRANSISTOR PLATE AND LIQUID CRYSTAL DISPLAY}
본 발명은 박막 트랜지스터 기판 및 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 널리 사용되고 있는 평판 표시 장치 중 하나로서, 서로 대향되는 두 개의 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 구성되어 있고, 이들 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층에 투과되는 빛의 양을 조절하는 방식으로 화상을 표시한다. 여기서, 대향되는 두 개의 전극은 두 장의 기판 중 하나의 기판에 모두 형성될 수 있다.
통상적인 경우, 액정 표시 장치의 두 기판 중 하나인 박막 트랜지스터 기판에는 다수개의 게이트선과 다수개의 데이터선이 교차하여 다수개의 화소 영역이 정의되어 있고, 화소 영역 각각에는 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터 및 박막 트랜지스터에 전기적으로 연결되는 화소 전극이 형성되어 있다.
이러한 액정 표시 장치에서, 두 기판 사이에 위치하는 액정에 인가된 액정 전압을 안정적으로 유지하기 위하여 유지 용량을 박막 트랜지스터 기판에 형성한다. 이를 위하여, 게이트선과 동일한 층에 게이트선과 나란하게 위치하는 유지 용량 전극선을 형성하는데, 이 유지 용량 전극선은 화소 전극과 중첩하여 유지 용량을 형성한다. 그런데, 액정 표시 장치의 휘도를 높이거나 응답 속도를 빠르게 하기 위하여 유지 용량의 정전 용량을 증가시켜야 하는데, 이러한 박막 트랜지스터 기판 구조에서는 유지 용량 전극선의 면적을 불가피하게 넓혀야 하므로 어쩔수 없이 개구율 감소를 동반하게 되는 문제점이 있다.
본 발명은 개구율을 감소시키지 않으면서 유지 용량의 정전 용량을 증가시키는 것이다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2 및 도 3은 도 1의 절단선 Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'에 따른 박막 트랜지스터 기판의 단면도이고,
도 4는 본 발명의 실시예에 따른 박막 트랜지스터 기판에서의 게이트선, 데이터선 및 유지 용량 전극선의 배선 배치도이고,
도 5a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하기 위한 첫 번째 제조 단계에서의 기판의 배치도이고,
도 5b 및 도 5c는 도 5a의 Ⅴb-Ⅴb' 및 Ⅴc-Ⅴc'에 따른 기판의 단면도이고,
도 6a는 도 5a의 다음 제조 단계에서의 기판의 배치도이고,
도 6b 및 도 6c는 도 6a의 Ⅵb-Ⅵb' 및 Ⅵc-Ⅵc'에 따른 기판의 단면도이고,
도 7a는 도 6a의 다음 제조 단계에서의 기판의 배치도이고,
도 7b 및 도 7c는 도 7a의 Ⅶb-Ⅶb' 및 Ⅶc-Ⅶc'에 따른 기판의 단면도이고,
도 8은 액정 표시 장치에서의 V(액정 전압)-T(시간) 곡선을 나타낸 것이다.
이러한 기술적 과제를 해결하기 위하여, 본 발명에서는 데이터선과 동일한 층에 데이터선과 나란하게 배열되는 유지 용량 전극선을 형성한다.
상세하게, 본 발명에 따른 박막 트랜지스터 기판은, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 반도체 패턴이 형성되어 있다. 게이트 절연막 위에는 게이트선과 절연되어 교차하는 데이터선, 데이터선에 연결되어 반도체 패턴에 연결되는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있으며, 인접한 두 개의 데이터선 사이에 게이트선과 절연되어 교차하는 유지 용량 전극선이 형성되어 있다. 데이터 배선, 유지 용량 전극선 및 반도체 패턴을 덮고 있으며 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막이 형성되어 있고, 보호막 위에는 접촉 구멍을 통하여 드레인 전극에 연결되어 있고, 유지 용량 전극선과 중첩하는 화소 전극이 형성되어 있다.
여기서, 다수의 유지 용량 전극선을 하나로 연결하는 공통 연결선을 더 포함할 수 있는데, 공통 연결선은 데이터선과 절연되어 교차하고 있으며 화소 전극 또는 게이트선과 동일한 물질로 형성될 수 있다.
보호막에는 다수의 유지 용량 전극선을 드러내는 다수의 접촉 구멍이 형성되어 있고, 공통 연결선이 다수의 접촉 구멍을 통하여 다수의 상기 유지 용량 전극선에 연결되어 있다. 이 때, 다수의 유지 용량 전극선과 연결되는 보조 연결선을 더 포함할 수 있는데, 다수의 유지 용량 전극선과 보조 연결선은 동일 물질로 형성될 수 있다.
또한, 게이트선의 일단에 형성되는 게이트 패드, 데이터선의 일단에 형성되는 데이터 패드, 보호막 및 게이트 절연막에 게이트 패드를 드러내는 제1 접촉 구멍, 보호막에 데이터 패드를 드러내는 제2 접촉 구멍, 제1 및 제2 접촉 구멍을 통하여 게이트 패드 및 데이터 패드를 덮는 보조 게이트 패드 및 보조 데이터 패드를 더 포함할 수 있다.
또한, 본 발명에 따른 액정 표시 장치는 상술한 박막 트랜지스터 기판과, 박막 트랜지스터 기판에 대향되는 대향 기판 및 박막 트랜지스터 기판과 대향 기판 사이에 개재되는 액정층을 포함한다. 이 때, 유지 용량의 정전 용량은 액정층의 정전 용량의 90%이상, 더욱 바람직하게는, 액정층의 정전 용량의 90%이상의 크기를 가지는 것이 바람직하다.
여기서, 다수의 유지 용량 전극선을 하나로 연결하는 공통 연결선을 더 포함할 수 있는데, 공통 연결선은 데이터선과 절연되어 교차하고 있으며 화소 전극과 동일한 물질로 이루어지는 것이 바람직하다. 또한, 보호막에 다수의 유지 용량 전극선을 드러내는 다수의 접촉 구멍이 형성되어 있고, 공통 연결선이 다수의 접촉구멍을 통하여 다수의 유지 용량 전극선에 연결될 수 있다.
이 때, 다수의 유지 용량 전극선과 연결되는 보조 연결선을 더 포함할 수 있는데, 다수의 유지 용량 전극선과 보조 연결선은 동일 물질로 형성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도를 나타낸 것이고, 도 2 및 도 3은 도 1의 절단선 Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'에 따른 박막 트랜지스터 기판의 단면도를 나타낸 것이다.
절연 기판(10) 위에 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 질화 크롬 또는 질화 몰리브덴 따위의 도전 물질로 이루어진 1000∼3500Å 두께의 게이트 배선(22, 24, 26)이 형성되어 있다. 게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 일단에 형성되어 외부 구동 회로(도시하지 않음)와 전기적으로 접촉하는 게이트 패드(24) 및 게이트선(22)의 일부로서, 박막 트랜지스터의 하나의 전극인 게이트 전극(26)을 포함한다.
이 때, 게이트 배선(22, 24, 26)은 이중층 이상의 구조로 형성할 수 있는데, 이 경우, 적어도 한 층은 저저항 특성을 가지는 금속 물질로 형성하는 것이 바람직하다.
절연 기판(10) 위에는 질화 규소 또는 산화 규소와 같은 절연 물질로 이루어진 2500∼4500Å 두께의 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(30) 위에는 게이트 전극(26)과 중첩하고, 비정질 규소 등으로 이루어진 800∼1500Å 두께의 반도체 패턴(42)이 형성되어 있다. 반도체 패턴(42) 위에는 N형 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진 500∼800Å 두께의 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다.
저항성 접촉층(55, 56)과 게이트 절연막(30) 위에는 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 질화 크롬 또는 질화 몰리브덴 같은 도전 물질로 이루어진 500∼3500Å 두께의 데이터 배선(62, 64, 65, 66) 및 유지 용량 전극선(68)이 형성되어 있다.
데이터 배선(62, 64, 65, 66)은 세로 방향으로 뻗어 있으며 게이트선(22)과 교차하여 화소 영역을 정의하는 데이터선(62), 데이터선(62)의 일단에 연결되어 있으며, 외부 구동 회로와 전기적으로 접촉하는 데이터 패드(64), 데이터선(62)에서 돌출하여 하나의 저항성 접촉층(55) 위에 까지 연장되어 있는 소스 전극(65) 및 소스 전극(65)의 대향 전극이며 다른 하나의 저항성 접촉층(56) 위로부터 화소 영역 내부의 게이트 절연막(30) 위에 까지 연장되어 있는 드레인 전극(66)을 포함한다.
유지 용량 전극선(68)은 이러한 데이터 배선(62, 64, 65, 66)과 동일한 층에 형성되어 있으며, 후술하는 화소 전극(82)과 중첩하여 유지 용량을 형성한다. 이 때, 유지 용량 전극선(68)은 데이터선(62)과 교대로 하여 데이터선(62)과 나란하게 배열되어 있다.
여기서, 데이터 배선(62, 64, 65, 66) 및 유지 용량 전극선(68)은 이중층 이상의 구조로 형성할 수 있는데, 이 경우, 적어도 한 층은 저저항 특성을 가지는 금속 물질로 형성하는 것이 바람직하다.
이러한 데이터 배선(62, 64, 65, 66), 유지 용량 전극선(68) 및 반도체 패턴(42)을 질화 규소 또는 산화 규소와 같은 절연 물질로 이루어진 500∼2000Å 두께의 보호막(70)이 덮고 있다.
보호막(70)에는 드레인 전극(66), 데이터 패드(64)를 드러내는 제1 및 제2 접촉 구멍(72, 74)이 형성되어 있고, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)이 형성되어 있다. 또한, 보호막(70)에는 유지 용량 전극선(68)의 데이터 패드(64) 쪽에 위치하는 끝단 부분을 드러내는 제4 접촉 구멍(78)도 형성되어 있다.
보호막(70) 위에는 데이터선(62)으로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 제1 접촉 구멍(72)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있다.
여기서, 화소 전극(82)은 보호막(70)을 사이에 두고 유지 용량 전극선(68)과 중첩되어 유지 용량을 형성한다. 이 때, 유지 용량의 두 전극(82, 68)은 상술한 바와 같이, 얇은 두께를 가지는 보호막(70)을 사이에 두고 서로 중첩하고 있으므로, 유지 용량 전극선(68)의 폭이 좁더라도 큰 정전 용량을 형성한다.
또한, 보호막(70) 위에는 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 패드(64) 및 게이트 패드(24)에 연결되는 보조 데이터 패드(84) 및 보조 게이트 패드(86)가 형성되어 있다. 또한, 제4 접촉 구멍(78)을 통하여 기판 위의 유지 용량 전극선(68) 모두를 하나로 연결하는 공통 연결선(88)이 화소 영역 외부에 게이트선(22)과 나란하게 위치하여 형성되어 있다.
화소 전극(82), 보조 데이터 패드(84), 보조 게이트 패드(86) 및 공통 연결선(88)은 ITO 또는 IZO와 같은 투명 도전 물질로 동일한 층에 형성되어 있다.
이 때, 공통 연결선(88)은 게이트 배선(22, 24, 26)을 형성하는 과정에서 게이트 배선(22, 24, 26)과 동일한 물질로 형성될 수 있다. 이 경우, 게이트 절연막(30)에 공통 연결선(88)을 드러내는 다수의 접촉 구멍이 형성되어야 하고, 이 접촉 구멍들을 통하여 게이트 절연막(30) 위에 형성되는 다수의 유지 용량 전극선(68)과 공통 연결선(88)이 접촉된다.
본 발명에서, 유지 용량 전극선(68) 및 공통 연결선(88)의 배열 상태를 도 4를 참조하여 자세히 설명한다. 도 4는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 게이트선, 데이터선 및 스토리지 전극선의 배열 상태를 나타낸 것이다.
도 4에 보인 바와 같이, 가로 방향으로 뻗은 게이트선(22) 다수개가 나란하여 배열되어 있고, 세로 방향으로 뻗은 데이터선(62) 다수개가 나란하게 배열되어 있다. 게이트선(22) 및 데이터선(62) 각각은 서로 교차하여 화소 영역 다수개를 박막 트랜지스터 기판의 표시 영역(110)에 형성한다.
여기서, 데이터선(62)의 일단 즉, 데이터 패드가 되는 부분은 데이터 구동 회로(300)와 전기적으로 연결되어 데이터 구동회로로부터 데이터 신호를 받는다. 마찬가지로, 게이트선(22)의 일단 즉, 게이트 패드가 되는 부분은 게이트 구동 회로(도시하지 않음)와 전기적으로 연결되어 게이트 구동 회로로부터 게이트 신호를 받는다.
여기서, 유지 용량 전극선(68)은 데이터선(62)과 교대로 위치하고 있는데, 이들 유지 용량 전극선(68)은 표시 영역(110) 외부에서 보조 연결선(69)에 의하여 하나로 연결되어 있다. 이 때, 스토리지 전극선(68)과 보조 연결선(69)은 동일한 물질을 사용하여 공통으로 연결되도록 형성되는 것이 바람직하다.
한 편, 기판의 상부 즉, 데이터 구동 회로 쪽에 위치하는 스토리지 전극선(68)의 끝단 부분에는 스토리지 전극선(68)을 모두 연결하는 공통 연결선(88)이 형성되어 있다. 이 때, 공통 연결선(88)은, 도 1 내지 도 3을 참조하여 설명한 바와 같이, 유지 용량 전극선(68)과는 다른 별도의 배선 예를 들어, 화소 전극(82)과 동일한 물질로 형성하거나, 게이트 배선(22, 24, 26)과 동일한 물질로 형성하는 것이 바람직하다. 이는, 공통 연결선(88)이 표시 영역(110) 외부에서 데이터 구동 회로(300)와 연결되는 데이터선(62) 부분과 단락되는 것을 방지하기 위한 것이다.
유지 용량 전극선(68)은 데이터 구동 회로(300)에 전기적으로 연결되어 데이터 구동 회로(300)로부터 공통 전극 전위를 공급 받는다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 앞서의 도 5a 내지 도 7c 및 앞서의 도 1 내지 도 4를 참조하여 상세히 설명한다.
우선, 도 5a, 도 5b 및 도 5c에 도시한 바와 같이, 절연 기판(10) 위에 게이트 배선용 금속층을 증착한 후, 이 금속층을 사진 식각 공정으로 패터닝하여 게이트 배선(22, 24, 26)을 형성한다. 게이트 배선(22, 24, 26)은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다.
이어, 절연 기판(10) 위에 질화 규소와 같은 절연 물질로 이루어진 게이트 절연막(30)을 증착하여 게이트 배선(22, 24, 26)을 덮는다.
이어, 게이트 절연막(30) 위에 비정질 규소층 및 도전형 불순물이 도핑된 비정질 규소층을 순차적으로 형성한 후, 이 두 규소층을 사진 식각 공정으로 패터닝하여 반도체 패턴(42)과 저항성 접촉층 패턴(52)을 형성한다.
다음, 도 6a, 도 6b 및 도 6c에 도시한 바와 같이, 기판의 노출된 전면 위로 데이터 배선용 금속층을 증착한 후, 이 금속층을 사진 식각 공정으로 패터닝하여 데이터 배선(62, 64, 65, 66) 및 유지 용량 전극선(68)을 형성한다. 데이터 배선(62, 64, 65, 66)은 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함한다. 이 때, 유지 용량 전극선(68)은 데이터선(62)과 교대로 배열되도록 형성한다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로 하여 저항성 접촉층 패턴(52)을 식각하여 소스 전극(65)과 접촉하는 저항성 접촉층(55) 및 드레인 전극(66)과 접촉하는 저항성 접촉층(56)으로 분리한다.
다음, 도 7a, 도 7b 및 도 7c에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66), 유지 용량 전극선(68) 및 반도체 패턴(42)을 덮는 보호막(70)을 형성한다. 이 때, 보호막(70)은 질화 규소와 같은 절연 물질층을 얇게 증착하여 형성하는데, 목적하는 유지 용량의 정전 용량을 고려하여 그의 두께를 적절하게 고려하는 것이 바람직하다.
이어, 보호막(70) 및 게이트 절연막(30)을 사진 식각 공정으로 패터닝하여, 제1 내지 제4 접촉 구멍(72, 74, 76, 78)을 형성한다.
다음, 도 1, 도 2 및 도 3에 도시한 바와 같이, 제1 내지 제4 접촉 구멍(72, 74, 76, 78)을 통하여 드러난 배선 부분을 포함하는 기판의 노출된 전면 위에 ITO 또는 IZO로 이루어진 투명 도전층을 증착한다.
이어, 이 투명 도전층을 사진 식각 공정으로 패터닝하여 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되는 화소 전극(82), 제2 및 제3 접촉 구멍(74, 76)을 통하여 데이터 패드(64) 및 게이트 패드(24)에 연결되는 보조 데이터 패드(84) 및 보조 게이트 패드(86), 제4 접촉 구멍(78)을 통하여 기판 위의 유지 용량 전극선(68)을 모두 연결하는 공통 연결선(88)을 형성한다.
여기서, 공통 연결선(88)은 게이트 배선(22, 24, 26)과 동일한 물질로 형성할 수 있다. 이를 위하여, 게이트 배선(22, 24, 26)을 형성하는 과정에서 공통 연결선을 형성하고, 후속 공정인 게이트 절연막(30)을 형성한다. 이어, 게이트 절연막(30)에 공통 연결선을 드러내는 다수의 접촉 구멍을 형성한 다음, 데이터 배선(62, 64, 65, 66)을 형성하면서 유지 용량 전극선(68)을 형성한다. 이 과정에서, 유지 용량 전극선(68)을 공통 연결선을 드러내는 다수의 접촉 구멍을 통하여 공통 연결선과 공통으로 연결된다.
상술한 바와 같이, 본 발명에서는 얇은 보호막을 사이에 두고 데이터선과 동일한 층에 데이터선과 동일한 물질로 형성된 유지 용량 전극선과 화소 전극을 중첩시켜 유지 용량을 형성한다.
이러한 본 발명은 모든 액정 표시 장치의 모드에 적용이 가능한데, 특히, 액정의 반응 속도가 빠른 OCB(Optically Compensated Birefringence) 모드의 액정 표시 장치에 적용할 경우, 큰 잇점을 가지고 있다.
OCB 모드의 액정 표시 장치에서는, 액정의 △ε가 크기 때문에 그레이(gray)가 변함에 따라서 초기 상태에서의 유전율 값과 나중 상태에서의 유전율 값의 차이가 매우 크며, 따라서, 큰 폭의 액정 전압 변화가 불가피하다.
한 편, 모든 모드의 액정 표시 장치에서 측정되는 응답속도 파형(시간-휘도) 곡선은 도 8에 도시한 바와 같이, 두 개의 단차를 보여주는 2 스텝 파형을 갖는다.
응답 속도는 전체 휘도가 10%에서 90%로 변화할 때 측정하므로, 2-스텝 부분이 휘도가 90%이하일 경우에는 응답 속도는 느리게 측정된다.
그런데, OCB 모드의 액정 표시 장치에서는 첫 번째 프레임(frame)에서 2단 파형이 발생하고 두 번째 또는 세 번째 프레임에서는 정상 휘도를 유지하게 되는 특성을 가지고 있다. 따라서, 2-스텝 부분을 휘도가 90%이상, 바람직하게는 95% 이상이 되도록 스토리지 정전 용량을 증가시킬 경우, 첫 번째 프레임에서 정상 휘도를 유지하게 함으로써, 응답 속도를 빠르게 할 수 있다.
표 1은 OCB 구조의 액정 표시 장치에서 액정의 정전 용량(Clc)에 대한 유지 용량의 정전 용량(Cst)의 비에 따른 응답속도 파형(시간-휘도) 곡선상의 2-스텝 부분의 휘도값을 측정하여 나타낸 것이다.
Clc:Cst 1.00 : 0.70 1.00: 0.91
2단 위치(휘도%) 81.8 % 87.3 %
유지 용량의 정전 용량이 증가할 경우, 2-스텝의 위치가 휘도 90%에 근접하다는 것을 알 수 있다. 따라서, 스토리지 정전 용량을 증가시켜 2-스텝의 위치를 90%를 넘게 하여 응답 속도를 빠르게 할 수 있다. 특히, 2-스텝의 위치를 95% 이상이 되도록 스토리지 정전 용량을 증가시킬 경우, 더욱 빠른 응답 속도를 얻을 수 있다.
본 발명에서는 액정 표시 장치의 응답 속도를 증가시키기 위하여, 유지 용량의 정전 용량을 액정의 정전 용량의 90%이상이 되도록 증가시키는데, 이를 위하여, 도 1 내지 도 4를 참조하여 설명한 바와 같은 유지 용량을 OCB 모드의 액정 표시 장치에 적용한다. 즉, 본 발명에서는 데이터선과 동일한 층에 보호막만을 개재하여 화소 전극과 중첩하는 유지 용량 전극선을 형성함으로써, 게이트선과 동일한 층에 보호막 및 게이트 절연막을 개재하여 화소 전극과 중첩하는 유지 용량 전극선이 형성되어 있는 종래의 액정 표시 장치와 비교하여 유지 용량 전극선을 넓히지 않고서도 스토리지 정전 용량을 증가시킬 수 있어서, 개구율에 있어서 유리하다.
본 발명에 따른 액정 표시 장치에서는, 개구율을 감소시키지 않고서도 스토리지 정전 용량을 증가시킬 수 있으며, 응답 속도를 향상시킬 수 있다.

Claims (16)

  1. 절연 기판,
    상기 절연 기판 위에 형성되는 게이트선 및 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되는 반도체 패턴,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 연결되는 소스 전극, 상기 소스 전극에 대응하여 상기 반도체 패턴에 연결되는 드레인 전극을 포함하는 데이터 배선,
    인접한 두 개의 상기 데이터선 사이에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 유지 용량 전극선,
    상기 데이터 배선, 상기 유지 용량 전극선 및 상기 반도체 패턴을 덮고 있으며 상기 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막,
    상기 보호막 위에 형성되어 있으며, 상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되어 있고, 상기 유지 용량 전극선과 중첩하는 화소 전극
    을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    다수의 상기 유지 용량 전극선을 하나로 연결하는 공통 연결선을 더 포함하는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 공통 연결선은 상기 데이터선과 절연되어 교차하고 있으며 상기 화소 전극과 동일한 물질로 이루어진 박막 트랜지스터 기판.
  4. 제2항에서,
    상기 공통 연결선은 상기 데이터선과 절연되어 교차하고 있으며 상기 게이트선과 동일한 물질로 이루어진 박막 트랜지스터 기판.
  5. 제3항에서,
    상기 보호막에 다수의 상기 유지 용량 전극선을 드러내는 다수의 접촉 구멍이 형성되어 있고, 상기 공통 연결선이 다수의 상기 접촉 구멍을 통하여 다수의 상기 유지 용량 전극선에 연결되어 있는 박막 트랜지스터 기판.
  6. 제2항에서,
    다수의 상기 유지 용량 전극선과 연결되는 보조 연결선을 더 포함하는 박막 트랜지스터 기판.
  7. 제6항에서,
    다수의 상기 유지 용량 전극선과 상기 보조 연결선은 동일 물질로 형성되는 박막 트랜지스터 기판.
  8. 제1항에서,
    상기 게이트선의 일단에 형성되는 게이트 패드,
    상기 데이터선의 일단에 형성되는 데이터 패드,
    상기 보호막 및 상기 게이트 절연막에 상기 게이트 패드를 드러내는 제1 접촉 구멍,
    상기 보호막에 상기 데이터 패드를 드러내는 제2 접촉 구멍,
    상기 제1 및 제2 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드를 덮는 보조 게이트 패드 및 보조 데이터 패드
    를 더 포함하는 박막 트랜지스터 기판.
  9. 제1항에 의한 박막 트랜지스터 기판,
    상기 박막 트랜지스터 기판에 대향되는 대향 기판,
    상기 박막 트랜지스터 기판과 상기 대향 기판 사이에 개재되는 액정층
    을 포함하는 액정 표시 장치.
  10. 제9항에서,
    상기 유지 용량의 정전 용량은 상기 액정층의 정전 용량의 90%이상의 크기를 가지는 액정 표시 장치.
  11. 제10항에서,
    상기 유지 용량의 정전 용량은 상기 액정층의 정전 용량의 95% 이상의 크기를 가지는 액정 표시 장치.
  12. 제9항에서,
    다수의 상기 유지 용량 전극선을 하나로 연결하는 공통 연결선을 더 포함하는 박막 트랜지스터 기판.
  13. 제12항에서,
    상기 공통 연결선은 상기 데이터선과 절연되어 교차하고 있으며 상기 화소 전극과 동일한 물질로 이루어진 박막 트랜지스터 기판.
  14. 제13항에서,
    상기 보호막에 다수의 상기 유지 용량 전극선을 드러내는 다수의 접촉 구멍이 형성되어 있고, 상기 공통 연결선이 다수의 상기 접촉 구멍을 통하여 다수의 상기 유지 용량 전극선에 연결되어 있는 박막 트랜지스터 기판.
  15. 제12항에서,
    다수의 상기 유지 용량 전극선과 연결되는 보조 연결선을 더 포함하는 박막 트랜지스터 기판.
  16. 제15항에서,
    다수의 상기 유지 용량 전극선과 상기 보조 연결선은 동일 물질로 형성되는 박막 트랜지스터 기판.
KR1020010059637A 2001-09-26 2001-09-26 박막 트랜지스터 기판 및 액정 표시 장치 KR20030026588A (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020010059637A KR20030026588A (ko) 2001-09-26 2001-09-26 박막 트랜지스터 기판 및 액정 표시 장치
US10/432,833 US7209192B2 (en) 2001-09-26 2002-02-27 Thin film transistor array panel for liquid crystal display and method for manufacturing the same
PCT/KR2002/000334 WO2003036374A1 (en) 2001-09-26 2002-02-27 Thin film transistor array panel for liquid crystal display and method for manufacturing the same
JP2003538809A JP2005506575A (ja) 2001-09-26 2002-02-27 薄膜トランジスタ基板及びその製造方法と液晶表示装置
CNB028040287A CN1325984C (zh) 2001-09-26 2002-02-27 液晶显示器的薄膜晶体管阵列板
TW091104066A TW594120B (en) 2001-09-26 2002-03-05 Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US11/697,083 US8040446B2 (en) 2001-09-26 2007-04-05 Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US11/697,101 US7868953B2 (en) 2001-09-26 2007-04-05 Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US11/697,174 US20070176178A1 (en) 2001-09-26 2007-04-05 Thin Film Transistor Array Panel for Liquid Crystal Display and Method for Manufacturing the Same
JP2009072572A JP2009145908A (ja) 2001-09-26 2009-03-24 薄膜トランジスタ基板及びその製造方法と液晶表示装置
JP2012059511A JP2012113327A (ja) 2001-09-26 2012-03-16 薄膜トランジスタ基板及びその製造方法と液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010059637A KR20030026588A (ko) 2001-09-26 2001-09-26 박막 트랜지스터 기판 및 액정 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090020929A Division KR20090031542A (ko) 2009-03-11 2009-03-11 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20030026588A true KR20030026588A (ko) 2003-04-03

Family

ID=29562313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010059637A KR20030026588A (ko) 2001-09-26 2001-09-26 박막 트랜지스터 기판 및 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20030026588A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915351B1 (ko) * 2003-04-22 2009-09-03 삼성전자주식회사 박막 트랜지스터 표시판
CN102981330A (zh) * 2012-09-10 2013-03-20 友达光电股份有限公司 显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915351B1 (ko) * 2003-04-22 2009-09-03 삼성전자주식회사 박막 트랜지스터 표시판
CN102981330A (zh) * 2012-09-10 2013-03-20 友达光电股份有限公司 显示面板
CN102981330B (zh) * 2012-09-10 2015-06-17 友达光电股份有限公司 显示面板

Similar Documents

Publication Publication Date Title
JP2012113327A (ja) 薄膜トランジスタ基板及びその製造方法と液晶表示装置
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
US7855767B2 (en) Transflective liquid crystal display
KR100333983B1 (ko) 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
GB2307087A (en) Liquid crystal displays
US20040099865A1 (en) Thin film transistor array panel and manufacturing method thereof
US6646694B2 (en) Method of repairing LCD data lines
KR100414222B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
KR100288771B1 (ko) 평면구동방식의액정표시장치
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100840318B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치
KR100646784B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030026588A (ko) 박막 트랜지스터 기판 및 액정 표시 장치
KR20020011574A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100759968B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR20000060801A (ko) 액정 표시 장치 및 그 제조 방법
KR100646780B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20090031542A (ko) 액정 표시 장치
KR100299683B1 (ko) 액정표시장치
KR100806892B1 (ko) 박막 트랜지스터 기판
KR100729777B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20030042079A (ko) 액정 표시 장치 및 그 제조 방법
KR100333984B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090209

Effective date: 20090831