JP2012113327A - 薄膜トランジスタ基板及びその製造方法と液晶表示装置 - Google Patents

薄膜トランジスタ基板及びその製造方法と液晶表示装置 Download PDF

Info

Publication number
JP2012113327A
JP2012113327A JP2012059511A JP2012059511A JP2012113327A JP 2012113327 A JP2012113327 A JP 2012113327A JP 2012059511 A JP2012059511 A JP 2012059511A JP 2012059511 A JP2012059511 A JP 2012059511A JP 2012113327 A JP2012113327 A JP 2012113327A
Authority
JP
Japan
Prior art keywords
gate
storage capacitor
line
electrode
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012059511A
Other languages
English (en)
Inventor
Chang-Hun Lee
リ，チャン−フン
Nam-Hung Kim
キム，ナム−フン
Hak-Sun Chang
チャン，ハック−スン
Jeo-Jin Lyu
リュ，ゼ−ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020010059637A external-priority patent/KR20030026588A/ko
Priority claimed from KR1020010077838A external-priority patent/KR100840318B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2012113327A publication Critical patent/JP2012113327A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】液晶表示装置において開口率を確保しながら維持キャパシタの静電容量を増加させる。
【解決手段】絶縁基板上に形成されるゲート配線と、ゲート配線を覆うゲート絶縁膜と、ゲート絶縁膜上に形成される半導体パターンと、ゲート線と絶縁されて交差するデータ線を含むデータ配線と、ゲート線と絶縁されて交差する維持キャパシタ電極線と、データ配線、維持キャパシタ電極線及び半導体パターンを覆っていてドレーン電極を露出する接触孔を有する保護膜と、保護膜の接触孔を通じてドレーン電極に連結されており維持キャパシタ電極線と重なる画素電極と、複数の維持キャパシタ電極線を１つに連結する共通連結線と、複数の維持キャパシタ電極線を連結する補助連結線とを含み、補助連結線は維持キャパシタ電極線と同一の層に形成される。
【選択図】図４

Description

本発明は薄膜トランジスタ基板及びその製造方法と液晶表示装置に関する。
液晶表示装置は現在広く用いられている平板表示装置のうちの１つであって、互いに対向する２つの電極が形成されている２枚の基板と、その間に挿入されている液晶層で構成されており、これら電極に電圧を印加して液晶層の液晶分子を再配列させることによって液晶層に透過する光の量を調節する方式で画像を表示する。ここで、対向する２つの電極は２枚の基板のうちの１つの基板に全て形成することができる。
通常の場合、液晶表示装置の２枚の基板のうちの１つである薄膜トランジスタ基板には複数個のゲート線と複数個のデータ線が交差して複数個の画素領域が定義されており、画素領域各々にはゲート線とデータ線に電気的に連結される薄膜トランジスタ及び薄膜トランジスタに電気的に連結される画素電極が形成されている。
このような液晶表示装置で、２枚の基板の間に位置する液晶に印加された液晶電圧を安定的に維持するために維持キャパシタを薄膜トランジスタ基板に形成する。このために、ゲート線と同一層に維持キャパシタ配線を形成するが、この維持キャパシタ配線は画素電極と重なって維持キャパシタを形成する。
しかし、液晶表示装置の輝度を高くしたり、応答速度を急速にするために維持キャパシタの静電容量を増加させなければならず、このために維持キャパシタ配線の面積を大きくする必要があるが、このような場合には開口率が減少する問題点がある。
本発明が目的とする技術的課題は、開口率を確保しながら維持キャパシタの静電容量を増加させることにある。
このような技術的課題を解決するために、本発明ではデータ線と同一層に維持キャパシタ配線を形成したり、維持キャパシタでの絶縁膜厚さを最少化する。
第１発明は、
絶縁基板と、
前記絶縁基板上に形成されて、第１ゲート線、前記第１ゲート線に連結されるゲート電極及び前記第１ゲート線と所定間隔をおいて位置する第２ゲート線を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、前記第１及び第２ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第２ゲート線の一部と重なって第１維持キャパシタを形成する維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第１及び第２接触孔と、
前記保護膜上に前記第１及び第２接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第２ゲート線の一部と重なって第２維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板を提供する。
第２発明は、
第１発明による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置を提供する。
第３発明は、第１発明において、前記第１維持キャパシタ及び前記第２維持キャパシタの静電容量は前記液晶層の静電キャパシタの９０％以上の大きさを有することを特徴とする。
第４発明は、
絶縁基板と、
前記絶縁基板上に形成されて、第１ゲート線、前記第１ゲート線に連結されるゲート電極及び前記第１ゲート線と所定間隔をおいて位置する第２ゲート線を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記第２ゲート線の一部を露出する第１接触孔と、
前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
前記ゲート絶縁膜上に形成されて、前記第１及び第２ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第１接触孔を通じて前記第２ゲート線に連結される維持キャパシタ用導電体パターンと、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
前記保護膜に前記ドレーン電極を露出する第２接触孔と、
前記保護膜上に第２接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第１維持キャパシタを形成し、前記第２ゲート線の一部と重なって第２維持キャパシタを形成する画素電極と、
を含むことを特徴とする薄膜トランジスタ基板を提供する。
第５発明は、
第４発明による薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向する対向基板と、
前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
を含むことを特徴とする液晶表示装置を提供する。
第６発明は、第５発明において、前記第１維持キャパシタ及び第２維持キャパシタの静電容量は前記液晶層の静電容量の９０％以上の大きさを有することを特徴とする。
第７発明は、
絶縁基板上に第１ゲート線、前記第１ゲート線に連結されるゲート電極及び前記第１ゲート線と所定間隔をおいて平行に位置する第２ゲート線を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
前記ゲート絶縁膜上に前記第１及び第２ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第２ゲート線の一部と共に第１維持用量を形成する維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第１及び第２接触孔を形成する段階と、
前記保護膜上に前記第１及び第２接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第２ゲート配線のゲート線の一部と重なって第２維持キャパシタを形成する画素電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法を提供する。
第８発明は、
絶縁基板上に第１ゲート線、前記第１ゲート線に連結されるゲート電極及び前記第１ゲート線と所定間隔をおいて平行に位置する第２ゲート線を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜に前記第２ゲート線の一部を露出する第１接触孔を形成する段階と、
前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
前記ゲート絶縁膜上に前記第１及び第２ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第１接触孔を通じて前記第２ゲートに連結される維持キャパシタ用導電体パターンを形成する段階と、
前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
前記保護膜に前記ドレーン電極を露出する第２接触孔を形成する段階と、
前記保護膜上に第２接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第１維持キャパシタを形成し、前記第２ゲート配線のゲート線の一部と重なって第２維持キャパシタを形成する画素電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法を提供する。
本発明による液晶表示装置では、開口率を減少させずに維持キャパシタの静電容量を増加させることができ、応答速度を向上させることができる。
本発明の第１実施例による薄膜トランジスタ基板の平面図である。 図１で切断線II-II'に沿って切断した薄膜トランジスタ基板の断面図である。 図１で切断線III-III'に沿って切断した薄膜トランジスタ基板の断面図である。 本発明の第１実施例による薄膜トランジスタ基板でのゲート線、データ線及び維持キャパシタ電極線の配線配置図である。 本発明の第１実施例による薄膜トランジスタ基板を製造するための第１製造段階での基板の配置図である。 図５ＡでVb-Vb'線に沿って切断した基板の断面図である。 図５ＡでVc-Vc'線に沿って切断した基板の断面図である。 図５Ａの次の製造段階での基板の配置図である。 図６ＡでVIb-VIb'線に沿って切断した基板の断面図である。 図６ＡでVIc-VIc'線に沿って切断した基板の断面図である。 図６Ａの次の製造段階での基板の配置図である。 図７ＡでVIIb-VIIb'線に沿って切断した基板の断面図である。 図７ＡでVIIc-VIIc'線に沿って切断した基板の断面図である。 本発明の第２実施例による薄膜トランジスタ基板の平面図である。 図８に示した切断線IX-IX'に沿って切断した薄膜トランジスタ基板の断面図である。 本発明の第２実施例による薄膜トランジスタ基板を製造するための第１段階での基板の配置図である。 図１０Ａに示した切断線Xb-Xb'に沿って切断した基板の断面図である。 図１０Ａの次の製造段階での基板の配置図である。 図１１Ａに示した切断線XIb-XIb'に沿って切断した基板の断面図である。 図１１Ａの次の製造段階での基板の配置図である。 図１２Ａに示した切断線XIIb-XIIb'により切断した基板の断面図である。 図１２Ａの次の製造段階での基板の配置図である。 図１３Ａに示した切断線XIIIb-XIIIb'に沿って切断した基板の断面図である。 本発明の第３実施例による薄膜トランジスタ基板の平面図である。 図１４に示した切断線XV-XV'に沿って切断した薄膜トランジスタ基板の断面図である。 本発明の第４実施例による薄膜トランジスタ基板の平面図である。 図１６に示した切断線XVII-XVII'に沿って切断した薄膜トランジスタ基板の断面図である。 本発明の第５実施例による薄膜トランジスタ基板の平面図である。 図１８に示した切断線XIX-XIX'に沿って切断した薄膜トランジスタ基板の断面図である。 本発明の第５実施例による薄膜トランジスタ基板を製造するための第１段階での基板の配置図である。 図２０Ａに示した切断線XXb-XXb'に沿って切断した基板の断面図である。 図２０Ａの次の製造段階での基板の配置図である。 図２１Ａに示した切断線XXIb-XXIb'に沿って切断した基板の断面図である。 図２１Ａの次の製造段階での基板の配置図である。 図２２Ａに示した切断線XXIIb-XXIIb'に沿って切断した基板の断面図である。 図２２Ａの次の製造段階での基板の配置図である。 図２３Ａに示した切断線XXIIIb-XXIIIb'に沿って切断した基板の断面図である。 図２３Ａの次の製造段階での基板の配置図である。 図２４Ａに示した切断線XXIVb-XXIVb'に沿って切断した基板の断面図である。 本発明の第６実施例による薄膜トランジスタ基板の平面図である。 図２５に示した切断線XXVI-XXVI'に沿って切断した薄膜トランジスタ基板の断面図である。 本発明の第７実施例による薄膜トランジスタ基板の平面図である。 図２７に示した切断線XXVIII-XXVIII'に沿って切断した薄膜トランジスタ基板の断面図である。 液晶表示装置での応答速度波形曲線を示したものである。
以下、添付した図面を参照して本発明を詳細に説明する。
図１は本発明の第１実施例による薄膜トランジスタ基板の配置図を示しており、図２及び図３は図１で切断線II-II'及びIII-III'に沿って切断して示した薄膜トランジスタ基板の断面図を示している。
絶縁基板１０上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンなどの導電物質からなる１０００〜３５００Å厚さのゲート配線が形成されている。ゲート配線は横方向に延びているゲート線２２、ゲート線２２の一端に連結されて外部駆動回路（図示せず）と電気的に接触するゲートパッド２４及びゲート線２２の一部であって、薄膜トランジスタの一端子であるゲート電極２６を含む。
この時、ゲート配線２２、２４、２６は二重層以上の構造で形成することができるが、この場合、少なくとも１つの層は低抵抗特性を有する金属物質で形成し、他の層は他の物質との接触特性に優れた物質で形成するのが好ましい。
絶縁基板１０上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる２５００〜４５００Å厚さのゲート絶縁膜３０が形成されてゲート配線２２、２４、２６を覆っている。
ゲート絶縁膜３０上にはゲート電極２６と重なって、非晶質シリコンなどからなる８００〜１５００Å厚さの半導体パターン４２が形成されている。半導体パターン４２上にはN型不純物が高濃度でドーピングされている非晶質シリコンなどからなる５００〜８００Å厚さの抵抗性接触層（ohmic contact layer）５５、５６が形成されている。
抵抗性接触層５５、５６とゲート絶縁膜３０上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる５００〜３５００Å厚さのデータ配線及び維持キャパシタ電極線６９が形成されている。 データ配線は縦方向に延びており、ゲート線２２と交差して画素領域を定義するデータ線６２、データ線６２の一端に連結されており、外部駆動回路と電気的に接触するデータパッド６４、データ線６２に連結されていて、１つの抵抗性接触層５５上にまで延びているソース電極６５及びソース電極６５の対向して他の１つの抵抗性接触層５６の上から画素領域内部のゲート絶縁膜３０の上にまで延びているドレーン電極６６を含む。
維持キャパシタ電極線６９はこのようなデータ配線６２、６４、６５、６６と同一層にデータ線６２のように縦方向に延びて形成されており、データ線６２と交互に配列されている。このような維持キャパシタ電極線６９は後述する画素電極８２と重なって維持キャパシタを形成する。
ここで、データ配線６２、６４、６５、６６及び維持キャパシタ電極線６９は二重層以上の構造で形成することができるが、この場合、少なくとも１つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
このようなデータ配線６２、６４、６５、６６、維持キャパシタ電極線６９及び半導体パターン４２を窒化ケイ素または酸化ケイ素のような絶縁物質からなる５００〜２０００Å厚さの保護膜７０が覆っている。
保護膜７０にはドレーン電極６６、データパッド６４を露出する第１及び第２接触孔７２、７４が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する第３接触孔７６が形成されている。また、保護膜７０にはデータパッド６４側に位置する維持キャパシタ電極線６９の端部を露出する第４接触孔７９も形成されている。
保護膜７０上にはデータ線６２から画像信号を受けて上板の共通電極（図示せず）と共に電場を生成する画素電極８２が形成されている。画素電極８２は第１接触孔７２を通じてドレーン電極６６と電気的に連結されている。
ここで、画素電極８２は保護膜７０を間に置いて維持キャパシタ電極線６９と重なって維持キャパシタを形成する。複数の画素電極８２と維持キャパシタ電極線６９の間に露出している保護膜７０は薄層であるので、維持キャパシタ電極線６９の幅が狭くても静電容量は大きい。
また、保護膜７０上には第２及び第３接触孔７４、７６を通じてデータパッド６４及びゲートパッド２４に連結される補助データパッド８４及び補助ゲートパッド８６が形成されている。また、第４接触孔７９を通じて基板上の維持キャパシタ電極線６９の全てを１つに連結する共通連結線８８が画素領域の集合である表示領域の外部にゲート線２２と平行に位置して形成されている。
画素電極８２、補助データパッド８４、補助ゲートパッド８６及び共通連結線８８はITOまたはIZOのような透明導電物質で同一層に形成されている。
この時、共通連結線８８はゲート配線２２、２４、２６を形成する過程でゲート配線２２、２４、２６と同一物質で形成することができる。この場合、ゲート絶縁膜３０に共通連結線８８を露出する複数の接触孔が形成されなければならず、この接触孔を通じてゲート絶縁膜３０上に形成される複数の維持キャパシタ電極線６９と共通連結線８８が接触する。
本発明において、維持キャパシタ電極線６９及び共通連結線８８の配列状態を図４を参照して詳細に説明する。図４は本発明の第１実施例による薄膜トランジスタ基板のゲート線、データ線及び維持キャパシタ電極線の配列状態を示したものである。
図４に示したように、横方向にのびたゲート線２２複数個が平行に配列されており、縦方向にのびたデータ線６２複数個が平行に配列されている。ここで、ゲート線２２及びデータ線６２が互いに交差して定義する画素領域の集合は表示領域１１０である。
ここで、データ線６２の一端、つまり、データパッドになる部分はデータ駆動回路３００と電気的に連結されてデータ駆動回路からデータ信号を受ける。同様に、ゲート線２２の一端、つまり、ゲートパッドになる部分はゲート駆動回路（図示せず）と電気的に連結されてゲート駆動回路からゲート信号を受ける。
ここで、維持キャパシタ電極線６９はデータ線６２と交互に位置しているが、これら維持キャパシタ電極線６９は表示領域１１０外部で補助連結線６１によって１つに連結されている。この時、維持キャパシタ電極線６９と補助連結線６１は同一物質を使用して共通に連結されるように形成されるのが好ましい。
一方、基板の上部、つまり、データ駆動回路側に位置する維持キャパシタ電極線６９の端部には維持キャパシタ電極線６９を全て連結する共通連結線８８が形成されている。この時、共通連結線８８は、図１〜図３を参照して説明したように、維持キャパシタ電極線６９とは別の配線、例えば、画素電極８２と同一物質で形成したり、ゲート配線２２、２４、２６と同一物質で形成するのが好ましい。これは、共通連結線８８が表示領域１１０外部でデータ駆動回路３００と連結されるデータ線６２部分と短絡されることを防止するためである。
維持キャパシタ電極線６９はデータ駆動回路３００に電気的に連結されてデータ駆動回路３００から共通電極電位の供給を受ける。以下、本発明の第１実施例による薄膜トランジスタ基板の製造方法について前記図５Ａ〜図７Ｃ及び図１〜図４を参照して詳細に説明する。
まず、図５Ａ、図５Ｂ及び図５Ｃに示したように、絶縁基板１０上にゲート配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線２２、２４、２６を形成する。ゲート配線２２、２４、２６はゲート線２２、ゲートパッド２４及びゲート電極２６を含む。
次に、絶縁基板１０上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０を蒸着してゲート配線２２、２４、２６を覆う。
次に、ゲート絶縁膜３０上に非晶質シリコン層及び導電型不純物がドーピングされた非晶質シリコン層を順次に形成した後、この２つのケイ素層を写真エッチング工程でパターニングして半導体パターン４２と抵抗性接触層パターン５２を形成する。
次に、図６Ａ、図６Ｂ及び図６Ｃに示したように、基板の露出された前面上にデータ配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてデータ配線６２、６４、６５、６６及び維持キャパシタ電極線６９を形成する。データ配線６２、６４、６５、６６はデータ線６２、データパッド６４、ソース電極６５及びドレーン電極６６を含む。この時、維持キャパシタ電極線６９はデータ線６２と交互に配列されるように形成する。
次に、ソース電極６５とドレーン電極６６をマスクとして抵抗性接触層パターン５２をエッチングしてソース電極６５と接触する抵抗性接触層５５及びドレーン電極６６と接触する第２部分５６に分離する。
次に、図７Ａ、図７Ｂ及び図７Ｃに示したように、データ配線６２、６４、６５、６６、維持キャパシタ電極線６９及び半導体パターン４２を覆う保護膜７０を形成する。この時、保護膜７０は窒化ケイ素のような絶縁物質層を薄く蒸着して形成するが、目的とする維持キャパシタの静電容量を考慮してその厚さを適切に考慮するのが好ましい。
次に、保護膜７０及びゲート絶縁膜３０を写真エッチング工程でパターニングして、第１〜第４接触孔７２、７４、７６、７９を形成する。
次に、図１、図２及び図３に示したように、第１〜第４接触孔７２、７４、７６、７９を通じて露出された配線部分を含む基板の露出された前面上にITOまたはIZOからなる透明導電層を蒸着する。
次に、この透明導電層を写真エッチング工程でパターニングして第１接触孔７２を通じてドレーン電極６６に連結される画素電極８２、第２及び第３接触孔７４、７６を通じてデータパッド６４及びゲートパッド２４に連結される補助データパッド８４及び補助ゲートパッド８６、第４接触孔７９を通じて基板上の維持キャパシタ電極線６９を全て連結する共通連結線８８を形成する。
ここで、共通連結線８８はゲート配線２２、２４、２６と同一物質で形成することができる。このために、ゲート配線２２、２４、２６を形成する過程で共通連結線を形成して、後続工程であるゲート絶縁膜３０を形成する。次に、ゲート絶縁膜３０に共通連結線を露出する複数の接触孔を形成した後、データ配線６２、６４、６５、６６を形成しながら維持キャパシタ電極線６９を形成する。この過程で、維持キャパシタ電極線６９を露出する複数の接触孔を通じて共通連結線と共通に連結される。
前述のように、本発明では薄い保護膜を間に置いてデータ線と同一層に維持キャパシタ電極線を形成して画素電極と重ねて維持キャパシタを形成する。
本発明の第１実施例では保護膜のみを利用して維持キャパシタを形成したが、ゲート絶縁膜のみを利用して維持キャパシタを形成することができ、これについて図面を参照して詳細に説明する。
図８は本発明の第２実施例による薄膜トランジスタ基板の平面図を示しており、図９は図８の切断線IX-IX'に沿って切断した薄膜トランジスタ基板の断面図を示している。
絶縁基板１０上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンなどの導電物質からなる１０００〜３５００Å厚さのゲート配線及び維持キャパシタ配線が形成されている。
ゲート配線は横方向に延びているゲート線２２、ゲート線２２の一端に形成されて外部駆動回路（図示せず）と電気的に接触するゲートパッド２４及びゲート線２２の一部であって、薄膜トランジスタの１つの端子であるゲート電極２６を含む。
また、維持キャパシタ配線は２つのゲート線２２の間に位置する長方形の維持キャパシタ電極パターン２８及び隣接する画素領域の維持キャパシタ電極パターン２８に連結されて、ゲート線２２と平行に横方向に延びている維持キャパシタ電極線２９を含む。
この時、ゲート配線２２、２４、２６及び維持キャパシタ配線２８、２９は二重層以上の構造で形成することができるが、この場合、少なくとも１つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
絶縁基板１０上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる２５００〜４５００Å厚さのゲート絶縁膜３０がゲート配線２２、２４、２６及び維持キャパシタ用配線２８、２９を覆っている。
ゲート絶縁膜３０上にはゲート電極２６と重なり、非晶質シリコンなどからなる８００〜１５００Å厚さの半導体パターン４２が形成されている。半導体パターン４２上にはN型不純物が高濃度でドーピングされている非晶質シリコンなどからなる５００〜８００Å厚さの抵抗性接触層５５、５６が形成されている。
抵抗性接触層５５、５６とゲート絶縁膜３０上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる５００〜３５００Å厚さのデータ配線６２、６４、６５、６６及び維持キャパシタ用導電体パターン６８が形成されている。
データ配線６２、６４、６５、６６は縦方向に延びていて、ゲート線２２と交差して画素領域を定義するデータ線６２、データ線６２の一端に連結されて外部駆動回路と電気的に接触するデータパッド６４、データ線６２に連結されていて、１つの抵抗性接触層５５上にまで延びているソース電極６５及びソース電極６５に対向し、他の１つの抵抗性接触層５６の上から画素領域内部のゲート絶縁膜３０の上にまで延びているドレーン電極６６を含む。
維持キャパシタ用導電体パターン６８はこのようなデータ配線６２、６４、６５、６６と同一層に島形状で形成されており、ゲート絶縁膜３０を間に置いてその下部に位置する維持キャパシタ電極パターン２８と重なって維持キャパシタをなす。この時、維持キャパシタ用導電体パターン６８は後述する画素電極８２と電気的に連結されて画像電圧を受ける。ここで、データ配線６２、６４、６５、６６及び維持キャパシタ用導電体パターン６８は二重層以上の構造で形成することができるが、この場合、少なくとも１つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
このようなデータ配線６２、６４、６５、６６、維持キャパシタ用導電体パターン６８及び半導体パターン４２を窒化ケイ素または酸化ケイ素のような絶縁物質からなる５００〜２０００Å厚さの保護膜７０が覆っている。
保護膜７０にはドレーン電極６６、データパッド６４を露出する第１及び第２接触孔７２、７４が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する第３接触孔７６が形成されている。また、保護膜７０には維持キャパシタ用導電体パターン６８を露出する第４接触孔７８も形成されている。
保護膜７０上には第１及び第４接触孔７２、７８を通じてドレーン電極６６及び維持キャパシタ用導電体パターン６８に連結される画素電極８２が形成されている。
また、保護膜７０上には第２及び第３接触孔７４、７６を通じてデータパッド６４及びゲートパッド２４に連結される補助データパッド８４及び補助ゲートパッド８６が形成されている。
ここで、画素電極８２、補助データパッド８４及び補助ゲートパッド８６はITOまたはIZOのような透明導電物質で形成されている。
本発明において、画素電極８２は維持キャパシタ配線２８、２９と重なるが、維持キャパシタ電極線６９とは保護膜７０及びゲート絶縁膜３０を間に置いて維持キャパシタを形成する。
また、画素電極８２は維持キャパシタ用導電体パターン６８に連結されているが、これで、維持キャパシタ用導電体パターン６８は維持キャパシタ電極パターン２８とゲート絶縁膜３０を隔てて他の維持キャパシタを形成する。この場合、２つの電極２８、６８の間に介在している絶縁膜の厚さが薄いために、維持キャパシタ電極パターン２８が画素電極８２と重なって維持キャパシタを形成する場合に比べて同一の重畳面積を有してもさらに大きい静電容量を確保することができる。
したがって、本発明では維持キャパシタ配線２８、２９の面積を広げなくても静電容量を増加させることができるので、静電容量対比開口率を向上させることができる。
以下、本発明の第２実施例による薄膜トランジスタ基板の製造方法について前記図１０Ａ〜図１３Ｂと前記図８及び図９を共に参照して詳細に説明する。
まず、図１０Ａ及び図１０Ｂに示したように、絶縁基板１０上にゲート配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線２２、２４、２６及び維持キャパシタ配線２８、２９を形成する。ゲート配線２２、２４、２６はゲート線２２、ゲートパッド２４及びゲート電極２６を含み、維持キャパシタ配線２８、２９は維持キャパシタ電極パターン２８と維持キャパシタ電極線２９を含む。
次に、図１１Ａ及び図１１Ｂに示したように、絶縁基板１０上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０を蒸着してゲート配線２２、２４、２６及び維持キャパシタ配線２８、２９を覆う。
次に、ゲート絶縁膜３０上に非晶質シリコン層及び導電型不純物がドーピングされた非晶質シリコン層を順次に形成した後、この２つのケイ素層を写真エッチング工程でパターニングして半導体パターン４２と抵抗性接触層パターン５２を形成する。
次に、図１２Ａ及び図１２Ｂに示したように、基板の露出された全面上にデータ配線用金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてデータ配線６２、６４、６５、６６及び維持キャパシタ用導電体パターン６８を形成する。データ配線６２、６４、６５、６６はデータ線６２、データパッド６４、ソース電極６５及びドレーン電極６６を含む。この時、維持キャパシタ用導電体パターン６８は維持キャパシタ電極パターン２８と重なるように形成する。
次に、ソース電極６５とドレーン電極６６をマスクとして抵抗性接触層パターン５２をエッチングしてソース電極６５と接触する第１部分５５及びドレーン電極６６と接触する第２部分５６に分離する。
次に、図１３Ａ及び図１３Ｂに示したように、データ配線６２、６４、６５、６６、維持キャパシタ用導電体パターン６８及び半導体パターン４２を含む基板全面に窒化ケイ素または酸化ケイ素などで保護膜７０を形成する。次に、保護膜７０及びゲート絶縁膜３０を写真エッチング工程でパターニングして、第１〜第４接触孔７２、７４、７６、７８を形成する。この時、第１、第２及び第４接触孔７２、７４、７８は保護膜７０に形成され、各々ドレーン電極６６、データパッド６４及び維持キャパシタ用導電体パターン６８を露出する。また、第３接触孔７６は保護膜７０及びゲート絶縁膜３０に形成され、ゲートパッド２４を露出する。
次に、図８及び図９に示したように、第１〜第４接触孔７２、７４、７６、７８を通じて露出された配線部分を含む基板露出された全面上にITOまたはIZOからなる透明導電層を蒸着する。
次に、この透明導電層を写真エッチング工程でパターニングして第１及び第４接触孔７２、７８を通じてドレーン電極６６及び維持キャパシタ用導電体パターン６８に連結される画素電極８２、第２及び第３接触孔７４、７６を通じてデータパッド６４及びゲートパッド２４に連結される補助データパッド８４及び補助ゲートパッド８６を形成する。
上述した本発明の第２実施例では維持キャパシタ用導電体パターン６８を隣接する２つのゲート線の間の領域、つまり、画素領域の内部に島形状に形成した例であるが、維持キャパシタ用導電体パターン６８の模様及び位置は本発明の第２実施例に提示された内容に制限を受けずに多様に形成することができる。例えば、維持キャパシタ用導電体パターン６８を画素領域の縁部にバー形状に形成することができる。この時、維持キャパシタ用導電体パターン６８と維持キャパシタを形成する維持キャパシタ電極パターン２８もやはりバー形状に形成する。これを図１４及び図１５を参照して説明する。
図１４は本発明の第３実施例による薄膜トランジスタ基板の平面図を示しており、図１５は図１４の切断線XV-XV'による薄膜トランジスタ基板の断面図を示している。
この実施例で、維持キャパシタ電極パターン２８はバー形状に形成されており、画素領域の両側縁部に各々位置している。もちろん、維持キャパシタ電極パターン２８の各々は維持キャパシタ電極線２９に連結されている。
維持キャパシタ電極パターン２８と維持キャパシタをなす維持キャパシタ用導電体パターン６８もゲート絶縁膜３０の上で維持キャパシタ電極パターン２８と重なっている。
維持キャパシタ用導電体パターン６８と画素電極８２を連結する通路となる第４接触孔７９は維持キャパシタ用導電体パターン６８のどの部分でも露出すればよく、１つ以上で形成することができる。
このような構造の液晶表示装置でも、維持キャパシタ電極線２９と画素電極８２がゲート絶縁膜３０及び保護膜７０を間に置いて維持キャパシタを形成する。また、それぞれの維持キャパシタ電極パターン２８とこれに重なる維持キャパシタ用導電体パターン６８がゲート絶縁膜３０を間に置いて他の維持キャパシタを形成する。
このような本発明での維持キャパシタは維持キャパシタ電極パターン２８が画素電極８２にだけ重なって維持キャパシタを形成する場合に比べて同一の重畳面積を有していてもさらに大きい静電容量を形成することができる。したがって、本発明では維持キャパシタ配線２８、２９の面積を大きくすることなく静電容量を増加させることができるので、静電容量対比開口率を向上させることができる。
また、この実施例ではバー形状の維持キャパシタ電極パターン２８または維持キャパシタ用導電体パターン６８が画素電極８２とデータ線６２の間に位置しているために画素電極８２とデータ線６２の間で発生する側面光洩れを防止することができる利点がある。
上述した本発明の第２及び第３実施例では維持キャパシタ配線を別途に形成したことを例としたが、ゲート線の一部を維持キャパシタ電極で形成することができる。これを図１６及び図１７を参照して説明する。
図１６は本発明の第４実施例による薄膜トランジスタ基板の平面図を示しており、図１７は図１６の切断線XVII-XVII'による薄膜トランジスタ基板の断面図を示している。
この実施例ではあるゲート線において配列されている画素電極がその前端（previous）に位置するゲート線の一部と重なって維持キャパシタを形成しているが、維持キャパシタのための配線を別途に形成せずに、ゲート線の一部を利用して維持キャパシタを形成する。
図面には、（n）番目ゲート配線（Gn）のゲート線２２からゲート信号の影響を受ける画素電極８２が（n-１）番目ゲート配線（Gn-１）のゲート線２２と重なるように面積が拡張されている。
維持キャパシタ用導電体パターン６８はゲート絶縁膜３０上でゲート線２２の一部と重なっており、データ配線６２、６４、６５、６６とは同一層に形成されている。このような維持キャパシタ用導電体パターン６８を露出する第４接触孔７８が保護膜７０に形成されており、画素電極８２が第４接触孔７８を通じて前端のゲート線２２上に位置する維持キャパシタ用導電体パターン６８と連結されている。
この実施例では、維持キャパシタ用導電体パターン６８はゲート線２２と重なってゲート絶縁膜３０を間に置いて維持キャパシタを形成している。この時、（n-１）番目ゲート配線（Gn-１）のゲート線２２上の維持キャパシタ用導電体パターン６８は（n）番目ゲート配線（Gn）のゲート線２２からゲート信号の影響を受ける画素電極８２から信号を受ける。
この実施例での液晶表示装置は、画素電極８２とゲート線２２のみを重ねて維持キャパシタを形成する場合に比べて静電容量の大きさを大幅に増加することができる。また、この実施例ではゲート線の一部を維持キャパシタ配線として使用することによって、別途の配線を画素領域に形成しないので、開口率をさらに向上することができる。
図１８は本発明の第５実施例による薄膜トランジスタ基板の平面図を示しており、図１９は図１８の切断線XIX-XIX'による薄膜トランジスタ基板の断面図を示している。
絶縁基板１０上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンなどの導電物質からなる１０００〜３５００Å厚さのゲート配線２２、２４、２６及び維持キャパシタ電極線２７が形成されている。
ゲート配線２２、２４、２６は横方向に延びているゲート線２２、ゲート線２２の一端に形成されて外部駆動回路（図示せず）と電気的に接触するゲートパッド２４及びゲート線２２の一部であって、薄膜トランジスタの１つの電極であるゲート電極２６を含む。
また、維持キャパシタ電極線２７は２つのゲート線２２の間に位置し、ゲート線２２と平行に横方向に延びている。
この時、ゲート配線２２、２４、２６及び維持キャパシタ電極線２７は二重層以上の構造で形成することができるが、この場合、少なくとも１つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
絶縁基板１０上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる２５００〜４５００Å厚さのゲート絶縁膜３０がゲート配線２２、２４、２６及び維持キャパシタ電極線２７を覆っている。
ここで、ゲート絶縁膜３０には維持キャパシタ電極線２７を露出する第１接触孔３２が形成されている。
ゲート絶縁膜３０上にはゲート電極２６と重なって、非晶質シリコンなどからなる８００〜１５００Å厚さの半導体パターン４２が形成されている。半導体パターン４２上にはN型不純物が高濃度でドーピングされている非晶質シリコンなどからなる５００〜８００Å厚さの抵抗性接触層５５、５６が形成されている。
抵抗性接触層５５、５６とゲート絶縁膜３０上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる５００〜３５００Å厚さのデータ配線６２、６４、６５、６６及び維持キャパシタ用導電体パターン６７が形成されている。
データ配線６２、６４、６５、６６は縦方向に延びていて、ゲート線２２と交差して画素領域を定義するデータ線６２、データ線６２の一端に連結されており、外部駆動回路と電気的に接触するデータパッド６４、データ線６２から突出して１つの抵抗性接触層５５の上にまで延びているソース電極６５及びソース電極６５の対向電極であり、他の１つの抵抗性接触層５６の上から画素領域内部のゲート絶縁膜３０の上にまで延びているドレーン電極６６を含む。
維持キャパシタ用導電体パターン６７はこのようなデータ配線６２、６４、６５、６６と同一層に形成されており、第１接触孔３２を通じて維持キャパシタ電極線２７に連結されている。維持キャパシタ用導電体パターン６７は後述する画素電極８２と重なって維持キャパシタをなす。この時、維持キャパシタ用導電体パターン６７は維持キャパシタ電極線２７に連結されて共通電圧を受ける。
ここで、データ配線６２、６４、６５、６６及び維持キャパシタ用導電体パターン６７は二重層以上の構造で形成することができるが、この場合、少なくとも１つの層は低抵抗特性を有する金属物質で形成するのが好ましい。
このようなデータ配線６２、６４、６５、６６、維持キャパシタ用導電体パターン６７及び半導体パターン４２を窒化ケイ素または酸化ケイ素のような絶縁物質からなる５００〜２０００Å厚さの保護膜７０が覆っている。
保護膜７０にはドレーン電極６６、データパッド６４を露出する第１及び第２接触孔７２、７４が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する第３接触孔７６が形成されている。保護膜７０上には第１接触孔７２を通じてドレーン電極６６に連結される画素電極８２が形成されている。
また、保護膜７０上には第２及び第３接触孔７４、７６を通じてデータパッド６４及びゲートパッド２４に連結される補助データパッド８４及び補助ゲートパッド８６が形成されている。
ここで、画素電極８２、補助データパッド８４及び補助ゲートパッド８６はITOまたはIZOのような透明導電物質で形成されている。
本発明において、画素電極８２は維持キャパシタ電極線２７と重なるが、維持キャパシタ電極線２７とは保護膜７０及びゲート絶縁膜３０を間に置いて維持キャパシタを形成する。
また、画素電極８２は維持キャパシタ電極線２７に連結されている維持キャパシタ用導電体パターン６７と重なるが、維持キャパシタ用導電体パターン６７とは保護膜７０を間に置いて他の維持キャパシタを形成する。この場合、２つの電極２７、６７の間に介在している絶縁膜の厚さが薄いために、維持キャパシタ電極線２７が画素電極８２と重なって維持キャパシタを形成する場合に比べて同一の重畳面積であってもさらに大きい静電キャパシタを形成することができる。
したがって、本発明では維持キャパシタのための配線の面積を大きくすることなく静電容量を増加することができるので、静電容量対比開口率を向上することができる。
以下、本発明の第５実施例による薄膜トランジスタ基板の製造方法について図２０Ａ〜図２４Ｂと図１８及び図１９を共に参照して説明する。
まず、図２０Ａ及び図２０Ｂに示したように、絶縁基板１０上に金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてゲート配線２２、２４、２６及び維持キャパシタ電極線２７を形成する。ゲート配線２２、２４、２６はゲート線２２、ゲートパッド２４及びゲート電極２６を含む。
次に、図２１Ａ及び図２１Ｂに示したように、絶縁基板１０上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０を蒸着してゲート配線２２、２４、２６及び維持キャパシタ電極線２７を覆う。引続き、ゲート絶縁膜３０上に非晶質シリコン層４０及び導電型不純物がドーピングされた非晶質シリコン層５０を順次に形成する。
次に、２つのケイ素層４０、５０及びゲート絶縁膜３０を写真エッチング工程でパターニングして維持キャパシタ電極パターン２７を露出する第１接触孔３２を形成する。
次に、図２２Ａ及び図２２Ｂに示したように、非晶質シリコン層４０及び導電型不純物がドーピングされた非晶質シリコン層５０を写真エッチング工程でパターニングして、半導体パターン４２と抵抗性接触層パターン５２を形成する。
次に、図２３Ａ及び図２３Ｂに示したように、基板の露出された全前面上に金属層を蒸着した後、この金属層を写真エッチング工程でパターニングしてデータ配線６２、６４、６５、６６及び維持キャパシタ用導電体パターン６７を形成する。データ配線６２、６４、６５、６６はデータ線６２、データパッド６４、ソース電極６５及びドレーン電極６６を含む。この時、維持キャパシタ用導電体パターン６７は第１接触孔７２を通じて維持キャパシタ電極線２７と連結される。
次に、ソース電極６５とドレーン電極６６をマスクとして抵抗性接触層パターン５２をエッチングしてソース電極６５と接触する第１部分５５及びドレーン電極６６と接触する第２部分５６に分離する。
次に、図２４Ａ及び図２４Ｂに示したように、データ配線６２、６４、６５、６６、維持キャパシタ用導電体パターン６７及び半導体パターン４２を含む基板全面に窒化ケイ素または酸化ケイ素などで保護膜７０を形成する。次に、保護膜７０及びゲート絶縁膜３０を写真エッチング工程でパターニングして、第２〜第４接触孔７２、７４、７６を形成する。この時、第２及び第３接触孔７２、７４は保護膜７０に形成されるが、各々ドレーン電極６６及びデータパッド６４を露出する。また、第３接触孔７６は保護膜７０及びゲート絶縁膜３０に形成されるが、ゲートパッド２４を露出する。
次に、図１８及び図１９に示したように、第２〜第４接触孔７２、７４、７６を通じて露出された配線部分を含む基板が露出された全面上にITOまたはIZOからなる透明導電層を蒸着する。
次に、この透明導電層を写真エッチング工程でパターニングして第２接触孔７２を通じてドレーン電極６６に連結される画素電極８２、第３及び第４接触孔７４、７６を通じてデータパッド６４及びゲートパッド２４に連結される補助データパッド８４及び補助ゲートパッド８６を形成する。
上述した本発明の第５実施例では維持キャパシタ用導電体パターン６７を隣接する２つのゲート線の間の領域、つまり、画素領域の内部に形成したものを例示しているが、維持キャパシタ用導電体パターン６７の模様及び位置は本発明の第５実施例に提示された内容に制限を受けずに多様に形成することができる。例えば、維持キャパシタ用導電体パターン６７を画素領域の縁部にバー形状に形成することができる。これを図２５及び図２６を参照して説明する。
図２５は本発明の第６実施例による薄膜トランジスタ基板の平面図を示しており、図２６は図２５の切断線XXVI-XXVI'による薄膜トランジスタ基板の断面図を示している。
この実施例で、維持キャパシタ用導電体パターン６７はバー形状に形成されており、画素領域の両側縁部に位置している。ここで、維持キャパシタ用導電体パターン６７はゲート絶縁膜３０に形成された第１接触孔３２を通じて維持キャパシタ電極線２７と連結されている。
ここで、維持キャパシタ電極線２７は画素電極８２とはゲート絶縁膜３０及び保護膜７０を間に置いて維持キャパシタを形成している。また、維持キャパシタ用導電体パターン６７は保護膜７０を間に置いて画素電極８２とまた他の維持キャパシタを形成している。
このような本発明での維持キャパシタは維持キャパシタ電極線２７が画素電極８２とのみ重なって維持キャパシタを形成する場合に比べて同一の重畳面積であってもさらに大きい静電容量を形成することができる。したがって、本発明では維持キャパシタのための配線２７、６７の面積を大きくすることなく静電容量を増加することができるので、静電容量対比開口率を向上することができる。
また、この実施例ではバー形状の維持キャパシタ用導電体パターン６７が画素電極８２とデータ線６２の間に位置しているために画素電極８２とデータ線６２の間で発生する側面光洩れを防止することができる長所がある。
上述した本発明の第５及び第６実施例では維持キャパシタ配線を別途に形成したことを例としたが、ゲート線の一部を維持キャパシタ電極として形成することができる。これを図２７及び図２８を参照して説明する。
図２７は本発明の第７実施例による薄膜トランジスタ基板の平面図を示しており、図２８は図２７の切断線XXVIII-XXVIII'による薄膜トランジスタ基板の断面図を示している。
この実施例では画素電極が前方のゲート線の一部と重なって維持キャパシタを形成するが、維持キャパシタのための配線を別途に形成せずに、ゲート線の一部を維持キャパシタ配線として利用する。
図面には、（n）番目ゲート配線（Gn）のゲート線２２からゲート信号の影響を受ける画素電極８２が（n-１）番目ゲート配線（Gn-１）のゲート線２２と重なるように面積が拡張されている。
維持キャパシタ用導電体パターン６７はゲート絶縁膜３０の上でゲート線２２の一部と重なっており、データ配線６２、６４、６５、６６とは同一層に形成されている。このような維持キャパシタ用導電体パターン６７を露出する第４接触孔７８が保護膜７０に形成されている。そして、（n-１）番目ゲート配線（Gn-１）のゲート線２２上の維持キャパシタ用導電体パターン６７が（n）番目ゲート配線（Gn）のゲート線２２からゲート信号に影響を受ける画素電極８２と連結されている。
この実施例で、維持キャパシタ用導電体パターン６７はゲート線２２と重なってゲート絶縁膜３０を間に置いて維持キャパシタを形成している。この時、（n-１）番目ゲート配線（Gn-１）のゲート線２２上の維持キャパシタ用導電体パターン６８は（n）番目ゲート配線（Gn）のゲート線２２からゲート信号の影響を受ける画素電極８２から信号を受ける。
この実施例での液晶表示装置は、画素電極８２とゲート線２２のみを重ねて維持キャパシタを形成する場合に比べて静電容量の大きさを大幅に増加することができる。また、この実施例ではゲート線の一部を維持キャパシタ配線として使用することによって、別途の配線を画素領域に形成しないために開口率をさらに向上することができる。
このような本発明は全ての液晶表示装置のモードへの適用が可能であるが、特に、液晶の反応速度が速いOCB（Optically Compensated Birefringence）モードの液晶表示装置に適用する場合、大きな利点を有している。
OCBモードの液晶表示装置では、液晶の△εが大きいのでグレー（gray）が変わることによって初期状態での誘電率値とそれに続く状態での誘電率値の差が非常に大きく、したがって、大幅の液晶電圧変化が不可避である。
一方、全てのモードの液晶表示装置で測定される応答速度波形（時間-輝度）曲線は図２９に示したように、２つの段差を示す２ステップ波形を有する。
応答速度は全輝度が１０％から９０％に変化する時に測定するので、２ステップ部分が輝度が９０％未満である場合には応答速度は遅く測定される。
しかし、OCBモードの液晶表示装置では第１フレームで２段波形が発生し、第２または第３フレームでは正常輝度を維持する特性を有している。したがって、２ステップ部分で輝度が９０％以上、好ましくは９５％以上になるように静電容量を増加させる場合、第１フレームで正常輝度を維持することによって、応答速度を急速にすることができる。
表１はOCB構造の液晶表示装置で液晶の静電容量（Clc）に対する維持キャパシタの静電容量（Cst）の比による応答速度波形（時間-輝度）曲線上の２ステップ部分の輝度値を測定して示している。
維持キャパシタの静電容量が増加する場合、２ステップの位置が輝度９０％に近接するということが分かる。したがって維持キャパシタの静電容量を増加させて２ステップ部分で９０％を超えるようにして応答速度を急速にすることができる。特に、２ステップ部分で９５％以上になるように維持キャパシタの静電容量を増加させる場合、さらに速い応答速度を得ることができる。本発明では液晶表示装置の応答速度を速くするために、維持キャパシタの静電容量を液晶の静電容量の９０％以上になるように増加するが、このために、本発明の第１実施例〜第７実施例を通じて説明したように維持キャパシタをOCBモードの液晶表示装置に適用する。つまり、本発明ではデータ線と同一層に保護膜のみを介在して画素電極と重なる維持キャパシタ電極線を形成することによって、ゲート線と同一層に保護膜及びゲート絶縁膜を介在して画素電極と重なる維持キャパシタ電極線が形成されている従来の液晶表示装置と比較して維持キャパシタ電極線域を広げずに維持キャパシタの静電容量を増加することができるので、開口率において有利である。また、本発明は前記維持キャパシタを形成する配線を利用するが、これら配線が構成する維持キャパシタの静電容量が液晶の静電容量の９０％以上になるようにその面積を増加する。この時、保護膜またはゲート絶縁膜のうちの１つの絶縁膜のみを介在して維持キャパシタの静電容量を増加することによって、維持キャパシタのための配線の面積増加を必要としない。したがって、開口率を減少することなく維持キャパシタの静電容量を増加することができる。

Claims (8)

  1. 絶縁基板と、
    前記絶縁基板上に形成されて、第１ゲート線、前記第１ゲート線に連結されるゲート電極及び前記第１ゲート線と所定間隔をおいて位置する第２ゲート線を含むゲート配線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
    前記ゲート絶縁膜上に形成されて、前記第１及び第２ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第２ゲート線の一部と重なって第１維持キャパシタを形成する維持キャパシタ用導電体パターンと、
    前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
    前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第１及び第２接触孔と、
    前記保護膜上に前記第１及び第２接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第２ゲート線の一部と重なって第２維持キャパシタを形成する画素電極と、
    を含むことを特徴とする薄膜トランジスタ基板。
  2. 請求項１による薄膜トランジスタ基板と、
    前記薄膜トランジスタ基板に対向する対向基板と、
    前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
    を含むことを特徴とする液晶表示装置。
  3. 前記第１維持キャパシタ及び前記第２維持キャパシタの静電容量は前記液晶層の静電キャパシタの９０％以上の大きさを有することを特徴とする、請求項２に記載の液晶表示装置。
  4. 絶縁基板と、
    前記絶縁基板上に形成されて、第１ゲート線、前記第１ゲート線に連結されるゲート電極及び前記第１ゲート線と所定間隔をおいて位置する第２ゲート線を含むゲート配線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に前記第２ゲート線の一部を露出する第１接触孔と、
    前記ゲート絶縁膜上に前記ゲート電極に重なって形成される半導体パターンと、
    前記ゲート絶縁膜上に形成されて、前記第１及び第２ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第１接触孔を通じて前記第２ゲート線に連結される維持キャパシタ用導電体パターンと、
    前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜と、
    前記保護膜に前記ドレーン電極を露出する第２接触孔と、
    前記保護膜上に第２接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第１維持キャパシタを形成し、前記第２ゲート線の一部と重なって第２維持キャパシタを形成する画素電極と、
    を含むことを特徴とする薄膜トランジスタ基板。
  5. 請求項４による薄膜トランジスタ基板と、
    前記薄膜トランジスタ基板に対向する対向基板と、
    前記薄膜トランジスタ基板と前記対向基板の間に介在する液晶層と、
    を含むことを特徴とする液晶表示装置。
  6. 前記第１維持キャパシタ及び第２維持キャパシタの静電容量は前記液晶層の静電容量の９０％以上の大きさを有することを特徴とする、請求項５に記載の液晶表示装置。
  7. 絶縁基板上に第１ゲート線、前記第１ゲート線に連結されるゲート電極及び前記第１ゲート線と所定間隔をおいて平行に位置する第２ゲート線を含むゲート配線を形成する段階と、
    前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
    前記ゲート絶縁膜上に前記第１及び第２ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び前記第２ゲート線の一部と共に第１維持用量を形成する維持キャパシタ用導電体パターンを形成する段階と、
    前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
    前記保護膜に前記ドレーン電極及び前記維持キャパシタ用導電体パターンを各々露出する第１及び第２接触孔を形成する段階と、
    前記保護膜上に前記第１及び第２接触孔を通じて前記ドレーン電極及び前記維持キャパシタ用導電体パターンに連結されており、前記第２ゲート配線のゲート線の一部と重なって第２維持キャパシタを形成する画素電極を形成する段階と、
    を含むことを特徴とする薄膜トランジスタ基板の製造方法。
  8. 絶縁基板上に第１ゲート線、前記第１ゲート線に連結されるゲート電極及び前記第１ゲート線と所定間隔をおいて平行に位置する第２ゲート線を含むゲート配線を形成する段階と、
    前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜に前記第２ゲート線の一部を露出する第１接触孔を形成する段階と、
    前記ゲート絶縁膜上に前記ゲート電極に重なる半導体パターンを形成する段階と、
    前記ゲート絶縁膜上に前記第１及び第２ゲート線に交差するデータ線、ソース電極及びドレーン電極を含むデータ配線及び第１接触孔を通じて前記第２ゲートに連結される維持キャパシタ用導電体パターンを形成する段階と、
    前記データ配線、前記維持キャパシタ用導電体パターン及び前記半導体パターンを覆う保護膜を形成する段階と、
    前記保護膜に前記ドレーン電極を露出する第２接触孔を形成する段階と、
    前記保護膜上に第２接触孔を通じて前記ドレーン電極に連結され、前記維持キャパシタ用導電体パターンと重なって第１維持キャパシタを形成し、前記第２ゲート配線のゲート線の一部と重なって第２維持キャパシタを形成する画素電極を形成する段階と、
    を含むことを特徴とする薄膜トランジスタ基板の製造方法。
JP2012059511A 2001-09-26 2012-03-16 薄膜トランジスタ基板及びその製造方法と液晶表示装置 Pending JP2012113327A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020010059637A KR20030026588A (ko) 2001-09-26 2001-09-26 박막 트랜지스터 기판 및 액정 표시 장치
KR2001/59637 2001-09-26
KR1020010077838A KR100840318B1 (ko) 2001-12-10 2001-12-10 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치
KR2001/77838 2001-12-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009072572A Division JP2009145908A (ja) 2001-09-26 2009-03-24 薄膜トランジスタ基板及びその製造方法と液晶表示装置

Publications (1)

Publication Number Publication Date
JP2012113327A true JP2012113327A (ja) 2012-06-14

Family

ID=26639365

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2003538809A Pending JP2005506575A (ja) 2001-09-26 2002-02-27 薄膜トランジスタ基板及びその製造方法と液晶表示装置
JP2009072572A Pending JP2009145908A (ja) 2001-09-26 2009-03-24 薄膜トランジスタ基板及びその製造方法と液晶表示装置
JP2012059511A Pending JP2012113327A (ja) 2001-09-26 2012-03-16 薄膜トランジスタ基板及びその製造方法と液晶表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2003538809A Pending JP2005506575A (ja) 2001-09-26 2002-02-27 薄膜トランジスタ基板及びその製造方法と液晶表示装置
JP2009072572A Pending JP2009145908A (ja) 2001-09-26 2009-03-24 薄膜トランジスタ基板及びその製造方法と液晶表示装置

Country Status (5)

Country Link
US (4) US7209192B2 (ja)
JP (3) JP2005506575A (ja)
CN (1) CN1325984C (ja)
TW (1) TW594120B (ja)
WO (1) WO2003036374A1 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR101034744B1 (ko) * 2004-06-25 2011-05-17 엘지디스플레이 주식회사 액정표시장치의 박막트랜지스터 구조
KR101061856B1 (ko) 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
US7586121B2 (en) * 2004-12-07 2009-09-08 Au Optronics Corp. Electroluminescence device having stacked capacitors
KR20060070349A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101112549B1 (ko) * 2005-01-31 2012-06-12 삼성전자주식회사 박막 트랜지스터 표시판
KR20060098522A (ko) * 2005-03-03 2006-09-19 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
CN100454117C (zh) * 2005-06-08 2009-01-21 友达光电股份有限公司 适用于广视角液晶显示器的像素结构及其制造方法
CN100485470C (zh) * 2005-09-13 2009-05-06 爱普生映像元器件有限公司 液晶显示器及其制造方法
JP4301259B2 (ja) 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4900332B2 (ja) * 2005-09-13 2012-03-21 ソニー株式会社 液晶表示装置の製造方法
KR20070031620A (ko) 2005-09-15 2007-03-20 삼성전자주식회사 액정 표시 장치
KR101184068B1 (ko) * 2005-12-30 2012-09-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101205766B1 (ko) * 2005-12-30 2012-11-28 엘지디스플레이 주식회사 액정표시장치
KR101204365B1 (ko) * 2006-01-16 2012-11-26 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
KR101257380B1 (ko) * 2006-04-04 2013-04-23 삼성디스플레이 주식회사 표시장치
KR101306206B1 (ko) * 2006-04-24 2013-09-10 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
JP2007334297A (ja) * 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
KR101238337B1 (ko) * 2006-05-12 2013-03-04 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR101407285B1 (ko) * 2006-05-22 2014-06-13 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
JP4211855B2 (ja) * 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US8106865B2 (en) * 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
CN100529852C (zh) * 2006-06-09 2009-08-19 群康科技(深圳)有限公司 液晶显示面板
US20100309420A1 (en) * 2006-06-15 2010-12-09 Mikuni Electoron Co. Ltd. Low-cost large-screen wide-angle fast-response liquid crystal display apparatus
JP5477523B2 (ja) * 2006-06-15 2014-04-23 三国電子有限会社 低コスト大画面広視野角高速応答液晶表示装置
KR20080000202A (ko) * 2006-06-27 2008-01-02 삼성전자주식회사 표시기판 및 이를 갖는 표시패널
CN101421663B (zh) * 2006-07-19 2012-06-13 夏普株式会社 有源矩阵基板、液晶面板、显示装置、电视接收机
KR20080009889A (ko) * 2006-07-25 2008-01-30 삼성전자주식회사 액정 표시 장치
JP5727120B2 (ja) * 2006-08-25 2015-06-03 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
KR101349092B1 (ko) * 2006-09-07 2014-01-09 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
CN101140938B (zh) * 2006-09-07 2010-05-12 中华映管股份有限公司 薄膜晶体管阵列基板及其制造方法
CN100557806C (zh) * 2006-09-11 2009-11-04 中华映管股份有限公司 像素结构
KR101309552B1 (ko) * 2006-11-01 2013-09-23 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
TWI349915B (en) * 2006-11-17 2011-10-01 Chunghwa Picture Tubes Ltd Pixel structure and repair method thereof
KR101370969B1 (ko) * 2006-11-30 2014-03-10 엘지디스플레이 주식회사 광경화성의 유기 물질
JP4569836B2 (ja) * 2007-02-23 2010-10-27 ソニー株式会社 液晶装置
JP2008216435A (ja) * 2007-03-01 2008-09-18 Seiko Epson Corp 液晶装置、及び電子機器
JP4586811B2 (ja) * 2007-03-09 2010-11-24 エプソンイメージングデバイス株式会社 電気光学装置および電気光学装置用基板
US7751001B2 (en) * 2007-03-21 2010-07-06 Chimel Innolux Corporation Transflective LCD with reflective layer connected to reference voltage greater than 0.5 Vrms and less than LC threshold voltage
TWI356940B (en) * 2007-10-24 2012-01-21 Chunghwa Picture Tubes Ltd Liquid crystal display panel
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR20090126766A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 박막 트랜지스터 표시판
TWI387824B (zh) 2008-08-13 2013-03-01 Chunghwa Picture Tubes Ltd 液晶顯示器面板
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
JP5318888B2 (ja) * 2008-12-09 2013-10-16 シャープ株式会社 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
US8547492B2 (en) 2009-02-03 2013-10-01 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit and television receiver
WO2010089820A1 (ja) * 2009-02-03 2010-08-12 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5384633B2 (ja) * 2009-06-19 2014-01-08 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US8854563B2 (en) * 2009-10-28 2014-10-07 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
KR20110089915A (ko) 2010-02-02 2011-08-10 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시 패널
CN102280443B (zh) * 2010-06-08 2014-06-11 北京京东方光电科技有限公司 阵列基板的结构及制造方法
KR20120012741A (ko) * 2010-08-03 2012-02-10 엘지디스플레이 주식회사 액정표시장치
TW201215979A (en) * 2010-10-15 2012-04-16 Chunghwa Picture Tubes Ltd Liquid crystal display
CN102243406B (zh) * 2011-07-06 2013-05-01 南京中电熊猫液晶显示科技有限公司 改善阶调曲线变动的自我补偿储存电容像素结构
JP5674587B2 (ja) * 2011-08-05 2015-02-25 株式会社ジャパンディスプレイ 液晶表示装置
CN102569190B (zh) * 2012-02-10 2014-02-05 福建华映显示科技有限公司 画素结构及其制作方法
CN103676369A (zh) * 2012-09-13 2014-03-26 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示器件
CN103779362B (zh) * 2012-10-17 2016-04-27 上海天马微电子有限公司 X射线平板探测装置的制造方法
CN104752345B (zh) * 2015-04-27 2018-01-30 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN112768476A (zh) * 2016-09-01 2021-05-07 群创光电股份有限公司 显示装置
CN108132570B (zh) * 2016-12-01 2021-04-23 元太科技工业股份有限公司 显示装置及电子纸显示装置
CN106483726B (zh) * 2016-12-21 2023-07-25 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及制作方法和液晶显示面板
CN111435208B (zh) * 2019-01-11 2021-04-16 惠科股份有限公司 液晶显示装置、液晶显示面板及其驱动方法
CN110085190B (zh) * 2019-06-10 2021-08-24 北海惠科光电技术有限公司 阵列基板以及显示面板
CN112185891B (zh) * 2020-09-28 2023-05-30 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336530A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp 液晶ディスプレイ
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2000227611A (ja) * 1999-02-05 2000-08-15 Nec Corp 液晶表示装置とその製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2589820B2 (ja) 1989-08-14 1997-03-12 シャープ株式会社 アクティブマトリクス表示装置
JPH03163529A (ja) 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
JPH03294824A (ja) 1990-04-13 1991-12-26 Nec Corp アクティブマトリックス型液晶表示素子アレイ
JPH04326329A (ja) 1991-04-26 1992-11-16 Sharp Corp 液晶表示装置およびその製造方法
JP3059783B2 (ja) 1991-07-29 2000-07-04 三洋電機株式会社 液晶表示装置
JPH06148681A (ja) 1992-11-10 1994-05-27 Sanyo Electric Co Ltd 液晶表示装置
KR0141201B1 (ko) 1994-04-12 1998-06-15 김광호 액정 표시 장치
KR0124976B1 (ko) * 1994-06-22 1997-12-01 김광호 개구율 향상을 위한 액정표시장치 및 그 제조방법
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP3143042B2 (ja) 1995-05-31 2001-03-07 カシオ計算機株式会社 液晶表示素子
JPH0926564A (ja) * 1995-07-10 1997-01-28 Matsushita Electric Ind Co Ltd 液晶表示装置
KR0149312B1 (ko) * 1995-07-24 1998-10-15 김광호 박막 트랜지스터 액정 표시장치의 화소 회로
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3287985B2 (ja) * 1995-10-30 2002-06-04 シャープ株式会社 液晶パネル及びその欠陥修正方法
KR100229677B1 (ko) 1996-06-14 1999-11-15 구자홍 액정표시장치의 스토리지 캐패시터와 그 제조방법
KR100219119B1 (ko) 1996-08-31 1999-09-01 구자홍 액정표시장치의 공통 배선 접촉부 및 그의 형성방법
KR100502093B1 (ko) 1997-09-25 2005-11-30 삼성전자주식회사 유기절연막을이용한액정표시장치및그제조방법
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100229613B1 (ko) 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
JPH10213812A (ja) * 1997-01-31 1998-08-11 Sharp Corp アクティブマトリクス型液晶表示装置
JPH10239699A (ja) 1997-02-25 1998-09-11 Advanced Display:Kk 液晶表示装置
KR100265573B1 (ko) 1997-06-25 2000-09-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
KR100262404B1 (ko) 1997-06-26 2000-08-01 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
US20010055074A1 (en) * 1997-07-22 2001-12-27 Hiroshi Komatsu In-plane switching mode lcd with specific arrangement of common bus line, data electrode, and common electrode
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
JPH11271791A (ja) * 1998-03-26 1999-10-08 Toshiba Corp 液晶表示装置
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100303069B1 (ko) 1999-06-03 2001-10-29 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
KR100543042B1 (ko) 1999-06-03 2006-01-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
KR100507271B1 (ko) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 고개구율 및 고투과율 액정표시장치 및 그 제조방법
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
KR100348995B1 (ko) 1999-09-08 2002-08-17 엘지.필립스 엘시디 주식회사 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
JP4700156B2 (ja) 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
CN1198172C (zh) 1999-12-03 2005-04-20 三菱电机株式会社 液晶显示装置
JP2001255549A (ja) * 2000-03-09 2001-09-21 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100392850B1 (ko) * 2000-12-29 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336530A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp 液晶ディスプレイ
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2000227611A (ja) * 1999-02-05 2000-08-15 Nec Corp 液晶表示装置とその製造方法

Also Published As

Publication number Publication date
US8040446B2 (en) 2011-10-18
US20070188669A1 (en) 2007-08-16
CN1325984C (zh) 2007-07-11
CN1488083A (zh) 2004-04-07
US20070195569A1 (en) 2007-08-23
WO2003036374A1 (en) 2003-05-01
US20040114059A1 (en) 2004-06-17
JP2009145908A (ja) 2009-07-02
TW594120B (en) 2004-06-21
US7209192B2 (en) 2007-04-24
US20070176178A1 (en) 2007-08-02
US7868953B2 (en) 2011-01-11
JP2005506575A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
JP2012113327A (ja) 薄膜トランジスタ基板及びその製造方法と液晶表示装置
US7732266B2 (en) Thin film array panel and manufacturing method thereof
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
JPH01217325A (ja) 液晶表示装置
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
JP2007164200A (ja) 液晶表示装置用薄膜トランジスタ表示板及びその製造方法
US20100127263A1 (en) Liquid crystal display device and method of manufacturing the same
US7990484B2 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
JP2004527011A (ja) アクティブ・プレート
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20030026588A (ko) 박막 트랜지스터 기판 및 액정 표시 장치
KR100806892B1 (ko) 박막 트랜지스터 기판
KR20030042079A (ko) 액정 표시 장치 및 그 제조 방법
KR20090031542A (ko) 액정 표시 장치
KR100490474B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR100997970B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100601176B1 (ko) 박막 트랜지스터 기판
KR20080040117A (ko) 표시 기판의 제조 방법
KR20020065053A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20180059744A (ko) 터치 스크린 패널
KR20020072882A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20080042793A (ko) 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치
KR20070018291A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060080038A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20050016853A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120316

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120316

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304