JP2007164200A - 液晶表示装置用薄膜トランジスタ表示板及びその製造方法 - Google Patents

Abstract

【課題】 高開口率及び低電圧駆動を得ることができ、断線／短絡を最小化することができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】
本発明の一実施形態による薄膜トランジスタ表示板は、基板と、前記基板上に形成されているゲート線と、前記ゲート線上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上に形成されている半導体層と、前記半導体層と接触するデータ線と、前記半導体層と接触し、前記データ線と分離されているドレイン電極と、前記ゲート絶縁膜の上部に形成され、前記ドレイン電極と接触する画素電極と、前記画素電極上に形成されている保護膜と、前記保護膜の上部に形成され、前記画素電極と一部重畳する単位電極を含む共通電極とを含む。
【選択図】図２

Description

本発明は薄膜トランジスタ表示板及びその製造方法に関する。

液晶表示装置は、現在、最も広く使用されている平板表示装置のうちの一つであって、画素電極と共通電極など電界生成電極が形成されている二枚の表示板と、その間に挿入されている液晶層とからなって、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配向を決定して入射光の偏光を制御することによって映像を表示する。

しかし、液晶表示装置は、液晶の屈折率異方性によって基準視野角が狭い。
垂直配向方式の液晶表示装置は基準視野角が狭いため、基準視野角を広くするためにＰＶＡ（ｐａｔｔｅｒｎｅｄ ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ）方式の液晶表示装置、ＩＰＳ（ｉｎ−ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置、及びＰＬＳ（ｐｌａｎｅ ｔｏ ｌｉｎｅ ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置が開発された。

このような液晶表示装置は、画素の開口率を高めることが好ましい。
特開2002-90781号公報

そこで、本発明の解決しようとする技術的課題は、高開口率の薄膜トランジスタ表示板及びその製造方法を提供することにある。

本発明１の薄膜トランジスタ表示板は、基板と、前記基板上に形成されているゲート線と、前記ゲート線上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上に形成されている半導体層と、前記半導体層と接触するデータ線と、前記半導体層と接触し、前記データ線と分離されているドレイン電極と、前記ゲート絶縁膜の上部に形成され、前記ドレイン電極と接触する画素電極と、前記画素電極上に形成されている保護膜と、前記保護膜の上部に形成され、前記画素電極と一部重畳する単位電極を含む共通電極とを含む。

画素電極と単位電極とが保護膜を介して一部重畳されることで、画素電極と単位電極との間に電圧を印加した場合に、電場は、例えば薄膜トランジスタ表示板の表面に直角の垂直成分のみならず、表示板の表面に平行で、切開部の辺と垂直である水平成分を含むように形成される。このため、電場の水平成分と垂直成分が全て映像を表示することに寄与するので、液晶分子の傾き制御が容易であり、液晶表示装置の開口率及び透過率が非常に高くなる。

また、共通電極と画素電極との間に薄い保護膜だけが介在しているので、共通電極と画素電極との間にゲート絶縁膜と保護膜が全て介在している場合と比べ、低い電圧でも同一の強さの電場を液晶層に形成することができ、これによって駆動集積回路の値段を節減することができる。
このように、本発明では、画素電極に切開部を形成するのではなく、共通電極を保護膜を間において画素電極の上部に配置し、共通電極に切開部を配置して開口率及び透過率を高めることができる。また、共通電極を下部に位置させる場合は、共通電極と画素電極との間にゲート絶縁膜を形成するが、本発明では共通電極を画素電極の上部に配置させ、薄い保護膜を形成するため、低い駆動電圧で表示装置を駆動することができる。

発明２は、発明１において、前記共通電極と前記画素電極は透明であり得る。共通電極及び画素電極が透明であるため、光の透過率を高めかつ開口率を高めることができる。
発明３は、発明２において、前記単位電極と前記画素電極は、水平成分と垂直成分を有する電場を形成することができる。
電場の水平成分と垂直成分が全て映像を表示することに寄与するので、液晶分子の傾き制御が容易であり、液晶表示装置の開口率及び透過率が非常に高くなる。また、垂直成分のみで液晶分子が制御される場合よりも、低電圧で液晶分子を制御することができる。

発明４は、発明２において、前記単位電極は、前記画素電極を露出する複数の切開部を有することができる。
単位電極が帯状に形成されていることで、画素電極と単位電極との間に電圧を印加した場合に、電場は、薄膜トランジスタ表示板の表面に直角の垂直成分のみならず、表示板の表面に平行で、切開部の辺と垂直である水平成分を含むように形成される。このため、電場の水平成分と垂直成分が全て映像を表示することに寄与するので、液晶分子の傾き制御が容易であり、液晶表示装置の開口率及び透過率が非常に高くなる。

発明５は、発明４において、前記画素電極は、内部に空の空間がない平面形態であり得る。
発明６は、発明４において、前記単位電極の切開部は、前記画素電極と完全に重畳することができる。
発明７は、発明４において、前記切開部は、前記ゲート線に対して斜角をなすことができる。

切開部がゲート線に対して傾斜を有することで、画素電極と単位電極との間の電場の水平成分は前記傾斜に対して交差するように形成される。よって、液晶分子を薄膜トランジスタ表示板の表面と平行な面上で回転させる。このような液晶分子の傾きは、切開部がゲート線に対して傾斜を有することで、より大きくなる。よって、液晶層を通過する光の透過率を高めることができ、また低電圧であっても液晶分子の傾きを容易に制御することができる。

発明８は、発明７おいて、前記切開部は、前記ゲート線と平行し、前記画素電極を二等分する直線に対して対称に配列できる。
つまり、単位電極は、画素領域の中心線を中心として、上半分と下半分とで傾斜が異なるように形成されており、液晶分子の長軸の傾斜方向が異なり、基準視野角が広くなる。
発明９は、発明２において、前記薄膜トランジスタ表示板は、前記データ線と接触し、前記画素電極と分離されている補助データ線をさらに含むことができる。

補助データ線は、データ線と接触しながらデータ線に沿って形成され、データ線が伝達するデータ電圧の流れが切れることを防止する。これにより、信号線の断線及び短絡を防止することができる。
発明１０は、発明９において、前記補助データ線は、前記画素電極と同一層で形成されることができる。

発明１１は、発明２において、前記共通電極は、前記ゲート線または前記データ線と交差し、前記単位電極と連結されている連結部をさらに含むことができる。
発明１２は、発明２において、前記薄膜トランジスタ表示板は、前記ゲート線または前記データ線と同一層で形成され、前記共通電極と電気的に接続されている共通電圧線をさらに含むことができる。

本発明１３の薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成する段階と、前記ゲート線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上部に半導体を形成する段階と、前記ゲート絶縁膜及び前記半導体の上部にデータ線及びドレイン電極を形成する段階と、前記ゲート絶縁膜及び前記ドレイン電極上に画素電極を形成する段階と、前記画素電極上に保護膜を形成する段階と、前記保護膜の上部に共通電極を形成する段階とを含む。

発明１４は、発明１３において、前記保護膜の厚さは、約１、５００Å〜約２、５００Åであり得る。共通電極と画素電極との間に薄い保護膜だけが介在しているので、共通電極と画素電極との間にゲート絶縁膜と保護膜が全て介在している場合と比べ、低い電圧でも同一の強さの電場を液晶層に形成することができ、これによって駆動集積回路の値段を節減することができる。

発明１５は、発明１３において、前記薄膜トランジスタ表示板の製造方法は、前記共通電極と連結される共通電圧線を形成する段階をさらに含み、前記共通電圧線と前記ゲート線は同時に形成することができる。
発明１６は、発明１３において、前記データ線上に補助データ線を形成する段階をさらに含み、前記補助データ線と前記画素電極は同時に形成することができる。

発明１７は、発明１３において、前記共通電極は、前記画素電極を露出する複数の切開部を有することができる。

本発明による薄膜トランジスタ表示板及びその製造方法によれば、画素の開口率を極大化することができる。

以下、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように、本発明の実施形態について添付した図面を参照しながら詳細に説明する。しかし、本発明は多様な相異な形態で実現でき、ここに説明する実施形態に限定されない。
図面において、いろいろな層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上”にあるとする時には中間に他の部分がないことを意味する。

先に、本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板について図１〜図４を参照して詳細に説明する。
図１は本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２〜図４は各々図１の薄膜トランジスタ表示板のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ´−ＩＩＩ"及びＩＶ−ＩＶ線に沿った断面図である。

透明なガラスまたはプラスチックなどで作られた絶縁基板１１０上に、複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１及び共通電圧線（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ ｌｉｎｅ）１２６が形成されている。
ゲート線１２１はゲート信号を伝達し、図１中、主に横方向に延在している。各ゲート線１２１は、上下に突出した複数のゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４と、他の層または外部駆動回路との接続のために面積の広い端部１２９とを含む。ゲート信号を生成するゲート駆動回路（図示せず）は、集積回路チップの形態で基板１１０上に付着される可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）上に装着されたり、基板１１０上に直接装着されることができ、または基板１１０に集積できる。ゲート駆動回路が基板１１０上に集積されている場合、ゲート線１２１が延長されてこれと直接連結されることができる。

共通電圧線１２６は、外部から入力される共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）を伝達し、ゲート線１２１の端部１２９と隣接するように位置する。共通電圧線１２６は必要に応じて拡張部を有することができる。
ゲート線１２１及び共通電圧線１２６は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）や銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）などで作られることができる。しかし、これらは、物理的性質が異なる二つの導電膜（図示せず）を含む多重膜構造を有することも出来る。 このうちの一つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）が低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで作られる。これとは異なって、他の導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との物理的、化学的、電気的接触特性に優れた物質、例えば、モリブデン系金属、クロム、タンタル、チタニウムなどで作られる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線１２１及び共通電圧線１２６はその他にも多様な金属または導電体で作られることができる。

ゲート線１２１及び共通電圧線１２６の側面は基板１１０面に対して傾斜しており、その傾斜角は約３０度〜約８０度であることが好ましい。
ゲート線１２１及び共通電圧線１２６上には窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで作られたゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。

ゲート絶縁膜１４０上には水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは、略してａ−Ｓｉと記す）または多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）などで作られた複数の島型半導体１５４が形成されている。島型半導体１５４はゲート電極１２４上に位置し、ゲート線１２１の境界を覆う延長部（ｅｘｔｅｎｓｉｏｎ）を含む。

島型半導体１５４上には複数対の島型オーミックコンタクト部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６３、１６５が形成されている。オーミックコンタクト部材１６３、１６５は、リンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質、またはシリサイド（ｓｉｌｉｃｉｄｅ）で作られることができる。
島型半導体１５４とオーミックコンタクト部材１６３、１６５の側面も基板１１０面に対して傾斜しており、傾斜角は３０度〜８０度程度である。

オーミックコンタクト部材１６３、１６５及びゲート絶縁膜１４０上には複数のデータ線（ｄａｔａｌｉｎｅ）１７１と複数のドレイン電極（ｄｒａｉｎｅｌｅｃｔｒｏｄｅ）１７５とが形成されている。
データ線１７１はデータ信号を伝達し、図１中、主に縦方向に延在してゲート線１２１と交差する。各データ線１７１は、ゲート電極１２４に向かってのびてＵ字状に曲がった複数のソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３と、他の層または外部駆動回路との接続のために面積の広い端部１７９とを含む。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に付着される可撓性印刷回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積できる。データ駆動回路が基板１１０上に集積されている場合、データ線１７１が延長されてこれと直接連結されることができる。

ドレイン電極１７５はデータ線１７１と分離されていて、ゲート電極１２４を中心にソース電極１７３と対向する。各ドレイン電極１７５は、広い一端部と棒状の他端部とを有しており、棒状の端部はソース電極１７３によって一部取り囲まれている。
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、島型半導体１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）はソース電極１７３とドレイン電極１７５との間の半導体１５４に形成される。

データ線１７１及びドレイン電極１７５は、モリブデン、クロム、タンタル及びチタニウムなど耐火性金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）またはこれらの合金で作られることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）とを含む多重膜構造を有することができる。多重膜構造の例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜、アルミニウム（合金）中間膜、及びモリブデン（合金）上部膜の三重膜がある。しかし、データ線１７１及びドレイン電極１７５はその他にも多様な金属または導電体で作られることができる。

データ線１７１及びドレイン電極１７５もその側面が、基板１１０面に対して３０゜〜８０゜程度の傾斜角で傾斜していることが好ましい。
オーミックコンタクト部材１６３、１６５は、その下の半導体１５４と、その上のデータ線１７１及びドレイン電極１７５との間にだけ存在し、これらの間の接触抵抗を低くする。ゲート線１２１上に位置した半導体１５４の延長部は、表面のプロファイルをスムースにすることによってデータ線１７１が断線することを防止する。半導体１５４にはソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５によって覆われずに露出した部分がある。

一方、本実施形態において、共通電圧線１２６がゲート線１２１と同一層で配置されているが、データ線１７１と同一層で配置されることもできる。
ゲート絶縁膜１４０、ドレイン電極１７５、及びデータ線１７１の上部には、また、複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ ｌｉｎｅ）１９１及び補助データ線７１が形成されている。画素電極１９１及び補助データ線７１は、多結晶または非晶質ＩＴＯまたはＩＺＯなどの透明な導電物質で作られることができる。しかし、アルミニウム、銀、クロムまたはその合金などの反射性金属で作られることもできる。

画素電極１９１は、ゲート線１２１及びデータ線１７１によって取り囲まれた領域をほとんど占めており、内部に空の空間がなく、データ線１７１及び補助データ線７１と離れている。画素電極１９１は、ドレイン電極１７５と直接接触してドレイン電極１７５からデータ電圧の印加を受ける。
補助データ線７１はデータ線１７１と接触しながらデータ線１７１に沿ってのび、データ線１７１が伝達するデータ電圧の流れが切れることを防止する。補助データ線１７１全体が全てデータ線１７１の上部に位置するが、補助データ線１７１がデータ線１７１の境界を覆うこともできる。

画素電極１９１、補助データ線７１、データ線１７１、ドレイン電極１７５、及び露出した半導体１５４の部分上には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が形成されている。保護膜１８０は、窒化ケイ素と酸化ケイ素などの無機絶縁物で作られ、１、５００〜２、５００Å範囲であることが好ましい。
保護膜１８０には、データ線１７１の端部１７９を露出する複数のコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）１８２が形成されており、保護膜１４０及びゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出する複数のコンタクトホール１８１、及び共通電圧線１２６を露出するコンタクトホール１８６を有する。

保護膜１８０の上部には、共通電極１３１及び複数のコンタクト補助部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。共通電極１３１及びコンタクト補助部材８１、８２は、多結晶、単結晶、または非晶質のＩＴＯ、またはＩＺＯなどの透明な導電物質で作られることが好ましい。しかし、アルミニウム、銀、クロムまたはその合金などの反射性金属で作られることもできる。

共通電極１３１は、複数の単位電極１３５、複数の連結部１３２、及び延長部１３９を含む。
単位電極１３５は、画素電極１９１と同様にゲート線１２１及びデータ線１７１によって取り囲まれた領域をほとんど占めており、画素電極１９１とほとんど重畳する。単位電極１３５は特に画素電極１９１の境界を覆う。

各画素領域の単位電極１３５は、画素電極１９１と重畳し、複数の分岐電極１３４を定義する複数の切開部１３３を有する。切開部１３３と分岐電極１３４は図１中、主に横方向に延在するが、ゲート線１２１に対して傾斜角を有して傾斜している。切開部１３３と分岐電極１３４は、単位電極１３５を上半分と下半分に二等分する横中心線Ａ−Ａに対して対称をなすように配置されている。単位電極１３５の上半分に位置する切開部１３３と分岐電極１３４は互いに平行に延在している。また、単位電極１３５の下半部に位置する切開部１３３と分岐電極１３４も互いに平行に延在している。単位電極１３５の上半部と下半部に位置する切開部１３３と分岐電極１３４は斜角をなす。具体的に、上半分の単位電極１３５と、下半分の単位電極１３５とは、中心線Ａ−Ａに対して対称、かつ所定の傾斜を有するように形成されている。

連結部１３２は、ゲート線１２１とデータ線１７１を渡って隣接した単位電極１３５を互いに連結する。
共通電極１３１は、共通電圧線１２６を露出するコンタクトホール１８６を覆う共通コンタクト補助部材８６を有し、これを通じて共通電圧線１２６と連結される。
共通電圧の印加を受ける共通電極１３１の単位電極１３５は、データ電圧が印加された画素電極１９１と共に電場を生成する。したがって、以下、単位電極１３５と画素電極１９１を共に“電場生成電極（ｆｉｅｌｄ ｇｅｎｅｒａｔｉｎｇ ｅｌｅｃｔｒｏｄｅ）”と言う。このような電場は、薄膜トランジスタ表示板の表面に直角の垂直成分と、表示板の表面に平行で、切開部１３３及び分岐電極１３４の辺と垂直である水平成分とを全て含む。

電場の水平成分は、電場生成電極１３５、１９１上に位置する液晶層（図示せず）の液晶分子を薄膜トランジスタ表示板の表面と平行な面上で回転させる。反面、電場の垂直成分はこの液晶分子を上または下に傾斜するようにする。このように、電場によって決定された液晶分子の方向によって液晶層を通過する光の偏光が変わり、光透過率も変わる。なお、液晶分子の傾きは、切開部がゲート線に対して傾斜を有することで、より大きくなる。よって、液晶層を通過する光の透過率を高めることができ、また低電圧であっても液晶分子の傾きを容易に制御することができる。

このようなこの薄膜トランジスタ表示板を含む液晶表示装置においては、液晶分子の長軸が多様な方向に分散されているので、基準視野角が広くなる。つまり、単位電極１３５は、中心線Ａ−Ａを中心として、上半分と下半分とで傾斜が異なるように形成されており、液晶分子の長軸の傾斜方向が異なり、基準視野角が広くなる。
また、電場の水平成分と垂直成分が全て映像を表示することに寄与するので、液晶分子の傾き制御が容易であり、液晶表示装置の開口率及び透過率が非常に高く、特に、分岐電極１３４と連結部１３３をはじめとする共通電極１３１及び画素電極１９１が、すべて透明な透過型液晶表示装置の場合は開口率及び透過率がさらに高くなる。さらに、垂直成分のみで液晶分子が制御される場合よりも、低電圧で液晶分子を制御することができる。

また、共通電極１３１と画素電極１９１との間に１５００Å〜２、０００Å程度の薄い保護膜１８０だけが介在しているので、共通電極１３１と画素電極１９１との間にゲート絶縁膜１４０と保護膜１８０が全て介在している場合と比べ、低い電圧でも同一の強さの電場を液晶層に形成することができ、これによって駆動集積回路の値段を節減することができる。

画素電極１９１と単位電極１３５は、液晶層を誘電体として含む“液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）”をなし、保護膜１８０を誘電体として含む“ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）”をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。
それぞれの画素電極１９１が四角形でなく帯状であることができ、各帯状の画素電極１９１は、単位電極１３５の切開部１３３の内部に、切開部１３３の面積をほとんど占めるように配置される。

コンタクト補助部材８１、８２は、各々コンタクトホール１８１、１８２によってゲート線１２１の端部１２９及びデータ線１７１の端部１７９と連結される。コンタクト補助部材８１、８２は、ゲート線１２１の端部１２９及びデータ線１７１の端部１７９と外部装置との接着性を補完し、これらを保護する。
次に、図１乃至図４に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図５〜図１４Ｃを参照して詳細に説明する。

図５、図７、図９、図１１及び図１３は、図１〜図４の薄膜トランジスタ表示板を本発明の実施形態によって製造する中間過程での薄膜トランジスタ表示板の配置図であり、図６Ａ〜図６Ｃは図５の薄膜トランジスタ表示板のＶＩＡ−ＶＩＡ、ＶＩＢ−ＶＩＢ’−ＶＩＢ’’及びＶＩＣ−ＶＩＣ線に沿った断面図であり、図８Ａ〜図８Ｃは図７の薄膜トランジスタ表示板のＶＩＩＩＡ−ＶＩＩＩＡ、ＶＩＩＩＢ−ＶＩＩＩＢ’−ＶＩＩＩＢ’’及びＶＩＩＩＣ−ＶＩＩＩＣ線に沿った断面図であり、図１０Ａ〜図１０Ｃは図９の薄膜トランジスタ表示板のＸＡ−ＸＡ、ＸＢ−ＸＢ´−ＶＩＢ"及びＸＣ−ＸＣ線に沿った断面図であり、図１２Ａ〜図１２Ｃは図１１の薄膜トランジスタ表示板のＸＩＩＡ−ＸＩＩＡ、ＸＩＩＢ−ＸＩＩＢ’−ＸＩＩＢ’’及びＸＩＩＣ−ＸＩＩＣ線に沿った断面図であり、図１４Ａ〜図１４Ｃは図１３の薄膜トランジスタ表示板のＸＩＶＡ−ＸＩＶＡ、ＸＩＶＢ−ＸＩＶＢ’−ＸＩＶＢ’’及びＸＩＶＣ−ＸＩＶＣ線に沿った断面図である。

まず、絶縁基板１１０上に導電膜をスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などによって積層した後に、フォトエッチング工程によってパターニングして、図５〜図６Ｃに示したように、ゲート電極１２４と端部１２９を含む複数のゲート線１２１及び共通電圧線１２６を形成する。
次に、約１、５００Å〜５、０００Åの厚さのゲート絶縁膜１４０、約５００Å〜２、０００Åの厚さの真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｌａｙｅｒ）、及び約３００Å〜６００Åの厚さの不純物非晶質シリコン層（ｅｘｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｌａｙｅｒ）の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層をフォトエッチングして、図７〜図８Ｃに示したように、ゲート絶縁膜１４０上に複数の島型不純物半導体１６４と複数の島型真性半導体１５４を形成する。

次に、図９〜図１０Ｃに示したように、導電膜をスパッタリングなどの方法によって１、５００Å〜３、０００Åの厚さに蒸着した後、乾式または湿式エッチングによってパターニングしてソース電極１７３と端部１７９を含む複数のデータ線１７１及び複数のドレイン電極１７５を形成する。
次いで、データ線１７１及びドレイン電極１７５によって覆われずに露出した不純物半導体１６４の部分を除去することにより、複数の島型オーミックコンタクト部材１６３、１６５を完成する一方、その下の真性半導体１５４の部分を露出させる。露出した真性半導体１５４の部分の表面を安定化させるために、酸素プラズマを続けて実施することが好ましい。

次に、図１１〜図１２Ｃに示したように、ゲート絶縁膜１４０上にＩＴＯまたはＩＺＯなどの透明な導電物質をスパッタリングなどによって蒸着し、フォトエッチング工程によってパターニングして複数の画素電極１９１及び複数の補助データ線７１を形成する。
次に、図１３〜図１４Ｃに示したように、窒化ケイ素などで無機保護膜１８０を積層し、フォトエッチング工程によってゲート絶縁膜１４０と共にパターニングして複数のコンタクトホール１８１、１８２、１８６を形成する。

次に、図１〜図４に示したように、保護膜１８０の上部にＩＴＯ、またはＩＺＯなどの透明な導電物質を積層し、フォトエッチング工程によってパターニングして単位電極１３５、連結部１３２、及び延長部１３９を含む複数の共通電極２７０及び複数のコンタクト補助部材８１、８２、８６を形成する。
以上、本発明の好ましい実施形態について詳細に説明したが、当該技術分野における通常の知識を有する者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解することができる。したがって、本発明の権利範囲はこれに限定されるわけではなく、添付した請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。

本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の構造を示した配置図である。 図１の薄膜トランジスタ表示板のＩＩ−ＩＩ線に沿った断面図である。 図１の薄膜トランジスタ表示板のＩＩＩ−ＩＩＩ’−ＩＩＩ’’線に沿った断面図である。 図１の薄膜トランジスタ表示板のＩＶ−ＩＶ線に沿った断面図である。 図１乃至図４の薄膜トランジスタ表示板を本発明の実施形態によって製造する中間過程での薄膜トランジスタ表示板の配置図である。 図５の薄膜トランジスタ表示板のＶＩＡ−ＶＩＡ線に沿った断面図である。 図５の薄膜トランジスタ表示板のＶＩＢ−ＶＩＢ’−ＶＩＢ’’に沿った断面図である。 図５の薄膜トランジスタ表示板のＶＩＣ−ＶＩＣ線に沿った断面図である。 図１乃至図４の薄膜トランジスタ表示板を本発明の実施形態によって製造する中間過程での薄膜トランジスタ表示板の配置図である。 図７の薄膜トランジスタ表示板のＶＩＩＩＡ−ＶＩＩＩＡ線に沿った断面図である。 図７の薄膜トランジスタ表示板のＶＩＩＩＢ−ＶＩＩＩＢ’−ＶＩＩＩＢ’’線に沿った断面図である。 図７の薄膜トランジスタ表示板のＶＩＩＩＣ−ＶＩＩＩＣ線に沿った断面図である。 図１乃至図４の薄膜トランジスタ表示板を本発明の実施形態によって製造する中間過程での薄膜トランジスタ表示板の配置図である。 図９の薄膜トランジスタ表示板のＸＡ−ＸＡ線に沿った断面図である。 図９の薄膜トランジスタ表示板のＸＢ−ＸＢ’−ＶＩＢ’’線に沿った断面図である。 図９の薄膜トランジスタ表示板のＸＣ−ＸＣ線に沿った断面図である。 図１乃至図４の薄膜トランジスタ表示板を本発明の実施形態によって製造する中間過程での薄膜トランジスタ表示板の配置図である。 図１１の薄膜トランジスタ表示板の ＸＩＩＡ−ＸＩＩＡ線に沿った断面図である。 図１１の薄膜トランジスタ表示板の ＸＩＩＢ−ＸＩＩＢ’−ＸＩＩＢ’’線に沿った断面図である。 図１１の薄膜トランジスタ表示板のＸＩＩＣ−ＸＩＩＣ線に沿った断面図である。 図１乃至図４の薄膜トランジスタ表示板を本発明の実施形態によって製造する中間過程での薄膜トランジスタ表示板の配置図である。 図１３の薄膜トランジスタ表示板のＸＩＶＡ−ＸＩＶＡ線に沿った断面図である。 図１３の薄膜トランジスタ表示板のＸＩＶＢ−ＸＩＶＢ’−ＸＩＶＢ’’線に沿った断面図である。 図１３の薄膜トランジスタ表示板のＸＩＶＣ−ＸＩＶＣ線に沿った断面図である。

符号の説明

７１ 補助データ線
８１、８２ コンタクト補助部材
１１０ 基板
１２１、１２９ ゲート線
１２４ ゲート電極
１２６ 共通電圧線
１３１ 共通電極
１３２ 共通電極の連結部
１３３ 切開部
１３４ 分岐電極
１３５ 単位電極
１３９ 共通電極の延長部
１４０ ゲート絶縁膜
１５４ 半導体
１６４ 不純物半導体
１６３、１６５ オーミックコンタクト部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２、１８６ コンタクトホール
１９１ 画素電極

Claims (17)

1. 基板と、
   前記基板上に形成されているゲート線と、
   前記ゲート線上に形成されているゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されている半導体層と、
   前記半導体層と接触するデータ線と、
   前記半導体層と接触し、前記データ線と分離されているドレイン電極と、
   前記ゲート絶縁膜の上部に形成され、前記ドレイン電極と接触する画素電極と、
   前記画素電極上に形成されている保護膜と、
   前記保護膜の上部に形成され、前記画素電極と一部重畳する単位電極を含む共通電極と
   を含むことを特徴とする薄膜トランジスタ表示板。
2. 前記共通電極と前記画素電極は透明であることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
3. 前記単位電極と前記画素電極は、水平成分と垂直成分を有する電場を形成することを特徴とする請求項２に記載の薄膜トランジスタ表示板。
4. 前記単位電極は、前記画素電極を露出する複数の切開部を有することを特徴とする請求項２に記載の薄膜トランジスタ表示板。
5. 前記画素電極は、内部に空の空間がない平面形態であることを特徴とする請求項４に記載の薄膜トランジスタ表示板。
6. 前記単位電極の切開部は、前記画素電極と完全に重畳することを特徴とする請求項４に記載の薄膜トランジスタ表示板。
7. 前記切開部は、前記ゲート線に対して斜角をなすことを特徴とする請求項４に記載の薄膜トランジスタ表示板。
8. 前記切開部は、前記ゲート線と平行し、前記画素電極を二等分する直線に対して対称に配列されていることを特徴とする請求項７に記載の薄膜トランジスタ表示板。
9. 前記データ線と接触し、前記画素電極と分離されている補助データ線をさらに含むことを特徴とする請求項２に記載の薄膜トランジスタ表示板。
10. 前記補助データ線は、前記画素電極と同一層で形成されることを特徴する請求項９に記載の薄膜トランジスタ表示板。
11. 前記共通電極は、前記ゲート線または前記データ線と交差し、前記単位電極と連結されている連結部をさらに含むことを特徴とする請求項２に記載の薄膜トランジスタ表示板。
12. 前記ゲート線または前記データ線と同一層で形成され、前記共通電極と電気的に接続されている共通電圧線をさらに含むことを特徴とする請求項２に記載の薄膜トランジスタ表示板。
13. 基板上にゲート線を形成する段階と、
    前記ゲート線上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上部に半導体を形成する段階と、
    前記ゲート絶縁膜及び前記半導体の上部にデータ線及びドレイン電極を形成する段階と、
    前記ゲート絶縁膜及び前記ドレイン電極上に画素電極を形成する段階と、
    前記画素電極上に保護膜を形成する段階と、
    前記保護膜の上部に共通電極を形成する段階と
    を含むことを特徴とする薄膜トランジスタ表示板の製造方法。
14. 前記保護膜の厚さは、約１、５００Å〜約２、５００Åであることを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
15. 前記共通電極と連結される共通電圧線を形成する段階をさらに含み、
    前記共通電圧線と前記ゲート線は同時に形成することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
16. 前記データ線上に補助データ線を形成する段階をさらに含み、
    前記補助データ線と前記画素電極は同時に形成することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
17. 前記共通電極は、前記画素電極を露出する複数の切開部を有することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。

Images