KR102140644B1 - 박막 트랜지스터 표시판 및 이의 제조방법 - Google Patents

박막 트랜지스터 표시판 및 이의 제조방법 Download PDF

Info

Publication number
KR102140644B1
KR102140644B1 KR1020130153832A KR20130153832A KR102140644B1 KR 102140644 B1 KR102140644 B1 KR 102140644B1 KR 1020130153832 A KR1020130153832 A KR 1020130153832A KR 20130153832 A KR20130153832 A KR 20130153832A KR 102140644 B1 KR102140644 B1 KR 102140644B1
Authority
KR
South Korea
Prior art keywords
contact hole
common electrode
passivation layer
thin film
film transistor
Prior art date
Application number
KR1020130153832A
Other languages
English (en)
Other versions
KR20150068065A (ko
Inventor
변희준
손승석
김보성
정연택
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130153832A priority Critical patent/KR102140644B1/ko
Priority to US14/456,154 priority patent/US9455276B2/en
Publication of KR20150068065A publication Critical patent/KR20150068065A/ko
Application granted granted Critical
Publication of KR102140644B1 publication Critical patent/KR102140644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 상부에 형성되어 있으며, 전기적으로 분리되어 있는 게이트선 및 공통 전압선, 상기 게이트선 및 공통 전압선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 제1 보호막, 상기 제1 보호막 위에 형성되어 있는 공통 전극, 상기 공통 전극 위에 형성되어 있는 제2 보호막, 및 상기 제2 보호막 위에 형성되어 있으며, 전기적으로 분리되어 있는 화소 전극 및 연결 부재를 포함하며, 상기 보호막에는 제1 접촉구멍 및 제2 접촉구멍이 형성되어 있고, 상기 제1 접촉 구멍은 상기 화소 전극과 드레인 전극을 연결하고, 상기 제2 접촉 구멍은 상기 공통 전압선, 상기 연결 부재 및 상기 공통 전극을 연결한다. 본 발명에 따른 박막 트랜지스터 표시판은 하나의 접촉 구멍으로 공통 전극과 공통 전압선을 접촉시킴으로써, 제조공정을 간소화하고 투과율을 개선하였다.

Description

박막 트랜지스터 표시판 및 이의 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND MANUFACTURING METHOD OF THIN FILM TRANSISTOR SUBSTRATE}
본 발명은 박막 트랜지스터 표시판 및 이의 제조방법에 대한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치에서, 게이트 도전체가 존재하는 영역은 블랙 매트릭스에 의해 차광된다. 이는 액정 표시 장치의 투과율에 직접적으로 영향을 미친다. 따라서 액정 표시 장치의 투과율을 높이기 위해서는 상기 게이트 도전체가 형성된 영역의 크기를 감소시키는 것이 중요하다.
본 발명이 이루고자 하는 기술적 과제는 하나의 접촉 구멍으로 공통 전극과 공통 전압선을 접촉시킴으로써, 제조공정을 간소화하고 투과율을 개선한 박막 트랜지스터 표시판 및 이의 제조방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 상부에 형성되어 있으며, 전기적으로 분리되어 있는 게이트선 및 공통 전압선, 상기 게이트선 및 상기 공통 전압선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 제1 보호막, 상기 제1 보호막 위에 형성되어 있는 공통 전극, 상기 공통 전극 위에 형성되어 있는 제2 보호막, 및 상기 제2 보호막 위에 형성되어 있으며, 전기적으로 분리되어 있는 화소 전극 및 연결 부재를 포함하며, 상기 보호막에는 제1 접촉구멍 및 제2 접촉구멍이 형성되어 있고, 상기 제1 접촉 구멍은 상기 화소 전극과 드레인 전극을 연결하고, 상기 제2 접촉 구멍은 상기 공통 전압선, 상기 연결 부재 및 상기 공통 전극을 연결한다.
상기 제1 보호막과 상기 공통 전극 사이에 형성된 유기막을 포함할 수 있다.
상기 제2 접촉 구멍은 상기 제1 보호막, 상기 유기막 및 상기 제2 보호막 모두에 형성되어 있으며, 상기 제1 보호막에 형성된 제2 접촉 구멍의 폭이 상기 유기막 및 제2 보호막에 형성된 제2 접촉 구멍의 폭보다 좁을 수 있다.
상기 제1 보호막에 형성된 제2 접촉 구멍은 상기 공통 전압선 및 상기 기판의 일부를 노출시킬 수 있다.
상기 제1 보호막에 형성된 제2 접촉구멍을 통해 상기 연결 부재와 상기 공통 전압선이 접촉할 수 있다.
상기 유기막 및 제2 보호막에 형성된 제2 접촉 구멍은 상기 공통 전극의 일부를 노출시킬 수 있다.
상기 유기막 및 제2 보호막에 형성된 제2 접촉구멍을 통해 상기 연결 부재와 상기 공통 전극이 접촉할 수 있다.
상기 연결 부재와 공통 전극은 제1 보호막 상부에 형성된 공통 전극과 연결 부재가 접촉할 수 있다.
상기 제1 접촉구멍을 통해 상기 게이트선으로부터 상기 화소 전극으로 전압이 인가될 수 있다.
상기 제2 접촉구멍을 통해 상기 공통 전압선으로부터 상기 공통 전극으로 전압이 인가될 수 있다.
상기 연결 부재는 제2 접촉구멍의 상부 영역에 세로로 길게 존재하며, 상기 연결 부재의 양 가장자리 영역은 제2 접촉구멍이 형성되지 않은 제1 보호막 위에 평평하게 위치할 수 있다.
상기 제1 보호막에 형성된 제2 접촉 구멍은 상기 공통 전압선 일부를 노출시키며, 기판을 노출시키지 않을 수 있다.
상기 공통 전극의 한쪽 끝에서 수직방향으로 연장한 가상의 연장선이 상기 공통 전압선과 만날 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조방법은 기판 위에 게이트 선 및 공통 전압선을 포함하는 게이트 도전체를 형성하는 단계, 상기 게이트 도전체 상부에 게이트 절연막, 제1 보호막 및 유기막을 형성하는 단계, 상기 유기막을 식각하여 제2 접촉구멍을 형성하고 제1 보호막 일부를 노출시키는 단계, 상기 유기막 및 노출된 제1 보호막 일부에 공통 전극을 형성하는 단계, 상기 제1 보호막, 유기막 및 공통 전극 상부에 제2 보호막을 형성하는 단계, 상기 제1 보호막, 유기막 및 제2 보호막을 식각하여, 상기 공통 전극, 기판 및 공통 전압선 일부를 드러내는 제2 접촉구멍을 형성하는 단계, 및 상기 노출된 공통 전극, 기판 및 공통 전압선 상부에 연결 부재를 형성하는 단계를 포함할 수 있다.
상기 유기막을 식각하여 제2 접촉구멍을 형성하고 제1 보호막 일부를 노출시키는 단계에서 형성된 제2 접촉구멍의 폭이, 상기 제1 보호막, 유기막 및 제2 보호막을 식각하여, 공통 전극, 기판 및 공통 전압선 일부를 드러내는 제2 접촉구멍을 형성하는 단계에서 형성된 제2 접촉구멍의 폭보다 넓을 수 있다.
상기 노출된 공통 전극, 기판 및 공통 전압선 상부에 연결 부재를 형성하는 단계에서 형성된 연결 부재는, 한쪽이 공통 전압선과 접촉하고 있으며 다른 한쪽이 공통 전극과 접촉하고 있을 수 있다.
상기 연결 부재와 공통 전극은 제1 보호막 상부에 형성된 공통 전극 영역에서 공통 전극과 연결 부재가 접촉할 수 있다.
상기 노출된 공통 전극, 기판 및 공통 전압선 상부에 연결 부재를 형성하는 단계에서 형성된 연결 부재는 상기 제2 접촉구멍의 상부 영역에 세로로 길게 존재하며,
상기 연결 부재의 양 가장자리 영역은 제2 접촉구멍이 형성되지 않은 제1 보호막 위에 평평하게 위치할 수 있다.
이상과 같이 본 발명의 박막 트랜지스터 표시판 및 이의 제조방법은 하나의 접촉 구멍으로 공통 전극과 공통 전압선을 접촉시킴으로써, 제조공정을 간소화하고 투과율을 개선하였다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판의 A 영역을 확대하여 도시한 것이다.
도 3은 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판을 III-III선을 따라 잘라 도시한 단면도이다.
도 4는 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판을 IV-IV선을 따라 잘라 도시한 단면도이다.
도 5는 본 발명 비교예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 6는 도 5의 박막 트랜지스터 표시판의 B 영역을 확대하여 도시한 것이다.
도 7은 도 5에 도시한 실시예에 따른 박막 트랜지스터 표시판을 VII-VII선을 따라 잘라 도시한 단면도이다.
도 8 내지 도 10은 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 적층 단면 이미지이다.
도 11 내지 도 17은, 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 제조공정을 단계적으로 도시한 것이다.
도 18은 본 발명 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도를 도시한 것이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조방법에 대하여 도면을 참고로 하여 상세히 설명한다.
먼저 본 발명 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 4를 참고로 하여 설명한다.
도 1은 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 도 2는 도 1의 박막 트랜지스터 표시판의 일부를 확대하여 도시한 것이다. 도 3은 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판을 III-III선을 따라 잘라 도시한 단면도이다. 도 4는 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판을 IV-IV선을 따라 잘라 도시한 단면도이다.
먼저 도 1 및 도 3을 참고하여 설명한다.
투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 게이트선(121) 및 공통 전압선(131)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 전극(124) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트 도전체(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
공통 전압선(131)은 게이트선(121)과 평행할 수 있으며, 게이트선(121)과 동일 물질로 이루어질 수 있다. 공통 전압선(131)은 일정한 공통 전압을 전달하고, 공통 전극(270)과의 접속을 위한 확장부를 포함한다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체(154)가 형성되어 있다. 반도체(154)는 산화물 반도체를 포함할 수 있다.
반도체(154) 위에는 저항성 접촉 부재(미도시)가 형성되어 있다. 저항성 접촉 부재는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재)는 쌍을 이루어 반도체(154) 위에 배치될 수 있다. 반도체(154)가 산화물 반도체인 경우, 저항성 접촉 부재는 생략 가능하다.
저항성 접촉 부재 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
이 때, 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 제1 굴곡부를 가질 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다. 화소 영역의 중간 영역에는 제1 굴곡부와 소정의 각도를 이루도록 굽어진 제2 굴곡부를 더 포함할 수 있다.
데이터선(171)의 제1 굴곡부는 게이트선(121)이 뻗어 있는 방향(x 방향)과 90도를 이루는 세로 기준선(y, y방향으로 뻗어 있는 기준선)과 약 7°정도 이루도록 굽어 있을 수 있다. 화소 영역의 중간 영역에 배치되어 있는 제2 굴곡부는 제1 굴곡부와 약 7° 내지 약 15°정도 이루도록 더 굽어 있을 수 있다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171)과 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터선(171)의 폭은 약 3.5㎛±0.75 정도일 수 있다.
데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 제1 보호막(180n)이 배치되어 있다. 제1 보호막(180n)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제1 보호막(180n) 위에는 유기막(180q)이 배치되어 있다.
유기막(180q) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 면형으로서 기판(110) 전면 위에 통판으로 형성되어 있으며, 드레인 전극(175) 주변에 대응하는 영역에 배치되어 있는 개구부(271)를 갖는다.
공통 전극(270)은 제1 보호막(180n)에 형성된 제2 접촉 구멍(183b) 및 유기막(180q)에 형성되어 있는 제2 접촉 구멍(185b)을 통해, 공통 전압선(131)과 물리적 전기적으로 연결되어, 공통 전압선(131)으로부터 일정한 크기의 공통 전압을 전달 받을 수 있다. 이때, 공통 전극(270)은 공통 전극 제2 접촉 구멍 상부에 형성된 연결 부재(193)를 통해 공통 전압선으로부터 공통 전압을 전달받는다. 구체적인 접촉 형태는 후술한다.
공통 전극 개구부(271)는 시계방향으로 180°회전시킨 L자 모양으로 형성되어 있으며, 세로부는 드레인 전극 상부에 형성된 제1 접촉구멍을 노출시킨다. 또한, 가로부는 제2 접촉구멍의 일부와 겹쳐지게 형성되어 있으며, 공통 전압선(131)의 확장부와 대응하는 크기로 형성되어 있다. 즉 공통 전극 개구부는 3/4만 존재하는 사각형과 같은 형태를 하고 있으며, 가로부 및 세로부의 끝에는 제1 접촉구멍 및 제2 접촉구멍이 존재한다.
연결 부재(193)는 제2 접촉구멍 상부에 형성되어 있으며, 연결부재의 일부는 공통 전극 개구부(271)와 겹쳐진다. 즉, 연결 부재(193)는 공통 전극 개구부(271)의 가로부에 세로로 형성되며, 그 길이는 공통 전극 개구부(271)의 세로 길이와 유사하다.
공통 전극(270) 위에는 제2 보호막(180z)이 배치되어 있다. 제2 보호막(180z)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제2 보호막(180z) 위에는 화소 전극(191) 및 연결 부재(193)가 형성되어 있다. 화소 전극(191)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 굴곡변(curved edge)을 포함한다. 화소 전극(191)은 복수의 제1 절개부(92)를 가지며, 복수의 제1 절개부에 의해 정의되는 복수의 제1 가지 전극(192)을 포함한다. 화소 전극(191)과 연결 부재(193)는 동일한 물질로 이루어질 수 있으며, 동시 공정으로 형성될 수 있다.
제1 보호막(180n), 유기막(180q), 그리고 제2 보호막(180z)에는 드레인 전극(175)을 드러내는 제1 접촉 구멍(183a, 185a)이 형성되어 있다. 제1 보호막(180n)에 형성된 접촉구멍(183a)은, 유기막 및 제2 보호막에 형성된 접촉구멍(185a)보다 크기가 작다.
화소 전극(191)은 제1 접촉 구멍(183a, 185a)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되어, 드레인 전극(175)으로부터 전압을 인가 받는다.
제1 보호막(180n), 유기막(180q), 그리고 제2 보호막(180z) 공통 전압선의 일부를 드러내는 제2 접촉 구멍(183b, 185b)이 형성되어 있다. 제1 보호막(180n)에 형성된 제2 접촉구멍(183b)은, 유기막 및 제2 보호막에 형성된 제2 접촉구멍(185b)보다 크기가 작다.
연결 부재(193)는 제2 접촉 구멍(183b, 185b)을 통해 공통 전압선(131)과 물리적 전기적으로 연결되어, 공통 전압선(131)으로부터 전압을 인가받는다.
공통 전극(270)은 공통 전압선과 물리적, 전기적으로 분리되어 형성되어 있다. 그러나 공통 전극(270)은 공통전극 개구부(271) 부근에 형성된 연결 부재와 연결되어 있으므로, 공통 전압선으로부터 연결 부재를 통해 전압을 인가 받는다.
그러면, 본 발명 실시예에 따른 공통 전극의 전압 인가 구조에 대하여 도 2 내지 도 4를 참고로 하여 보다 상세히 설명한다.
도 2는 도 1에서 점선으로 도시된 A영역을 확대하여 나타낸 것이다.
도 2를 참고하면, 공통 전압선(131)과 공통 전극(270)은 거리를 두고 좌우 및 상하로 이격되어 있다. 그러나 연결 부재(193)가 공통 전압선(131) 및 공통 전극(270)과 일부 겹쳐져서 형성되어 있으며, 제1 보호막에 형성된 제2 접촉구멍(183b) 및 유기막에 형성된 제2 접촉구멍(185b)을 통해 공통 전압선(131) 및 공통 전극(270)과 접촉함으로써, 공통 전극(270)과 공통 전압선(131)을 물리적, 전기적으로 연결한다.
도 2 및 도 3을 참고하면, 제1 보호막 및 유기막에 형성된 제2 접촉 구멍(183b, 185b)은 공통 전압선(131) 및 절연 기판(110)의 일부를 드러낸다. 제1 보호막(180n)에 형성된 제2 접촉구멍(183b)의 폭은, 유기막(180q)에 형성된 제2 접촉구멍(185b)의 폭보다 좁다.
따라서 유기막(180q) 위에 형성된 공통 전극(270)은 유기막 제2 접촉구멍(185b)의 경사를 따라서 형성되며, 제1 보호막(180n) 위에도 일부 형성되어 있다. 즉, 제1 보호막 위에(180n)에 공통 전극(270)이 수평으로 형성된 부분이 존재한다. 제1 보호막 위에(180n)에 공통 전극(270)이 수평으로 형성된 영역의 면적은, 유기막의 제2 접촉구멍(185b)과 제1 보호막의 제2 접촉구멍(183b)의 크기 차이에 대응한다.
연결 부재(193)는 제2 보호막(180z) 위에 형성되지만, 제1 보호막 및 유기막에 형성된 제2 접촉 구멍(183b, 185b)을 통해 공통 전압선(131), 절연 기판(110) 및 공통 전극(270)과 접촉한다.
따라서 연결 부재(193)는 공통 전압선(131)으로부터 전압을 인가 받아 이를 공통 전극(270)에 전달한다.
이와 같이 본 발명 실시예에 따른 박막 트랜지스터 표시판은 하나의 접촉구멍(제2 접촉구멍)에서, 연결 부재(193)와 공통 전압선(131)의 접촉되고, 연결 부재(193)와 공통 전극(270)이 접촉된다. 즉, 제2 접촉구멍을 통해 공통 전압선(131)과 공통 전극(270)을 연결한다.
따라서, 박막 트랜지스터 표시판 전체에는 화소 전극(191)과 드레인 전극(175)을 연결하는 제1 접촉 구멍 및 공통 전압선(131)과 공통 전극(270)을 연결하는 제2 접촉 구멍이 존재한다. 즉, 총 2개의 접촉 구멍이 존재한다.
그러나 본 발명 비교예에 따른 박막 트랜지스터 표시판은, 공통 전극(270)과 공통 전압선(131)이 두 개의 접촉 구멍으로 연결된다. 하나의 접촉구멍은 공통 전극(270)와 연결 부재(193)를 연결하고, 다른 하나의 접촉 구멍은 공통 전압선(131)과 연결 부재(193)를 연결하였다. 따라서, 박막 트랜지스터 표시판에는 총 세개의 접촉 구멍이 존재하였으며 이는 공정 수를 증가시킬 뿐 아니라, 접촉 구멍 형성을 위한 공간이 확보되어야 하므로 투과율을 감소시키는 원인이 되었다. 그러나 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 공통 전극(270)과 공통 전압선(131)을 하나의 접촉 구멍으로 연결함으로써, 공정을 감소하고 투과율을 개선하였다.
그러면, 도 5 내지 7을 참고하여 본 발명 비교예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 5는 본 발명 비교예에 따른 박막 트랜지스터 표시판의 배치도이다. 도 6는 도 5의 박막 트랜지스터 표시판의 B 영역을 확대하여 도시한 것이다. 도 7은 도 5에 도시한 실시예에 따른 박막 트랜지스터 표시판을 VII-VII선을 따라 잘라 도시한 단면도이다.
도 6 및 도 7을 참고하면, 공통 전압선 상부에는 제1 보호막에 형성된 제2 접촉구멍(183b) 및 유기막에 형성된 제2 접촉구멍(185b)이 형성되어 있다. 상기 제2 접촉구멍(183b, 185b)을 통해 공통 전압선(131)과 연결 부재(193)가 접촉한다.
공통 전극(270) 상부의 제2 보호막(180z)에는 제3 접촉구멍(183c)이 형성되어 있다. 공통 전극(270)은 제3 접촉구멍(183c)을 통해 연결 부재(193)와 접촉한다.
즉, 본 발명 비교예에 따른 박막 트랜지스터 표시판은 공통 전압선(131)과 연결 부재(193)의 접촉을 위한 제2 접촉 구멍(183b, 185b) 및 연결 부재(193)과 공통 전극(270)의 접촉을 위한 제3 접촉 구멍(183c)이 각각 형성되어 있다. 따라서 공통 전극은 제2 접촉구멍(183b, 185b) 및 제3 접촉구멍(183c)을 통해 연결 부재(193)를 매개로 하여 공통 전압선으로부터 전압을 인가받는다.
이는 두 개의 접촉구멍을 형성해야 하므로 공정이 복잡할 뿐만 아니라 두 개의 접촉구멍이 형성될 공간을 확보해야 하므로 투과율을 감소시키는 원인이 된다. 도 5를 참고하면, 게이트 도전체 및 박막 트랜지스터 등이 위치하여 블랙 매트릭스에 의해 차광되는 영역은 L2이다. 그러나 본 발명 실시예에 따른 박막 트랜지스터 표시판, 즉 도 1을 참고하면 블랙 매트릭스에 의해 차광되는 영역은 L1으로 도시하였다.
도 5의 L2는 세로 방향으로 두 개의 접촉구멍(183b, 185b)이 형성되어 하므로 세로로 일정 길이가 필요하다. 그러나 도 1의 L1는 세로 방향으로 하나의 접촉구멍(183b)만 존재하므로, L2에 비하여 L1의 길이가 짧다. 따라서 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 투과율을 개선할 수 있다.
도 8 내지 도 10은 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 적층 단면 이미지이다.
도 8은 연결 부재와 공통 전압선의 접촉 부분의 단면 이미지이다. 도 8에 도시된 바와 같이, 공통 전압선을 드러내는 접촉 구멍을 통해 연결 부재와 공통 전압선이 접촉한다. 따라서 연결 부재는 공통 전압선으로부터 전압을 인가받는다.
도 9는 연결 부재와 공통 전극의 접촉 부분의 단면 이미지이다. 연결 부재는 공통 전극 상부를 드러내는 접촉 구멍을 통해 공통 전극과 접촉하며, 공통 전극에 전압을 인가하다.
즉, 본 발명 일 실시예에 따른 박막 트랜지스터 표시판은 하나의 접촉 구멍에서 공통 전압선과 연결 부재의 접촉 및 연결 부재와 공통 전극의 접촉이 모두 존재한다.
도 10은 제1 보호막(180n)에는 접촉 구멍이 존재하지 않고, 유기막(180q)에만 접촉 구멍이 존재하는 연결 부재의 가장자리 영역의 단면의 이미지이다. 도 10은, 도 2의 IV-IV 선으로 절단된 영역 및 도 4와 대응한다.
도 2, 도 4 및 도 10을 참고하면, 연결 부재의 양 가장자리에서는 공통 전극(270)과 연결 부재(193), 및 공통 전압선 (131)이 각각 이격되어 있다. 즉, 연결 부재의 가장자리 영역에는 유기막(180q)에만 접촉 구멍이 존재하므로, 연결 부재(193)과 공통 전압선(131)은 제1 보호막(180n) 및 제2 보호막(180z)으로 절연되어 있다. 마찬가지로, 공통 전극(270)과 연결 부재(193)도 제2 보호막(180z)을 사이에 두고 절연되어 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은, 도 2 및 도 9에서 나타나는 바와 같이 연결 부재(193)가 90도에 가까운 급경사면에 형성되어 있다. 따라서, 급경사면에서 연결 부재(193)의 단선이 발생할 수도 있다. 연결 부재(193)의 단선이 발생하는 경우에도 도 4 및 도 10에 도시한 바와 같이 가장자리의 연결 부재는 경사면이 아닌 평평한 면에 형성되어 있으므로, 가장자리의 연결 부재를 통해 공통 전압선(131)과 공통 전극(270)을 전기적으로 연결할 수 있다.
그러면, 도 18을 참고하여 본 발명 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 18을 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1 내지 도 4에 도시한 실시예에 따른 박막 트랜지스터 표시판과 거의 유사하다. 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
그러나 본 실시예에 따른 박막 트랜지스터 표시판은 제1 보호막(180n)에 형성된 제2 접촉구멍(183b)이 공통 전압선 일부만을 드러낼 뿐, 기판(110)을 노출시키지 않는다.
제1 보호막 상부에 위치하는 공통 전극(270) 또한 공통 전압선(131)의 일부 영역과 수직으로 겹쳐져서 위치한다. 즉, 공통 전압선(131)과 공통 전극(270)사이에 위치하는 게이트 절연막(140) 및 제1 보호막(180n)에 의해 공통 전압선(131)과 공통 전극(270)은 직접적으로 접촉하지는 않고 전기적으로 절연된다. 그러나 도 1 내지 도 4에 도시한 실시예에서는 공통 전극 끝에서 아래로 가상의 수직선을 연장하여 도시하는 경우 수직선과 공통 전압선이 만나지 않았으나, 본 실시예 에서는 공통 전극의 끝에서 아래로 가상의 수직선을 연장하여 도시하는 경우 가상의 수직선이 공통 전압선(131)과 만난다.
이 경우, 제1 보호막에 형성된 제2 접촉구멍의 폭이 도 1 내지 도 4에 도시한 실시예에 따른 박막 트랜지스터 표시판에 비하여 좁아지게 된다. 도 1 내지 도 4에 도시한 실시예에서는 기판(110)을 노출시킬 정도로 제2 접촉구멍을 형성하였으나, 도 18에 도시한 실시예에서는 기판(110)을 노출시키지 않고, 공통 전압선(131) 일부만 노출시켰기 때문이다.
따라서, 도 18에 도시한 실시예에 따른 박막 트랜지스터 표시판은 제2 접촉구멍의 폭을 최소화함으로써, 박막 트랜지스터 표시판의 투과율을 더욱 개선할 수 있다.
그러면, 도 11 내지 도 17을 참고하여 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 제조방법에 대하여 설명한다. 도 11 내지 도 17은, 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 제조공정을 단계적으로 도시한 것이다.
도 11 및 도 12를 참고하면, 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 게이트선(121) 및 공통 전압선(131)을 포함하는 게이트 도전체를 형성한다.
게이트 도전체는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위일 수 있다.
게이트 도전체(121) 위에 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)을 형성한다.
게이트 절연막(140) 위에 차례로 제1 보호막(180n) 및 유기막(180q)을 형성한다. 제1 보호막은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
도 13을 참고하면, 유기막(180q)을 식각하여 제2 접촉구멍(185b)을 형성한다. 제2 접촉구멍(185b)을 통해 제1 보호막(180n) 일부가 노출된다.
그 후, 도 14를 참고하면, 제2 접촉구멍(185b) 일부 및 유기막(180q) 상부에 공통전극(270)을 형성한다.
그 후 도 15를 참고하면, 공통전극(270) 및 노출된 제1 보호막(180n), 유기막(180q) 상부에 제2 보호막(180z)을 형성한다.
이어서 도 16을 참고하면, 제1 보호막(180n), 유기막(180q) 및 제2 보호막(180z)을 모두 식각하여 제2 접촉구멍(183b)을 형성한다. 제2 접촉구멍(183b)은 공통 전압선(131)의 일부 및 기판(110)의 일부, 공통 전극(270)의 일부를 노출시킨다.
이어서 도 17을 참고하면, 기판(110, 공통 전압선(131), 공통 전극(270) 및 제2 보호막의 노출된 면 상부에 연결 부재(193)를 형성한다. 도시하지는 않았지만, 연결 부재(193)는 박막 트랜지스터 표시판의 화소 전극(191)의 형성시 동시에 형성될 수 있다.
도 17에 도시된 바와 같이, 연결 부재(193)의 형성으로 인해 공통 전압선(131)과 연결 부재(193)가 물리적, 전기적으로 연결되고, 연결 부재(193)와 공통 전극(270)이 물리적, 전기적으로 연결된다. 따라서 공통 전압선(131)에 인가된 전류는 연결 부재(193)를 매개로 하여 공통 전극(270)에 전달된다.
이와 같이 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 이의 제조방법은 하나의 접촉 구멍으로 공통 전극과 공통 전압선을 연결함으로써, 공정을 간단히 하고 접촉 구멍의 수를 감소시킴으로써 투과율을 개선하였다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 절연 기판 121: 게이트선
124: 게이트 전극 131: 공통 전압선
140: 게이트 절연막 154: 반도체
171: 데이터선 173: 소스 전극
175: 드레인 전극 180n: 제 1 보호막
180q: 유기막 180z: 제 2 보호막
183a, 185a: 제1 접촉 구멍 183b, 185b: 제2 접촉 구멍
183c: 제3 접촉 구멍 191: 화소 전극
193: 연결 부재 270: 공통 전극
271: 공통 전극 개구부

Claims (18)

  1. 기판,
    상기 기판 상부에 형성되어 있으며, 전기적으로 분리되어 있는 게이트선 및 공통 전압선,
    상기 게이트선 및 상기 공통 전압선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 제1 보호막,
    상기 제1 보호막 위에 형성되어 있는 공통 전극,
    상기 공통 전극 위에 형성되어 있는 제2 보호막, 및
    상기 제2 보호막 위에 형성되어 있으며, 전기적으로 분리되어 있는 화소 전극 및 연결 부재를 포함하며,
    상기 제1 보호막 및 제2 보호막에는 제1 접촉구멍 및 제2 접촉구멍이 형성되어 있고,
    상기 제1 접촉 구멍은 상기 화소 전극과 드레인 전극을 연결하고,
    상기 제2 접촉 구멍은 상기 공통 전압선, 상기 연결 부재 및 상기 공통 전극을 연결하고,
    상기 제2 접촉구멍을 통해 상기 연결 부재와 상기 공통 전극이 접촉하고,
    상기 연결 부재는 상기 공통 전극의 가장자리에서 상기 공통 전극의 측면 및 상면과 접하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 보호막과 상기 공통 전극 사이에 형성된 유기막을 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제2 접촉 구멍은 상기 제1 보호막, 상기 유기막 및 상기 제2 보호막 모두에 형성되어 있으며,
    상기 제1 보호막에 형성된 제2 접촉 구멍의 폭이 상기 유기막 및 제2 보호막에 형성된 제2 접촉 구멍의 폭보다 좁은 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제1 보호막에 형성된 제2 접촉 구멍은 상기 공통 전압선 및 상기 기판의 일부를 노출시키는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제1 보호막에 형성된 제2 접촉구멍을 통해 상기 연결 부재와 상기 공통 전압선이 접촉하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 유기막 및 제2 보호막에 형성된 제2 접촉 구멍은 상기 공통 전극의 일부를 노출시키는 박막 트랜지스터 표시판.
  7. 삭제
  8. 제6항에서,
    상기 연결 부재와 공통 전극은 제1 보호막 상부에 형성된 공통 전극과 연결 부재가 접촉하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 제1 접촉구멍을 통해 상기 게이트선으로부터 상기 화소 전극으로 전압이 인가되는 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 제2 접촉구멍을 통해 상기 공통 전압선으로부터 상기 공통 전극으로 전압이 인가되는 박막 트랜지스터 표시판.
  11. 제3항에서,
    상기 연결 부재는 제2 접촉구멍의 상부 영역에 세로로 길게 존재하며,
    상기 연결 부재의 양 가장자리 영역은 제2 접촉구멍이 형성되지 않은 제1 보호막 위에 평평하게 위치하는 박막 트랜지스터 표시판.
  12. 제3항에서,
    상기 제1 보호막에 형성된 제2 접촉 구멍은 상기 공통 전압선 일부를 노출시키며, 기판을 노출시키지 않는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 공통 전극의 한쪽 끝에서 수직방향으로 연장한 가상의 연장선이 상기 공통 전압선과 만나는 박막 트랜지스터 표시판.
  14. 기판 위에 게이트 선 및 공통 전압선을 포함하는 게이트 도전체를 형성하는 단계,
    상기 게이트 도전체 상부에 게이트 절연막, 제1 보호막 및 유기막을 형성하는 단계,
    상기 유기막을 식각하여 제2 접촉구멍을 형성하고 제1 보호막 일부를 노출시키는 단계,
    상기 유기막 및 노출된 제1 보호막 일부에 공통 전극을 형성하는 단계,
    상기 제1 보호막, 유기막 및 공통 전극 상부에 제2 보호막을 형성하는 단계,
    상기 제1 보호막, 유기막 및 제2 보호막을 식각하여, 상기 공통 전극, 기판 및 공통 전압선 일부를 드러내는 제2 접촉구멍을 형성하는 단계, 및
    상기 노출된 공통 전극, 기판 및 공통 전압선 상부에 연결 부재를 형성하는 단계를 포함하고,
    상기 연결 부재는 상기 공통 전극의 가장자리에서 상기 공통 전극의 측면 및 상면과 접하는 박막 트랜지스터 표시판의 제조방법.
  15. 제14항에서,
    상기 유기막을 식각하여 제2 접촉구멍을 형성하고 제1 보호막 일부를 노출시키는 단계에서 형성된 제2 접촉구멍의 폭이,
    상기 제1 보호막, 유기막 및 제2 보호막을 식각하여, 공통 전극, 기판 및 공통 전압선 일부를 드러내는 제2 접촉구멍을 형성하는 단계에서 형성된 제2 접촉구멍의 폭보다 넓은 박막 트랜지스터 표시판의 제조방법.
  16. 제14항에서,
    상기 노출된 공통 전극, 기판 및 공통 전압선 상부에 연결 부재를 형성하는 단계에서 형성된 연결 부재는, 한쪽이 공통 전압선과 접촉하고 있으며 다른 한쪽이 공통 전극과 접촉하고 있는 박막 트랜지스터 표시판의 제조방법.
  17. 제16항에서,
    상기 연결 부재와 공통 전극은 제1 보호막 상부에 형성된 공통 전극 영역에서 공통 전극과 연결 부재가 접촉하는 박막 트랜지스터 표시판의 제조방법.
  18. 제14항에서,
    상기 노출된 공통 전극, 기판 및 공통 전압선 상부에 연결 부재를 형성하는 단계에서 형성된 연결 부재는 상기 제2 접촉구멍의 상부 영역에 세로로 길게 존재하며,
    상기 연결 부재의 양 가장자리 영역은 제2 접촉구멍이 형성되지 않은 제1 보호막 위에 평평하게 위치하는 박막 트랜지스터 표시판의 제조방법.
KR1020130153832A 2013-12-11 2013-12-11 박막 트랜지스터 표시판 및 이의 제조방법 KR102140644B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130153832A KR102140644B1 (ko) 2013-12-11 2013-12-11 박막 트랜지스터 표시판 및 이의 제조방법
US14/456,154 US9455276B2 (en) 2013-12-11 2014-08-11 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130153832A KR102140644B1 (ko) 2013-12-11 2013-12-11 박막 트랜지스터 표시판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20150068065A KR20150068065A (ko) 2015-06-19
KR102140644B1 true KR102140644B1 (ko) 2020-08-04

Family

ID=53271975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130153832A KR102140644B1 (ko) 2013-12-11 2013-12-11 박막 트랜지스터 표시판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US9455276B2 (ko)
KR (1) KR102140644B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987320B1 (ko) * 2012-12-31 2019-06-11 삼성디스플레이 주식회사 표시 장치
TWI532154B (zh) * 2014-02-25 2016-05-01 群創光電股份有限公司 顯示面板及顯示裝置
US10332817B1 (en) 2017-12-01 2019-06-25 Cree, Inc. Semiconductor die with improved ruggedness
CN110196521A (zh) 2019-05-30 2019-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319977B1 (ko) * 2012-11-13 2013-10-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100099496A (ko) 2009-03-03 2010-09-13 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101101021B1 (ko) 2009-10-09 2011-12-29 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
JP5659708B2 (ja) 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
KR101295533B1 (ko) 2010-11-22 2013-08-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101775726B1 (ko) 2010-11-26 2017-09-07 엘지디스플레이 주식회사 액정표시장치 제조방법
KR101818453B1 (ko) 2011-04-06 2018-01-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101520423B1 (ko) * 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP5837350B2 (ja) 2011-07-21 2015-12-24 株式会社ジャパンディスプレイ 液晶表示装置
KR20130018057A (ko) * 2011-08-12 2013-02-20 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR102051563B1 (ko) * 2013-03-29 2019-12-04 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319977B1 (ko) * 2012-11-13 2013-10-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US9455276B2 (en) 2016-09-27
KR20150068065A (ko) 2015-06-19
US20150162349A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
US10209590B2 (en) Liquid crystal display
KR101163622B1 (ko) 박막 트랜지스터 표시판
KR101171056B1 (ko) 액정 표시 장치
KR20100058976A (ko) 액정 표시 장치 및 이의 제조 방법
KR102074424B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102140644B1 (ko) 박막 트랜지스터 표시판 및 이의 제조방법
KR20070063969A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101702645B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101981593B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102262431B1 (ko) 액정 표시 장치
US9496063B2 (en) Liquid crystal display and method of fabricating the same
KR20100083556A (ko) 액정 표시 장치
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
US9459505B2 (en) Display device and manufacturing method thereof
CN106371252B (zh) 液晶显示装置及其制造方法
KR102175819B1 (ko) 액정 표시 장치
US9595542B2 (en) Thin film transistor array panel and manufacturing method thereof
KR102228900B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR102065764B1 (ko) 박막 트랜지스터 표시판
CN110993617A (zh) 阵列基板、显示面板及显示装置
KR102087197B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20070079377A (ko) 박막 트랜지스터 표시판 및 그 의 제조 방법
KR20080046808A (ko) 박막 트랜지스터 표시판
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant