KR20070052173A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070052173A KR20070052173A KR1020050109900A KR20050109900A KR20070052173A KR 20070052173 A KR20070052173 A KR 20070052173A KR 1020050109900 A KR1020050109900 A KR 1020050109900A KR 20050109900 A KR20050109900 A KR 20050109900A KR 20070052173 A KR20070052173 A KR 20070052173A
- Authority
- KR
- South Korea
- Prior art keywords
- common electrode
- line
- electrode
- contact hole
- data line
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000010408 film Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 6
- 239000011241 protective layer Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 19
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000011368 organic material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
공통 전극과 화소 전극이 하나의 기판에 형성되어 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공한다. 박막 트랜지스터 기판은 기판 전면에 형성된 공통 전극, 공통 전극과 절연되어 제 1 방향으로 연장되는 게이트선, 게이트선과 절연되어 교차하며 화소 영역을 정의하는 제 2 방향으로 연장되는 데이터선, 게이트선과 절연되고 공통 전극에 전압을 인가하기 위한 공통 전극선, 데이터선 및 공통 전극선을 덮는 보호막, 데이터선의 드레인 전극을 노출하는 제 1 콘택홀 및 공통 전극을 노출하는 제 2 콘택홀 및 제 1 콘택홀을 통해 드레인 전극과 전기적으로 연결되어 공통 전극과 프린지 필드를 형성하는 화소 전극 및 제 2 콘택홀을 통해 공통 전극과 공통 전극선을 전기적으로 연결하는 공통 전극 연결 다리를 포함한다.
박막 트랜지스터 기판, 액정 표시 장치, PLS, 공통 전극선
Description
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 레이아웃도이고, 도 1b는 도 1a의 B-B'선을 따라 절단한 단면도이다.
도 2a, 도 3a, 도 4a 및 도 5a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 레이아웃도들이고, 도 2b, 도 3b, 도 4b 및 도 5b는 각각 도 2a, 도3a, 도 4a 및 도 5a의 B - B'선을 따라 절단한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연기판 20: 공통 전극
30: 제 1 절연막 43: 게이트 전극
50: 제 2 절연막 87: 공통 전극선
88: 공통 전극 패드 89: 공통 전극선 확장부
150: 공통 전극 연결 다리
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 공통 전극과 화소 전극이 하나의 기판에 형성되어 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 박형화가 용이하고, 전력 소모가 상대적으로 작으며, 인체에 유해한 전자파 등이 거의 발생하지 않는 장점을 지니고 있다. 그러나, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 수직 배향 모드의 액정 표시 장치에 도메인 분할을 위한 절개부를 적용한 PVA(Patterned Vertical Alignment) 모드, 횡전계 방식을 도입한 IPS(In-Plane Switching) 모드 등이 제시되고 있다.
그러나 PVA 모드는 텍스쳐나 잔상이 발생하는 경우가 많고, 완벽한 광시야각을 구현하기에는 여전히 한계가 있다. 또한 IPS는 공통 전극이 개구율을 저하시켜 휘도가 상대적으로 낮기 때문에 고휘도의 백라이트를 채용하여야 하는 부담이 있다.
이러한 광시야각 및 고휘도를 동시에 구현하는 방식으로서 IPS 모드와 같은 횡전계 방식을 도입한 PLS(Plane to Line Switching) 모드가 주목받고 있다. 그러나 PLS 모드의 액정 표시 장치를 구성하는 박막 트랜지스터 기판은 IPS 모드에 비해 더 많은 사진 공정을 필요로 하고, 따라서 박막 트랜지스터 기판의 제조 시간이 길어지고, 제조 원가가 상승하게 된다.
본 발명이 이루고자 하는 기술적 과제는 우수한 개구율을 갖는 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 공정 수를 줄일 수 있는 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판 전면에 형성된 공통 전극, 상기 공통 전극과 절연되어 제 1 방향으로 연장되는 게이트선, 상기 게이트선과 절연되어 교차하며 화소 영역을 정의하는 제 2 방향으로 연장되는 데이터선, 상기 게이트선과 절연되고 상기 공통 전극에 전압을 인가하기 위한 공통 전극선, 상기 데이터선 및 상기 공통 전극선을 덮는 보호막, 상기 데이터선의 드레인 전극을 노출하는 제 1 콘택홀 및 상기 공통 전극을 노출하는 제 2 콘택홀 및 상기 제 1 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 상기 공통 전극과 프린지 필드를 형성하는 화소 전극 및 상기 제 2 콘택홀을 통해 상기 공통 전극과 상기 공통 전극선을 전기적으로 연결하는 공통 전극 연결 다리를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 기판 전면에 공통 전극을 형성하는 단계, 상기 공통 전극과 절연되어 제 1 방향으로 연장되는 게이트선을 형성하는 단계, 상기 게이트선과 절연되어 교차하며 화소 영역을 정의하는 제 2 방향으로 연장되는 데이터선 및 상기 공통 전극에 전압을 인가하기 위한 공통 전극선을 형성하는 단계, 상기 데이터선 및 상기 공통 전극선을 덮는 보호막을 형성하는 단계, 상기 데이터선의 드레인 전극을 노출하는 제 1 콘택홀 및 상기 공통 전극을 노출하는 제 2 콘택홀을 형성하는 단계 및 상기 제 1 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 상기 공통 전극과 프린지 필드를 형성하는 화소 전극 및 상기 제 2 콘택홀을 통해 상기 공통 전극과 상기 공통 전극선을 전기적으로 연결하는 공통 전극 연결 다리를 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 "직접 위(directly on)" 또는 "바로 위"와 같이 구체적으로 중간에 다른 소자의 개재를 배제하는 명시적인 한정 어구가 없는 한, 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"는 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
우선, 본 발명의 일 실시예들에 따른 박막 트랜지스터 기판을 도 1a 및 도 1b을 참조하여 설명한다. 도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 레이아웃도이고, 도 1b는 도 1a의 B-B'선을 따라 절단한 단면도이다.
도 1a 및 도 1b에 도시한 바와 같이, 투명한 유리 또는 플라스틱 등으로 이 루어진 제 1 절연 기판(10)의 전면에 공통 전극(20)이 형성되어 있다. 공통 전극(20)은 화소 전극과 함께 전계를 생성하기 위한 전극이다. 공통 전극(20)은 예를 들어 인듐 틴 옥사이드(Indium Tin Oxide) 또는 인듐 징크 옥사이드(Indium Zinc Oxide) 등의 투명 도전성 산화 물질로 이루어질 수 있으며, 인듐 틴 옥사이드의 경우 비정질 형태인지 결정질 형태인지와 관계없이 모두 사용될 수 있다.
공통 전극(20) 위에는 공통 전극(20)과 상부 구조물과의 절연을 위하여 제 1 절연막(30)이 형성되어 있다. 제 1 절연막(30)은 예를 들어 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 이루어질 수 있다.
제 1 절연막(30) 위에는 게이트 신호를 전달하는 복수의 게이트선(42)이 가로 방향으로 형성되어 있다. 게이트선(42)은 데이터선(82)과의 교차점 부근에 이르러 다소 확장되어 있으며, 상기 확장된 영역이 박막 트랜지스터의 게이트 전극(43)이 된다.
게이트선(42)의 끝에는 외부로부터 게이트 신호를 인가받아 게이트선(42)으로 전달하는 게이트 패드(46)가 형성되어 있다. 게이트 패드(46)는 외부 구동 회로선과의 접촉 면적을 넓히기 위해 게이트선(42)에 비하여 폭이 다소 확장되어 있다.
이와 같은 게이트선(42), 게이트 전극(43) 및 게이트 패드(46)는 예를 들어, 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등으로 이루어질 수 있다. 또한, 물리적 성질이 다른 두 개의 도전막, 예를 들어 알루미늄(Al)과 몰리브덴(Mo)을 포함하는 다층막 구조를 가질 수도 있다.
게이트선(42) 위에는 게이트선(42)과 상부 구조물과의 절연을 위한 제 2 절연막(50)이 형성되어 있다. 제 2 절연막(50)은 질화 규소 또는 산화 규소로 이루어질 수 있다.
제 2 절연막(50) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 반도체층(60)이 형성되어 있다. 제 2 절연막(50) 위에 형성되는 반도체층(60)은 게이트 전극(43)과 적어도 일부가 중첩되도록 위치한다. 반도체층(60)은 도 1a 및 도 1b에 도시한 바와 같이 섬형으로 형성될 수 있으며, 제조 방법에 따라서는 선형이나 다른 형상을 가질 수도 있다. 반도체층(60)은 하부의 게이트 전극(43) 및 상부에 위치하는 소오스 전극(84), 드레인 전극(85)과 함께 박막 트랜지스터를 구성하며, 채널 영역을 형성하게 된다.
반도체층(60)의 위에는 저항성 접촉층(74, 75)이 형성되어 있다. 저항성 접촉층(74, 75)은 예를 들어 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등으로 이루어지며, 상부의 소오스 전극(84) 및 드레인 전극(85)과 하부의 반도체층(60) 사이에서 접촉 저항을 줄여주는 역할을 한다. 저항성 접촉층(74, 75)은 예를 들어 반도체층(60)의 채널 영역 위에서 서로 분리된 구조를 갖는다는 점을 제외하고는 반도체층(60)과 실질적으로 동일한 섬형 또는 선형 등의 외측 형상을 가질 수 있다. 즉, 도 1b에서 저항성 접촉층(74)과 저항성 접촉층(75)은 물리적으로 서로 분리되어 있고, 이들의 분리된 형상은 상부의 소오스 전극(84) 및 드레인 전극(85)의 분리된 형상과 실질적으로 동일할 수 있다.
제 2 절연막(50) 및 저항성 접촉층(74, 75) 위에는 데이터선(82), 데이터선 (82)으로부터 연장되어 있는 소오스 전극(84) 및 소오스 전극(84)과 분리되어 있는 드레인 전극(85)이 형성되어 있다.
데이터선(82)은 데이터 신호를 전달하는 역할을 한다. 데이터선(82)은 세로 방향으로 형성되어 게이트선(42)과 교차한다. 데이터선(82)과 게이트선(42)이 교차하여 형성되는 공간은 하나의 화소로 정의될 수 있다.
데이터선(82)은 게이트 전극(43)과 인접한 영역에서 게이트 전극(43) 방향으로 소오스 전극(84)이 분지되어 있다. 데이터선(82)의 끝에는 외부로부터 데이터 신호를 인가받아 이를 데이터선(82)으로 전달하기 위한 데이터 패드(86)가 형성되어 있다. 데이터 패드(86)는 게이트 패드(46)와 마찬가지로 외부 구동 회로선과의 접촉 면적을 넓히기 위해 데이터선(82)에 비하여 폭이 다소 확장되어 있다.
드레인 전극(85)은 게이트 전극(43)을 중심으로 소오스 전극(84)과 이격되어 있으며, 콘택홀(97)을 통하여 화소 전극(110)과 전기적으로 연결되어 있다. 반도체층(60) 위에 위치하는 저항성 접촉층(74, 75)은 소오스 전극(84) 및 드레인 전극(85)에 의해 덮여 있으며, 상기한 소오스 전극(84)과 드레인 전극(85) 및 저항성 접촉층(74)과 저항성 접촉층(75) 간의 이격된 공간으로 반도체층(60)이 노출되어 있다. 상기 반도체층(60)의 노출된 부분은 소오스 전극(84) 및 드레인 전극(85)의 상부에 형성되는 보호막(90)에 의해 보호된다.
이와 같은 데이터선(82), 소오스 전극(84), 드레인 전극(85) 및 데이터 패드(86)는 게이트선(42) 등과 유사하게 예를 들어, 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등으로 이루어 질 수 있다. 또한, 물리적 성질이 다른 두 개의 도전막, 예를 들어 알루미늄(Al)과 몰리브덴(Mo)을 포함하는 다층막 구조를 가질 수도 있다. 다만 게이트선(42) 등과 동일한 물질로 이루어질 필요는 없으며, 하부 구조물과의 부착성, 비저항, 단가 등을 감안하여 적절하게 선택될 수 있다.
또한, 이러한 데이터선(82)이 형성되어 있는 레벨(level)과 동일한 레벨, 즉 제 2 절연막(50) 위에는 공통 전극선(87)이 형성되어 있다. 공통 전극선(87)은 공통 전극(20)에 공통 전압(common voltage)을 전달하며, 게이트선(44)과 데이터선(82)에 의해 정의되는 화소 영역 밖에서 데이터선(82)에 인접하여 데이터선(82)과 평행하게 세로 방향으로 형성되어 있다. 공통 전극선(88)의 한 끝에는 외부로부터 공통 전압을 인가받아 이를 공통 전극선(87)으로 전달하기 위한 공통 전극 패드(88)가 형성되어 있고, 다른 끝에는 공통 전극선(87)과 공통 전극(20)을 전기적으로 연결하기 위한 공통 전극선 확장부(89)가 형성되어 있다. 공통 전극 패드(88)는 게이트 패드(46) 또는 데이터 패드(86)와 마찬가지로 외부 구동 회로선과의 접촉 면적을 넓히기 위해 공통 전극선(87)에 비하여 폭이 다소 확장되어 있다. 또한, 공통 전극선 확장부(89)도 공통 전극(20)과 후술하는 공통 전극 연결 다리를 전기적으로 연결할 시 접촉 면적을 넓이기 위해 폭이 다소 확장되어 있다.
이와 같은 공통 전극선(87), 공통 전극 패드(88) 및 공통 전극선 확장부(89)는 상술한 데이터선(82)의 구성 물질과 동일한 물질로 이루어질 수 있다.
데이터선(82), 소오스 전극(84), 드레인 전극(85), 노출된 반도체층(60) 및 공통 전극선(87) 위에는 이들 및 제 2 절연막(50)을 덮는 보호막(passivation layer, 90)이 형성되어 있다. 보호막(90)은 질화 규소 또는 산화 규소 등의 무기막, 유기막 또는 이들을 조합하여 적층한 다중막으로 이루어질 수 있다.
보호막(90)에는 드레인 전극(85)을 드러내는 콘택홀(95), 데이터 패드(86)를 드러내는 콘택홀(96), 게이트 패드(46)를 드러내는 콘택홀(97), 공통 전극 패드(88)을 드러내는 콘택홀(98) 및 공통 전극(20)을 드러내는 콘택홀(99)이 형성되어 있다. 이중 게이트 패드(46)를 드러내는 콘택홀(97)은 보호막(90) 하부의 제 2 절연막(50)까지 관통하고, 공통 전극(20)을 드러내는 콘택홀(99)은 보호막(90) 하부의 제 2 절연막(50)과 제 1 절연막(10)까지 관통한다.
보호막(90) 위에는 화소 전극(110), 보조 게이트 패드(120), 보조 데이터 패드(130) 및 보조 공통 전극 패드(140) 및 공통 전극 연결 다리 (150)가 형성되어 있다.
먼저, 보조 게이트 패드(120)는 콘택홀(97)을 통하여 게이트 패드(46)와 연결되어 있고, 보조 데이터 패드(130)는 콘택홀(96)을 통하여 데이터 패드(86)와 연결되어 있다. 이들은 게이트 패드(46) 및 데이터 패드(86)와 외부 장치와의 접착성을 보완하고 게이트 패드(46) 및 데이터 패드(86)를 보호하는 역할을 한다.
또한, 보조 공통 전극 패드(140)는 콘택홀(98)을 통하여 공통 전극 패드(88)와 연결되어 있고, 공통 전극 연결 다리(150)는 콘택홀(99)을 통하여 공통 전극(20)과 연결되어 있다. 보조 공통 전극 패드(140)는 외부 장치와의 접착성을 보완하고 공통 전극 패드(88)를 보호하는 역할을 하고, 공통 전극 연결 다리(150)는 공통 전극선 확장부(89) 및 공통 전극(20)과 각각 접촉하여, 공통 전극선 확장부 (89)와 공통 전극(20)을 전기적으로 연결시킨다.
이들, 보조 게이트 패드(120), 보조 데이터 패드(130), 보조 공통 전극 패드(140) 및 공통 전극 연결 다리(150)로는 도전성 물질이 사용되며, 화소 전극(110)과 동일한 물질로 이루어질 수 있다.
화소 전극(110)은 드레인 전극(85)으로부터 데이터 전압을 인가받으며, 하부의 공통 전극(20)과 함께 전계를 생성하여 액정 분자를 회전시키는 역할을 한다. 화소 전극(110)은 전계를 생성하는 전극부(110a)와 사각형, 기타 폐곡선 형상으로 비어 있는 절개부(110b)를 포함한다. 이러한 절개부(110b)에 의해 공통 전극(20)과 화소 전극(110) 사이에 프린지 필드(fringe field)가 형성될 수 있다. 도 1a에서는 절개부(110b) 형상이 게이트선(42)에 평행한 사각형의 형상을 갖는 경우를 예시하고 있지만, 이에 한정되지 않고 데이터선(82)과 평행한 화소의 중심축을 중심으로 하여 절개부(110b)를 일정한 각도를 이루며 대응되도록 한 '∧' 형상을 갖도록 할 수도 있고(도시하지 않음), 게이트선(42)과 평행한 화소의 중심축을 중심으로 절개부(110b)가 게이트선(42)과 일정한 각도를 이루며 대응되도록 '<' 형상을 갖도록 할 수도 있다(도시하지 않음).
화소 전극(110)은 인듐 틴 옥사이드 또는 인듐 징크 옥사이드 등의 투명 도전성 산화 물질로 이루어질 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 화소 영역 밖에 공통 전극선이 위치하여, 화소 영역 내에 공통 전극선이 위치하는 경우와 비교하여 공통 전극선의 면적에 해당하는 만큼의 개구율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 경우 절연 기판 전면에 형성되어 있는 공통 전극과 데이터선 사이에 제 1 및 제 2 절연막을 개재하여 커패시터를 이룬다. 이러한 커패시터는 데이터선과 화소 전극 사이의 불균형한 기생 전기 용량에 의해 발생하는 세로줄 얼룩 무늬의 시인을 억제한다.
이를 좀 더 상세히 설명하면, 데이터선 위에는 보호막이 형성되어 있고 그 위에 화소 전극이 형성되는데, 이때 오버레이 차이에 의해 데이터선을 기준으로 양쪽에 위치하는 화소 전극과 데이터선의 이격 간격이 서로 다를 수 있다. 이 경우, 데이터선과 화소 전극 사이에 형성되는 기생 전기 용량의 크기가 서로 다르게 되고, 그 결과 기생 전기 용량 크기의 불균형에 의해 세로줄 얼룩 무늬가 시인된다.
이러한 세로줄 얼룩 무늬의 시인을 억제하기 위해 화소 전극보다 공통 전극이 데이터선 측으로 돌출되는 구조를 가질 수 있으나, 이 경우 개구율이 작아질 수 있다. 이에, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에서는 상기한 바와 같이 데이터선이 그 하부에 위치하는 공통 전극과 커패시터를 형성함으로써 기생 전기 용량 크기의 불균형을 상쇄하여 전체적인 전기 용량을 일정하게 유지하게 할 수 있다. 따라서, 화소 전극이 데이터선에 인접한 구조를 가지면서도 세로줄 얼룩 무늬의 시인을 억제할 수 있다.
또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 경우 게이트선과 공통 전극이 서로 다른 레벨에서 절연막을 개재하여 형성되므로 쇼트의 위험이 없다. 따라서 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 경우 공통 전극과 게이트선의 인접에 따른 문제가 없는 바, 화소 전극도 게이트선에 인접한 구조를 가질 수 있다. 따라서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 경우 화소 전극이 데이터선과 게이트선에 각각 인접한 구조를 갖게 되므로, 개구율을 향상시킬 수 있게 된다.
또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 경우 제 1 및 제 2 절연막을 포함함으로써 전체 절연막의 두께가 두꺼워진다. 따라서, 공통 전극, 제 1 및 제 2 절연막과 화소 전극으로 구성되는 커패시터에 의해 형성되는 유지 전기 용량의 크기도 작아져 충전량이 줄어들므로 요구되는 박막 트랜지스터의 크기도 작아진다.
뿐만 아니라, 본 발명이 일 실시예에 따른 박막 트랜지스터 기판의 경우 TN 모드(Twisted Nematic mode) 또는 VA 모드(Vertical Alignment mode)와 달리 별도의 유지 전극 배선을 필요로 하지 않기 때문에, TN 모드 또는 VA 모드에 비해 보다 높은 개구율을 가질 수 있다.
계속해서, 본 발명의 일 실시예들에 따른 박막 트랜지스터 기판의 제조 방법을 도 1a 및 도 5b를 참조하여 설명한다. 도 2a, 도 3a, 도 4a 및 도 5a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 레이아웃도들이고, 도 2b, 도 3b, 도 4b 및 도 5b는 각각 도 2a, 도3a, 도 4a 및 도 5a의 B - B'선을 따라 절단한 단면도들이다.
도 2a 및 도 2b에 도시한 바와 같이, 기판(10) 위에 투명 도전성 산화 물질, 예를 들어 인듐 틴 옥사이드 또는 인듐 징크 옥사이드로 공통 전극(20)을 형성한다. 기판(10)은 유리, 석영, 사파이어 또는 투명한 플라스틱 등의 투명 절연 기판 일 수 있다. 공통 전극(20)은 기판 전면에 형성되어, 별도의 패터닝 공정을 수반하지 않으므로 비정질 또는 결정질 인듐 틴 옥사이드 모두 사용가능하다.
다음, 공통 전극(20) 위에 질화 규소 또는 산화 규소 등을 화학 기상 증착(Chemical Vapor Deposition; CVD)법 등을 이용하여 제 1 절연막(30)을 형성한다.
이어, 제 1 절연막(30) 위에 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 또는 물리적 성질이 다른 두 개의 도전막, 예를 들어 알루미늄(Al)과 몰리브덴(Mo)을 포함하는 다층막 구조를 갖는 도전층을 형성하고, 이를 사진 식각하여 가로 방향으로 연장되어 있는 게이트선(42), 게이트 전극(43) 및 게이트 패드(46)를 형성한다.
계속해서, 도 3a 및 도 3b에 도시한 바와 같이 질화 규소 또는 산화 규소로 이루어진 제 2 절연막(50), 수소화 비정질 규소층 및 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소층을 예를 들면 화학 기상 증착법을 이용하여 연속하여 적층한다.
이어, 수소화 비정질 규소층과 n+ 수소화 비정질 규소층을 함께 사진 식각하여 게이트 전극(43) 위의 제 2 절연막(50) 상에 섬 모양의 반도체층(60)을 형성하고, 반도체층(40) 상부에는 소오스 및 드레인 전극과 반도체층(60) 사이의 접촉 저항을 감소시키기 위한 저항성 접촉층(70)을 형성한다.
계속해서, 도 4a 및 도 4b에 도시한 바와 같이 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 또는 물리적 성질이 다른 두 개의 도전막, 예를 들어 알루미늄(Al)과 몰리브덴(Mo)을 포함 하는 다층막 구조를 갖는 도전층을 형성한다.
이어, 도전층을 사진 식각하여 게이트선(42)과 교차하는 데이터선(82), 데이터선(82)에서 분지되어 게이트 전극(43) 상부까지 연장되어 있는 소오스 전극(84), 데이터선(82) 끝에 연결되어 있는 데이터 패드(86), 소오스 전극(84)과 분리되어 있으며 게이트 전극(43)을 중심으로 소오스 전극(84)과 이격되어 있는 드레인 전극(85) 및 데이터선(82)과 소정 간격 이격 되어 평행하게 위치하는 공통 전극선(87)과 공통 전극선(82)의 양 끝에 각각 형성되어 있는 공통 전극 패드(89) 및 공통 전극선 확장부(89)를 형성한다. 이때, 공통 전극선 확장부 (89)의 중앙에 개구를 형성하여, 개구에 대응하는 제 1 및 제 2 절연막(30, 50) 영역으로의 콘택홀 형성을 더 용이하게 할 수 있다.
다음, 게이트 전극(43) 상에서 소오스 전극(84)과 드레인 전극(85)으로 가리지 않는 저항성 접촉층(70)을 식각하여 게이트 전극(43)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(74, 75) 사이의 반도체층(60)을 노출시킨다. 이어, 노출된 반도체층(60)의 표면을 안정화시키기 위하여 산소 플라스마를 실시할 수 있다.
계속해서, 도 5a 및 도 5b에 도시한 바와 같이 데이터선(82), 소오스 전극(84), 드레인 전극(85), 노출된 반도체층(60) 및 공통 전극선(87) 위에 이들 및 제 2 절연막(50)을 덮는 보호막(90)을 형성한다. 보호막(90)은 예를 들어 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)법으로 형성되는 a- Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 등으로 형성될 수 있다.
또한, 보호막(90)을 유기 물질로 형성하는 경우에는 소오스 전극(84)과 드레인 전극(85) 사이의 반도체층(60)이 드러난 부분에 보호막(90)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 규소 또는 산화 규소로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
이어, 사진 식각 공정으로 보호막(90)을 패터닝하여 드레인 전극, 데이터 패드(86) 및 공통 전극 패드(88)를 각각 드러내는 콘택홀(95, 96, 98), 보호막(90)과 제 2 절연막(50)을 함께 패터닝하여 게이트 패드(46)를 드러내는 콘택홀(97) 및 보호막(90)과 제 1 및 제 2 절연막(30, 50)을 함께 패터닝하여 공통 전극을 드러내는 콘택홀(99)을 형성한다.
다시, 도 1a 및 도 1b에 도시된 바와 같이, 투명 도전성 산화 물질, 예를 들어 인듐 틴 옥사이드 또는 인듐 징크 옥사이드를 증착하여 사진 식각하여 콘택홀(95)을 통하여 드레인 전극(85)과 전기적으로 연결되는 화소 전극(110), 콘택홀(97)을 통해 게이트 패드(86)와 전기적으로 연결되는 보조 게이트 패드(120), 콘택홀(96)을 통해 데이터 패드(86)와 전기적으로 연결되는 보조 데이터 패드(130), 콘택홀(98)을 통해 공통 전극 패드(88)와 전기적으로 연결되는 보조 공통 전극 패드(140) 및 콘택홀(99)를 통해 공통 전극선(87)과 공통 전극(20)을 전기적으로 연결되는 공통 전극 연결 다리(150)를 형성한다.
상기한 바와 같은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 공통 전극에 대한 별도의 패터닝이 필요하지 않아 공정 수를 줄일 수 있어, 공정 시간의 단축 및 원가 절감을 이룰 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따라 박막 트랜지스터 기판의 제조 방법은 공통 전극에 대한 별도의 패터닝이 필요치 않아 공정 수를 줄일 수 있어 공정 효율이 우수하며, 또한, 상기 방법에 의해 제조된 박막 트랜지스터는 우수한 개구율을 갖고, 세로줄 얼룩 무늬가 시인되지 않아 결국 화질을 개선시킬 수 있다.
Claims (14)
- 기판 전면에 형성된 공통 전극;상기 공통 전극과 절연되어 제 1 방향으로 연장되는 게이트선;상기 게이트선과 절연되어 교차하며 화소 영역을 정의하는 제 2 방향으로 연장되는 데이터선;상기 게이트선과 절연되고 상기 공통 전극에 전압을 인가하기 위한 공통 전극선;상기 데이터선 및 상기 공통 전극선을 덮는 보호막;상기 데이터선의 드레인 전극을 노출하는 제 1 콘택홀 및 상기 공통 전극을 노출하는 제 2 콘택홀; 및상기 제 1 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 상기 공통 전극과 프린지 필드를 형성하는 화소 전극 및 상기 제 2 콘택홀을 통해 상기 공통 전극과 상기 공통 전극선을 전기적으로 연결하는 공통 전극 연결 다리를 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 공통 전극은 비정질 또는 결정질 틴 인듐 옥사이드 또는 징크 인듐 옥사이드를 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 공통 전극은 질화 규소막 또는 산화 규소막에 의해 상기 게이트선과 절연되는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 데이터선과 상기 공통 전극선은 동일 레벨에 형성되는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 공통 전극선은 상기 화소 영역 외부에 형성되는 박막 트랜지스터 기판.
- 제 5 항에 있어서,상기 공통 전극선은 상기 데이터선과 평행하게 형성되는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 게이트선은 질화 규소막 또는 산화 규소막에 의해 상기 데이터선 및 상기 공통 전극선과 절연되는 박막 트랜지스터 기판.
- 기판 전면에 공통 전극을 형성하는 단계;상기 공통 전극과 절연되어 제 1 방향으로 연장되는 게이트선을 형성하는 단계;상기 게이트선과 절연되어 교차하며 화소 영역을 정의하는 제 2 방향으로 연장되는 데이터선 및 상기 공통 전극에 전압을 인가하기 위한 공통 전극선을 형성하는 단계;상기 데이터선 및 상기 공통 전극선을 덮는 보호막을 형성하는 단계; 상기 데이터선의 드레인 전극을 노출하는 제 1 콘택홀 및 상기 공통 전극을 노출하는 제 2 콘택홀을 형성하는 단계; 및상기 제 1 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되어 상기 공통 전극과 프린지 필드를 형성하는 화소 전극 및 상기 제 2 콘택홀을 통해 상기 공통 전극과 상기 공통 전극선을 전기적으로 연결하는 공통 전극 연결 다리를 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 공통 전극은 비정질 또는 결정질 틴 인듐 옥사이드 또는 징크 인듐 옥사이드를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 공통 전극은 질화 규소막 또는 산화 규소막에 의해 상기 게이트선과 절연되는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 데이터선과 상기 공통 전극선은 동일 레벨에 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 공통 전극선은 상기 화소 영역 외부에 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 공통 전극선은 상기 데이터선과 평행하게 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 게이트선은 질화 규소막 또는 산화 규소막에 의해 상기 데이터선 및 공통 전극선과 절연되는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050109900A KR20070052173A (ko) | 2005-11-16 | 2005-11-16 | 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050109900A KR20070052173A (ko) | 2005-11-16 | 2005-11-16 | 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070052173A true KR20070052173A (ko) | 2007-05-21 |
Family
ID=38275005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050109900A KR20070052173A (ko) | 2005-11-16 | 2005-11-16 | 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070052173A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120090368A (ko) * | 2011-02-07 | 2012-08-17 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8654294B2 (en) | 2010-07-16 | 2014-02-18 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| US8896799B2 (en) | 2011-11-03 | 2014-11-25 | Samsung Display Co., Ltd. | Liquid crystal display including circuitry between sealants |
| KR20160025672A (ko) * | 2014-08-27 | 2016-03-09 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| US11681188B2 (en) | 2019-10-01 | 2023-06-20 | Samsung Display Co., Ltd. | Display device having an improved electrical connection between a pixel electrode and a switching element and manufacturing method thereof |
-
2005
- 2005-11-16 KR KR1020050109900A patent/KR20070052173A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8654294B2 (en) | 2010-07-16 | 2014-02-18 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| KR20120090368A (ko) * | 2011-02-07 | 2012-08-17 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8518731B2 (en) | 2011-02-07 | 2013-08-27 | Samsung Display Co., Ltd. | Manufacturing method of thin film transistor array panel |
| US9006742B2 (en) | 2011-02-07 | 2015-04-14 | Samsung Display Co., Ltd. | Thin film transistor array panel |
| US8896799B2 (en) | 2011-11-03 | 2014-11-25 | Samsung Display Co., Ltd. | Liquid crystal display including circuitry between sealants |
| KR20160025672A (ko) * | 2014-08-27 | 2016-03-09 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| US11681188B2 (en) | 2019-10-01 | 2023-06-20 | Samsung Display Co., Ltd. | Display device having an improved electrical connection between a pixel electrode and a switching element and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5351388B2 (ja) | 表示装置 | |
| KR101393637B1 (ko) | 표시판 | |
| US7973865B2 (en) | Thin film transistor display plate and liquid crystal display having the same | |
| KR20090119521A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101122232B1 (ko) | 박막 트랜지스터 표시판 및 액정 표시 장치 | |
| KR20170117261A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US20070126958A1 (en) | Liquid crystal display and panel therefor | |
| KR101201969B1 (ko) | 액정 표시 장치 | |
| US20070139572A1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
| KR101420428B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP5232951B2 (ja) | 液晶表示装置 | |
| KR20050104542A (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20160133057A (ko) | 액정 표시장치 및 이의 제조방법 | |
| JP2007004182A (ja) | 液晶表示装置 | |
| KR101702645B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101479997B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101535810B1 (ko) | 액정 표시 장치 | |
| JP2009265662A (ja) | 高開口率アレイ基板、液晶表示装置およびこれらの製造方法 | |
| KR20100065876A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20070052173A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20130085859A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2007004171A (ja) | 液晶表示装置 | |
| KR20150033933A (ko) | 액정 디스플레이 장치와 이의 제조 방법 | |
| KR102431348B1 (ko) | 표시 장치 | |
| KR20150117752A (ko) | 액정 표시 장치 및 액정 표시 장치의 정전 용량 측정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |