KR101393637B1 - 표시판 - Google Patents

표시판 Download PDF

Info

Publication number
KR101393637B1
KR101393637B1 KR1020060116271A KR20060116271A KR101393637B1 KR 101393637 B1 KR101393637 B1 KR 101393637B1 KR 1020060116271 A KR1020060116271 A KR 1020060116271A KR 20060116271 A KR20060116271 A KR 20060116271A KR 101393637 B1 KR101393637 B1 KR 101393637B1
Authority
KR
South Korea
Prior art keywords
electrode
line
small
gate
substrate
Prior art date
Application number
KR1020060116271A
Other languages
English (en)
Other versions
KR20080046807A (ko
Inventor
김철호
문국철
최필모
맹호석
이상훈
김경훈
박근우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060116271A priority Critical patent/KR101393637B1/ko
Priority to US11/865,827 priority patent/US7880849B2/en
Priority to CN200710188633XA priority patent/CN101187767B/zh
Priority to JP2007304272A priority patent/JP5666079B2/ja
Publication of KR20080046807A publication Critical patent/KR20080046807A/ko
Application granted granted Critical
Publication of KR101393637B1 publication Critical patent/KR101393637B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 표시판은 기판 위에 형성되어 있는 게이트선, 기판 위에 형성되어 있으며 게이트선과 나란한 유지 전극선, 게이트선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 제1 소전극, 게이트선에 대하여 제1 소전극의 반대쪽에 형성되어 있는 제2 소전극을 포함하는 화소 전극을 포함하고, 박막 트랜지스터 및 유지 전극선은 제1 소전극과 제2 소전극 사이에 배치되어 있을 수 있다.
액정표시장치, 소전극, 박막트랜지스터, 개구율

Description

표시판{DISPLAY PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1의 액정 표시 장치를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
도 4는 도 3의 액정 표시 장치를 IV-IV선을 따라 잘라 도시한 단면도이다.
*도면 주요 부호의 설명*
3: 액정층 9a, 9b: 소전극
11, 21: 배향막 12, 22: 편광판
31: 액정 분자 27: 절개부
85: 연결 부재 100: 박막 트랜지스터 표시판
110, 210: 절연 기판 121, 129: 게이트선
124: 게이트 전극 131: 유지 전극선
133: 유지 전극 140: 게이트 절연막
151, 154: 반도체
152: 저농도 도핑 영역 153: 소스 영역
154a, 154b: 채널 영역 155: 드레인 영역
159: 소스/드레인 영역 160: 층간 절연막
163, 165: 저항성 접촉 부재 171: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 185: 접촉 구멍
191: 화소 전극 200: 공통 전극 표시판
210: 절연 기판 220: 차광 부재
230: 색필터 250: 덮개막
270: 공통 전극
본 발명은 표시판으로 특히, 액정 표시 장치용 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단 점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극에 절개 패턴을 형성하거나 전극을 다수의 소전극으로 분할하는 방법이 있다.
그러나 절개 패턴을 형성하면 절개 패턴 부분만큼 개구율이 감소하고, 소전극을 형성하면 소전극을 연결하기 위한 연결부로 인해서 개구율이 감소한다.
또한, 액정 표시 장치에서 발생하는 빛샘을 가려주기 위한 차광 부재에 의해서도 개구율이 감소한다.
따라서 본 발명은 액정 표시 장치의 개구율 감소를 최소화하여 고휘도의 액정 표시 장치를 제공하는 것이다.
상기한 기술적 과제를 달성하기 위하여 본 발명의 한 실시예에 따른 표시판은 기판 위에 형성되어 있는 게이트선, 기판 위에 형성되어 있으며 게이트선과 나란한 유지 전극선, 게이트선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 제1 소전극, 게이트선에 대하여 제1 소전극의 반대쪽에 형성되어 있는 제2 소전극을 포함하는 화소 전극을 포함하고, 박막 트랜지스터 및 유지 전극선은 제1 소전극과 제2 소전극 사이에 배치되어 있을 수 있다.
제1 소전극 및 제2 소전극은 모퉁이가 둥글려진 사각형일 수 있다.
제1 소전극과 제2 소전극의 사이를 연결하는 연결 부재를 더 포함할 수 있 다.
박막 트랜지스터는 게이트선과 연결되어 있는 게이트 전극, 게이트 전극과 절연되어 있으며 중첩하는 반도체, 데이터선과 연결되며 반도체와 중첩하는 소스 전극, 그리고 반도체와 중첩하여 소스 전극과 마주하는 드레인 전극을 포함할 수 있다.
드레인 전극은 유지 전극선과 중첩하여 축전기를 형성할 수 있다.
연결 부재는 돌출부를 포함하고 돌출부는 드레인 전극과 전기적으로 연결되어 있을 수 있다.
박막 트랜지스터는 기판 위에 형성되어 있으며 채널 영역, 드레인 영역 및 소스 영역을 가지는 반도체, 채널 영역과 절연되어 있으며 중첩하는 게이트 전극, 소스 영역과 전기적으로 연결되어 있는 소스 전극, 그리고 드레인 영역과 전기적으로 연결되어 있는 드레인 전극을 포함할 수 있다.
반도체는 다결정 규소로 이루어질 수 있다.
유지 전극선은 폭이 확장된 확장부를 포함하고, 반도체는 확장부와 중첩하는 유지 용량 영역을 더 포함할 수 있다.
드레인 전극은 유지 전극선과 중첩하여 축전기를 형성할 수 있다.
제1 소전극과 제2 소전극의 사이를 연결하며 돌출부를 포함하는 연결 부재를 더 포함하고, 돌출부는 드레인 전극과 전기적으로 연결되어 있을 수 있다.
기판과 마주하는 대향 기판, 대향 기판 위에 형성되어 있는 색필터, 그리고
색필터 위에 형성되어 있는 복수의 절개부를 가지는 공통 전극을 더 포함할 수 있고, 절개부는 제1 소전극 및 제2 소전극의 중심과 대응하는 위치에 배치되어 있을 수 있다.
또, 표시판은 대향 기판 위에 형성되어 있으며, 제1 소전극과 제2 소전극의 사이와 대응하는 위치에 배치되어 있는 차광 부재를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 1 및 도 2를 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 그리고 두 표시 판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx) 등으로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 섬형 반도체(151)가 형성되어 있다. 섬형 반도체(151)는 세로 방향으로 뻗은 세로부와 세로부와 연결되어 가로 방향으로 뻗은 가로부를 포함한다. 세로부 및 가로부의 끝 부분은 다른 층과의 접속을 위하여 면적이 넓을 수 있다.
각각의 반도체(151)는 도전성 불순물을 함유하는 불순물 영역(extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포함하며, 불순물 영역에는 불순물 농도가 높은 고농도 영역(heavily doped region)과 불순물 농도가 낮은 저농도 영역(lightly doped region)이 있다.
진성 영역은 서로 떨어져 있는 두 개의 채널 영역(154a, 154b)을 포함한다. 채널 영역(154a, 154b)은 각각 반도체(151)의 세로부와 가로부에 위치한다. 그리고 고농도 불순물 영역은 채널 영역(154a, 154b)을 중심으로 분리되어 있는 소스 영역(source region)(153), 소스/드레인 영역(source/drain region)(159) 및 드레인 영역(drain region)(155)을 포함한다. 그리고 드레인 영역(155)의 일부분은 확장되어 있으며 확장된 부분은 유지 용량 영역(157)이 된다.
그리고 고농도 영역(153, 155, 159)과 채널 영역(154a, 154b) 사이에 위치한 저농도 불순물 영역(152a, 152b)은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고 하며 그 폭이 다른 영역보다 좁다.
유지 용략 영역(157)과 드레인 영역(155) 사이에도 저농도 도핑 드레인 영역(152c)이 형성될 수 있다.
이때, 도전성 불순물로는 붕소(B), 갈륨(Ga) 등의 P형 불순물과 인(P), 비소(As) 등의 N형 불순물을 들 수 있다. 저농도 도핑 영역(152a, 152b)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 저농도 도핑 영역(152a, 152b)은 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.
반도체(151) 및 차단막(111) 위에는 질화 규소 또는 산화 규소로 이루어진 게이트 절연막(gate insulating)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 주로 가로 방향으로 뻗은 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며, 위로 돌출한 복수의 게이트 전극(gate electrode)(124)을 포함한다.
게이트선(121)의 일부분은 반도체(151)의 세로부에 위치하는 채널 영역(154a)와 중첩하고, 게이트 전극(124)은 반도체(151)의 가로부에 위치하는 채널 영역(154b)과 각각 중첩한다. 세로부에 위치하는 채널 영역(154a)과 중첩하는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극으로 사용된다.
게이트선(121)의 한 쪽 끝 부분은 다른 층 또는 외부의 구동 회로와 접속하 기 위하여 면적이 넓을 수 있으며, 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 게이트선(121)이 게이트 구동 회로에 바로 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 아래로 돌출한 유지 전극(storage electrode)(133)을 포함한다. 유지 전극(133)은 유지 용량 영역(157)과 중첩한다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121), 유지 전극선(131) 및 게이트 절연막(140) 위에는 층간 절연막(interlayer insulating film)(160)이 형성되어 있다. 층간 절연막(160)은 평탄화 특성이 우수하며 감광성(photo sensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성할 수 있다. 층간 절연막(160) 및 게이트 절연막(140)에는 소스 영역(153) 및 드레인 영역(155)을 각각 노출하는 복수의 접촉 구멍(163, 165)이 형성되어 있다.
층간 절연막(160) 위에는 게이트선(121)과 교차하는 복수의 데이터선(date line)(171) 및 복수의 드레인 전극(175)이 형성되어 있다.
각각의 데이터선(171)은 접촉 구멍(163)을 통해 소스 영역(153)과 연결되어 있는 소스 전극(173)을 포함한다. 데이터선(171)의 한쪽 끝 부분은 다른 층 또는 외부의 구동 회로와 접속하기 위하여 면적이 넓을 수 있으며, 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 데이터선(171)이 데이터 구동 회로에 바로 연결될 수 있다.
드레인 전극(175)은 소스 전극(173)과 떨어져 있으며 접촉 구멍(165)을 통해 드레인 영역(155)과 연결되어 있다. 드레인 전극(175)은 유지 전극선(131)의 유지 전극(133)과 중첩한다.
드레인 전극(175)과 소스 전극(173)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171), 드레인 전극(175) 및 층간 절연막(160) 위에는 평탄화 특성이 우수한 유기물 따위로 만들어진 보호막(passivation)(180)이 형성되어 있다. 보호막(180)은 감광성(photosensitivity)을 가지는 물질로 사진 공정만으로 만들어질 수 있다. 보호막(180)은 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수 4.0 이하의 저유전율 절연 물질 또는 질화 규소 따위의 무기물로 이루어질 수도 있으며, 무기물로 이루어진 하부막과 유기물로 이루어진 상부막을 포함할 수도 있다.
그리고 보호막(180)은 드레인 전극(175)을 노출하는 복수의 접촉 구멍(185)을 가진다.
보호막(180) 위에는 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 등과 같이 투명한 도전 물질 또는 알루미늄이나 은 등 불투명한 반사성 도전 물질로 이루어지는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다.
각 화소 전극(191)은 제1 소전극(9a) 및 제2 소전극(9b)을 포함하며, 제1 소전극(9a)과 제2 소전극(9b)은 모퉁이가 둥글려진 사각형이고, 제1 소전극(9a)과 제2 소전극(9b)은 연결 부재(85)에 의해서 서로 연결되어 있다.
연결 부재(85)는 제1 소전극(9a)과 제2 소전극(9b)을 연결하는 세로부와 다른 층과의 연결을 위한 돌출부를 포함한다.
게이트 전극(124), 게이트선(121), 유지 전극(133), 유지 전극선(131), 드레인 전극(175) 및 반도체(151)의 대부분은 제1 소전극(9a)과 제2 소전극(9b)의 사이에 위치한다.
돌출부는 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받아 화소 전극(191)으로 전달한다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
액정 축전기의 전압 유지 능력을 강화하기 위해서는 유지 축전기를 더 형성 할 수 있다.
본 발명의 실시예에서는 게이트 절연막(140)을 사이에 두고 유지 용량 영역(157)과 유지 전극(133)을 중첩하여 유지 축전기를 형성한다. 유지 용량 영역(157)에는 데이터선(171)에서 화소 전극(191)에 입력되는 데이터 전압이 인가된다.
본 발명의 실시예에서와 같이 유지 용량 영역(157)과 유지 전극(133)으로 유지 축전기를 형성하면 게이트 절연막(140)의 두께가 다른 층에 형성된 절연막에 비해서 얇기 때문에 적은 면적으로도 충분한 유지 용량을 얻을 수 있다.
또한, 본 발명의 실시예에서는 층간 절연막(160)을 사이에 두고 유지 전극(133)과 드레인 전극(175), 보호막(180)을 사이에 두고 화소 전극(191)과 유지 전극(133)이 중첩하여 유지 축전기를 형성한다. 이들에 의한 유지 용량은 유지 용량 영역(157)과 유지 전극(133)에 의해 형성되는 유지 용량보다 용량이 적어 보조 유지 용량으로 사용될 수 있다.
또한, 본 발명의 실시예에서는 제1 소전극(9a)과 제2 소전극(9b) 사이의 연결 부재(85)가 위치하는 부분에 게이트선(121), 유지 전극선(131) 및 박막 트랜지스터를 형성함으로써 제1 소전극(9a) 및 제2 소전극(9b)이 이들에 의해서 가려지는 것을 최소화하였다. 따라서 화소 전극(191)의 개구율 감소를 최소화할 수 있다.
다음 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에는 복수의 색필터(230)가 형성되어 있으며, 색필터(230)는 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗어 띠를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 아래에 차광 부재(light blocking member)(도시하지 않음)가 형성될 수 있다. 차광 부재는 화소 전극(191) 사이의 빛샘을 막기 위한 것으로 제1 소전극(9a)과 제2 소전극(9b) 사이에도 형성할 수 있다.
본 발명의 실시예에서는 게이트선(121)과 대응하는 영역에는 차광 부재를 형성하지 않는다. 따라서 차광 부재로 인한 개구율 감소를 줄 일 수 있다.
색필터(230) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기)절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어진다. 공통 전극(270)에는 복수의 절개부(27)가 형성되어 있다. 각각의 절개부(27)는 원형 또는 모퉁이가 둥글려진 사각형 일 수 있으며, 소전극(9a, 9b)의 중심 부분과 대응한다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 편광축은 직교한다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.
본 실시예에 따른 액정 표시 장치는 액정층(3)의 지연을 보상하기 위한 위상 지연막(retardation film)(도시하지 않음)을 더 포함할 수 있다. 액정 표시 장치는 또한 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 수직을 이루도록 배향되어 있다. 따라서 입사광은 서로 직교하는 편광자(12, 22)를 통과하지 못하고 차단된다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(191)에 데이터 전압을 인가하면, 표시판(100, 200)의 표면에 대하여 대략 수직인 전기장이 생성된다. 액정 분자(도시하지 않음)들은 전기장에 응답하여 그 장축이 전기장 방향에 수직이 되도록 그 방향을 바꾸고자 한다.
전기장 생성 전극(191, 270)의 절개부(27)와 화소 전극(191)의 변은 전기장을 왜곡하여 액정 분자들(31)의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 절개부(27)와 화소 전극(191)의 변에 거의 수직이다. 제1 소전극(9a) 및 제2 소전극(9b)의 네 변과 절개부(27)에 의해 형성되는 전기장에 의해 액정이 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자(31)가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
다음 도 3 및 도 4를 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해서 설명한다.
먼저 박막 트랜지스터 표시판에 대해서 설명한다.
투명한 유리 또는 절연 기판 위에 복수의 게이트선(121) 및 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위해서 끝 부분이 넓을 수 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗어 있으며, 아래로 돌출한 유지 전극(133)을 포함한다.
게이트선(121) 및 유지 전극선(131)은 도 1 및 도 2에 도시한 실시예에서와 동일한 물질로 형성될 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀)로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 섬형 반도체(154)는 게이트 전극(124) 위에 위치한다.
반도체(154) 위에는 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있다.
반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)을 포함하고, 데이터선(171)의 끝 부분은 다른 층 또는 외부 구동 회로와의 접속을 위하여 넓을 수 있다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 드레인 전극(175)은 일부분이 확장되어 유지 전극(133)과 중첩한다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175) 또한 도 1 및 도 2에 설명한 데이터선(171) 및 드레인 전극(175)과 동일한 물질로 형성될 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 그 표면은 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성을 가질 수 있으며 그 유전 상수는 약 4.0 이하인 것이 바람직하 다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 드레인 전극(175)을 드러내는 복수의 접촉 구멍(contact hole)(185)이 형성되어 있다.
보호막(180) 위에는 IZO 또는 ITO로 이루어지는 복수의 화소 전극(191)이 형성되어 있다.
각 화소 전극(191)은 제1 소전극(9a) 및 제2 소전극(9b)을 포함하며, 제1 소전극(9a) 및 제2 소전극(9b)은 모퉁이가 둥글려진 사각형이다. 제1 소전극(9a)과 제2 소전극(9b)은 연결 부재(85)에 의해서 일렬로 연결되어 있다.
연결 부재(85)는 제1 소전극(9a)과 제2 소전극(9b)을 연결하는 세로부와 다른 층과 연결하기 위한 돌출부를 포함한다.
게이트 전극(124), 게이트선(121), 유지 전극(133), 유지 전극선(131), 드레인 전극(175) 및 반도체(154)는 제1 소전극(9a)과 제2 소전극(9b) 사이에 위치한다.
돌출부는 접촉 구멍(185)을 통해 확장부(177)와 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받아 화소 전극(191)으로 전달한다.
본 발명의 실시예에서는 게이트 절연막(140)을 사이에 두고 유지 전극(133)과 드레인 전극(175)의 일부분이 중첩하여 유지 축전기를 형성한다.
다음으로 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191) 사이의 빛샘을 막기 위한 것으로 제1 소전극(9a)과 제2 소전극(9b)의 사이와 대응한다. 도 1 및 도 2의 실시예에서와 같이 차광 부재(220)는 생략할 수 있다. 본 발명의 실시예에서는 게이트선(121)과 대응하는 영역에는 차광 부재를 형성하지 않는다. 따라서 차광 부재로 인한 개구율 감소를 줄 일 수 있다.
차광 부재(220) 및 기판(210) 위에는 색필터(230)가 형성되어 있다. 색필터(230)는 화소 전극(191)을 따라 세로 방향으로 길게 뻗어 띠를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색 중 하나를 표시할 수 있다.
색필터(230) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)를 보호하고 색필터(230)가 노출되는 것을 방지하며 평탄면을 제공한다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO나 IZO 등 투명한 도전체 따위로 만들어진다. 공통 전극(270)에는 복수의 절개부(27)가 형성되어 있다. 각각의 절개부(27)는 원형 또는 모퉁이가 둥근 사각형 일 수 있으며, 소전극(9a, 9b)의 중심 부분과 대응한다.
표시판(100, 200)의 안쪽 면에는 배향막(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다.
표시판(100, 200)의 바깥쪽 면에는 편광자(12, 22)가 구비되어 있으며, 두 편광자(12, 22)의 편광축은 직교한다.
액정 표시 장치는 액정층(3)의 지연을 보상하기 위한 위상 지연막(도시하지 않음)을 더 포함할 수 있다. 액정 표시 장치는 또한 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(도시하지 않음)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며 액정층(3)의 액정 분자는 전기장이 없을 때 그 장축이 두 표시판(100, 200)의 표면에 대하여 실질적으로 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.
이상 설명한 바와 같이 본 발명은 소전극과 소전극 사이에 박막 트랜지스터, 게이트선 및 유지 전극선을 배치함으로써 화소 전극과 중첩하는 영역을 최소화한다. 따라서 화소 전극의 개구율이 증가하고 고휘도의 액정 표시 장치를 제공할 수 있다.
또한, 소전극 사이에만 차광 부재를 형성함으로써 차광 부재로 인한 개구율 감소를 최소화 하였다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (14)

  1. 기판 위에 형성되어 있는 게이트선,
    상기 기판 위에 형성되어 있으며 상기 게이트선과 나란한 유지 전극선,
    상기 게이트선과 절연되어 교차하는 데이터선,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되어 있는 제1 소전극, 상기 게이트선에 대하여 상기 제1 소전극의 반대쪽에 형성되어 있는 제2 소전극을 포함하는 화소 전극
    을 포함하고,
    상기 박막 트랜지스터, 상기 게이트선 및 상기 유지 전극선은 서로 이웃하는 상기 제1 소전극과 상기 제2 소전극 사이의 한 공간에 배치되어 있으며,
    상기 제1 소전극과 상기 제2 소전극의 사이를 연결하는 연결 부재를 포함하는 표시판.
  2. 제1항에서,
    상기 제1 소전극 및 상기 제2 소전극은 모퉁이가 둥글려진 사각형인 표시판.
  3. 삭제
  4. 제1항에서,
    상기 박막 트랜지스터는
    상기 게이트선과 연결되어 있는 게이트 전극,
    상기 게이트 전극과 절연되어 있으며 중첩하는 반도체,
    상기 데이터선과 연결되며 상기 반도체와 중첩하는 소스 전극, 그리고
    상기 반도체와 중첩하여 소스 전극과 마주하는 드레인 전극
    을 포함하는 표시판.
  5. 제4항에서,
    상기 드레인 전극은 상기 유지 전극선과 중첩하여 축전기를 형성하는 표시판.
  6. 제4항에서,
    상기 연결 부재는 돌출부를 포함하고 상기 돌출부는 상기 드레인 전극과 전기적으로 연결되어 있는 표시판.
  7. 제1항에서,
    상기 박막 트랜지스터는
    상기 기판 위에 형성되어 있으며 채널 영역, 드레인 영역 및 소스 영역을 가지는 반도체,
    상기 채널 영역과 절연되어 있으며 중첩하는 게이트 전극,
    상기 소스 영역과 전기적으로 연결되어 있는 소스 전극, 그리고
    상기 드레인 영역과 전기적으로 연결되어 있는 드레인 전극
    을 포함하는 표시판.
  8. 제7항에서,
    상기 반도체는 다결정 규소로 이루어지는 표시판.
  9. 제7항에서,
    상기 유지 전극선은 폭이 확장된 확장부를 포함하고,
    상기 반도체는 상기 확장부와 중첩하는 유지 용량 영역을 더 포함하는 표시판.
  10. 제7항에서,
    상기 드레인 전극은 상기 유지 전극선과 중첩하여 축전기를 형성하는 표시판.
  11. 제7항에서,
    상기 연결 부재는 돌출부를 포함하고,
    상기 돌출부는 상기 드레인 전극과 전기적으로 연결되어 있는 표시판.
  12. 제1항에서,
    상기 기판과 마주하는 대향 기판,
    상기 대향 기판 위에 형성되어 있는 색필터, 그리고
    상기 색필터 위에 형성되어 있는 복수의 절개부를 가지는 공통 전극
    을 더 포함하는 표시판.
  13. 제12항에서,
    상기 절개부는 상기 제1 소전극 및 제2 소전극의 중심과 대응하는 위치에 배치되어 있는 표시판.
  14. 제12항에서,
    상기 대향 기판 위에 형성되어 있으며, 상기 제1 소전극과 상기 제2 소전극의 사이와 대응하는 위치에 배치되어 있는 차광 부재를 더 포함하는 표시판.
KR1020060116271A 2006-11-23 2006-11-23 표시판 KR101393637B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060116271A KR101393637B1 (ko) 2006-11-23 2006-11-23 표시판
US11/865,827 US7880849B2 (en) 2006-11-23 2007-10-02 Display panel with TFT and gate line disposed between sub-electrodes of pixel electrode
CN200710188633XA CN101187767B (zh) 2006-11-23 2007-11-21 显示面板
JP2007304272A JP5666079B2 (ja) 2006-11-23 2007-11-26 表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116271A KR101393637B1 (ko) 2006-11-23 2006-11-23 표시판

Publications (2)

Publication Number Publication Date
KR20080046807A KR20080046807A (ko) 2008-05-28
KR101393637B1 true KR101393637B1 (ko) 2014-05-12

Family

ID=39462721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116271A KR101393637B1 (ko) 2006-11-23 2006-11-23 표시판

Country Status (4)

Country Link
US (1) US7880849B2 (ko)
JP (1) JP5666079B2 (ko)
KR (1) KR101393637B1 (ko)
CN (1) CN101187767B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264439B2 (en) * 2007-11-01 2012-09-11 Wintek Corporation Liquid crystal display panel and liquid crystal display device using the same
KR101286533B1 (ko) * 2008-02-19 2013-07-16 엘지디스플레이 주식회사 액정표시장치
CN102067027A (zh) * 2008-06-24 2011-05-18 夏普株式会社 液晶显示装置
TWI374325B (en) * 2008-08-19 2012-10-11 Au Optronics Corp Liquid crystal display panel and pixel structure thereof
KR101769585B1 (ko) * 2010-08-10 2017-08-21 삼성디스플레이 주식회사 액정표시패널
KR101284709B1 (ko) * 2010-09-20 2013-07-16 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
CN102412361B (zh) * 2010-09-21 2016-06-08 佳胜科技股份有限公司 层叠散热基板以及使用此层叠散热基板的电子组装结构
KR101794283B1 (ko) * 2010-10-07 2017-11-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101875048B1 (ko) * 2010-12-16 2018-07-06 삼성디스플레이 주식회사 액정표시장치
US20130021385A1 (en) * 2011-07-22 2013-01-24 Shenzhen China Star Optoelectronics Technology Co, Ltd. Lcd device and black frame insertion method thereof
KR101958737B1 (ko) 2011-08-16 2019-03-19 삼성디스플레이 주식회사 연성 기판 및 이의 제조방법
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2018091947A (ja) * 2016-12-01 2018-06-14 株式会社 オルタステクノロジー 液晶表示装置
CN114460782B (zh) * 2020-10-30 2023-10-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR20230047845A (ko) * 2021-10-01 2023-04-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179141A (ja) * 1995-12-21 1997-07-11 Fujitsu Ltd 液晶表示パネル
JP2001281696A (ja) * 2000-03-30 2001-10-10 Sharp Corp アクティブマトリクス型液晶表示装置
KR20050092851A (ko) * 2004-03-17 2005-09-23 삼성전자주식회사 액정표시장치 및 그 제조방법
JP2006184913A (ja) * 2004-12-27 2006-07-13 Samsung Electronics Co Ltd 液晶表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3231261B2 (ja) * 1997-03-26 2001-11-19 株式会社アドバンスト・ディスプレイ 液晶表示素子及びこれを用いた液晶表示装置
US20040233343A1 (en) * 2003-05-19 2004-11-25 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4297775B2 (ja) * 2003-12-08 2009-07-15 シャープ株式会社 液晶表示装置
JP2005258410A (ja) * 2004-03-08 2005-09-22 Samsung Electronics Co Ltd 液晶表示装置及びその製造方法
JP4293038B2 (ja) * 2004-04-15 2009-07-08 セイコーエプソン株式会社 液晶装置及び電子機器
US7557886B2 (en) * 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179141A (ja) * 1995-12-21 1997-07-11 Fujitsu Ltd 液晶表示パネル
JP2001281696A (ja) * 2000-03-30 2001-10-10 Sharp Corp アクティブマトリクス型液晶表示装置
KR20050092851A (ko) * 2004-03-17 2005-09-23 삼성전자주식회사 액정표시장치 및 그 제조방법
JP2006184913A (ja) * 2004-12-27 2006-07-13 Samsung Electronics Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR20080046807A (ko) 2008-05-28
CN101187767A (zh) 2008-05-28
US7880849B2 (en) 2011-02-01
CN101187767B (zh) 2012-03-07
JP5666079B2 (ja) 2015-02-12
JP2008129611A (ja) 2008-06-05
US20080121893A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
KR101393637B1 (ko) 표시판
JP6388298B2 (ja) 薄膜トランジスター表示板
KR101515382B1 (ko) 박막 트랜지스터 표시판
JP5009608B2 (ja) 表示板
KR101304902B1 (ko) 액정 표시 장치
US20070139572A1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
JP2006135336A (ja) 薄膜トランジスタ表示板
JP2005148753A (ja) 表示装置用薄膜トランジスタ表示板
KR20100065876A (ko) 액정 표시 장치 및 이의 제조 방법
JP2007316643A (ja) 液晶表示装置
JP2008015520A (ja) 液晶表示装置
KR20070052173A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7394099B2 (en) Thin film array panel
US7830488B2 (en) Liquid crystal display
KR101272329B1 (ko) 액정 표시 장치
KR20080036367A (ko) 표시판
KR20080101429A (ko) 표시판
KR101143000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070016567A (ko) 액정 표시 장치
KR20070079377A (ko) 박막 트랜지스터 표시판 및 그 의 제조 방법
KR20060047183A (ko) 액정 표시 장치
KR20070117801A (ko) 액정 표시 장치
KR20120090366A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20120015674A (ko) 박막 트랜지스터 기판과 이의 제조 방법
KR20080051820A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee