CN102067027A - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN102067027A
CN102067027A CN2009801235016A CN200980123501A CN102067027A CN 102067027 A CN102067027 A CN 102067027A CN 2009801235016 A CN2009801235016 A CN 2009801235016A CN 200980123501 A CN200980123501 A CN 200980123501A CN 102067027 A CN102067027 A CN 102067027A
Authority
CN
China
Prior art keywords
liquid crystal
pixel electrode
electrode
gate wirings
crystal indicator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801235016A
Other languages
English (en)
Inventor
胜本一诚
田坂泰俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102067027A publication Critical patent/CN102067027A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种液晶显示装置。本发明的液晶显示装置(100A)包括：有源矩阵基板(120)，其具有像素电极(122)、栅极配线(G)和源极配线(S)；对置基板(140)，其具有对置电极(142)；和液晶层(160)。有源矩阵基板(120)还具有设置在栅极配线(G)与像素电极(122)之间的绝缘层(134)内的导电层(130)。导电层(130)具有位于像素电极(122)的第一区域(122a)与第二区域(122b)之间的区域(130r)。导电层(130)与像素电极(122)或源极配线(S)电连接。

Description

液晶显示装置
技术领域
本发明涉及液晶显示装置。
背景技术
液晶显示装置不仅作为大型电视机，还作为便携式电话的显示部等小型显示装置利用。由于以往频繁使用的TN(Twisted Nematic：扭转向列)模式的液晶显示装置的视野角比较狭窄，因此近年来正在制作IPS(In-Plane-Switching：面内开关)模式和VA(Vertical Alignment：垂直取向)模式这样的宽视野角的液晶显示装置。在这种宽视野角的模式中，由于VA模式能够实现高对比度，因此在大多的液晶显示装置中采用。
作为VA模式的一种，已知在1个像素区域中形成多个液晶畴的MVA(Mutli-domain Vertical Alignment：多畴垂直取向)模式(例如，专利文献1和2)。在MVA模式的液晶显示装置中，在夹着垂直取向型液晶层而相对的一对基板中的至少一个基板的液晶层一侧设置有取向限制构造。取向限制构造例如是设置于电极的线状的狭缝(开口部)或肋(突起构造)。根据取向限制构造，从液晶层的一侧或者两侧赋予取向限制力，形成取向方向不同的多个液晶畴(典型的是4个液晶畴)，从而谋求视野角特性的改善。
另外，作为VA模式的另一种，还已知CPA模式(Continuous Pinwheel Alignment：连续火焰状排列)(例如，专利文献3)。在CPA模式中，在经由液晶层相对的一对电极中的一个电极处形成开口部或切口部，利用在开口部或切口部上生成的倾斜电场使液晶分子放射状地倾斜取向，由此实现宽视野角。进而，在CPA模式中，在与具有设置有开口部或者切口部的电极的基板不同的基板上，通过设置取向限制构造(例如铆钉或开口部)，使液晶分子的放射状倾斜取向稳定。
但是，在CPA模式中，有时像素区域的对称性低，液晶分子的放射状倾斜取向不稳定。在这样的情况下，已知将像素分割为对称性高的多个区域，在各区域中使液晶分子的放射状倾斜取向稳定的技术(例如，专利文献4)。
图9中表示在专利文献4中公开的液晶显示装置900的示意图。在液晶显示器装置900中，设置供给用于选择TFT924的栅极信号的栅极配线G、供给像素电极922的数据信号的源极配线S和保持像素电极922的电荷的辅助电容配线CS。栅极配线G和辅助电容配线CS平行延伸，源极配线S与这些配线交叉。另外，这里虽然没有图示，但是在对置基板上，与栅极配线G、源极配线S和辅助电容配线CS对应地设置有黑矩阵。
在液晶显示装置900中，像素电极922分割为2个区域922a、922b，与像素电极922的区域922a、922b的每一个对应地在对置基板上设置有铆钉942a、942b。在液晶显示装置900中，栅极配线G在列方向上相邻的2个像素电极之间延伸，辅助电容配线CS在像素电极922的区域922a与区域922b之间延伸。像这样，通过将像素分割为2个区域来实现液晶分子的放射性倾斜取向的稳定。
专利文献1：特开2006-11400号公报
专利文献2：特开2007-256908号公报
专利文献3：特开2003-228073号公报
专利文献4：特开2007-316234号公报
发明内容
一般，辅助电容配线的宽度比栅极配线宽。这是因为辅助电容配线的宽度越宽，越能够有效地保持像素电极的电位。但是，在液晶显示装置900中，由于宽度宽的辅助电容配线CS以与像素电极的中央交叉的方式延伸，因此像素区域没有被有效地利用，不能实现高开口率。另外，当单纯地配置成宽度比较窄的栅极配线与像素区域的中央交叉，辅助电容配线在列方向上相邻的像素之间延伸时，有时以电位的振幅比较大的栅极配线为起因，液晶分子的取向会紊乱。
本发明是鉴于上述问题而研发的，其目的在于，提供在抑制开口率降低的同时抑制了取向紊乱的液晶显示装置。
本发明的液晶显示装置包括：有源矩阵基板，其具有像素电极、栅极配线和源极配线；对置基板，其具有对置电极；和液晶层，其设置在上述像素电极与上述对置电极之间，在从上述有源矩阵基板的主面的法线方向观看时，上述像素电极具有设置在上述栅极配线的一侧的第一区域和设置在上述栅极配线的另一侧的第二区域，上述有源矩阵基板还具有设置在上述栅极配线与上述像素电极之间的绝缘层内的导电层，在从上述有源矩阵基板的主面的法线方向观看时，上述导电层具有位于上述像素电极的上述第一区域与上述第二区域之间的、与上述栅极配线重叠且不与上述像素电极重叠的区域，上述导电层与上述像素电极或上述源极配线电连接。
在某实施方式中，上述导电层由与上述源极配线相同的材料形成。
在某实施方式中，上述有源矩阵基板还包括：半导体层；薄膜晶体管，其具有设置于上述半导体层的源极区域、沟道区域和漏极区域；漏极电极，其与上述薄膜晶体管的上述漏极区域和上述像素电极电连接。
在某实施方式中，上述漏极电极由与上述源极配线相同的材料形成。
在某实施方式中，上述导电层与上述源极配线连接。
在某实施方式中，上述导电层与上述像素电极电连接。
在某实施方式中，上述导电层与上述漏极电极连接。
在某实施方式中，上述像素电极还具有连接上述第一区域和上述第二区域的连接区域。
在某实施方式中，上述像素电极的上述第一区域规定第一子像素电极，上述像素电极的上述第二区域规定第二子像素电极。
在某实施方式中，上述有源矩阵基板还具有辅助电容配线。
本发明的液晶显示装置包括：有源矩阵基板，其具有像素电极、栅极配线、源极配线和辅助电容配线；对置基板，其具有对置电极；液晶层，其设置在上述像素电极与上述对置电极之间，在从上述有源矩阵基板的主面的法线方向观看时，上述像素电极具有设置在上述栅极配线的一侧的第一区域和设置在上述栅极配线的另一侧的第二区域，上述有源矩阵基板还具有设置在上述栅极配线与上述像素电极之间的绝缘层内的导电层，在从上述有源矩阵基板的主面的法线方向观看时，上述导电层具有位于上述像素电极的上述第一区域与上述第二区域之间的、与上述栅极配线重叠且不与上述像素电极重叠的区域，上述导电层与上述像素电极、上述源极配线或上述辅助电容配线电连接。
在某实施方式中，上述辅助电容配线的电位与上述对置电极的电位以同相位变化，上述导电层与上述辅助电容配线电连接。
发明的效果
根据本发明，能够提供在抑制开口率降低的同时抑制了取向紊乱的液晶显示装置。
附图说明
图1(a)是本发明的液晶显示装置的实施方式的示意性俯视图，(b)和(c)是示意性剖视图。
图2是比较例1的液晶显示装置的示意性俯视图。
图3(a)～(j)分别是表示比较例1的液晶显示装置的等电位线的示意图。
图4(a)是比较例2的液晶显示装置的示意性俯视图，(b)是剖视图。
图5(a)～(h)分别是表示图1所示的液晶显示装置的等电位线的示意图。
图6(a)～(c)分别是表示图1所示的液晶显示装置的等电位线的示意图。
图7(a)～(c)分别是表示图1所示的液晶显示装置的等电位线的示意图。
图8(a)是本发明的液晶显示装置的其它实施方式的示意性俯视图，(b)是示意性剖视图。
图9是现有的液晶显示装置的示意性俯视图。
附图标记的说明
100：液晶显示装置
120：有源矩阵基板
121：透明基板
122：像素电极
122a：第一区域
122b：第二区域
124：开关元件
125：TFT
126：TFT
128：漏极电极
130：导电层
140：对置基板
141：透明基板
142：对置电极
160：液晶层
162：液晶分子
具体实施方式
以下，参照附图说明本发明的液晶显示装置的实施方式。另外，本发明不限定于以下的实施方式。
(实施方式1)
参照图1，说明本发明的液晶显示装置的第一实施方式。
在图1(a)中表示本实施方式的液晶显示装置100A的示意性俯视图，图1(b)和图1(c)分别是表示液晶显示装置100A的示意性剖视图。图1(b)相当于沿着图1(a)的1b-1b’线的剖面，图1(c)相当于沿着图1(a)的1c-1c’线的剖面。
液晶显示装置100A包括：有源矩阵基板120；对置基板140；和设置在有源矩阵基板120与对置基板140之间的液晶层160。有源矩阵基板120包括透明基板121、栅极配线G、源极配线S、辅助电容配线CS、半导体层Se、像素电极122、开关元件124和漏极电极128。栅极配线G与辅助电容配线CS平行地延伸。源极配线S与栅极配线G和辅助电容配线CS交叉。另外，对置基板140具有透明基板141和对置电极142。
在液晶显示装置100A中，设置有多个行和多个列的呈矩阵状排列的像素。像素由像素电极122规定。在本说明书中“像素”是指，在显示中表现特定的灰度等级的最小单位，在彩色显示中，例如，与表现R、G和B各个灰度等级的单位对应，也称为点。R像素、G像素和B像素的组合构成1个彩色显示像素。
另外，在此，开关元件124具有2个薄膜晶体管(Thin Film Transistor：TFT)125、126，TFT125和TFT126串联排列。另外，在此，TFT125和126具有顶栅型构造。通过这样排列多个TFT，抑制开关元件124的断开电流。但是，开关元件124所具有的TFT也可以是1个。
半导体层Se包含多晶硅。在半导体层Se中，设置有TFT125的源极区域125s、沟道区域125c和漏极区域125d，以及TFT126的源极区域126s、沟道区域126c和漏极区域126d。沟道区域125c、126c是半导体层Se中与栅极配线G重叠的区域，栅极配线G中与沟道区域125c、126c对应的区域作为TFT125、126的栅极电极起作用。半导体层Se还具有与辅助电容配线CS电容耦合的辅助电容区域。半导体层Se的辅助电容区域与漏极区域126d连接。
半导体层Se的源极区域125s经由设置在绝缘层132上的连通孔CH1与源极配线S电连接。TFT125的漏极区域125d与TFT126的源极区域126s连接。另外，漏极区域126d经由设置在绝缘层132上的其它连通孔CH2与漏极电极128电连接，漏极电极128经由设置在绝缘层133上的连通孔CH3与像素电极122电连接。因此，像素电极122的电位与漏极电极128的电位相等。
像素电极122由透明的导电性材料形成，例如由铟锡氧化物(Indium Tin Oxide：ITO)形成。像素电极122的长度在x方向上为40μm，在y方向上为120μm，由像素电极122整体规定的像素区域的纵横比差别很大，但像素电极122具备具有纵横比比较小的对称性高的形状的第一区域122a和第二区域122b。例如，第一区域122a和第二电极122b各自的形状是大致矩形状。当从有源矩阵基板120的主面的法线方向观看时，第一区域122a设置在栅极配线G的一侧，第二区域122b设置在栅极配线G的另一侧。
第一区域122a经由连接区域122c与第二区域122b直接连接。另外，在像素电极122的第一区域122a与第二区域122b之间形成缝隙122s，像素电极122的缝隙122s与栅极配线G对应地设置。当从有源矩阵基板120的主面的法线方向观看时，第一区域122a的边缘122e1与第二区域122b的边缘122e2相对。像这样，像素电极122具有“U”字形状。
在对置基板140的液晶层160一侧，与像素电极122的第一区域122a的大致中心对应地设置有取向限制构造142a，而且，与像素电极122的第二区域122b的大致中心对应地设置有取向限制构造142b。这里，取向限制构造142a、142b是铆钉或开口部。对置电极142也能够由ITO形成。
液晶层160是垂直取向型，例如，包含具有负的介质各向异性的向列液晶材料。这里虽然没有图示，但是有源矩阵基板120、对置基板140各自具有取向膜，液晶层160的液晶分子162在黑显示时，相对于取向膜的主面大致垂直地取向。当施加电压增大时，液晶分子162与像素电极122的区域122a、122b对应地呈放射状倾斜取向。另外，由于与像素电极122的区域122a、122b的中心对应地在对置基板140上设置有取向限制构造142a和142b，因此，液晶分子162的放射性倾斜取向稳定。这样的模式也称为CPA模式。
在液晶显示装置100A中，栅极配线G的宽度例如是4μm，辅助电容配线CS的宽度例如是10μm。像这样，辅助电容配线CS的宽度比栅极配线G大，由此，能够使与半导体层Se的电容耦合区域的电容耦合的值增大。另外，辅助电容配线CS在相邻的2行像素之间延伸，1根辅助电容配线CS与1行像素的半导体层Se相对，1根辅助电容配线CS与1行像素关联。这里虽然没有图示，但是在对置基板140上与栅极配线G、源极配线S和辅助电容配线CS对应地设置有黑矩阵。
辅助电容配线CS与栅极配线G在同一工艺中形成，由相同的金属材料形成。将辅助电容配线CS和栅极配线G总称为栅极金属。另外，漏极电极128与源极配线S在同一工艺中形成，由相同的金属材料形成。源极配线S和漏极电极128被总称为源极金属。
在本实施方式的液晶显示装置100A中，设置有与栅极配线G的一部分重叠的导电层130，导电层130与源极配线S连接。导电层130由与源极配线S和漏极电极128相同的材料形成，是源极金属的一部分。当从有源矩阵基板120的主面的法线方向观看时，导电层130具有位于像素电极122的第一区域122a与第二区域122b之间的区域130r。导电层130的区域130r与像素电极122的缝隙122s对应设置，与栅极配线G重叠。这样，导电层130的区域130r与像素电极122不重叠，与栅极配线G重叠。
这里，对有源矩阵基板120的叠层构造进行说明。在透明基板121上设置有半导体层Se。另外，也可以在透明基板121与半导体层Se之间设置底涂层(未图示)。
在半导体层Se上设置有绝缘层131，在绝缘层131之上设置有栅极配线G和辅助电容配线CS。绝缘层131的一部分作为TFT125、126的栅极绝缘膜起作用。
在栅极配线G、辅助电容配线CS和绝缘层131上设置有绝缘层132。在绝缘层132上设置有源极配线S、漏极电极128和导电层130。另外，在这样的源极金属上设置有绝缘层133，在绝缘层133上设置有像素电极122。另外，当将绝缘层132、133总称为层间绝缘层134时，导电层130设置在栅极配线G与像素电极122之间的层间绝缘层134内。
在液晶显示装置100A中，按照每根栅极配线使写入极性反转。例如，当向对象像素进行正极性的写入时，在与对象像素相邻的行的像素中进行负极性的写入。这样的驱动也称为行反转驱动。另外，在此，“正极性”是指像素电极的电位比对置电极高，在以下的说明中，也将正极性地进行写入称为“正写入”。另外，所谓“负极性”是指像素电极的电位比对置电极低，在以下的说明中，也将负极性地进行写入称为“负写入”。在行反转驱动中，也可以按照每一个水平扫描期间使对置电极的电位变化，由此，能够减少源极配线的电位的振幅，降低消耗电力。
另外，在液晶显示装置100A中，按照每一个帧使写入极性反转，对于对象像素，当在某个帧中进行正极性的写入时，在下一个帧中进行负极性的写入。这样的驱动也称为帧反转驱动。通过进行以上那样的行反转驱动和帧反转驱动来抑制闪烁的发生。
另外，在液晶显示装置100A中进行点顺序驱动。进行点顺序驱动的源极驱动器例如在特开2002-196360号公报中被公开。一般在进行点顺序驱动的情况下，向1个像素写入的期间变得比线顺序驱动时短，但在此使用载流子迁移率高的多晶硅作为半导体层Se，进行点顺序驱动。像这样，通过进行点顺序驱动，也可以不对每一根源极配线设置源极驱动器，能够谋求降低成本。但是，液晶显示装置100A的驱动不限于点顺序驱动，也可以是线顺序驱动。或者，液晶显示装置100A的驱动也可以由比源极配线少的多个源极驱动器进行。这样的驱动也称为SSD(Source Shared Driving：源极共用驱动)驱动。
以下，与比较例1和比较例2的液晶显示装置进行比较，说明本实施方式液晶显示装置100A的优点。
首先，参照图2和图3说明比较例1的液晶显示装置500。图2中表示比较例1的液晶显示装置500的示意图。液晶显示装置500除没有设置导电层130这一点外，具有与本实施方式的液晶显示装置100A同样的结构，为了避免冗长省略重复的说明。这里，在液晶显示装置500中进行行反转驱动、帧反转驱动和点顺序驱动。另外，这里为了避免使说明过于复杂，液晶显示装置500驱动成使所有像素的亮度为最高亮度，在这种情况下，液晶显示装置500显示白。
首先，在某个水平扫描期间中向某个像素进行写入。在以下的说明中，也将该像素称为对象像素。例如，对象像素是第n行的像素。当选择了栅极配线G时，与对象像素对应的栅极配线G的电位是8V，由此，图2表示的TFT525、526成为导通状态。这时，通过源极驱动器(未图示)，源极配线S的电位成为2.8V，像素电极522的电位也成为2.8V。另外，对置电极542的电位是-1.25V。这里，施加在液晶层560上的电压(即，像素电极522与对置电极542之间的电位差的绝对值)是4.05V。
然后，栅极配线G成为非选择，与像素电极对应的栅极配线G的电位成为-8V。另外，源极驱动器与源极配线S电切断，源极配线S成为浮置状态。另外，一般栅极配线G的电位的振幅比其它电极的电位高，由此，能够抑制TFT的断开电流并实现高速响应。
紧接在其后，对置电极542的电位从-1.25V变化到3.65V。伴随着这样的对置电极542的电位变化，像素电极522的电位也发生变化。像素电极522的电位变化量与对置电极542的电位变化量相等，具体而言，像素电极522的电位从2.8V变化到7.7V。
然后，在下一个水平扫描期间中，进行下一行(例如，第n+1行的像素)的写入。在这里进行行反转驱动，与源极驱动器连接的源极配线S的电位变化到比对置电极542的电位(3.65V)低的-0.4V。但是，对象像素的栅极配线G保持非选择状态不变，栅极配线G的电位是-8V，其结果，TFT525、526是断开状态，像素电极522的电位保持7.7V不变。这里，施加在液晶层560上的电压是4.05V。
然后，进一步进行下一行(例如，第n+2行的像素)的写入。对置电极542的电位变化到-1.25V，源极配线S的电位变化到2.8V。另外，在这里对象像素的栅极配线G也保持非选择的状态不变，栅极配线G的电位是-8V，其结果，TFT525、526是断开状态，伴随着对置电极542的电位变化，像素电极522的电位变化到2.8V。施加在液晶层560上的电压保持4.05V不变。以下，同样按照每一行进行极性反转后的写入。
向对象像素进行了正写入1帧后，向对象像素进行负写入。当选择了栅极配线G时，栅极配线G的电位是8V，由此，图2表示的TFT525、526成为导通状态，通过源极驱动器，源极配线S的电位成为-0.4V，像素电极522的电位也成为-0.4V。另外，对置电极542的电位是3.65V。这里，施加在液晶层560上的电压是4.05V。
然后，栅极配线G成为非选择，栅极配线G的电位成为-8V。另外，源极驱动器与源极配线S电切断，源极配线S成为浮置状态。
紧接在其后，对置电极542的电位从3.65V变化到-1.25V。伴随着这样的对置电极542的电位变化，像素电极522的电位也发生变化。像素电极522的电位变化量与对置电极542的电位变化量相等，具体而言，像素电极522的电位从-0.4V变化到-5.3V。
然后，进行下一行(例如，第n+1行的像素)的写入。通过行反转驱动，与源极驱动器连接的源极配线S的电位变化到比对置电极542的电位(-1.25V)高的2.8V。但是，对象像素的栅极配线G保持非选择状态不变，栅极配线G的电位是-8V，其结果，TFT525、526是断开状态，像素电极522的电位保持-5.3V不变，对置电极542的电位是-1.25V。这里，施加在液晶层560上的电压是4.05V。
然后，进一步进行下一行(例如，第n+2行的像素)的写入。对置电极542的电位变化到3.65V。另外，对象像素的栅极配线G也保持非选择的状态不变，栅极配线G的电位是-8V，其结果，TFT525、526是断开状态，伴随着对置电极542的电位变化，像素电极522的电位变化到-0.4V。这里，施加在液晶层560上的电压保持4.05V不变。以下，同样地进行写入。
表1表示上述的对置电极542、像素电极522、源极配线S、栅极配线G的电位变化。
[表1]
Figure BPA00001279061900111
接着，参照图3，说明比较例1的液晶显示装置500的等电位线的变化。图3的(a)～图3(h)分别表示比较例1的液晶显示装置500的剖视图和等电位线，相当于沿着图2的3-3’线的剖面。图3(a)～图3(h)分别与表1的(a)～(h)对应。
这里，将图3(a)～图3(g)与图3(h)比较。如图3(a)～图3(g)所示，在像素电极522处由于设置有缝隙522s(参照图2)，因此形成为像素电极522的缝隙522s附近的等电位线落入像素电极522的缝隙522s中，像素电极522的缝隙522s附近的等电位线相对于像素电极522的缝隙522s成为向下凸出。由于液晶分子562被赋予成为与等电位线垂直那样的取向限制力，因此当形成这样向下凸出的等电位线时，液晶层560中像素电极522的缝隙522s附近的液晶分子562也向与由取向限制构造542a、542b限制的液晶分子562的倾斜方向一致的方向取向。
与其相对，在图3(h)中，像素电极522的缝隙522s附近的等电位线形成为从像素电极522的缝隙522s凸出，该等电位线相对于像素电极522的缝隙522s向上凸出。当形成这种向上凸出的等电位线时，液晶层560中像素电极522的缝隙522s附近的液晶分子562成为向与由取向限制构造542a、542b限制的液晶分子562的倾斜方向不同的方向取向，其结果，成为残像的原因。
另外，在至此为止的说明中，在比较例1的液晶显示装置500中，使像素电极522与对置电极542之间的电位差为4.05V，使所有像素的亮度成为最高亮度，而在以下的说明中，使所有像素的亮度为最低亮度。这种情况下，液晶显示装置500显示黑。像素电极522与对置电极542之间的电位差例如是0.85V。另外，通过这样在最低亮度的情况下也施加微小的电压，实现响应速度的增大。
在向对象像素进行负写入的情况下，栅极配线G的电位是8V，对置电极542的电位是3.65V，像素电极522的电位是2.8V。这里，施加在液晶层560上的电压(即，对置电极542与像素电极522之间的电位差)是0.85V。
然后，栅极配线G成为非选择，栅极配线G的电位成为-8V。另外，源极驱动器与源极配线S电切断，源极配线S成为浮置状态。
紧接在其后，对置电极542的电位从3.65V变化到-1.25V。伴随着这样的对置电极542的电位变化，像素电极522的电位也发生变化。像素电极522的电位变化量与对置电极542的电位变化量相等，具体而言，像素电极522的电位从2.8V变化到-2.1V。
然后，进行下一行(例如，第n+1行的像素)的写入。通过行反转驱动，与源极驱动器连接的源极配线S的电位变化到比对置电极542的电位(-1.25V)高的-0.4V，而对象像素的栅极配线G保持非选择状态不变，栅极配线G的电位是-8V，其结果，TFT525、526是断开状态，像素电极522的电位保持-2.1V不变，对置电极542的电位是-1.25V。这里，施加在液晶层560上的电压是0.85V。
然后，进一步进行下一行(例如，第n+2行的像素)的写入。对置电极542的电位变化到3.65V。另外，对象像素的栅极配线G保持非选择的状态不变，栅极配线G的电位是-8V，其结果，由于TFT525、526是断开状态，因此伴随着对置电极542的电位变化，像素电极522的电位变化到2.8V。这里，施加在液晶层560上的电压保持0.85V不变。以下，同样进行写入。
图3(i)中表示向对象像素进行了负写入以后，在其他行(例如，第n+1行的行)中进行了正写入时的等电位线。这里，对置电极542的电位是-1.25V，像素电极522的电位是-2.1V，栅极配线G的电位是-8V。图3(i)与图3(g)对应。如从图3(i)与图3(g)的比较所能够理解的那样，像素电极522与对置电极542之间的电位差越小，像素电极522的缝隙522s附近的等电位线越有向上凸出的倾向。因此，在最低亮度的情况下，与最高亮度相比较，易于发生取向紊乱。
另外，图3(j)中表示向对象像素进行了负写入以后，在其他行(例如，第n+2行的行)中进行了负写入时的等电位线。这里，对置电极542的电位是3.65V，像素电极522的电位是2.8V，栅极配线G的电位是-8V。图3(j)与图3(h)对应。如从图3(j)与图3(h)的比较所能够理解的那样，像素电极522与对置电极542之间的电位差越小，像素电极522的缝隙522s附近的等电位线的向上凸出的倾斜越陡峭。因此，在最低亮度的情况下，与最高亮度相比较，取向紊乱的区域广。
接着，参照图4，说明比较例2的液晶显示装置600。图4(a)中表示比较例2的液晶显示装置600的示意图。液晶显示装置600除栅极配线G不与像素电极622的缝隙622s对应而与像素电极622的第一区域622a重叠这一点以外，具有与本实施方式的液晶显示装置100A同样的结构，为了避免冗长省略重复的说明。
图4(b)中表示比较例2的液晶显示装置600的剖面和等电位线。图4(b)相当于沿着图4(a)的4b-4b’线的剖面。另外，在液晶显示装置600中，由于栅极配线G不与像素电极622的缝隙622s对应设置，因此在图4(b)中没有表示栅极配线G。另外，图4(b)中的箭头表示液晶分子的取向方向。
图4(b)中表示在向对象像素进行了负写入以后，在其他行(例如，第n+2行的行)中进行了负写入时的等电位线。这里，像素电极622的电位是-0.4V，对置电极642的电位是3.65V，施加在液晶层660上的电压(即，像素电极622与对置电极642之间的电位差的绝对值)是4.05V。另外，栅极配线G的电位是-8V。
在液晶显示装置600中，栅极配线G不与像素电极622的缝隙622s重叠。这样，由于栅极配线G不与像素电极622的缝隙622s对应设置，因此即使栅极配线G的电位的振幅大，像素电极622的缝隙622s附近的液晶分子662实质上也不受到栅极配线G的电位的影响，像素电极622的缝隙622s附近的等电位线的形状成为向下凸出。因此，如图4(b)所示，液晶层660中像素电极622的缝隙622s附近的液晶分子662向与由取向限制构造642a、642b限制的液晶分子662的倾斜方向一致的方向取向，抑制像素电极622的缝隙622s附近的液晶分子662的取向紊乱，作为其结果，残像得到抑制。
但是，在比较例2的液晶显示装置600中，由于栅极配线G与像素电极622的第一区域622a重叠，因此用于遮挡栅极配线G的黑矩阵与像素电极622的第一区域622a重叠，作为其结果，开口率降低。
相对于此，在本实施方式的液晶显示装置100A中，栅极配线G与像素电极122的缝隙122s对应设置，由此抑制开口率的降低。另外，在液晶显示装置100A中，与源极配线S连接的导电层130与栅极配线G对应设置。如上所述，由于源极配线S的电位的振幅比栅极配线G的电位小，因此通过与源极配线S连接的导电层130，由栅极配线G的电位产生的影响得到抑制，其结果，取向紊乱得到抑制。
以下，说明液晶显示装置100A的对置电极142、像素电极122、导电层130、源极配线S和栅极配线G的电位的具体变化。另外，在这里为了避免使说明过于复杂，液晶显示装置100A被驱动成使所有像素的亮度成为最高亮度。
首先，在某个水平扫描期间中向对象像素进行写入。例如，设对象像素为第n行的像素。当选择了栅极配线G时，栅极配线G的电位是8V，由此，图1(a)表示的TFT125、126成为导通状态，像素电极122的电位与源极配线S和导电层130的电位相等。这时，通过源极驱动器，源极配线S和导电层130的电位成为2.8V，像素电极122的电位也成为2.8V。另外，对置电极142的电位是-1.25V。这里，施加在液晶层160上的电压是4.05V。
然后，栅极配线G成为非选择，栅极配线G的电位成为-8V。另外，源极驱动器与源极配线S电切断，源极配线S成为浮置状态。
紧接在其后，对置电极142的电位从-1.25V变化到3.65V。伴随着这样的对置电极142的电位变化，像素电极122和与源极配线S连接的导电层130的电位也发生变化。像素电极122和导电层130的电位变化量与对置电极142的电位变化量相等，具体而言，像素电极122和导电层130的电位从2.8V变化到7.7V。
然后，进行下一行(例如，第n+1行的像素)的写入。在这里进行行反转驱动，与源极驱动器连接的源极配线S的电位比对置电极142的电位低。具体而言，对置电极142的电位是3.65V，而源极配线S和与其连接的导电层130的电位是-0.4V。另外，对象像素的栅极配线G保持非选择状态不变，栅极配线G的电位是-8V，其结果，TFT125、126是断开状态，像素电极122不与源极配线S和导电层130电连接。像素电极122的电位保持7.7V不变。这里，施加在液晶层160上的电压是4.05V。
然后，进一步进行下一行(例如，第n+2行的像素)的写入。对置电极142的电位变化到-1.25V。另外，对象像素的栅极配线G保持非选择的状态不变，栅极配线G的电位是-8V，其结果，TFT125、126是断开状态。因此，伴随着对置电极142的电位变化，像素电极122的电位变化到2.8V。这里，施加在液晶层160上的电压保持4.05V不变。以下，同样地进行写入。
向对象像素进行了正写入1帧后，向对象像素进行负写入。当选择了栅极配线G时，栅极配线G的电位是8V，由此，图1(a)所示的TFT125、126成为导通状态，像素电极122的电位与导电层130的电位相等。这时，通过源极驱动器，源极配线S和导电层130的电位成为-0.4V，另外，像素电极122的电位也成为-0.4V。另外，对置电极142的电位是3.65V。这里，施加在液晶层160上的电压是4.05V。
然后，栅极配线G成为非选择，栅极配线G的电位成为-8V。另外，源极驱动器与源极配线S电切断，源极配线S成为浮置状态。
紧接在其后，对置电极142的电位从3.65V变化到-1.25V。伴随着这样的对置电极142的电位变化，像素电极122和与源极配线S连接了的导电层130的电位也发生变化。像素电极122和导电层130的电位变化量与对置电极142的电位变化量相等，具体而言，像素电极122和导电层130的电位从-0.4V变化到-5.3V。
然后，进行下一行(例如，第n+1行的像素)的写入。通过行反转驱动，与源极驱动器连接的源极配线S的电位比对置电极142的电位高。具体而言，对置电极142的电位是-1.25V，而源极配线S和与其连接的导电层130的电位是2.8V。另外，对象像素的栅极配线G保持非选择的状态不变，栅极配线G的电位是-8V，其结果，TFT125、126是断开状态，像素电极122不与源极配线S和导电层130电连接。像素电极122的电位保持-5.3V不变。这里，施加在液晶层160上的电压是4.05V。
然后，进一步进行下一行(例如，第n+2行的像素)的写入。对置电极142的电位变化到3.65V。另外，对象像素的栅极配线G保持非选择的状态不变，栅极配线G的电位是-8V，其结果，TFT525、526是断开状态。因此，伴随着对置电极142的电位变化，像素电极122的电位变化到-0.4V。这里，施加在液晶层160上的电压保持4.05V不变。以下，同样地进行写入。
图2中表示上述的对置电极142、像素电极122、导电层130、栅极配线G的电位的变化。
[表2]
Figure BPA00001279061900171
接着，参照图5，说明液晶显示装置100A的等电位线的变化。另外，图5的(a)～图5(h)分别表示液晶显示装置100A的剖视图和等电位线，图5的(a)～图5(h)相当于沿着图1(a)的1c-1c’线的剖面。另外，图5(a)～图5(h)分别与表2的(a)～(h)对应。
如由图5(a)～图5(h)所能够理解的那样，在本实施方式的液晶显示装置100A中，由于像素电极122的缝隙122s附近的等电位线向下凸出，因此不发生取向紊乱。在液晶显示装置100A中，像素电极122的缝隙122s与栅极配线G重叠，而在栅极配线G与像素电极122之间的层间绝缘膜层134内设置有与源极配线S连接的导电层130。因此，栅极配线G的电位的影响被导电层130实质上屏蔽，像素电极122的缝隙122s附近的等电位线的形状向下凸出，因此，在液晶层160中，像素电极122的缝隙122s附近的液晶分子162成为向与由像素电极122的第一区域、第二区域122a、122b和取向限制构造142a、142b限制的液晶分子162的倾斜方向一致的方向取向，在像素电极122的缝隙122s附近，液晶分子162的取向紊乱得到抑制。
特别是，在向对象像素进行了负写入以后，向其它的像素进行负写入的情况下，在比较例1的液晶显示装置500中，如图3(h)所示，像素电极522的缝隙522s附近的等电位线向上凸出，而在本实施方式的液晶显示装置100A中，栅极配线G、像素电极122、对置电极142的电位即使与比较例1的液晶显示装置500相同，也如图5(h)所示那样，像素电极122的缝隙122s附近的等电位线向下凸出，抑制取向紊乱。这样，由导电层130实质上屏蔽栅极配线G的影响。如上所述，在液晶显示装置100A中，即使为了抑制开口率的降低而与栅极配线G对应地设置像素电极122的缝隙122s，也能够抑制取向紊乱。
另外，在上述的说明中，液晶显示装置100A被驱动成使所有像素的亮度成为最高亮度，而以下，液晶显示装置100A被驱动成所有像素的亮度成为最低亮度。
首先，在某个水平扫描期间中向对象像素进行写入。当选择了栅极配线G时，栅极配线G的电位是8V，由此，图1(a)表示的TFT125、126成为导通状态，像素电极122的电位与导电层130的电位相等。这时，通过源极驱动器，源极配线S和导电层130的电位成为-0.4V，像素电极122的电位也成为-0.4V。另外，对置电极142的电位是-1.25V。这里，施加在液晶层160上的电压是0.85V。
然后，栅极配线G成为非选择，栅极配线G的电位成为-8V。另外，源极驱动器与源极配线S电切断，源极配线S成为浮置状态。
紧接在其后，对置电极142的电位从-1.25V变化到3.65V。伴随着这样的对置电极142的电位变化，像素电极122和与源极配线S连接的导电层130的电位也发生变化。像素电极122和导电层130的电位变化量与对置电极142的电位变化量相等，具体而言，像素电极122和导电层130的电位从-0.4V变化到4.5V。
然后，进行下一行(例如，第n+1行的像素)的写入。在这里进行行反转驱动，与源极驱动器连接的源极配线S的电位比对置电极142的电位低。具体而言，对置电极142的电位是3.65V，而源极配线S和与其连接的导电层130的电位是2.8V。另外，对象像素的栅极配线G保持非选择状态不变，栅极配线G的电位是-8V，其结果，TFT125、126是断开状态，像素电极122与源极配线S和导电层130没有电连接。像素电极122的电位保持4.5V不变。这里，施加在液晶层160上的电压是0.85V。
然后，进一步进行下一行(例如，第n+2行的像素)的写入。对置电极142的电位变化到-1.25V。另外，对象像素的栅极配线G保持非选择的状态不变，栅极配线G的电位是-8V，其结果，TFT125、126是断开状态。因此，伴随着对置电极142的电位变化，像素电极122的电位变化到-0.4V。这里，施加在液晶层160上的电压保持0.85V不变。以下，同样地进行写入。
向对象像素进行了正写入的1帧以后，向对象像素进行负写入。当选择了栅极配线G时，栅极配线G的电位是8V，由此，图1(a)表示的TFT125、126成为导通状态，像素电极122的电位与导电层130的电位相等。这时，通过源极驱动器，源极配线S和导电层130的电位成为2.8V，像素电极122的电位也成为2.8V。另外，对置电极142的电位是3.65V。这里，施加在液晶层160上的电压是0.85V。
然后，栅极配线G成为非选择，栅极配线G的电位成为-8V。另外，源极驱动器与源极配线S电切断，源极配线S成为浮置状态。
紧接在其后，在进行下一行(例如，第n+1行的像素)的写入之前，对置电极142的电位从3.65V变化到-1.25V。伴随着这样的对置电极142的电位变化，像素电极122和与源极配线S连接的导电层130的电位也发生变化。像素电极122和导电层130的电位变化量与对置电极142的电位变化量相等，具体而言，像素电极122和导电层130的电位从2.8V变化到-2.1V。
然后，进行下一行(例如，第n+1行的像素)的写入。通过行反转驱动，与源极驱动器连接的源极配线S的电位比对置电极142的电位高。具体而言，对置电极142的电位是-1.25V，而源极配线S和与其连接的导电层130的电位是-0.4V。另外，对象像素的栅极配线G保持非选择的状态不变，栅极配线G的电位是-8V，其结果，TFT125、126是断开状态，像素电极122与源极配线S和导电层130没有电连接。像素电极122的电位保持-2.1V不变。这里，施加在液晶层160上的电压是0.85V。
然后，进一步进行下一行(例如，第n+2行的像素)的写入。对置电极142的电位变化到3.65V。另外，对象像素的栅极配线G保持非选择的状态不变，栅极配线G的电位是-8V，其结果，TFT125、126是断开状态。因此，伴随着对置电极142的电位变化，像素电极122的电位变化到2.8V。这里，施加在液晶层160上的电压保持0.85V不变。以下，同样地进行写入。
表3中表示上述的对置电极142、像素电极122、导电层130、栅极配线G的电位的变化。
[表3]
Figure BPA00001279061900201
图6中表示液晶显示装置100A的等电位线。图6(a)与表3的(a)对应，图6(b)与表3的(c)对应，图6(c)与表3的(d)对应。
如图6(a)～图6(c)所示，这种情况下，像素电极122的缝隙122s附近的等电位线相对于像素电极122的缝隙122s也向下凸出，不发生取向紊乱。另外，在这里虽然没有图示，但在表3的(e)～(h)中也不发生取向紊乱。
另外，在上述的说明中，在比较例1的液晶显示装置500中，如图3(h)～图3(j)所示，向对象像素进行了负写入以后发生了取向紊乱，而在液晶显示装置100A中没有发生取向紊乱，但严密而言，有时在液晶显示装置100A中也发生取向紊乱。以下，说明在液晶显示装置100A中发生取向紊乱的情况。
首先，研究取向紊乱发生的条件。这里，将对置电极的电位记为D1，像素电极的电位记为D2，与像素电极的缝隙对应的下方的导电部件的电位记为D3。D3是比较例1的液晶显示装置500中的栅极配线G的电位，另外，是液晶显示装置100A中的导电层130的电位。
如上所述，在比较例1的液晶显示装置500中，在图3(h)、图3(i)和图3(j)中，等电位线相对于像素电极522的缝隙522s成为向上凸出，发生取向紊乱。这时，D1、D2和D3具有D1＞D2＞D3的关系。另外，在满足D1＜D2＜D3的关系的情况下，有时也同样发生取向紊乱。根据上述可以说，在发生取向紊乱的情况下，D1、D2和D3满足D1＞D2＞D3或者D1＜D2＜D3的关系。但是，不是只要满足D1＞D2＞D3或者D1＜D2＜D3的关系，就一定发生取向紊乱。例如，在表示比较例1的液晶显示装置500的等电位线的图3(a)中，D1、D2和D3虽然满足D1＜D2＜D3的关系，但是并没有发生取向紊乱。这样，即使满足D1＞D2＞D3或者D1＜D2＜D3，但根据各膜的厚度或者电位的值，有时也不发生取向紊乱。
另一方面，如从表2和表3所能够理解的那样，在液晶显示装置100A中，在使所有像素成为最高亮度或者最低亮度的情况下，D1、D2和D3不满足D1＞D2＞D3或者D1＜D2＜D3。从这一点也可知在液晶显示装置100A中取向紊乱得到抑制。
但是，在液晶显示装置100A中，D1、D2和D3当然不是始终不满足D1＞D2＞D3或者D1＜D2＜D3。在上述的说明中，液晶显示装置100A使所有的像素成为最高亮度或最低亮度，但是像素的亮度也可以与其它像素不同。在此，作为例示，使对象像素和与对象像素相邻的行的亮度成为最低亮度，使其下一行的亮度成为最高亮度，表4中表示这种情况下的对置电极142、像素电极122、导电层130和栅极配线G的电位的变化。
[表4]
Figure BPA00001279061900221
图7中表示液晶显示装置100A的等电位线。图7(a)与表4的(a)对应，图7(b)与表4的(c)对应，图7(c)与表4的(d)对应。
如图7(c)所示，等电位线相对于像素电极122的缝隙122s成为向上凸出，发生取向紊乱。这时，D1、D2和D3满足D1＜D2＜D3的关系。像这样，在向对象像素进行了低亮度的正写入以后，当向其它行的像素进行高亮度的正写入时，同样地，对象像素的等电位线相对于像素电极122缝隙122s成为向上凸出。
另外，在向对象像素进行了低亮度的负写入以后，当向其它行的像素进行高亮度的负写入时，如从表4的(h)所能够理解的那样，D1、D2和D3满足D1＞D2＞D3的关系。在这种情况下，对象像素的等电位线相对于像素电极122的缝隙122s也同样成为向上凸出。
另外，作为其它的例子，使对象像素的行的亮度成为最低亮度，使与对象像素相邻的行和下一行的亮度成为最高亮度，表5中表示这种情况下的对置电极142、像素电极122、导电层130和栅极配线G电位的变化。
[表5]
Figure BPA00001279061900231
另外，表5的(a)与图7(a)对应，表5的(c)与图6(b)对应，表5的(d)与图7(c)对应。这样，在向对象像素进行了低亮度的正写入后，当向其他行的像素进行高亮度的正写入时，如从与表5的(d)对应的图7(c)所能够理解的那样，等电位线相对于像素电极122的缝隙122s成为向上凸出，发生取向紊乱。这时，D1、D2和D3满足D1＜D2＜D3的关系。另外，在向对象像素进行了低亮度的负写入以后，当向其他行的像素进行高亮度的负写入时，如从表5的(h)所理解的那样，D1、D2和D3满足D1＞D2＞D3的关系。
另外，像这样，在液晶显示装置100A中也有时满足D1＞D2＞D3或者D1＜D2＜D3，但在液晶显示装置100A中，该期间是1个水平扫描期间，在每一个水平扫描期间中存在不满足上述关系的期间。因此，在实际的显示方面不发生很大的影响。与此相对，在比较例1的液晶显示装置500中，向对象像素进行了负写入以后，在向其它的像素进行写入的期间中，等电位线相对于像素电极的缝隙成为向上凸出而发生取向紊乱。
(实施方式2)
在上述的说明中，导电层130与源极配线S连接，但本发明不限于此。导电层130也可以与漏极电极128连接。
以下，参照图8，说明本实施方式的液晶显示装置100B。图8(a)中表示液晶显示装置100B的示意图。液晶显示装置100B除与像素电极122的缝隙122s对应设置的导电层130不与源极配线S连接而与漏极电极128连接这一点以外，具有与上述的液晶显示装置100A同样的结构，在避免冗长的目的下省略重复的说明。
在液晶显示装置100B中，当从有源矩阵基板120的主面的法线方向观看时，导电层130也具有位于像素电极122的第一区域122a与第二区域122b之间的区域130r。导电层130的区域130r与像素电极122的缝隙122s对应设置，与栅极配线G重叠。像这样，导电层130的区域130r不与像素电极122重叠，而与栅极配线G重叠。在液晶显示装置了100B中，导电层130与和像素电极122电连接的漏极电极128连接。
图8(b)中表示液晶显示装置100B的剖视图和等电位线。图8(b)相当于沿着图8(a)的8b-8b’线的剖面。在图8(b)中，表示在向对象像素进行了负写入以后，向其它的像素进行负写入时的等电位线。另外，图8(b)中的箭头表示液晶分子的取向方向。
这里，对置电极142的电位是-1.25V，像素电极122的电位是-5.3V，导电层130的电位是-5.3V，栅极电极G的电位是-8V。在液晶显示装置100B中，像素电极122的缝隙122s附近的等电位线也成为向下凸出，不发生取向紊乱。
另外，如上所述，当将对置电极142的电位记为D1，将像素电极122的电位记为D2，将导电层130的电位记为D3时，在液晶显示装置100A中有时存在满足D1＞D2＞D3或者D1＜D2＜D3的期间，而在液晶显示装置100B中，成为D2＝D3，不存在满足D1＞D2＞D3或者D1＜D2＜D3的期间，取向紊乱得到充分抑制。
另外，在上述的说明中，导电层130作为源极金属的一部分形成，但本发明不限于此。导电层130也可以作为栅极金属的一部分形成。但是，导电层130的电位优选为在正写入时比对置电极142的电位高的像素电极122的电位以下，而且，为在负写入时比对置电极142的电位低的像素电极122的电位以上。对置电极142的电位可以与施加在辅助电容配线CS上的辅助电容信号的电位以同相位变化，导电层130可以与这种辅助电容配线CS电连接。例如，作为施加在辅助电容配线CS上的辅助电容信号，输入与施加在对置电极142上的相对信号等价的信号，导电层130的电位也可以与对置电极142的电位相等。在这种情况下，成为D1＝D3，不满足D1＞D2＞D3或者D1＜D2＜D3，能够充分地抑制取向紊乱。
另外，在上述的说明中，像素电极122经由漏极电极128与半导体层Se的漏极区域126d电连接，但本发明不限于此。像素电极122也可以不经由漏极电极128地与半导体层Se的漏极区域126d电连接。
另外，在上述的说明中，像素电极122设置成“U”字状，但本发明不限于此。像素电极122也可以设置成“O”字状，并在像素电极122的第一区域122a与第二区域122b之间设置开口部。
另外，在上述说明中，像素电极122的第一区域122a经由连接区域122c与第二区域122b连接，但本发明不限于此。像素电极122也可以不具有连接区域122c，第一区域122a不与第二区域122b直接连接，由此，由第一区域、第二区域122a和122b各自规定子像素电极。这种情况下，2个子像素电极的电位也可以相互不同，或者，进而也可以与和像素电极122的第一区域122a对应的开关元件分开，另外设置与像素电极122的第二区域122b对应的开关元件。另外，通过使2个子像素电极的电位不同，使子像素的V-T曲线变化，由此能够谋求泛白的改善。
另外，在上述的说明中，液晶分子162以铆钉、开口部为中心放射状地倾斜取向，但本发明不限于此。液晶分子162也可以沿着设置在2个基板120、140的液晶层160一侧的肋、缝隙(未图示)取向。
另外，在上述的说明中，TFT125、126具有顶栅型构造，但本发明不限于此。TFT125、126也可以具有底栅型构造。
另外，在上述的说明中，有源矩阵基板120具有辅助电容配线CS，但本发明不限于此。有源矩阵基板120也可以不具有辅助电容配线CS。
另外，为了参考，在本说明书中援引了作为本申请的基础申请的特愿2008-164983号的公开内容。
工业上的可利用性
本发明的液晶显示装置能够在抑制开口率降低的同时抑制取向紊乱。

Claims (12)

1.一种液晶显示装置，其特征在于：
包括：有源矩阵基板，其具有像素电极、栅极配线和源极配线；对置基板，其具有对置电极；和液晶层，其设置在所述像素电极与所述对置电极之间，
在从所述有源矩阵基板的主面的法线方向观看时，所述像素电极具有设置在所述栅极配线的一侧的第一区域和设置在所述栅极配线的另一侧的第二区域，
所述有源矩阵基板还具有设置在所述栅极配线与所述像素电极之间的绝缘层内的导电层，
在从所述有源矩阵基板的主面的法线方向观看时，所述导电层具有位于所述像素电极的所述第一区域与所述第二区域之间的、与所述栅极配线重叠且不与所述像素电极重叠的区域，
所述导电层与所述像素电极或所述源极配线电连接。
2.如权利要求1所述的液晶显示装置，其特征在于：
所述导电层由与所述源极配线相同的材料形成。
3.如权利要求1或2所述的液晶显示装置，其特征在于：
所述有源矩阵基板还包括：
半导体层；
薄膜晶体管，其具有设置于所述半导体层的源极区域、沟道区域和漏极区域；和
漏极电极，其与所述薄膜晶体管的所述漏极区域和所述像素电极电连接。
4.如权利要求3所述的液晶显示装置，其特征在于：
所述漏极电极由与所述源极配线相同的材料形成。
5.如权利要求1至4中任一项所述的液晶显示装置，其特征在于：
所述导电层与所述源极配线连接。
6.如权利要求1至4中任一项所述的液晶显示装置，其特征在于：
所述导电层与所述像素电极电连接。
7.如权利要求3或4所述的液晶显示装置，其特征在于：
所述导电层与所述漏极电极连接。
8.如权利要求1至7中任一项所述的液晶显示装置，其特征在于：
所述像素电极还具有连接所述第一区域和所述第二区域的连接区域。
9.如权利要求1至7中任一项所述的液晶显示装置，其特征在于：
所述像素电极的所述第一区域规定第一子像素电极，所述像素电极的所述第二区域规定第二子像素电极。
10.如权利要求1至9中任一项所述的液晶显示装置，其特征在于：
所述有源矩阵基板还具有辅助电容配线。
11.一种液晶显示装置，其特征在于：
包括：有源矩阵基板，其具有像素电极、栅极配线、源极配线和辅助电容配线；对置基板，其具有对置电极；和液晶层，其设置在所述像素电极与所述对置电极之间，
在从所述有源矩阵基板的主面的法线方向观看时，所述像素电极具有设置在所述栅极配线的一侧的第一区域和设置在所述栅极配线的另一侧的第二区域，
所述有源矩阵基板还具有设置在所述栅极配线与所述像素电极之间的绝缘层内的导电层，
在从所述有源矩阵基板的主面的法线方向观看时，所述导电层具有位于所述像素电极的所述第一区域与所述第二区域之间的、与所述栅极配线重叠且不与所述像素电极重叠的区域，
所述导电层与所述像素电极、所述源极配线或所述辅助电容配线电连接。
12.如权利要求11所述的液晶显示装置，其特征在于：
所述辅助电容配线的电位与所述对置电极的电位以同相位变化，
所述导电层与所述辅助电容配线电连接。
CN2009801235016A 2008-06-24 2009-06-17 液晶显示装置 Pending CN102067027A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-164983 2008-06-24
JP2008164983 2008-06-24
PCT/JP2009/002766 WO2009157157A1 (ja) 2008-06-24 2009-06-17 液晶表示装置

Publications (1)

Publication Number Publication Date
CN102067027A true CN102067027A (zh) 2011-05-18

Family

ID=41444230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801235016A Pending CN102067027A (zh) 2008-06-24 2009-06-17 液晶显示装置

Country Status (3)

Country Link
US (1) US20110102725A1 (zh)
CN (1) CN102067027A (zh)
WO (1) WO2009157157A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931505A (zh) * 2018-09-19 2020-03-27 夏普株式会社 显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011132452A1 (ja) * 2010-04-20 2011-10-27 シャープ株式会社 液晶表示パネルおよび液晶表示装置
CN105425482A (zh) * 2016-01-18 2016-03-23 京东方科技集团股份有限公司 一种液晶显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101187767A (zh) * 2006-11-23 2008-05-28 三星电子株式会社 显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702319B2 (ja) * 1991-07-25 1998-01-21 シャープ株式会社 アクティブマトリクス基板
JPH0572562A (ja) * 1991-09-18 1993-03-26 Seiko Epson Corp アクテイブマトリクス型表示装置
JPH10213812A (ja) * 1997-01-31 1998-08-11 Sharp Corp アクティブマトリクス型液晶表示装置
US6965422B2 (en) * 1998-07-24 2005-11-15 Sharp Kabushiki Kaisha Liquid crystal display device
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
US20050270462A1 (en) * 2004-05-21 2005-12-08 Norio Koma Liquid crystal display device
JP4703258B2 (ja) * 2005-05-16 2011-06-15 シャープ株式会社 薄膜トランジスタ基板及び液晶表示パネル
US20070200990A1 (en) * 2006-02-24 2007-08-30 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101187767A (zh) * 2006-11-23 2008-05-28 三星电子株式会社 显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931505A (zh) * 2018-09-19 2020-03-27 夏普株式会社 显示装置
CN110931505B (zh) * 2018-09-19 2023-12-01 夏普株式会社 显示装置

Also Published As

Publication number Publication date
WO2009157157A1 (ja) 2009-12-30
US20110102725A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
USRE47660E1 (en) Liquid crystal display
EP2447934B1 (en) Liquid crystal display
US7869676B2 (en) Liquid crystal display panel with dual-TFTs pixel units having different TFT channel width/length ratios
US8581816B2 (en) Liquid crystal display and driving method thereof
US7839369B2 (en) Liquid crystal display having cutout arranged at pixel electrode with specific position from cutout arranged at common electrode, and driving method thereof
US8259278B2 (en) Liquid crystal display
US7511789B2 (en) Liquid crystal display
JP5253585B2 (ja) 液晶表示装置
KR20030042221A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20070054010A (ko) 표시장치
US20170236474A1 (en) Array substrate, display panel and driving method thereof
US20110310075A1 (en) Liquid crystal display and driving method thereof
US9514698B2 (en) Liquid crystal display having high and low luminances alternatively represented
US8325287B2 (en) Liquid crystal display
CN102725676A (zh) 液晶显示装置
CN104272176A (zh) 液晶驱动方法和液晶显示装置
KR20110061177A (ko) 액정 표시 장치
CN102804036A (zh) 液晶显示装置
CN102067027A (zh) 液晶显示装置
KR20030004458A (ko) 수직 배향형 액정 표시 장치
KR102164311B1 (ko) 액정 표시 장치
KR102223000B1 (ko) 액정 표시 장치
KR20020002590A (ko) 전계를 향상시킨 수직배향-프린지전계스위칭 모드액정표시장치
CN108873415B (zh) 液晶显示装置及驱动方法
Kondo et al. Wide‐viewing‐angle 13.3‐in. XGA displays with in‐plane switching mode of nematic LCs addressed by TFTs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110518