JPH0572562A - アクテイブマトリクス型表示装置 - Google Patents
アクテイブマトリクス型表示装置Info
- Publication number
- JPH0572562A JPH0572562A JP23831291A JP23831291A JPH0572562A JP H0572562 A JPH0572562 A JP H0572562A JP 23831291 A JP23831291 A JP 23831291A JP 23831291 A JP23831291 A JP 23831291A JP H0572562 A JPH0572562 A JP H0572562A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- active matrix
- channel
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス型ＬＣＤの表示特性を
改良する。 【構成】 データバスラインの一部が、薄膜トランジス
タのチャネル上で、チャネル部分と画素電極とに侠持さ
れている。これによれば、スイッチ用の薄膜トランジス
タは拡幅されたデータラインで覆われているので、光が
薄膜トランジスタのチャネルに届いて光電流を生成させ
ることがなくなり、薄膜トランジスタのオフ電流を低減
する事ができる。更に、同時に画素電極とゲート電極と
のオーバラップが無くなり、クロスタークキャパシタを
低減する事ができる。
改良する。 【構成】 データバスラインの一部が、薄膜トランジス
タのチャネル上で、チャネル部分と画素電極とに侠持さ
れている。これによれば、スイッチ用の薄膜トランジス
タは拡幅されたデータラインで覆われているので、光が
薄膜トランジスタのチャネルに届いて光電流を生成させ
ることがなくなり、薄膜トランジスタのオフ電流を低減
する事ができる。更に、同時に画素電極とゲート電極と
のオーバラップが無くなり、クロスタークキャパシタを
低減する事ができる。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
表示装置に関するもので、特に詳細には、スイッチとし
て薄膜トランジスタを用いるアクティブマトリクス型液
晶ディスプレイ（ＬＣＤ）に使用される。
表示装置に関するもので、特に詳細には、スイッチとし
て薄膜トランジスタを用いるアクティブマトリクス型液
晶ディスプレイ（ＬＣＤ）に使用される。
【０００２】
【従来の技術】平板型のディスプレイ装置として、アク
ティブマトリクス型ＬＣＤが知られている。このような
ＬＣＤには、対向基板側に光シールドを有しないタイプ
のものがあり、その一例として図４および図５のものが
知られている。これは、データバスラインとゲートバス
ラインと薄膜トランジスタとが画素電極とオーバラップ
し、これによって高開口率が達成されている。図４は一
画素分の平面図、図５はそのＡ−Ａ線断面図である。
ティブマトリクス型ＬＣＤが知られている。このような
ＬＣＤには、対向基板側に光シールドを有しないタイプ
のものがあり、その一例として図４および図５のものが
知られている。これは、データバスラインとゲートバス
ラインと薄膜トランジスタとが画素電極とオーバラップ
し、これによって高開口率が達成されている。図４は一
画素分の平面図、図５はそのＡ−Ａ線断面図である。
【０００３】図４および図５の通り、支持基板１上には
画素ごとにスイッチ用の薄膜トランジスタ２が設けられ
ている。薄膜トランジスタ２は支持基板１にパターン形
成した半導体薄膜２１上にゲート酸化膜２２を形成し、
チャネル部分２３に対応してゲート電極２４を設けて構
成される。このゲート電極２４は支持基板１上のゲート
バスライン３１と一体になっており、このゲートバスラ
イン３１に直交するよう設けられたデータバスライン３
２は、薄膜トランジスタ２のソース２５に接続されてい
る。
画素ごとにスイッチ用の薄膜トランジスタ２が設けられ
ている。薄膜トランジスタ２は支持基板１にパターン形
成した半導体薄膜２１上にゲート酸化膜２２を形成し、
チャネル部分２３に対応してゲート電極２４を設けて構
成される。このゲート電極２４は支持基板１上のゲート
バスライン３１と一体になっており、このゲートバスラ
イン３１に直交するよう設けられたデータバスライン３
２は、薄膜トランジスタ２のソース２５に接続されてい
る。
【０００４】薄膜トランジスタ２上には薄い絶縁膜４１
と厚い絶縁膜４２とが順次に形成され、この上面に薄膜
トランジスタ２のドレイン２６に接続された画素電極５
が設けられている。このように構成された支持基板は、
表面に透明な共通電極６１が形成された対向基板６２と
組み合わされ、この間に液晶７が充填されている。な
お、データバスライン３２はゲートバスライン３１上に
延ばされて容量電極部３５が形成され、これによって駆
動時の状態保持のためのキャパシタが生成されている。
と厚い絶縁膜４２とが順次に形成され、この上面に薄膜
トランジスタ２のドレイン２６に接続された画素電極５
が設けられている。このように構成された支持基板は、
表面に透明な共通電極６１が形成された対向基板６２と
組み合わされ、この間に液晶７が充填されている。な
お、データバスライン３２はゲートバスライン３１上に
延ばされて容量電極部３５が形成され、これによって駆
動時の状態保持のためのキャパシタが生成されている。
【０００５】
【発明が解決しようとする課題】このようなアクティブ
マトリクス型ＬＣＤでは、対向基板６２側に光シールド
が設けられていないため、薄膜トランジスタのオフ電流
が増大し、表示特性が損われる欠点があった。すなわ
ち、前述のような高開口率のアクティブマトリクス型Ｌ
ＣＤやノーマリブラック表示のアクティブマトリクス型
ＬＣＤでは、ゲート電極側から薄膜トランジスタに光が
入射したとき、光電流によってオフ電流が増大する。光
の入射の態様としては、多重反射によって薄膜トランジ
スタのチャネルに入射する場合の他、ゲート電極を透過
してチャネルに入射する場合があるが、いずれにせよ、
オフ電流の増大は非選択期間のデータの保持特性を悪化
させ、ＬＣＤの表示特性を損う。更に、もう一つの欠点
として、画素電極とゲート電極とがオーバラップしてい
る事がある。この部分はアクティブマトリクス型ＬＣＤ
においていわゆるクロストークキャパシタを形成する
が、公知の様に、クロストークによる電圧シフトはあら
ゆる表示や素子バイアスの状態において補償できるもの
ではなく、やはりＬＣＤの表示特性を損う原因になって
いる。
マトリクス型ＬＣＤでは、対向基板６２側に光シールド
が設けられていないため、薄膜トランジスタのオフ電流
が増大し、表示特性が損われる欠点があった。すなわ
ち、前述のような高開口率のアクティブマトリクス型Ｌ
ＣＤやノーマリブラック表示のアクティブマトリクス型
ＬＣＤでは、ゲート電極側から薄膜トランジスタに光が
入射したとき、光電流によってオフ電流が増大する。光
の入射の態様としては、多重反射によって薄膜トランジ
スタのチャネルに入射する場合の他、ゲート電極を透過
してチャネルに入射する場合があるが、いずれにせよ、
オフ電流の増大は非選択期間のデータの保持特性を悪化
させ、ＬＣＤの表示特性を損う。更に、もう一つの欠点
として、画素電極とゲート電極とがオーバラップしてい
る事がある。この部分はアクティブマトリクス型ＬＣＤ
においていわゆるクロストークキャパシタを形成する
が、公知の様に、クロストークによる電圧シフトはあら
ゆる表示や素子バイアスの状態において補償できるもの
ではなく、やはりＬＣＤの表示特性を損う原因になって
いる。
【０００６】そこで本発明は、非選択期間の保持特性を
向上させ、かつクロストークを減少させることのできる
アクティブマトリクス型表示装置を提供することを目的
とする。
向上させ、かつクロストークを減少させることのできる
アクティブマトリクス型表示装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明は、複数本のゲー
トバスラインと複数本のデータバスラインが交差するよ
うに配設され、各々の交差位置にスイッチ用の薄膜トラ
ンジスタと画素電極とが形成され、データバスラインと
ゲートバスラインと薄膜トランジスタのチャネルが全部
または部分的に画素電極とオーバラップした構造のアク
ティブマトリクス型表示装置において、データバスライ
ンの一部が、薄膜トランジスタのチャネル上で、チャネ
ル部分と画素電極とに侠持されていることを特徴とす
る。
トバスラインと複数本のデータバスラインが交差するよ
うに配設され、各々の交差位置にスイッチ用の薄膜トラ
ンジスタと画素電極とが形成され、データバスラインと
ゲートバスラインと薄膜トランジスタのチャネルが全部
または部分的に画素電極とオーバラップした構造のアク
ティブマトリクス型表示装置において、データバスライ
ンの一部が、薄膜トランジスタのチャネル上で、チャネ
ル部分と画素電極とに侠持されていることを特徴とす
る。
【０００８】
【実施例】以下、添付図面により本発明の一実施例を説
明する。
明する。
【０００９】図１は実施例に係るアクティブマトリクス
型ＬＣＤの一画素分の平面図、図２はそのＡ−Ａ線断面
図である。そして、これが図４および図５の従来例と異
なる点は、データバスライン３２の一部が拡幅され（シ
ールド３９）、薄膜トランジスタ２のチャネル部分２３
と画素電極５とに侠持されていることである。
型ＬＣＤの一画素分の平面図、図２はそのＡ−Ａ線断面
図である。そして、これが図４および図５の従来例と異
なる点は、データバスライン３２の一部が拡幅され（シ
ールド３９）、薄膜トランジスタ２のチャネル部分２３
と画素電極５とに侠持されていることである。
【００１０】ここで、半導体薄膜２１は例えばポリシリ
コン、ゲート酸化膜２２および絶縁膜４１は例えばＳｉ
Ｏ2 、ゲートバスライン３１およびゲート電極２４はポ
リシリコンあるいはアルミニウムで形成される。また、
絶縁膜４２はポリイミド、共通電極６１はＩＴＯなどで
形成される。
コン、ゲート酸化膜２２および絶縁膜４１は例えばＳｉ
Ｏ2 、ゲートバスライン３１およびゲート電極２４はポ
リシリコンあるいはアルミニウムで形成される。また、
絶縁膜４２はポリイミド、共通電極６１はＩＴＯなどで
形成される。
【００１１】図３は、本実施例によりシールドを設けた
ときの、薄膜トランジスタのＩ−Ｖ特性を示している。
例えば、実施例のアクティブマトリクス型ＬＣＤを投射
型プロジェクタに用いたときには、白色光で１０5 Ｌｕ
ｘオーダーの強度で光照射がされる。すると、多重反射
や透過によってチャネル部分で光電流が発生し、薄膜ト
ランジスタのオフ電流は、シールドがないときには１０
-9Ａ程度となってしまうが（図３の点線）、シールドを
することにより、１０ー12 Ａ程度まで抑えられる（図３
の実線）。すなわち、薄膜トランジスタのオフ電流を３
桁も低減できるので、非選択期間におけるデータの保持
特性を向上させて、表示特性を改善することが可能にな
る。
ときの、薄膜トランジスタのＩ−Ｖ特性を示している。
例えば、実施例のアクティブマトリクス型ＬＣＤを投射
型プロジェクタに用いたときには、白色光で１０5 Ｌｕ
ｘオーダーの強度で光照射がされる。すると、多重反射
や透過によってチャネル部分で光電流が発生し、薄膜ト
ランジスタのオフ電流は、シールドがないときには１０
-9Ａ程度となってしまうが（図３の点線）、シールドを
することにより、１０ー12 Ａ程度まで抑えられる（図３
の実線）。すなわち、薄膜トランジスタのオフ電流を３
桁も低減できるので、非選択期間におけるデータの保持
特性を向上させて、表示特性を改善することが可能にな
る。
【００１２】更に、このシールドは、上述した光学的な
シールド効果に加え、電気的なシールド効果をも合わせ
持つ。つまり、シールドがない場合、従来例である図
５，６に説明される様に、チャネル上のゲート電極は画
素電極との間で容量を作っており、これがクロストーク
キャパシタとなって液晶印加電圧のシフトを誘起した
（図４点線）。この電圧シフトは、液晶印加電圧の大き
さやゲートパルスの深さ、更には薄膜トランジスタの絶
縁膜特性のばらつきなどによって変化し、完全な補償が
困難な事は公知である。これに対し、本実施例では、電
気的に浮遊していないシールドをゲート電極と画素電極
との間に侠む事によって、この間の容量がクロストーク
キャパシタとして働く事を防ぎ、液晶印加電圧のシフト
を最小限に抑える事を可能にした（図４実線）。これ
は、表示特性の均一性、再現性、及び制御性の大きな改
善である。
シールド効果に加え、電気的なシールド効果をも合わせ
持つ。つまり、シールドがない場合、従来例である図
５，６に説明される様に、チャネル上のゲート電極は画
素電極との間で容量を作っており、これがクロストーク
キャパシタとなって液晶印加電圧のシフトを誘起した
（図４点線）。この電圧シフトは、液晶印加電圧の大き
さやゲートパルスの深さ、更には薄膜トランジスタの絶
縁膜特性のばらつきなどによって変化し、完全な補償が
困難な事は公知である。これに対し、本実施例では、電
気的に浮遊していないシールドをゲート電極と画素電極
との間に侠む事によって、この間の容量がクロストーク
キャパシタとして働く事を防ぎ、液晶印加電圧のシフト
を最小限に抑える事を可能にした（図４実線）。これ
は、表示特性の均一性、再現性、及び制御性の大きな改
善である。
【００１３】本発明は、上記実施例に限定されず、種々
の変形をなし得る。例えば、薄膜トランジスタは実施例
のスタガ型に限らず、逆スタガ型にしてもよい。また、
高開口率のアクティブマトリクス型ＬＣＤの他に、ノー
マリブラック表示のアクティブマトリクス型ＬＣＤにも
適用できる。つまり、対向基板側に光シールドを設けな
いタイプであれば、各種の表示装置に適用できる。
の変形をなし得る。例えば、薄膜トランジスタは実施例
のスタガ型に限らず、逆スタガ型にしてもよい。また、
高開口率のアクティブマトリクス型ＬＣＤの他に、ノー
マリブラック表示のアクティブマトリクス型ＬＣＤにも
適用できる。つまり、対向基板側に光シールドを設けな
いタイプであれば、各種の表示装置に適用できる。
【００１４】
【発明の効果】以上の通り、本発明の構成によれば、ス
イッチ用の薄膜トランジスタは拡幅されたデータライン
で覆われているので、光が薄膜トランジスタのチャネル
に届いて光電流を生成させることがなくなり、薄膜トラ
ンジスタのオフ電流を低減する事ができる。更に、同時
に画素電極とゲート電極とのオーバラップが無くなり、
クロスタークキャパシタを低減する事ができる。上記２
つの効果はいずれもアクティブマトリクス型表示装置の
表示特性を改善する大きな要素である。
イッチ用の薄膜トランジスタは拡幅されたデータライン
で覆われているので、光が薄膜トランジスタのチャネル
に届いて光電流を生成させることがなくなり、薄膜トラ
ンジスタのオフ電流を低減する事ができる。更に、同時
に画素電極とゲート電極とのオーバラップが無くなり、
クロスタークキャパシタを低減する事ができる。上記２
つの効果はいずれもアクティブマトリクス型表示装置の
表示特性を改善する大きな要素である。
【図１】実施例に係るアクティブマトリクス型ＬＣＤの
平面図である。
平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】薄膜トランジスタのＩ−Ｖ特性図である。
【図４】液晶印加電圧の時間推移を示す図である。
【図５】従来例に係るアクティブマトリクス型ＬＣＤの
平面図である。
平面図である。
【図６】図５のＡ−Ａ線断面図である。
１…支持基板 ２…薄膜トランジスタ ２１…半導体薄膜 ２２…ゲート酸化膜 ２３…チャネル部分 ２４…ゲート電極 ２５…ソース ２６…ドレイン ３１…ゲートバスライン ３２…データバスライン ３５…容量電極部 ３９…シールド膜（拡幅されたデータバスライン３２） ４１、４２…絶縁膜 ５…画素電極 ６１…共通電極 ６２…対向基板 ７…液晶
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (1)
- 【請求項１】 複数本のゲートバスラインと複数本のデ
ータバスラインが交差するように配設され、各々の交差
位置にスイッチ用の薄膜トランジスタと画素電極とが形
成され、データバスラインとゲートバスラインと薄膜ト
ランジスタのチャネルが全部または部分的に画素電極と
オーバラップした構造のアクティブマトリクス型表示装
置において、 前記データバスラインの一部が、前記薄膜トランジスタ
のチャネル上で、チャネル部分と画素電極とに侠持され
ていることを特徴とするアクティブマトリクス型表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23831291A JPH0572562A (ja) | 1991-09-18 | 1991-09-18 | アクテイブマトリクス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23831291A JPH0572562A (ja) | 1991-09-18 | 1991-09-18 | アクテイブマトリクス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0572562A true JPH0572562A (ja) | 1993-03-26 |
Family
ID=17028339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23831291A Pending JPH0572562A (ja) | 1991-09-18 | 1991-09-18 | アクテイブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0572562A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10123567A (ja) * | 1996-10-17 | 1998-05-15 | Sony Corp | 液晶表示素子用薄膜トランジスタアレイ |
| JP2001330861A (ja) * | 2000-03-13 | 2001-11-30 | Seiko Epson Corp | 電気光学装置 |
| US6501097B1 (en) | 1994-04-29 | 2002-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6628363B1 (en) | 1998-06-03 | 2003-09-30 | Sanyo Electric Co., Ltd. | Thin film transistor having a covered channel and display unit using the same |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| KR100531398B1 (ko) * | 1998-03-26 | 2005-11-28 | 산요덴키가부시키가이샤 | 박막 트랜지스터 및 액정 표시 장치 |
| CN1307478C (zh) * | 2003-01-07 | 2007-03-28 | 统宝光电股份有限公司 | 降低反射的液晶显示单元构造及其形成方法 |
| WO2009157157A1 (ja) * | 2008-06-24 | 2009-12-30 | シャープ株式会社 | 液晶表示装置 |
| US7995164B2 (en) | 2004-04-30 | 2011-08-09 | Lg Display Co., Ltd. | Array substrate having a particular light shielding portion in the non-display region |
-
1991
- 1991-09-18 JP JP23831291A patent/JPH0572562A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501097B1 (en) | 1994-04-29 | 2002-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| JPH10123567A (ja) * | 1996-10-17 | 1998-05-15 | Sony Corp | 液晶表示素子用薄膜トランジスタアレイ |
| KR100531398B1 (ko) * | 1998-03-26 | 2005-11-28 | 산요덴키가부시키가이샤 | 박막 트랜지스터 및 액정 표시 장치 |
| US6628363B1 (en) | 1998-06-03 | 2003-09-30 | Sanyo Electric Co., Ltd. | Thin film transistor having a covered channel and display unit using the same |
| KR100610704B1 (ko) * | 1998-06-03 | 2006-08-09 | 산요덴키가부시키가이샤 | 박막 트랜지스터 및 표시 장치 |
| JP2001330861A (ja) * | 2000-03-13 | 2001-11-30 | Seiko Epson Corp | 電気光学装置 |
| CN1307478C (zh) * | 2003-01-07 | 2007-03-28 | 统宝光电股份有限公司 | 降低反射的液晶显示单元构造及其形成方法 |
| US7995164B2 (en) | 2004-04-30 | 2011-08-09 | Lg Display Co., Ltd. | Array substrate having a particular light shielding portion in the non-display region |
| WO2009157157A1 (ja) * | 2008-06-24 | 2009-12-30 | シャープ株式会社 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130829A (en) | Active matrix liquid crystal display devices having a metal light shield for each switching device electrically connected to an adjacent row address conductor | |
| US3824003A (en) | Liquid crystal display panel | |
| JP2907629B2 (ja) | 液晶表示パネル | |
| US6278504B1 (en) | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes | |
| US5724107A (en) | Liquid crystal display with transparent storage capacitors for holding electric charges | |
| KR100247628B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
| JP3002099B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| KR100474003B1 (ko) | 액정표시장치 | |
| JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
| JPH02830A (ja) | 薄膜トランジスタおよびそれを用いた液晶デイスプレイ装置 | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| JPH0572562A (ja) | アクテイブマトリクス型表示装置 | |
| KR100379291B1 (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
| JP3145931B2 (ja) | 薄膜トランジスタ | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| US5003302A (en) | Dual addressing transistor active matrix display screen | |
| EP0961948A1 (en) | Reflective liquid crystal display having integral light shielding | |
| KR20120124316A (ko) | 차광막을 포함한 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JPH09127556A (ja) | 表示装置及びその駆動方法 | |
| JP3156179B2 (ja) | 液晶表示素子 | |
| JPH04358129A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH04299864A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPS6138472B2 (ja) | ||
| US6624856B2 (en) | Liquid crystal display device having thin film transistors for reducing leak current |