JPH10123567A - 液晶表示素子用薄膜トランジスタアレイ - Google Patents

Abstract

(57)【要約】 【課題】 高精細化しても開口率を損なわず、また画素
欠陥の修正を可能にする薄膜トランジスタを得る。 【解決手段】 ゲート配線２と信号配線３とで囲まれた
各画素領域４内にゲート電極７ａ、７ｂがゲート配線２
から延びて形成され、ゲート配線２間にこのゲート配線
２に対して略平行に補助容量線６が設けられている。ま
た平面視略コ字形をなしかつソース・ドレイン領域を有
する活性層１０が、補助容量線６とゲート絶縁膜を介し
て重なりかつゲート電極２とゲート絶縁膜を介して交差
する状態で設けられている。さらに活性層１０上にこれ
を覆いかつ第１接続孔１３と第２接続孔１４とが形成さ
れた絶縁膜を介して表示電極が設けられている。そして
補助容量線６と同一層でかつ第１接続孔１３の直下位置
に、遮光材料からなり、かつ第１接続孔１３の開口面積
よりも大きい面積の第１遮光膜８が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示素子用薄
膜トランジスタアレイに関するものである。

【０００２】

【従来の技術】従来の液晶表示素子（液晶ディスプレ
イ）としては、薄膜トランジスタを基板上に格子状に整
列させた薄膜トランジスタアレイを備え、この薄膜トラ
ンジスタをマトリクス駆動する、いわゆるアクティブマ
トリクス型のものが知られている。図３はこのような液
晶ディスプレイにおける薄膜トランジスタアレイの一例
を示した平面図である。例えばガラスからなる基板５１
上には、複数のゲート配線５２がそれぞれ間隔をあけて
略平行に配置されている。またゲート配線５２と交差す
る状態で複数の信号配線５３が間隔をあけて略平行に配
置されている。そしてゲート配線５２と信号配線５３と
で囲まれた各画素領域５４内には、薄膜トランジスタ５
５が設けられている。

【０００３】ゲート配線５２間には、ゲート配線５２に
対して略平行に補助容量線５６が設けられ、またゲート
配線５２から画素領域５４内に延びた状態で薄膜トラン
ジスタ５５のゲート電極５７が形成されている。さらに
このゲート電極５７と略直交しかつ補助容量線５６と重
なる状態で活性層５８が設けられている。活性層５８は
例えばアモルファスシリコン（ａ−Ｓｉ）で形成されて
おり、活性層５８の上記ゲート電極５７の両側位置には
それぞれ、薄膜トランジスタ５５のソース・ドレイン領
域（図示略）が設けられている。なお、活性層５８とゲ
ート電極５７および補助容量線５６との間には、ゲート
絶縁膜（図示略）が介装されている。

【０００４】さらにゲート絶縁膜上には、活性層５８を
覆うようにして層間絶縁膜（図示略）が設けられてお
り、層間絶縁膜上には上記した信号配線５３が形成され
ている。そして層間絶縁膜上には平坦化膜（図示略）を
介して、画素領域５４毎に表示電極（図示略）が設けら
れている。

【０００５】このような薄膜トランジスタアレイを備え
た液晶ディスプレイでは、薄膜トランジスタアレイの各
画素領域５４において、薄膜トランジスタ５５が形成さ
れている部分、つまりゲート配線５２、信号配線５３お
よび補助容量線５６で囲まれた部分からの光の透過を防
止することが必要である。一方、図３中ドットで示すよ
うに遮光される部分は、光が透過できない材料、例えば
金属材料からなるゲート配線５２、ゲート電極５７、信
号配線５３および補助容量線５６の形成部分である。し
たがってゲート配線５２、信号配線５３および補助容量
線５６で囲まれた部分では、遮光部分がゲート電極５７
の形成箇所のみとなっている。このため通常は、薄膜ト
ランジスタアレイ側の基板５１に対向して設けられるカ
ラーフィルタ基板にブラックマスク層を設け、ゲート配
線５２、信号配線５３および補助容量線５６で囲まれた
部分の遮光を図っている。なお、図３中、一点鎖線で示
すのはブラックマスク層の端縁、つまり遮光境界線Ａで
あり、Ｂで示す部分が光の透過する開口領域となる。

【０００６】ところで、このような薄膜トランジスタア
レイを備えた液晶ディスプレイは、高度情報化社会にお
いて携帯情報端末の普及やマルチメディアの推進が図ら
れつつある中、有力なフラットパネルディスプレイとし
て注目され、今やキーデバイスとして重要な役割を担っ
ている。液晶ディスプレイに求められる性能は、ＯＡ用
の対角１０インチクラス以上では、高精細度が一つの指
標になっている。またワークステーションやスタンドア
ローン型パソコン用の大型モニターからノート型・サブ
ノート型へのサイズ縮小化、およびＯＨＰに代わるデー
タプロジェクタ用液晶ライトバルブへと、液晶ディスプ
レイに対する規格は必然的に標準がシフトする方向にあ
る。したがって、携帯用の液晶ディスプレイには、初め
から高精細でかつ低消費電力であることが要求される。
これら２つの要件を満たすには、液晶ディスプレイの１
画素に対する開口領域の面積の割合、すなわち開口率を
大きくすることが重要である。

【０００７】

【発明が解決しようとする課題】ところが、従来の液晶
ディスプレイでは、例えば透過光より視認する透過型も
のの場合、ディスプレイ背面にいわゆるバックライトが
必要であるが、開口率が低いと暗くなって視認性が低下
するため、これを回避すべくバックライトの輝度を上げ
ざるを得ない。このことは、消費電力を増加させること
につながる。また液晶ディスプレイを高精細化するにつ
れ、画素ピッチが細かくなり配線や薄膜トランジスタ
等、光が透過できない部分の面積の割合が増えるため、
開口率が低下する一方である。

【０００８】このような高精細化に伴う開口率を低下を
改善する方法としては、薄膜トランジスタをａ−Ｓｉト
ランジスタから能力の高いポリシリコントランジスタに
変更して、薄膜トランジスタの占める面積を小さくする
ことが挙げられる。しかしながら、従来の液晶ディスプ
レイでは、前述したようにカラーフィルタ基板のブラッ
クマスク層で開口領域が規定されており、しかもこのブ
ラックマスク層が、薄膜トランジスタアレイ側の基板と
の重ね合わせ精度を見込んで形成される。このため、薄
膜トランジスタの占める面積を小さくしても、開口領域
を十分に拡げるられるまでに至っていない。また薄膜ト
ランジスタ側の基板にブラックマスク層やカラーフィル
タを作り込むことで重ね合わせ精度を０とし、開口領域
を拡げる方法も考えられるが、その分、薄膜トランジス
タアレイ側の基板に新たに絶縁膜を設ける工程やブラッ
クマスク層の形成工程等が必要になって工程数が増加す
るといった不具合が発生する。

【０００９】一方、高精細化が進むと、製造工程等の原
因で発生する画素欠陥の発生率が高くなる。その場合、
明るく点灯したままの輝点と点灯しないままの滅点との
２種類が存在するが、画像において目立つのは輝点の方
である。以上のことから、高精細化しても開口率を損な
わず、画素欠陥を少なくすることができる液晶表示素子
用薄膜トランジスタアレイの開発が切望されている。

【００１０】

【課題を解決するための手段】上記課題を解決するため
の本発明に係る液晶表示素子用薄膜トランジスタは、ゲ
ート配線と信号配線とで囲まれた各画素領域内に薄膜ト
ランジスタが設けられ、ゲート配線間にこのゲート配線
に対して略平行に補助容量線が設けられている。また薄
膜トランジスタ用のゲート電極がゲート配線から画素領
域内に向けて延びて形成され、ソース・ドレイン領域を
有する活性層が、補助容量線とゲート絶縁膜を介して重
なりかつゲート電極とゲート絶縁膜を介して交差する状
態で設けられている。そして、活性層上を覆う絶縁膜を
介して表示電極が設けられている。絶縁膜には、ゲート
電極の両側位置の一方のソース・ドレイン領域に達する
第１接続孔と他方のソース・ドレイン領域の他方に達す
る第２接続孔とが形成されており、また上記した信号配
線が、絶縁膜上に第２接続孔を介して他方のソース・ド
レイン領域と接続する状態で設けられている。そしてこ
のような液晶表示素子用薄膜トランジスタアレイにおい
て、上記補助容量線と同一層に、上記第１接続孔の直下
位置に光を遮光する材料からなる第１遮光膜が形成さ
れ、この第１遮光膜が第１接続孔の開口面積よりも大き
い面積で形成されているものである。第１遮光膜は、補
助容量線から延びて形成されていてもよい。また信号配
線と同一層に、画素領域のゲート配線と信号配線と補助
容量線とで囲まれた部分において第１遮光膜を除く部分
を覆う状態で第２遮光膜を設けてもよい。

【００１１】本発明では、第１接続孔の直下位置に第１
接続孔の開口面積よりも大きい面積の第１遮光膜が形成
されているため、この薄膜トランジスタアレイを液晶デ
ィスプレイに用いた場合、第１接続孔およびこの周辺部
分が遮光されることになる。よって、画素領域のゲート
配線と信号配線と補助容量線とで囲まれた部分におい
て、従来よりも遮光部分が増加することになる。また第
１遮光膜は、補助容量線と同一層でかつ第１接続孔の直
下位置に形成されていることから、ゲート絶縁膜を介し
て活性層と重なることになる。この結果、従来に比較し
てその分だけ補助容量が増加することになる。なお、第
１遮光膜が補助容量線から延びて形成され、よって第１
遮光膜と補助容量線とが一体であれば、補助容量線に印
加される電圧が第１遮光膜にも印加される。また第１接
続孔が表示電極用でありかつ第１接続孔の直下位置に第
１遮光膜が形成されているため、第１接続孔にて、表示
電極と第１遮光膜とをショートさせることが可能にな
る。よって、本発明の薄膜トランジスタアレイをノーマ
リホワイトモードの液晶ディスプレイに用いた際、輝点
欠陥の画素が発生した場合に、該当画素領域の第１接続
孔にて表示電極と第１遮光膜とをショートさせ、薄膜ト
ランジスタの動作時に表示電極の最高電圧よりも高い電
圧を補助容量線に印加すれば、この高い電圧が第１遮光
膜を介して表示電極に印加されて画素が暗い滅点化され
る。さらに信号配線と同一層に上記の第２遮光膜を設け
れば、この薄膜トランジスタアレイを液晶ディスプレイ
に用いた場合、画素領域のゲート配線と信号配線と補助
容量線とで囲まれた部分の大部分を遮光することが可能
になる。

【００１２】

【発明の実施の形態】以下、本発明に係る液晶表示素子
用薄膜トランジスタアレイの実施形態を図面に基づいて
説明する。図１は本発明の一実施形態の要部を示す平面
図であり、図２は図１におけるＸ−Ｘ線矢視断面図（チ
ャネル長方向断面図）である。この液晶表示素子用薄膜
トランジスタアレイは、従来と同様に、無アルカリガラ
スからなる基板１上に、複数のゲート配線２がそれぞれ
間隔をあけて略平行に配置されている。また複数の信号
配線３がそれぞれゲート配線２と交差する状態でかつ間
隔をあけて略平行に配置されている。そして、このゲー
ト配線２と信号配線３とで囲まれた各画素領域４内には
Ｎチャネル型トランジスタ（以下、Ｎ型トランジスタと
記す）とＰチャネル型トランジスタ（以下、Ｐ型トラン
ジスタと記す）とからなる薄膜トランジスタ５が設けら
れている。

【００１３】ゲート配線２および信号配線３は、基板１
に入射する光を遮光する材料からなり、ゲート配線２は
例えばモリブデンとタンタルの合金（ＭｏＴａ）で２０
０ｎｍ程度の厚みに形成され、信号配線３は例えばアル
ミニウム（Ａｌ）で５００ｎｍて程度の厚みに形成され
ている。

【００１４】基板１上のゲート配線２と同一層には、ゲ
ート配線２間に、このゲート配線２に対して略平行な状
態で補助容量線６が設けられている。また、薄膜トラン
ジスタ５のＮ型、Ｐ型トランジスタそれぞれのゲート電
極７ａ、７ｂが、ゲート配線２から画素領域４内に延び
て形成されている。これらゲート電極７ａ、７ｂは、互
いに略平行に配置されかつゲート配線２に対して略直交
状態で設けられている。またゲート配線２から延びて形
成されていることから、ゲート配線２と同様の遮光材料
および厚みに形成されている。また補助容量線６も、ゲ
ート配線２と同様の遮光材料および厚みに形成されてい
る。

【００１５】さらに基板１上には、補助容量線６と同一
層に、基板１に入射する光を遮光する材料からなる第１
遮光膜８が形成されている。本実施形態において第１遮
光膜８は、補助容量線６から後述する第１接続孔１２の
直下位置まで延びて形成されている。したがって第１遮
光膜８は、補助容量線６と同様の材料で同様の厚みに形
成されたものとなっている。また第１遮光膜８は、第１
接続孔１２の開口面積よりも大きい面積で形成されてお
り、ここでは後述する活性層１０の一部とほぼ重なる略
矩形状に形成されている。

【００１６】図２に示すように基板１上には、これらゲ
ート配線２、補助容量線６、ゲート電極７ａ、７ｂおよ
び第１遮光膜８を覆う状態でゲート絶縁膜９が設けられ
ている。ゲート絶縁膜９は、例えば酸化シリコン（Ｓｉ
Ｏ_x ）で１３０ｎｍ程度の膜厚に形成されている。

【００１７】ゲート絶縁膜９上には、４０ｎｍ程度の厚
みのポリシリコンからなる島状の活性層１０が設けられ
ている。図１に示すように活性層１０は、間隔をあけて
略平行に配置された第１横辺部１０ａおよび第２横辺部
１０ｃと、第１横辺部１０ａと第２横辺部１０ｃの一端
側を結ぶ縦辺部１０ｂとから平面視略コ字形に形成され
ている。そして、第１横辺部１０ａがゲート電極７ａ、
７ｂと略直交し、かつ第２横辺部１０ｃが補助容量線６
と重なる状態でゲート絶縁膜９上に設けられている。こ
こで第２横辺部１０ｃは、互いに隣り合う信号配線３、
３間位置の補助容量線６とほぼ同じ形状に形成されてい
る。また縦辺部１０ｂは上記した第１遮光膜８とほぼ同
じ大きさの略矩形状に形成され、第１横辺部１０ａは縦
辺部１０ｂからゲート電極７ａ、７ｂを横切って信号配
線３の直下位置まで延びて形成されている。

【００１８】図２に示すように、このような活性層１０
には薄膜トランジスタ５用のソース・ドレイン領域１０
１が形成されている。すなわち、ゲート電極７ａ、７ｂ
の両側位置にはそれぞれＮ⁺ のソース・ドレイン領域１
０１、Ｐ⁺ のソース・ドレイン領域１０１が形成されて
いる。

【００１９】そしてこのような活性層１０上には、ゲー
ト電極７ａ、７ｂの直上位置に酸化膜からなるセルフア
ラインストッパ層１１が形成されている。さらに例えば
ＳｉＯ_x からなる絶縁膜１２が、活性層１０およびセル
フアラインストッパ層１１を覆う状態で２００ｎｍ程度
の厚みに成膜されている。また絶縁膜１２には、第１接
続孔１３と第２接続孔１４とが形成されている。第１接
続孔１３は、ゲート電極７ａの両側位置の一方に形成さ
れたＮ⁺ のソース・ドレイン領域１０１のうち、第１遮
光膜８上、つまり活性層１０の縦辺部１０ｂのＮ⁺ のソ
ース・ドレイン領域１０１に達する状態で形成されてい
る。また、第２の接続孔１４は、ゲート電極７ｂの両側
位置の他方に形成されたＰ⁺ のソース・ドレイン領域１
０１のうち、活性層１０の第１横辺部１０ｂのＰ⁺ のソ
ース・ドレイン領域１０１に達する状態で形成されてい
る。

【００２０】上記第１接続孔１３は、その開口面積が第
１遮光膜８の面積よりも小さく、第１遮光膜８内におさ
まる状態で形成されている。つまり基板１側から見て、
第１接続孔１３は第１遮光膜８で覆われた状態になって
いる。絶縁膜１２上には、第２接続孔１４を介してソー
ス・ドレイン領域１０１に接続する状態で前記した信号
配線３が設けられている。また信号配線３と同一層に遮
光材料からなる第２遮光膜１５が形成されている。この
第２遮光膜１５は図１に示すように、画素領域４のゲー
ト配線２と信号配線３と補助容量線６とで囲まれた部分
において、第１遮光膜８を除く部分を覆う状態で設けら
れてなるものである。

【００２１】本実施形態において第２遮光膜１５は、信
号配線３からゲート電極７ａ位置まで膨出した状態で平
面視略矩形状に形成されており、したがって信号配線３
とゲート電極７ｂとの間、ゲート電極７ｂ、ゲート電極
７ａとゲート電極７ｂとの間、ゲート電極７ａ、７ｂの
先端位置と補助容量線６との間が第２遮光膜１５で覆わ
れた状態になっている。また第２遮光膜１５は信号配線
３から膨出する状態で形成されていることから、信号配
線３と同様の材料、例えばＡｌからなっている。

【００２２】このような第２遮光膜１５と信号配線３と
を覆って絶縁膜１２上には、表面が平坦な平坦化絶縁層
１６が設けられている。平坦化絶縁層１６には、絶縁膜
１２に形成された第１接続孔１３に重なるようにして第
３接続孔１７が形成されている。そして画素領域４毎
に、第３接続孔１７を介して（第１接続孔１３を介し
て）透明導電性膜（ＩＴＯ膜）からなる表示電極１８が
設けられている。

【００２３】上記のごとく構成される液晶表示素子用薄
膜トランジスタアレイを形成する場合には、まず、スパ
ッタリング法によって、基板１表面にＭｏＴａ合金を２
００ｎｍ程度の厚みに成膜する。次いでリソグラフィお
よびエッチングによって、ＭｏＴａ合金膜をパターニン
グして、ゲート配線２、補助容量線６および第１遮光膜
８を形成する。次いでプラズマを用いた化学的気相成長
法（以下、プラズマＣＶＤ法と記す）によって、基板１
上にゲート絶縁膜９、ａ−Ｓｉ膜をこの順に連続成膜す
る。この際、ゲート配線２、補助容量線６および第１遮
光膜８を覆うようにしてゲート絶縁膜９を成膜する。

【００２４】次に、約４００℃の温度で１時間程度アニ
ール処理を行い、その後、エキシマレーザを用いたアニ
ールによってａ−Ｓｉ膜をポリシリコン化して、ポリシ
リコン膜を得る。次いでプラズマＣＶＤ法によって、ポ
リシリコン膜上にＳｉＯ_x 膜を２００ｎｍ程度の厚みに
成膜し、続いて例えばスピンコート法によってＳｉＯ_x
膜にポジ型のレジスト膜を形成する。そして、基板１の
裏面から露光し現像を行ってレジストパターンを得た
後、レジストパターンをマスクとし、緩衝フッ酸等を用
いたウエットエッチングによってＳｉＯ_x 膜をパターニ
ングする。そしてレジストパターンを除去する。このこ
とによって、ゲート電極７ａ、７ｂの直上位置にＳｉＯ
_x からなるセルフアラインストッパ層１１が形成され
る。また、ゲート配線２、補助容量線６および第１遮光
膜８の直上位置にＳｉＯ_x 膜が残る。

【００２５】次いでＮ⁺ のソース・ドレイン領域１０１
を形成するためのレジストパターンを形成し、緩衝フッ
酸等を用いたウエットエッチングによって補助容量線６
および第１遮光膜８の直上位置のＳｉＯ_x 膜を除去す
る。続いてイオン注入法により、例えばリンを８×１０
¹⁴ｃｍ^-2のドース量でポリシリコン膜にドーピングし、
その後レジストパターンを除去する。同様にして、Ｐ⁺
のソース・ドレイン領域１０１を形成するためのレジス
トパターンを形成した後、イオン注入法によりボロンを
８×１０¹⁴ｃｍ^-2程度のドーズ量でポリシリコン膜にド
ーピングする。その後、レジストパターンを剥離除去す
る。またエキシマレーザを用いて活性化アニールを行
い、ドーピングした不純物を活性化する。

【００２６】次に、リソグラフィおよびエッチングによ
ってポリシリコン膜をパターニングして、ソース・ドレ
イン領域１０１を有する活性層１０を得る。続いてプラ
ズマＣＶＤ法によって、ゲート酸化膜９上に活性層１０
およびセルフアラインストッパ層１１を覆う状態で絶縁
膜１２を２００ｎｍ程度の厚みに形成し、絶縁膜１２に
第１接続孔１３、第２接続孔１４を形成する。そして、
スパッタリング法によって、絶縁膜１２上に第２接続孔
１４内を埋込む状態でＡｌ膜を５００ｎｍ程度の厚みに
形成し、続いてリソグラフィおよびエッチングによって
Ａｌ膜をパターニングして信号配線３および第２遮光膜
１５を形成する。

【００２７】次いで、絶縁膜１２上に信号配線３および
第２遮光膜１５を覆って平坦化絶縁層１６を形成し、平
坦化絶縁層１６に先の第１接続孔１３に重ねて第３接続
孔１７を形成する。そしてスパッタリング法によって、
平坦化絶縁層１６上に第３接続孔１７の内面を覆う状態
でＩＴＯ膜を成膜し、リソグラフィおよびエッチングに
よってＩＴＯ膜をパターニングして表示電極１８を形成
する。さらにアニール処理を施すことにより、液晶表示
素子用薄膜トランジスタアレイが形成される。なお、こ
の液晶表示素子用薄膜トランジスタアレイの形成後は、
液晶セルの作製工程を経ることにより液晶ディスプレイ
が製造される。

【００２８】このように形成される液晶表示素子用薄膜
トランジスタアレイでは、ゲート配線２、信号配線３、
補助容量線６、第１遮光膜８および第２遮光膜１５が、
遮光材料で形成されているため、これを用いて液晶ディ
スプレイを構成した場合、画素領域４において図１中ド
ットで示す部分が遮光される部分になる。すなわち、画
素領域４のゲート配線２と信号配線３と補助容量線６と
で囲まれた部分では、ゲート電極７ａ、７ｂの他に、活
性層１０の縦辺部１０ｂが第１遮光膜８によって遮光さ
れる部分になり、第２遮光膜１５によって信号配線３と
ゲート電極７ｂとの間、ゲート電極７ａとゲート電極７
ｂとの間、ゲート電極７ａ、７ｂの先端位置と補助容量
線６との間が遮光される部分になる。したがって、画素
領域４のゲート配線２と信号配線３と補助容量線６とで
囲まれた部分において、大部分を遮光することができ
る。

【００２９】なお、本実施形態では、第１遮光膜８とゲ
ート配線２との間、第１遮光膜８と第２遮光膜１５との
間に若干遮光されない部分があるが、ゲート配線２と信
号配線３と補助容量線６とで囲まれた部分は、画素領域
４において占める割合が非常に小さいため、ここから光
の透過はほとんど無視することができる。よって、従来
では薄膜トランジスタアレイ側の基板１に対向して配置
される対向基板にブラックマスク層を設け、このブラッ
クマスク層で遮光していた部分をほとんど薄膜トランジ
スタアレイ側で遮光できる。このため、本実施形態の薄
膜トランジスタアレイを用いて液晶ディスプレイを製造
すれば、ブラックマスク層を不要とすることができる。

【００３０】その結果、図３に示すように従来、各画素
領域５４において信号配線５３および補助容量線５６よ
りも内側に形成されていた遮光境界線Ａを、本実施形態
では信号配線３および補助容量線６の位置にすることが
できる。すなわち、ブラックマスク層で規定されていた
開口領域Ｂを大幅に拡げることができ、開口率を大幅に
向上させることができる。また薄膜トランジスタアレイ
側にブラックマスク層を作り込まなくて済むので、薄膜
トランジスタアレイの製造工程数の増加を回避すること
ができる。

【００３１】また第１遮光膜８が補助容量線６と同一層
に形成されており、よって活性層１０の縦辺部１０ｂに
ゲート絶縁膜９を介して重なる状態で設けられているの
で、補助容量を増加させることができる。よって、この
薄膜トランジスタアレイを用いれば、液晶印加電圧保持
能力の高い液晶ディスプレイを製造することができる。
また従来の補助容量と同程度の補助容量で良ければ、第
１遮光膜８部分で補助容量が増加する分、補助容量線６
の幅を従来よりも細く形成することができる。このこと
から開口領域Ｂを一層拡げることができるため、開口率
をより向上させることができる。

【００３２】さらに第１遮光膜１３が補助容量線６と一
体に形成されているので、補助容量線６に印加される電
圧をそのまま第１遮光膜１３にも印加することができ
る。しかも、第１遮光膜１３が表示電極１８用の第１接
続孔１３の直下位置に形成されているため、第１接続孔
１３にて表示電極１８と第１遮光膜１３とをショートさ
せることが可能である。よって、薄膜トランジスタアレ
イをノーマリホワイトモードの液晶ディスプレイに用い
た際、輝点欠陥の画素が発生した場合に、該当画素領域
の第１接続孔１３にて表示電極１８と第１遮光膜１３と
をショートさせ、薄膜トランジスタ５の動作時に表示電
極１８の最高電圧よりも高い電圧を補助容量線６に印加
すれば、この高い電圧を第１遮光膜１３を介して表示電
極１８に印加でき、結果として画素を暗い滅点化するこ
とができる。

【００３３】しかも、通常は補助容量線６には外部から
ある程度高い一定の電圧が印加されており、したがって
上記ショートによって、第１遮光膜１３を介して表示電
極１８を補助容量線６の電位に保持できるので、表示電
極１８を容易に高電位にでき、滅点画像の品位を高いも
のとすることができる。また補助容量線６には外部から
ある程度高い一定の電圧が印加されているため、上記シ
ョートによって電位の揺れが生じない。

【００３４】なお、本実施形態の液晶表示素子用薄膜ト
ランジスタアレイを用いて液晶ディスプレイを構成し、
上記したような画素の欠陥修正の実験を行った。すなわ
ち、意図的に表示電極１８用第１接続孔１３にレーザー
を照射して表示電極１８と補助容量線６とをショートさ
せ、補助容量線６に表示電極１８に加わる最高電圧より
５Ｖ程度高い電圧を加え、画像を確認した。この結果、
当該画素は黒くなったまま、信号電位変動に追従せず、
滅点化したままであった。この結果からも、本実施形態
の液晶表示素子用薄膜トランジスタアレイを用いて液晶
ディスプレイを構成した場合には、容易に欠陥修正を行
えることが確認される。

【００３５】このように本実施形態の液晶表示素子用薄
膜トランジスタアレイによれば、従来に比較して大幅に
開口率の向上を図ることができ、かつ画素欠陥を修正で
きるので、所望の開口率を保持した状態で高精細化さ
れ、しかも画素欠陥の少ない液晶ディスプレイを実現で
きる。

【００３６】なお、本発明の第１遮光膜は、補助配線と
同一層でかつ第１接続孔の直下位置に形成されればよ
く、本実施形態の平面形状に限定されるものでない。ま
た本実施形態では、第１遮光膜と補助容量線とを一体に
形成したが、それぞれを別体に形成してもよいのはもち
ろんである。また本発明の第２遮光膜も本実施形態の平
面形状に限定されるものでなく、ゲート配線と信号配線
と補助容量線とで囲まれた部分において、第１遮光膜を
除く部分を覆うように形成されればいずれの形状に形成
してもよい。さらに本実施形態では、第１遮光膜と信号
配線とを一体に形成したが、それぞれを別体に形成する
こともできる。また本発明の薄膜トランジスタとして、
ＬＤＤ構造を採用した薄膜トランジスタを形成してもよ
いのは言うまでもない。なお本発明はゲートおよび補助
容量配線、活性層の相対的重層関係と遮光のレイアウト
が、本質であり、本実施例では、ゲート配線が活性層の
下側になるボトムゲート構造について説明したが、ゲー
ト配線が、活性層の上側になるトップゲート構造でも有
効であるのは言うまでもない。

【００３７】

【発明の効果】以上説明したように本発明の液晶表示素
子用薄膜トランジスタアレイでは、第１遮光膜が形成さ
れていることにより、画素領域のゲート配線と信号配線
と補助容量線で囲まれた部分において遮光される面積を
増加させることができる。よって、開口領域を規定して
いたブラックマスク層を不要にすることができる。また
第１遮光膜の形成が補助容量の増加につながるため、従
来と同程度の補助容量で良ければ、補助容量の増加分、
補助容量線の幅を従来よりも細く形成することができ
る。したがって、開口領域を拡げることができ、結果と
して開口率を向上させることができるので、本発明を用
いれば開口率が損なわれずに高精細化された液晶ディス
プレイを得ることができる。なお、第１遮光膜が補助容
量線から延びて形成されていれば、本発明の薄膜トラン
ジスタアレイをノーマリホワイトモードの液晶ディスプ
レイに用いた際、輝点欠陥の画素が発生した場合に、該
当画素領域の第１接続孔にて表示電極と第１遮光膜とを
ショートさせて補助容量線に高い電圧を印加することに
より、画素を滅点化できる。よって、高精細液晶ディス
プレイでの欠陥修正を可能とすることができる。また信
号配線と同一層に第２遮光膜を設ければ、画素領域のゲ
ート配線と信号配線と補助容量線とで囲まれた部分の大
部分を遮光することができるため、一層の開口率の向上
を図ることができる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示素子用薄膜トランジスタ
アレイの一実施形態の要部を示す平面図である。

【図２】図１におけるＸ−Ｘ線矢視断面図である。

【図３】従来の液晶表示素子用薄膜トランジスタアレイ
の要部を示す平面図である。

【符号の説明】

１ 基板 ２ ゲート配線 ３ 信号配線 ４
画素領域 ５ 薄膜トランジスタ ６ 補助容量線 ７ａ、７
ｂ ゲート電極 ８ 第１遮光膜 ９ ゲート絶縁膜 １０ 活性層
１２ 絶縁膜 １３ 第１接続孔 １４ 第２接続孔 １５ 第２
遮光膜 １８ 表示電極 １０１ ソース・ドレイン領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】 透光性の基板上に間隔をあけて略平行に
   配置された複数のゲート配線と、 該ゲート配線に交差する状態でかつ間隔をあけて略平行
   に配置された複数の信号配線と、 前記ゲート配線と前記信号配線とで囲まれた各画素領域
   内に設けられた薄膜トランジスタと、 前記ゲート配線間に該ゲート配線に対して略平行に設け
   られた補助容量線と、 前記ゲート配線から前記画素領域内に向けて延びて形成
   された前記薄膜トランジスタ用のゲート電極と、 前記補助容量線とゲート絶縁膜を介して重なりかつ前記
   ゲート電極と前記ゲート絶縁膜を介して交差する状態で
   設けられてなるもので、該ゲート電極の両側位置にそれ
   ぞれ前記薄膜トランジスタ用のソース・ドレイン領域が
   形成された活性層と、 該活性層上を覆って設けられるとともに、前記ゲート電
   極の両側位置の一方に形成されたソース・ドレイン領域
   に達する第１接続孔と他方に形成されたソース・ドレイ
   ン領域の他方に達する第２接続孔とが形成された絶縁膜
   と、 該絶縁膜上に、前記第１接続孔を介して前記一方のソー
   ス・ドレイン領域と接続する状態で設けられた表示電極
   とを備え、 前記信号配線が、前記絶縁膜上に前記第２接続孔を介し
   て前記他方のソース・ドレイン領域と接続する状態で設
   けられ、 前記ゲート配線、前記ゲート電極、前記補助容量線およ
   び前記信号配線が、前記基板に入射する光を遮光する材
   料で形成されている液晶表示素子用薄膜トランジスタア
   レイにおいて、 前記補助容量線と同一層には、前記第１接続孔の直下位
   置に前記光を遮光する材料からなる第１遮光膜が形成さ
   れ、 該第１遮光膜は、前記第１接続孔の開口面積よりも大き
   い面積で形成されていることを特徴とする液晶表示素子
   用薄膜トランジスタアレイ。
2. 【請求項２】 前記第１遮光膜は、前記補助容量線から
   延びて形成されていることを特徴とする請求項１記載の
   液晶表示素子用薄膜トランジスタアレイ。
3. 【請求項３】 前記信号配線と同一層に形成された第２
   遮光膜を備え、 該第２遮光膜は、前記画素領域の前記ゲート配線と前記
   信号配線と前記補助容量線とで囲まれた部分において、
   前記第１遮光膜を除く部分を覆う状態で設けられている
   ことを特徴とする請求項１記載の液晶表示素子用薄膜ト
   ランジスタアレイ。