JPS6138472B2 - - Google Patents
Info
- Publication number
- JPS6138472B2 JPS6138472B2 JP53136445A JP13644578A JPS6138472B2 JP S6138472 B2 JPS6138472 B2 JP S6138472B2 JP 53136445 A JP53136445 A JP 53136445A JP 13644578 A JP13644578 A JP 13644578A JP S6138472 B2 JPS6138472 B2 JP S6138472B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- semiconductor substrate
- switching transistor
- crystal display
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体基板を用いた液晶表示パネルに
関するものである。
関するものである。
最近、従来のCRTに代る表示装置として薄型
の表示装置の開発が盛んに進められている。薄型
表示装置の中でも液晶表示装置は電力、駆動電
圧、寿命の点で他を凌駕しており今後の表示装置
としての期待は大きい。一般に液晶表示装置はダ
イナミツク駆動方式とスタテイツク駆動方式があ
り、後者の方が電力、駆動電圧の点ですぐれてい
る。スタテイツク駆動方式の液晶表示装置は、一
般に上側ガラス基板と、下側半導体集積回路基板
より構成されており、前記半導体集積回路上にマ
トリツクス状に配置された液晶駆動用素子を外部
選択回路にて選択し、液晶に電圧を印加すること
により、任意の文字、グラフあるいは画像の表示
を行なう。その一般的な回路図を第１図に示す。
の表示装置の開発が盛んに進められている。薄型
表示装置の中でも液晶表示装置は電力、駆動電
圧、寿命の点で他を凌駕しており今後の表示装置
としての期待は大きい。一般に液晶表示装置はダ
イナミツク駆動方式とスタテイツク駆動方式があ
り、後者の方が電力、駆動電圧の点ですぐれてい
る。スタテイツク駆動方式の液晶表示装置は、一
般に上側ガラス基板と、下側半導体集積回路基板
より構成されており、前記半導体集積回路上にマ
トリツクス状に配置された液晶駆動用素子を外部
選択回路にて選択し、液晶に電圧を印加すること
により、任意の文字、グラフあるいは画像の表示
を行なう。その一般的な回路図を第１図に示す。
第１図ａはスタテイツク駆動方式の液晶表示パ
ネルに用いる半導体集積回路基板上の液晶駆動素
子のマトリツクス状配置図である。図中の１で囲
まれた領域が表示領域であり、その中に、液晶駆
動用素子２がマトリツクス状に配置されている。
３は液晶駆動用素子へのビデオ信号ライン、又４
は液晶駆動用素子へのタイミング信号ラインであ
る。液晶駆動用素子の回路図を第１図ｂに示す。
第１図ｂ中の５はスイツチングトランジスタであ
り、通常MOSタイプのトランジスタが用いられ
る。６はコンデンサーであり、データ信号の保持
用として用いられる。７は液晶表示パネルであ
り、７−１は半導体集積回路上の各液晶駆動素子
に対応して形成された液晶駆動電極であり、７−
２は上側ガラスパネルである。一般に画像表示用
（テレビ用）として本液晶表示パネルを用いる場
合は線順次走査により、各走査線毎にタイミング
をかけ、各画素に対応したコンデンサーに信号電
圧をホールドさせる訳である。このように液晶表
示パネルをテレビとして用いた場合には、液晶の
応答もよく比較的良好な画素が得られる。
ネルに用いる半導体集積回路基板上の液晶駆動素
子のマトリツクス状配置図である。図中の１で囲
まれた領域が表示領域であり、その中に、液晶駆
動用素子２がマトリツクス状に配置されている。
３は液晶駆動用素子へのビデオ信号ライン、又４
は液晶駆動用素子へのタイミング信号ラインであ
る。液晶駆動用素子の回路図を第１図ｂに示す。
第１図ｂ中の５はスイツチングトランジスタであ
り、通常MOSタイプのトランジスタが用いられ
る。６はコンデンサーであり、データ信号の保持
用として用いられる。７は液晶表示パネルであ
り、７−１は半導体集積回路上の各液晶駆動素子
に対応して形成された液晶駆動電極であり、７−
２は上側ガラスパネルである。一般に画像表示用
（テレビ用）として本液晶表示パネルを用いる場
合は線順次走査により、各走査線毎にタイミング
をかけ、各画素に対応したコンデンサーに信号電
圧をホールドさせる訳である。このように液晶表
示パネルをテレビとして用いた場合には、液晶の
応答もよく比較的良好な画素が得られる。
ここで第２図は、第１図の液晶駆動電極７−１
の詳細な断面構造を示している。ここで、半導体
基板８内には、スイツチングトランジスタのソー
ス，ドレイン拡散層９、高濃度拡散層１０が形成
されている。又、半導体基板８上には、SiO2等
の酸化膜層１１、ゲート電極１２があり、酸化膜
層１１上に反射電極１２が形成されている。
の詳細な断面構造を示している。ここで、半導体
基板８内には、スイツチングトランジスタのソー
ス，ドレイン拡散層９、高濃度拡散層１０が形成
されている。又、半導体基板８上には、SiO2等
の酸化膜層１１、ゲート電極１２があり、酸化膜
層１１上に反射電極１２が形成されている。
このような構造において、複数の反射電極１４
は、マトリクス状に配列されている為、この反射
電極の間隙１３を通して、Ａ方向から入射した光
は、半導体基板１０と反射電極１４との間で反射
をくり返して横方向に進む。従つて、この横方向
の光は、スイツチングトランジスタの拡散領域に
到達し、ここでの空間電荷層で電子−正孔対を発
生させる、故に、このような電子−正孔対による
リーク電流により、トランジスタは誤動作を生じ
る危険がある。
は、マトリクス状に配列されている為、この反射
電極の間隙１３を通して、Ａ方向から入射した光
は、半導体基板１０と反射電極１４との間で反射
をくり返して横方向に進む。従つて、この横方向
の光は、スイツチングトランジスタの拡散領域に
到達し、ここでの空間電荷層で電子−正孔対を発
生させる、故に、このような電子−正孔対による
リーク電流により、トランジスタは誤動作を生じ
る危険がある。
即ち、このような従来技術の構造にあつては、
半導体基板表面に直接外部光が照射されるためＰ
−Ｎ接合部における光起電力効果によりＰ−Ｎ接
合による素子分離が不完全となり（リークが生ず
る）、各種信号の波形の変化、電圧の変化をまね
き、正常な画像表示が不可能となる欠点があつ
た。
半導体基板表面に直接外部光が照射されるためＰ
−Ｎ接合部における光起電力効果によりＰ−Ｎ接
合による素子分離が不完全となり（リークが生ず
る）、各種信号の波形の変化、電圧の変化をまね
き、正常な画像表示が不可能となる欠点があつ
た。
本発明は、上記問題点を克服したものであり、
反射電極と半導体基板との間に設けられた酸化膜
に凹部を設けて横方向の進む光を遮断することに
より入射光によるトランジスタの誤動作を生じる
ことのない液晶表示パネルを提供する事を目的と
する。
反射電極と半導体基板との間に設けられた酸化膜
に凹部を設けて横方向の進む光を遮断することに
より入射光によるトランジスタの誤動作を生じる
ことのない液晶表示パネルを提供する事を目的と
する。
第３図ａと第３図ｂは、それぞれ本発明の一絵
素についての半導体集積回路基板の平面図と同図
をＸ−X′で切断した切断図である。説明を簡単
にするためにＰチヤンネルトランジスタについて
説明するが、当然のことながらＮチヤンネルトラ
ンジスタを用いても原理的には同じである。
素についての半導体集積回路基板の平面図と同図
をＸ−X′で切断した切断図である。説明を簡単
にするためにＰチヤンネルトランジスタについて
説明するが、当然のことながらＮチヤンネルトラ
ンジスタを用いても原理的には同じである。
第２図ａと第２図ｂとにおいて８はＮ型半導体
基板、１５はソースのＰ＋拡散層、１７はドレイ
ンのＰ＋拡散層、２７はソースのコンタクト電
極、１８はドレインのコンタクト部、２１は反射
電極、１６はゲート電極、１９は薄膜絶縁膜とし
てのSiO2膜、２０はビデオ信号ライン、２６は
タイミング信号ラインである。
基板、１５はソースのＰ＋拡散層、１７はドレイ
ンのＰ＋拡散層、２７はソースのコンタクト電
極、１８はドレインのコンタクト部、２１は反射
電極、１６はゲート電極、１９は薄膜絶縁膜とし
てのSiO2膜、２０はビデオ信号ライン、２６は
タイミング信号ラインである。
さらに、液晶層２２上には、上側透明電極２３
が載置された上側ガラス基板２４があり、上側ガ
ラス基板２４の裏面には偏光板２５が形成されて
いる。
が載置された上側ガラス基板２４があり、上側ガ
ラス基板２４の裏面には偏光板２５が形成されて
いる。
本発明でとくに重要な部分はドレイン電極兼光
遮蔽膜の凹部２８である。この凹部を形成するこ
とによつてトランジスタ部への光の進入を阻止し
ている。即ち、この凹部２８により、ビデオ信号
ラインと反射電極２１との間に侵入し、SiO2膜
内で反射した光の侵入を防いでいる。この凹部２
８は反射電極２１の周辺部近傍域２９下のSiO2
膜にスイツチングトランジスタを包囲して形成す
る。
遮蔽膜の凹部２８である。この凹部を形成するこ
とによつてトランジスタ部への光の進入を阻止し
ている。即ち、この凹部２８により、ビデオ信号
ラインと反射電極２１との間に侵入し、SiO2膜
内で反射した光の侵入を防いでいる。この凹部２
８は反射電極２１の周辺部近傍域２９下のSiO2
膜にスイツチングトランジスタを包囲して形成す
る。
第４図は、第３図ｂの簡略化した断面図を示し
ている。即ち、反射電極３２間に侵入した入射光
Ａは半導体基板３０上のSiO2膜３１内で反射を
くり返すが凹部３３でブロツクされる。従つて、
これ以上SiO2膜３１を侵入することがないので
第３図に示す如く半導体基板３０とSiO2膜３１
との領域にトランジスタがあつたとしても誤動作
を生ずることはない。
ている。即ち、反射電極３２間に侵入した入射光
Ａは半導体基板３０上のSiO2膜３１内で反射を
くり返すが凹部３３でブロツクされる。従つて、
これ以上SiO2膜３１を侵入することがないので
第３図に示す如く半導体基板３０とSiO2膜３１
との領域にトランジスタがあつたとしても誤動作
を生ずることはない。
実施例ではトランジスタ部の周囲にドレイン電
極兼光遮蔽膜の凹部２８又は３３を設けることに
より光の進入を阻止することができ、トランジス
タの光によるリーク電流を約1/3に減らすことが
できた。
極兼光遮蔽膜の凹部２８又は３３を設けることに
より光の進入を阻止することができ、トランジス
タの光によるリーク電流を約1/3に減らすことが
できた。
反射電極に凹部を作ることは通常のIC技術を
用いればSiO2のホストエツチと酸化工程によつ
て容易に作り得る。実験によれば凹部のSiO2の
膜厚は300Å程度までうすく作ることが可能であ
つた。このとき他の部分においてはSiO2の膜厚
は3000〜10000Åの範囲で容易に作りうる。実施
例はSi基板について述べたが、他の半導体基板を
用いる場合も同じである。
用いればSiO2のホストエツチと酸化工程によつ
て容易に作り得る。実験によれば凹部のSiO2の
膜厚は300Å程度までうすく作ることが可能であ
つた。このとき他の部分においてはSiO2の膜厚
は3000〜10000Åの範囲で容易に作りうる。実施
例はSi基板について述べたが、他の半導体基板を
用いる場合も同じである。
上述の如く本発明は、半導体基板と透明基板間
に液晶が封入され、該半導体基板内にはスイツチ
ングトランジスタ用ソース、ドレイン拡散領域、
該半導体基板上には薄膜絶縁膜及び該スイツチン
グトランジスタのゲート電極が形成され、該薄膜
絶縁膜上には該スイツチングトランジスタを被覆
した反射電極が形成されてなり、該反射電極の複
数個がマトリクス状に該薄膜絶縁膜上に配置され
てなる液晶表示パネルにおいて、該反射電極の周
辺部近傍領域下の薄膜絶縁膜には該スイツチング
トランジスタを包囲した凹部が形成されたから、
上記反射電極間に入射光が侵入し、該半導体基板
と反射電極との間の薄膜絶縁膜内で反射しても、
上記凹部にて入射光がブロツクされるので、スイ
ツチングトランジスタの誤動作を防ぐ事ができる
効果を有する。
に液晶が封入され、該半導体基板内にはスイツチ
ングトランジスタ用ソース、ドレイン拡散領域、
該半導体基板上には薄膜絶縁膜及び該スイツチン
グトランジスタのゲート電極が形成され、該薄膜
絶縁膜上には該スイツチングトランジスタを被覆
した反射電極が形成されてなり、該反射電極の複
数個がマトリクス状に該薄膜絶縁膜上に配置され
てなる液晶表示パネルにおいて、該反射電極の周
辺部近傍領域下の薄膜絶縁膜には該スイツチング
トランジスタを包囲した凹部が形成されたから、
上記反射電極間に入射光が侵入し、該半導体基板
と反射電極との間の薄膜絶縁膜内で反射しても、
上記凹部にて入射光がブロツクされるので、スイ
ツチングトランジスタの誤動作を防ぐ事ができる
効果を有する。
第１図ａ，ｂはスイツチングトランジスタを用
いた液晶パネルの概念図、第２図は、従来の液晶
表示パネルの一部の断面図、第３図ａ，ｂは、本
発明の液晶表示パネルの実施例を示す電極構造の
正面図及び断面図、第４図は、本発明の液晶表示
パネルの他の実施例を示す一部の断面図、 ５……スイツチングトランジスタ、１１，１９
……SiO2膜、８……半導体基板、２８，３３…
…凹部、２１，３２……反射電極、２２……液晶
層。
いた液晶パネルの概念図、第２図は、従来の液晶
表示パネルの一部の断面図、第３図ａ，ｂは、本
発明の液晶表示パネルの実施例を示す電極構造の
正面図及び断面図、第４図は、本発明の液晶表示
パネルの他の実施例を示す一部の断面図、 ５……スイツチングトランジスタ、１１，１９
……SiO2膜、８……半導体基板、２８，３３…
…凹部、２１，３２……反射電極、２２……液晶
層。
Claims (1)
- １ 半導体基板と透明基板間に液晶が封入され、
該半導体基板内にはスイツチングトランジスタ用
ソース、ドレイン拡散領域、該半導体基板上には
薄膜絶縁膜及び該スイツチングトランジスタのゲ
ート電極が形成され、該薄膜絶縁膜上には該スイ
ツチングトランジスタを被覆した反射電極が形成
されてなり、該反射電極の複数個がマトリクス状
に該薄膜絶縁膜上に配置されてなる液晶表示パネ
ルにおいて、該反射電極の周辺部近傍領域下の薄
膜絶縁膜には該スイツチングトランジスタを包囲
した凹部が形成されてなる事を特徴とする液晶表
示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13644578A JPS5562479A (en) | 1978-11-06 | 1978-11-06 | Liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13644578A JPS5562479A (en) | 1978-11-06 | 1978-11-06 | Liquid crystal display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5562479A JPS5562479A (en) | 1980-05-10 |
| JPS6138472B2 true JPS6138472B2 (ja) | 1986-08-29 |
Family
ID=15175273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13644578A Granted JPS5562479A (en) | 1978-11-06 | 1978-11-06 | Liquid crystal display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5562479A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582871A (ja) * | 1981-06-29 | 1983-01-08 | 株式会社東芝 | 液晶表示装置 |
| JPS5921064A (ja) * | 1982-04-30 | 1984-02-02 | Seiko Epson Corp | 液晶表示装置 |
| JPS5922029A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | マトリクス表示パネルの製造方法 |
| JPS63299372A (ja) * | 1987-05-29 | 1988-12-06 | Matsushita Electronics Corp | 電界効果トランジスタ |
-
1978
- 1978-11-06 JP JP13644578A patent/JPS5562479A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5562479A (en) | 1980-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5370572B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP4211063B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器並びに投射型表示装置 | |
| JP2653099B2 (ja) | アクティブマトリクスパネル，投写型表示装置及びビューファインダー | |
| KR100426980B1 (ko) | 전기 광학 장치, 그 제조 방법 및 전자 기기 | |
| KR980006440A (ko) | 표시장치 및 그의 제조방법 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPH0869014A (ja) | ディスプレイ | |
| JP3302187B2 (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| JP2816982B2 (ja) | 液晶表示装置 | |
| US6023309A (en) | Reflective liquid crystal display having integral light shielding | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JPS6138472B2 (ja) | ||
| JPH0572562A (ja) | アクテイブマトリクス型表示装置 | |
| JPH08190106A (ja) | アクティブマトリクス装置及びその駆動方法 | |
| JP4036224B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JPS61170724A (ja) | アクテイブマトリクス表示装置用基板 | |
| JP3305090B2 (ja) | 画像表示装置 | |
| JP4197046B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JPH0434313B2 (ja) | ||
| JP2001343668A (ja) | 表示装置用電極基板 | |
| JP3067671B2 (ja) | アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置 | |
| JP3190849B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
| JP3775177B2 (ja) | 電気光学装置、及びこれを用いた電子機器 | |
| JPS60100470A (ja) | Ｍｉｓ型薄膜トランジスタ |