JPS5921064A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS5921064A JPS5921064A JP57074014A JP7401482A JPS5921064A JP S5921064 A JPS5921064 A JP S5921064A JP 57074014 A JP57074014 A JP 57074014A JP 7401482 A JP7401482 A JP 7401482A JP S5921064 A JPS5921064 A JP S5921064A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- drain
- gap
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000969 carrier Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は光電流を低減させる構造を有する半導体薄膜ト
ランジスタに関する。
ランジスタに関する。
近年、絶縁基板上に薄膜トランジスタを形成する研究が
活発に行なわれている。この技術は、安価な絶縁基板を
用いて薄形ディスプレイを実現するアクティブマトリッ
クスパネル、あるいは通常の半導体集積回路上にトラン
ジスタなどの能動素子を形成する三次元集積回路、ある
いは安価で高性能なイメージセンサ、あるいは高密度の
メモリなど、数多くの応用が期待されるものである。以
下、薄膜トランジスタをアクティブマトリックスパネル
に応用した場合を例に取って説明するが、本発明は薄膜
トランジスタの光電流が問題となる他の場合にも、全く
同様に適用することができる。これは、本発明の主旨が
、光電流を減少させるという薄膜トランジスタの本質的
な特性向上に関するものだからである。
活発に行なわれている。この技術は、安価な絶縁基板を
用いて薄形ディスプレイを実現するアクティブマトリッ
クスパネル、あるいは通常の半導体集積回路上にトラン
ジスタなどの能動素子を形成する三次元集積回路、ある
いは安価で高性能なイメージセンサ、あるいは高密度の
メモリなど、数多くの応用が期待されるものである。以
下、薄膜トランジスタをアクティブマトリックスパネル
に応用した場合を例に取って説明するが、本発明は薄膜
トランジスタの光電流が問題となる他の場合にも、全く
同様に適用することができる。これは、本発明の主旨が
、光電流を減少させるという薄膜トランジスタの本質的
な特性向上に関するものだからである。
薄膜トランジスタをアクティブマトリックスパネルに応
用した場合の液晶表示装置は、一般に、上側のガラス基
板と、下側の薄膜トランジスタ基板と、その間に封入さ
れた液晶とから構成されており、前記薄膜トランジスタ
基板上番こマトリックス状に配置された液晶駆動素子を
外部選択回路により選択し、前記液晶駆動素子に接続さ
れた液晶駆動電極に電圧を印加することにより、任意の
文字9図形、あるいは画像の表示を行なうものである。
用した場合の液晶表示装置は、一般に、上側のガラス基
板と、下側の薄膜トランジスタ基板と、その間に封入さ
れた液晶とから構成されており、前記薄膜トランジスタ
基板上番こマトリックス状に配置された液晶駆動素子を
外部選択回路により選択し、前記液晶駆動素子に接続さ
れた液晶駆動電極に電圧を印加することにより、任意の
文字9図形、あるいは画像の表示を行なうものである。
前記薄膜トランジスタ基板の一般的な回路図−;:τ富
;tMJl! ) 9 y 9 x :l M&k。、
、を駆動素子のマトリツ久ス状配置図である。図中の1
で囲まれた領域が表示値、域であり、その中に液晶駆動
素子2が7トリツクス状に配置されている。6は液晶駆
動素子2へのデータ信号ラインであり、4は液晶駆動素
子、2へのタイミング信号ラインである。液晶駆動素子
2の回路図を第1図(b)に示す。5は薄膜トランジス
タであり、データのスイッチングを行なう。6はコンデ
ンサであり、データ信号の保持用として用いられる。こ
のコンデンサの容量としては、液晶自体の有する容量と
故意に設けた・ン亭ンサの容量を含むが、場合によって
は液晶の容量のみで構成されることもある。7は液晶パ
ネルであり、7−1は各液晶駆動素子に対応して形成さ
れた液晶駆動電極であり、7−2は上側ガラスパネルで
ある。
;tMJl! ) 9 y 9 x :l M&k。、
、を駆動素子のマトリツ久ス状配置図である。図中の1
で囲まれた領域が表示値、域であり、その中に液晶駆動
素子2が7トリツクス状に配置されている。6は液晶駆
動素子2へのデータ信号ラインであり、4は液晶駆動素
子、2へのタイミング信号ラインである。液晶駆動素子
2の回路図を第1図(b)に示す。5は薄膜トランジス
タであり、データのスイッチングを行なう。6はコンデ
ンサであり、データ信号の保持用として用いられる。こ
のコンデンサの容量としては、液晶自体の有する容量と
故意に設けた・ン亭ンサの容量を含むが、場合によって
は液晶の容量のみで構成されることもある。7は液晶パ
ネルであり、7−1は各液晶駆動素子に対応して形成さ
れた液晶駆動電極であり、7−2は上側ガラスパネルで
ある。
第2図は半導体薄膜を用いた従来のNチャネル薄膜トラ
ンジスタの一般的な構造を示す断面図で・・ある。8は
ガラス、石英などの絶縁性透明基板5、.9.lJ、多
結晶シリコンなどの半導体薄膜、10は半導4薄膜中に
リンやヒ素などの不純物をドープして形成したソー・メ
領域、11は同じく尤しイン領鳩、12はゲート膜、1
3はゲート電i、14は層間絶縁膜、15はソース電極
、16はドレイン電極である。
ンジスタの一般的な構造を示す断面図で・・ある。8は
ガラス、石英などの絶縁性透明基板5、.9.lJ、多
結晶シリコンなどの半導体薄膜、10は半導4薄膜中に
リンやヒ素などの不純物をドープして形成したソー・メ
領域、11は同じく尤しイン領鳩、12はゲート膜、1
3はゲート電i、14は層間絶縁膜、15はソース電極
、16はドレイン電極である。
このような薄膜トランジスタをアクティブマトリックス
パネルに応用する場合、薄膜□トランジスタは、液晶に
印加する電圧のデータをスイッチングするために用いら
れ、このとき薄膜1ランジスタに要求される特性は大き
く次の2種類に分類される。
パネルに応用する場合、薄膜□トランジスタは、液晶に
印加する電圧のデータをスイッチングするために用いら
れ、このとき薄膜1ランジスタに要求される特性は大き
く次の2種類に分類される。
(リ ¥J!)ランジスンをON状態にした時コンデン
サを充電させるために充分な電流を流すことがで、きこ
と。
サを充電させるために充分な電流を流すことがで、きこ
と。
(2)薄膜トランジスタをOFF状態にした時、極力、
電流が流れないこと。
電流が流れないこと。
(1)は、コンデンサへのデータの書き込み特性に関す
るものである。液晶の表示はコンデンサの電位により決
定されるため、短時間にデータを完壁に書き込むことが
できるように、薄膜トランジスタは充分大きい電流を流
すことができなくてはならない。この時の電流(以下、
ON電流という、)は、コンデンサの容量と、書き込み
時間とから定まり、そのON電流をクリアできるように
薄膜トランジスタを製造しなくてはならない。薄膜トラ
ンジスタの流すことができるON電流は、トランジスタ
のサイズ(チャネル長とチャネル幅)、構造、製造プル
セス、ゲート電圧、ドレイン電圧などに大きく依存する
。
るものである。液晶の表示はコンデンサの電位により決
定されるため、短時間にデータを完壁に書き込むことが
できるように、薄膜トランジスタは充分大きい電流を流
すことができなくてはならない。この時の電流(以下、
ON電流という、)は、コンデンサの容量と、書き込み
時間とから定まり、そのON電流をクリアできるように
薄膜トランジスタを製造しなくてはならない。薄膜トラ
ンジスタの流すことができるON電流は、トランジスタ
のサイズ(チャネル長とチャネル幅)、構造、製造プル
セス、ゲート電圧、ドレイン電圧などに大きく依存する
。
(2)は、コンデンサに齋き込まれたデータの保持特性
に関するものである。一般に、書き込まれたデータは書
き込み時間よりもはるかに長い時間保持されなくてはな
らない。コンデンサの容量は、通常IPF程度の小さい
値であるため、□・薄膜トランジスタがOFF状態の時
にわずかでもリーク電流(以下、01F電流という。)
が流れると、ドレインの電位(すなわち、コンデンサの
電位)は急激にソースの電位に近づき、書き込まれたデ
ータは正しく保持されなくなってしまう。したがって、
OFF電流はできる限り、小さくしなくてはならない。
に関するものである。一般に、書き込まれたデータは書
き込み時間よりもはるかに長い時間保持されなくてはな
らない。コンデンサの容量は、通常IPF程度の小さい
値であるため、□・薄膜トランジスタがOFF状態の時
にわずかでもリーク電流(以下、01F電流という。)
が流れると、ドレインの電位(すなわち、コンデンサの
電位)は急激にソースの電位に近づき、書き込まれたデ
ータは正しく保持されなくなってしまう。したがって、
OFF電流はできる限り、小さくしなくてはならない。
また、薄膜トランジスタに光を照射すると、光によりキ
ャリアが励起され、半導体薄膜の伝導度が増大する。こ
のため、ON電流、0νF電流ともに増加する。特にc
zz”@流の増加の割合が著しい。また光を照射するこ
とによる電流の増分(光電流)は、その光の照度に比例
する。したがって、明るい環境にあるほど、 O1l’
ll’電流が増加し、前記の要求される特性が満たされ
なくなる。一般に液晶表示装置は明るい環境にあるほど
コントラストが向上し良好な表示特性が得られるが、ス
イッチング素子にこのような薄膜トラン・シスタを用い
る場合には、逆に明るいほど表示性能が低下することに
なる。 ゛ 第3図は、第2図に示した構造を有する薄膜トランジス
タの特性を示すグラフである。なお、このデータは本出
願人が実験を行なって得られた結果である。このグラフ
の横軸はソースに対するゲ−)電圧7°“ ″。・縦軸
Gtl’″″’7電流”=“、。
ャリアが励起され、半導体薄膜の伝導度が増大する。こ
のため、ON電流、0νF電流ともに増加する。特にc
zz”@流の増加の割合が著しい。また光を照射するこ
とによる電流の増分(光電流)は、その光の照度に比例
する。したがって、明るい環境にあるほど、 O1l’
ll’電流が増加し、前記の要求される特性が満たされ
なくなる。一般に液晶表示装置は明るい環境にあるほど
コントラストが向上し良好な表示特性が得られるが、ス
イッチング素子にこのような薄膜トラン・シスタを用い
る場合には、逆に明るいほど表示性能が低下することに
なる。 ゛ 第3図は、第2図に示した構造を有する薄膜トランジス
タの特性を示すグラフである。なお、このデータは本出
願人が実験を行なって得られた結果である。このグラフ
の横軸はソースに対するゲ−)電圧7°“ ″。・縦軸
Gtl’″″’7電流”=“、。
である。ソースに対するドレイン電圧yos は4V
である。
である。
図中、Aの実線のグラフは光を照射しない時のドレイン
電流(暗電流)を示し、Bの破線のグラフは1万ルツク
スの光を照射した時のドレイン電流を示している。第3
図かられかるように、光を照射することによりONt流
はほとんど増加りないが%0711’璽流は大幅に増加
している。このため、0N10νy比がとれなくなり、
した□がって十分なトランジスタ特性が得られない。
電流(暗電流)を示し、Bの破線のグラフは1万ルツク
スの光を照射した時のドレイン電流を示している。第3
図かられかるように、光を照射することによりONt流
はほとんど増加りないが%0711’璽流は大幅に増加
している。このため、0N10νy比がとれなくなり、
した□がって十分なトランジスタ特性が得られない。
本発明は、このような従来の薄膜トランジスタの欠点を
除去するものであり、その目的とするところは、光電流
を低減させる構造を有する薄膜トランジスタを提供する
ことである。1これを実現するために本発明では、半導
体薄膜を用い、ソース電極とドレイン電極とゲート電極
を備えた薄膜トランジスタにおいて、前記ソース電極あ
るいは前記ドレイン電極を延長すること番こより、前記
薄膜トランジスタのチャネル領域を被覆したことを特徴
左する薄膜トランジスタを提供す□る。以下、図を参照
しつつ、本発明の詳細な説明する。
除去するものであり、その目的とするところは、光電流
を低減させる構造を有する薄膜トランジスタを提供する
ことである。1これを実現するために本発明では、半導
体薄膜を用い、ソース電極とドレイン電極とゲート電極
を備えた薄膜トランジスタにおいて、前記ソース電極あ
るいは前記ドレイン電極を延長すること番こより、前記
薄膜トランジスタのチャネル領域を被覆したことを特徴
左する薄膜トランジスタを提供す□る。以下、図を参照
しつつ、本発明の詳細な説明する。
第4図は本発明による薄膜トランジスタの構造を示す断
面図である。図中8〜16の意味する内容は、第2図と
全く同様である。′第4図かられかるように、トランジ
スタのチャネル領域は延長曇れたソース電極により被覆
されている。したがってチャネル領域には全く光が入射
しない。ただしソース電極とドレイン電極の間隙17か
らは光が入射するための、この間隙はできる限り狭いほ
うが望ましい。その間隙の幅はバターニング技術の限界
により決定される。しかし、間隙17から入射する光は
、主にドレイン領域11におけるキャリア生成に寄与す
るため、光電流の発生やこけほとんど関与しない。これ
は、通常、ドレイン領域11の不純物濃度が非常に高く
、発生したキャリアのライフタイム及び移動度が小さい
ためである。したがって第4図に示すような構造を採用
することにより、光電流の発生を充分小さく抑制するこ
とができる。なお、第4図では、ソース電極を延長する
ことによりチャネル部を被覆する場合について示したが
5.ドレイン電極を延長することによりチャネル部を被
覆してもよい。この場合にも、上述した説明は同様に成
立する。□ また本発明では、ソーネ領域10□あるいはドレイン領
域11のうち一方は、チャネル領域と同様◆こ、電極で
被覆されるため、光が入射する領域は、ソース領域ある
いはドレイン領域のうちの一方のみとなる。したがって
、チャネル領域のみを遮光材で被覆した場合に比べて、
さらに光電流を減少せしめることが可能となる。しかも
、そのような構造を実現するために、特別な製造工程を
必要としない。すなわち、ソース電極あるいはドレイン
電極のパターンを変更するだけで、従来の製造工程を何
ら変更する必要はない。
面図である。図中8〜16の意味する内容は、第2図と
全く同様である。′第4図かられかるように、トランジ
スタのチャネル領域は延長曇れたソース電極により被覆
されている。したがってチャネル領域には全く光が入射
しない。ただしソース電極とドレイン電極の間隙17か
らは光が入射するための、この間隙はできる限り狭いほ
うが望ましい。その間隙の幅はバターニング技術の限界
により決定される。しかし、間隙17から入射する光は
、主にドレイン領域11におけるキャリア生成に寄与す
るため、光電流の発生やこけほとんど関与しない。これ
は、通常、ドレイン領域11の不純物濃度が非常に高く
、発生したキャリアのライフタイム及び移動度が小さい
ためである。したがって第4図に示すような構造を採用
することにより、光電流の発生を充分小さく抑制するこ
とができる。なお、第4図では、ソース電極を延長する
ことによりチャネル部を被覆する場合について示したが
5.ドレイン電極を延長することによりチャネル部を被
覆してもよい。この場合にも、上述した説明は同様に成
立する。□ また本発明では、ソーネ領域10□あるいはドレイン領
域11のうち一方は、チャネル領域と同様◆こ、電極で
被覆されるため、光が入射する領域は、ソース領域ある
いはドレイン領域のうちの一方のみとなる。したがって
、チャネル領域のみを遮光材で被覆した場合に比べて、
さらに光電流を減少せしめることが可能となる。しかも
、そのような構造を実現するために、特別な製造工程を
必要としない。すなわち、ソース電極あるいはドレイン
電極のパターンを変更するだけで、従来の製造工程を何
ら変更する必要はない。
第5図は、第4図に示した*aを有する薄膜トランジス
タの特性を示すグラフ÷ある。このデータも本出願が実
験を行ない得られた結果である。
タの特性を示すグラフ÷ある。このデータも本出願が実
験を行ない得られた結果である。
種々のパラメータは第3図の場合と同様である。
図中、Oの実線のグラフは光を照射しない時のドレイン
電流(暗電流)を示し、Dの破線のグラフは1万ルツク
スの光を照射した時のドレイン電流を示している。0の
グラフは、第3図のAのグラフに一致する。第5図から
れかるように、光電流の発生は非常にわずかであり、1
万ルツクスの光を照射しても0]11’?i流はIPA
程度しか増加しない。このOIF?電流のわずかな増分
は、前述したように、主にソース電極とドレイン電極の
間隙から入射した光の効果によるものである。なお、ド
レイン電極を延゛長することによりチャネル部を被覆す
る構造の薄膜トランジスタでも、全く同様の結果が得ら
れる。
電流(暗電流)を示し、Dの破線のグラフは1万ルツク
スの光を照射した時のドレイン電流を示している。0の
グラフは、第3図のAのグラフに一致する。第5図から
れかるように、光電流の発生は非常にわずかであり、1
万ルツクスの光を照射しても0]11’?i流はIPA
程度しか増加しない。このOIF?電流のわずかな増分
は、前述したように、主にソース電極とドレイン電極の
間隙から入射した光の効果によるものである。なお、ド
レイン電極を延゛長することによりチャネル部を被覆す
る構造の薄膜トランジスタでも、全く同様の結果が得ら
れる。
以上、述べたように、本発明は光電流を大幅に低減せし
めるという優れた効果を有する薄膜トランジスタを提供
するものである。
めるという優れた効果を有する薄膜トランジスタを提供
するものである。
第1図CB)Ch)は薄膜トランジスタをアクティブマ
トリックスパネルに応用した場合の一般的な回路図であ
る。 第2図は牛導体簿膜を用、いたNチャネル薄膜トランジ
スタの一般的な構造を示す断面図である。 第3図は従来の薄膜トランジス?の特性を示すダラ7で
ある。 第4図は、本発明によ条′#膜トランジスタの構造を示
す断面図である。 第5図は、本発明による薄膜トランジスタの特性を示す
グラフである。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 0υ (a−、) (ト2 7 ・ 第2図 −10Q 10 20 aO V4S (volt ) 第34
トリックスパネルに応用した場合の一般的な回路図であ
る。 第2図は牛導体簿膜を用、いたNチャネル薄膜トランジ
スタの一般的な構造を示す断面図である。 第3図は従来の薄膜トランジス?の特性を示すダラ7で
ある。 第4図は、本発明によ条′#膜トランジスタの構造を示
す断面図である。 第5図は、本発明による薄膜トランジスタの特性を示す
グラフである。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 0υ (a−、) (ト2 7 ・ 第2図 −10Q 10 20 aO V4S (volt ) 第34
Claims (1)
- (1) 半導体薄膜を用い、ソース電極とドレイン電
極とゲート電極を備えた薄膜トランジスタにおいて、前
記ソース電極あるいは前記ドレイン電極のうち一方を延
長することにより、前記薄膜トランジスタのチャネル領
域を被覆したことを特徴とする薄膜トランジスタ。
Priority Applications (16)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57074014A JPS5921064A (ja) | 1982-04-30 | 1982-04-30 | 液晶表示装置 |
GB8311219A GB8311219D0 (en) | 1982-04-30 | 1983-04-25 | Thin film transistor |
GB8311878A GB2122419B (en) | 1982-04-30 | 1983-04-29 | A thin film transistor and an active matrix liquid crystal display device |
DE19833315671 DE3315671C2 (de) | 1982-04-30 | 1983-04-29 | Dünnfilmtransistor |
FR8307125A FR2530868B1 (fr) | 1982-04-30 | 1983-04-29 | Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor |
FR8313382A FR2532116B1 (fr) | 1982-04-30 | 1983-08-17 | Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor |
SG39888A SG39888G (en) | 1982-04-30 | 1988-06-20 | An active matrix liquid crystal display device |
HK70189A HK70189A (en) | 1982-04-30 | 1989-08-31 | An active matrix liquid crystal display device |
US08/014,053 US5365079A (en) | 1982-04-30 | 1993-02-05 | Thin film transistor and display device including same |
US08/259,354 US6037608A (en) | 1982-04-30 | 1994-05-03 | Liquid crystal display device with crossover insulation |
US08/237,521 US5474942A (en) | 1982-04-30 | 1994-05-03 | Method of forming a liquid crystal display device |
US08/406,419 US5650637A (en) | 1982-04-30 | 1995-03-20 | Active matrix assembly |
US08/408,979 US5552615A (en) | 1982-04-30 | 1995-03-23 | Active matrix assembly with double layer metallization over drain contact region |
US08/445,030 US5573959A (en) | 1982-04-30 | 1995-05-19 | Method of forming a liquid crystal device |
US08/461,933 US5677547A (en) | 1982-04-30 | 1995-06-05 | Thin film transistor and display device including same |
US08/859,494 US6316790B1 (en) | 1982-04-30 | 1997-05-20 | Active matrix assembly with light blocking layer over channel region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57074014A JPS5921064A (ja) | 1982-04-30 | 1982-04-30 | 液晶表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8673694A Division JP2564995B2 (ja) | 1994-04-25 | 1994-04-25 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5921064A true JPS5921064A (ja) | 1984-02-02 |
JPH0534836B2 JPH0534836B2 (ja) | 1993-05-25 |
Family
ID=13534814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57074014A Granted JPS5921064A (ja) | 1982-04-30 | 1982-04-30 | 液晶表示装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS5921064A (ja) |
DE (1) | DE3315671C2 (ja) |
GB (1) | GB8311219D0 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6179256A (ja) * | 1984-09-26 | 1986-04-22 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
JPH0374849A (ja) * | 1989-08-16 | 1991-03-29 | Matsushita Electron Corp | 半導体装置 |
JPH0456282A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 薄膜トランジスタとそれを用いた液晶表示装置 |
JPH05224236A (ja) * | 1992-02-07 | 1993-09-03 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH08148686A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
US6246453B1 (en) | 1996-06-25 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US7053973B1 (en) | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7417702B2 (en) | 1996-05-16 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2012181530A (ja) * | 1999-02-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
CN103779325A (zh) * | 2012-10-22 | 2014-05-07 | 台湾积体电路制造股份有限公司 | 用于级联mos晶体管的布局方案 |
JP2018159938A (ja) * | 2018-06-04 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5317433A (en) * | 1991-12-02 | 1994-05-31 | Canon Kabushiki Kaisha | Image display device with a transistor on one side of insulating layer and liquid crystal on the other side |
JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
FR2734404B1 (fr) * | 1995-05-16 | 1997-06-27 | Thomson Lcd | Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5492022A (en) * | 1977-12-29 | 1979-07-20 | Matsushita Electric Ind Co Ltd | Picture display device |
JPS5562479A (en) * | 1978-11-06 | 1980-05-10 | Suwa Seikosha Kk | Liquid crystal display panel |
JPS5691276A (en) * | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Display panel |
JPS56107287A (en) * | 1980-01-31 | 1981-08-26 | Tokyo Shibaura Electric Co | Image display unit |
JPS56150871A (en) * | 1980-04-24 | 1981-11-21 | Toshiba Corp | Semiconductor device |
-
1982
- 1982-04-30 JP JP57074014A patent/JPS5921064A/ja active Granted
-
1983
- 1983-04-25 GB GB8311219A patent/GB8311219D0/en active Pending
- 1983-04-29 DE DE19833315671 patent/DE3315671C2/de not_active Expired
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5492022A (en) * | 1977-12-29 | 1979-07-20 | Matsushita Electric Ind Co Ltd | Picture display device |
JPS5562479A (en) * | 1978-11-06 | 1980-05-10 | Suwa Seikosha Kk | Liquid crystal display panel |
JPS5691276A (en) * | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Display panel |
JPS56107287A (en) * | 1980-01-31 | 1981-08-26 | Tokyo Shibaura Electric Co | Image display unit |
JPS56150871A (en) * | 1980-04-24 | 1981-11-21 | Toshiba Corp | Semiconductor device |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6179256A (ja) * | 1984-09-26 | 1986-04-22 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
JPH0374849A (ja) * | 1989-08-16 | 1991-03-29 | Matsushita Electron Corp | 半導体装置 |
JPH0456282A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 薄膜トランジスタとそれを用いた液晶表示装置 |
JPH05224236A (ja) * | 1992-02-07 | 1993-09-03 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH08148686A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
US5888856A (en) * | 1994-11-22 | 1999-03-30 | Nec Corporation | Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen |
US6087206A (en) * | 1994-11-22 | 2000-07-11 | Nec Corporation | Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen |
US7053973B1 (en) | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7417702B2 (en) | 1996-05-16 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US6914260B2 (en) | 1996-06-25 | 2005-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US6246453B1 (en) | 1996-06-25 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US7542103B2 (en) | 1996-06-25 | 2009-06-02 | Semiconductor Energy Laboratory | Electro-optical device |
JP2012181530A (ja) * | 1999-02-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2012190022A (ja) * | 1999-02-23 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
JP2018200467A (ja) * | 1999-02-23 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
CN103779325A (zh) * | 2012-10-22 | 2014-05-07 | 台湾积体电路制造股份有限公司 | 用于级联mos晶体管的布局方案 |
JP2018159938A (ja) * | 2018-06-04 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
DE3315671A1 (de) | 1983-11-03 |
JPH0534836B2 (ja) | 1993-05-25 |
GB8311219D0 (en) | 1983-06-02 |
DE3315671C2 (de) | 1986-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102614815B1 (ko) | 표시 장치 및 전자 기기 | |
US5365079A (en) | Thin film transistor and display device including same | |
US5650637A (en) | Active matrix assembly | |
JPS5921064A (ja) | 液晶表示装置 | |
CN101236341B (zh) | 电光装置用基板、电光装置及电子设备 | |
JPH0338755B2 (ja) | ||
JPH0133833B2 (ja) | ||
TW200304563A (en) | Electrooptic device and electronic device | |
CN109509793A (zh) | 薄膜晶体管、其制造方法及电子装置 | |
US20240122014A1 (en) | Display substrate and display device | |
JPS58182272A (ja) | 薄膜トランジスタ | |
JPH0544195B2 (ja) | ||
WO2004001496A1 (en) | Electrochromic display panel with electrodes for adjusting crosstalk | |
CN106990574B (zh) | 阵列基板及其制作方法、显示装置及其驱动方法 | |
JP2668317B2 (ja) | アクティブマトリクスパネル | |
JP2564995B2 (ja) | 液晶表示装置 | |
US11749192B2 (en) | Display substrate and display device | |
JPH0247865B2 (ja) | Hakumakutoranjisutanoseizohoho | |
JP2622661B2 (ja) | 液晶表示パネル | |
JPH0330308B2 (ja) | ||
JPH0544196B2 (ja) | ||
JPH04290467A (ja) | アクティブマトリクス基板 | |
JP3449363B2 (ja) | アクティブマトリクス型表示装置 | |
US20220254856A1 (en) | Display substrate and display device | |
JPH03293641A (ja) | アクティブマトリクス表示装置 |